JP2003330412A - アクティブマトリックス型ディスプレイ及びスイッチ回路 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリックス型ディスプレイ等に
おいて、輝度情報書き込み状態から保持状態に移行する
とき、画素内部回路の駆動電流を発生するトランジスタ
のゲートに接続されたコンデンサの電圧が、スイッチ回
路の寄生容量を介した容量分割により、移行直前に書き
込まれた電圧を正確に保持することができない。 【解決手段】 コンデンサに接続されたスイッチ回路を
ｐ型の第１トランジスタ（Ｔ２）とｎ型の第２トランジ
スタ（Ｔ３）とで構成し、該２つのトランジスタの第１
主電極同士及び第２主電極同士を互いに接続しておく。
そして、スイッチ回路を導通状態又は非導通状態とする
際には、第１トランジスタ及び第２トランジスタを同時
に導通状態又は非導通状態とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、有機エレクトロル
ミネッセンス素子（有機ＥＬ素子）などの、電流によっ
て輝度が制御される発光素子を各画素に備えたディスプ
レイに関するものであり、より詳しくは、各画素内部に
設けられた絶縁ゲート型電界効果トランジスタなどの能
動素子によって発光素子に電流を供給するアクティブマ
トリックス型ディスプレイ、及びこれに好適に使用可能
なスイッチ回路に関するものである。

【０００２】

【従来の技術】近年、有機ＥＬ素子を用いたディスプレ
イが開発されており、その駆動方法として、単純マトリ
ックス方式とアクティブマトリックス方式がある。前者
は構造が単純であるが大型且つ高精細のディスプレイの
実現が困難である為に、アクティブマトリックス方式の
開発が盛んに行われている。

【０００３】有機ＥＬ素子を多数使用しアクティブマト
リックス方式により駆動する場合、各画素には、発光素
子に供給する駆動電流を制御する絶縁ゲート型電界効果
トランジスタ、所謂薄膜トランジスタ（ＴＦＴ）が接続
されており、このＴＦＴを制御することで有機ＥＬ素子
の発光動作を制御している。なお、先述したＴＦＴはア
モルファスシリコン或いはポリシリコンを用いたものが
現在主流となっている。

【０００４】（従来例１）図７は、特開平８−２３４６
８３号公報に開示された１画素分の画素回路の等価回路
を示す。

【０００５】画素が備える画素回路は、発光素子ＯＬＥ
Ｄ、第１の薄膜トランジスタＴＦＴ１、第２の薄膜トラ
ンジスタＴＦＴ２、および、コンデンサＣから構成され
る。有機ＥＬ素子は一般的に整流特性があるため、ＯＬ
ＥＤ（有機発光ダイオード）と呼ばれる場合があり、図
中では、ダイオードの記号を用いている。ただし、発光
素子は必ずしもＯＬＥＤに限るものではなく、素子に流
れる電流によって輝度が制御される発光素子であればよ
いし、また、必ずしも整流特性が要求されるものでもな
い。図７では、ｐ型トランジスタＴＦＴ１のソースを電
源電位Ｖｄｄに、ドレインは発光素子ＯＬＥＤのアノー
ドに接続し、発光素子ＯＬＥＤのカソードはＧＮＤ電位
に接続されている。一方、ｐ型トランジスタＴＦＴ２の
ゲートは走査線Ｓｃａｎ（本明細書中では、説明の簡素
化のため、走査信号等の符号と、該走査信号等を与える
走査線等の符号とを同じ符号にて示す）に、ソースはデ
ータ線Ｄａｔａに、ドレインはコンデンサＣ及びＴＦＴ
１のゲートに接続され、コンデンサの他端は電源電位Ｖ
ｄｄに接続されている。データ線Ｄａｔａには輝度情報
となる基準電圧源が接続されている。

【０００６】画素を動作させる為に、まず、走査線Ｓｃ
ａｎからの走査信号によりＴＦＴ２をＯＮ状態にし、デ
ータ線Ｄａｔａに輝度情報を表すデータ電位Ｖｗを印加
するとコンデンサＣが充電または放電が行われ、ＴＦＴ
１のゲート電位はデータ電位Ｖｗに一致する。走査線Ｓ
ｃａｎからの走査信号によりＴＦＴ２がＯＦＦ状態にな
ると、ＴＦＴ１のゲート電位はコンデンサＣによって保
持され、ＴＦＴ１のゲート・ソース電圧Ｖｇｓに応じた
電流が発光素子ＯＬＥＤに供給され、その電流量に応じ
た輝度で発光しつづける。

【０００７】（従来例２）図８は、特開２００１−１４
７６５９に開示された１画素分の画素回路の等価回路を
示す。

【０００８】画素が備える画素回路は、発光素子に流れ
る駆動電流を制御する第１の薄膜トランジスタＴＦＴ
１、ＴＦＴ１のゲートに接続された走査線Ｓｃａｎ１か
らの走査信号によって動作する第１のスイッチ回路とな
る第２の薄膜トランジスタＴＦＴ２、輝度情報を持つ信
号電流を電圧に変換する変換用の第３の薄膜トランジス
タＴＦＴ３、走査線Ｓｃａｎ２からの走査信号によって
画素回路とデータ線とを接続もしくは遮断するデータ取
り込み用の第４の薄膜トランジスタＴＦＴ４、ＴＦＴ１
のゲート・ソース電圧を保持するコンデンサＣ、及び発
光素子ＯＬＥＤから構成される。

【０００９】図８では、ＴＦＴ１、ＴＦＴ３のソースお
よびコンデンサＣの一端は電源電位Ｖｄｄに接続され、
ＴＦＴ１のゲートとＴＦＴ３のゲートとコンデンサＣの
他端はＴＦＴ２のドレインに接続されている。ＴＦＴ１
のドレインは発光素子ＯＬＥＤのアノードに接続され、
発光素子ＯＬＥＤのカソードはＧＮＤ電位に接続されて
いる。ＴＦＴ３のドレインはＴＦＴ２のソースとＴＦＴ
４のドレインに接続される。ＴＦＴ４のソースはデータ
線Ｄａｔａに接続されている。ＴＦＴ２のゲートは走査
線Ｓｃａｎ１、ＴＦＴ４のゲートは走査線Ｓｃａｎ２に
接続されている。データ線Ｄａｔａには輝度情報を与え
る基準電流源Ｉｗが接続されている。

【００１０】画素を動作させる為に、まず、走査線Ｓｃ
ａｎ１、Ｓｃａｎ２からの走査信号によりＴＦＴ２、Ｔ
ＦＴ４がＯＮ状態になると、ＴＦＴ１とＴＦＴ３はカレ
ントミラー構造を有することになり、信号電流ＩｗをＴ
ＦＴ３に取り込み、ＴＦＴ１はカレントミラー比に従っ
て電流発生し発光素子ＯＬＥＤに電流を流すと同時に、
ＴＦＴ３のゲートに発生した電圧をコンデンサＣに保持
する。走査線Ｓｃａｎ１、Ｓｃａｎ２からの走査信号に
よりＴＦＴ２、ＴＦＴ４がＯＦＦ状態になると、ＴＦＴ
１とＴＦＴ３のカレントミラー構造は解除され、コンデ
ンサＣに保持された電圧に従ってＴＦＴ１が電流を発光
素子ＯＬＥＤに流し続け、発光素子はその電流量に相当
した輝度で発光し続ける。

【００１１】

【発明が解決しようとする課題】しかしながら、先述し
た従来例では、どちらの場合においても走査が終了しス
イッチ回路であるＴＦＴ２がＯＮ状態からＯＦＦ状態に
移行するとき、移行直前にコンデンサＣに書き込まれて
いた電圧が正確に保持することができないという問題が
存在する。この問題を以下に説明する。

【００１２】図９は、この問題を説明するための従来例
１の形態の画素回路の一部の等価回路図であるが、この
ことは従来例２に対しても同様に考えることができる。

【００１３】図９においては、従来例１の構造で問題と
なる部分としてＴＦＴ１とＴＦＴ２とコンデンサＣに関
して示してある。即ち、スイッチ回路となるＴＦＴ２の
ゲート・ドレイン間には、必ず寄生容量Ｃｇｄが存在す
る。

【００１４】しかしながら、書き込み動作中にＴＦＴ１
のゲートに書き込まれた電圧Ｖｇ＝Ｖｗが、保持動作に
移行するとき、走査信号Ｓｃａｎの信号電圧振幅が、寄
生容量ＣｇｄとコンデンサＣとの容量分割により、ＴＦ
Ｔ１のゲートに書き込まれた電圧Ｖｇ≠Ｖｗにしてしま
う。

【００１５】例えば、書き込み動作時のコンデンサＣの
両端の電位差を（Ｖｄｄ−Ｖｇ）_W＝３［Ｖ］、コンデ
ンサＣと寄生容量Ｃｇｄとの比率をＣ：Ｃｇｄ＝９：
１、走査信号Ｓｃａｎの信号電圧振幅Ｖｓｗ＝５［Ｖ］
としたとき、保持動作に移行した時の電圧（Ｖｄｄ−Ｖ
ｇ）_Hは以下のようになる。

【００１６】

【数１】

【００１７】また、本発明者は、図９に示す回路構成で
シミュレーションを用いて上記現象を確認した。

【００１８】シミュレーションを行うにあたって、ＴＦ
Ｔ２が導通状態にあるときにＴＦＴ１の出力電流Ｉｄに
所望の電流になるような電圧Ｖｗを与え、コンデンサＣ
は実現可能な容量値にし、走査信号Ｓｃａｎの信号電圧
振幅Ｖｓｗ＝５［Ｖ］とした。

【００１９】図１１はそのシミュレーション結果であ
る。（ａ）は走査信号Ｓｃａｎを、（ｂ）はコンデンサ
Ｃの両端の電位差Ｖｇｓ（ＴＦＴ１のゲート・ソース間
電圧）を、（ｃ）はＴＦＴ１の出力電流Ｉｄを示してお
り、（ａ）が示すＳｃａｎ＝Ｌｏｗ（０Ｖ）の時間が、
ＴＦＴ２が導通状態になっている。なお、（ｂ）及び
（ｃ）に関しては、時間０での値（Ｖｇｓｏ、Ｉｄｏ）
をもとに規格化して示している。これからも分かるよう
に、スイッチ動作が行われるとコンデンサＣの両端の電
位差が変化し、これに伴い、ＴＦＴ１の出力電流Ｉｄが
変化していることが分かる。

【００２０】

【課題を解決するための手段】上記課題を解決するため
の第１の発明は、電流制御型の発光素子を少なくとも含
む画素回路を備えた画素を複数配置してマトリックス状
に配線し、画素回路の制御を行うための、走査側の配線
に接続された走査側駆動回路とデータ側の配線に接続さ
れたデータ側駆動回路と、を少なくとも有するアクティ
ブマトリックス型ディスプレイであって、画素回路は、
データ側駆動回路から与えられる制御電圧に基づいて発
光素子に流す駆動電流を制御するための電圧制御電流源
と、該電圧制御電流源の制御電圧入力端子とデータ側駆
動回路との間に接続されたスイッチ回路と、を少なくと
も備え、電圧制御電流源は、制御電圧を記憶するための
電圧記憶回路を含み、該電圧記憶回路は少なくとも制御
電圧入力端子に接続されており、スイッチ回路は、導通
状態又は非導通状態に応じて、電圧制御電流源を電圧制
御可能状態又は制御電圧保持状態のいずれかに制御可能
であり、ｐ型の絶縁ゲート型電界効果トランジスタであ
る第１トランジスタとｎ型の絶縁ゲート型電界効果トラ
ンジスタである第２トランジスタとで構成され、該２つ
のトランジスタは、第１主電極同士及び第２主電極同士
が互いに接続されており、走査側駆動回路は、スイッチ
回路を導通状態又は非導通状態とするために、第１トラ
ンジスタ及び第２トランジスタを同時に導通状態又は非
導通状態とする信号を出力可能であることを特徴とする
アクティブマトリックス型ディスプレイである。

【００２１】本発明は、上記第１の発明において、「走
査側駆動回路は、第１トランジスタのゲート電極に入力
される第１走査信号と第２トランジスタのゲート電極に
入力される第２走査信号として、信号極性が互いに反転
した関係にある第１走査信号及び第２走査信号を同時に
出力可能であること」、「スイッチ回路の２端子のうち
制御電圧入力端子に接続された側の端子である出力端子
と第１トランジスタのゲート電極との間の電気容量Ｃｐ
と、前記出力端子と第２トランジスタのゲート電極との
間の電気容量Ｃｎと、第１走査信号の信号電圧振幅であ
る信号電圧振幅Ｖｓｗｐと、第２走査信号の信号電圧振
幅である信号電圧振幅Ｖｓｗｎとが、Ｃｐ×Ｖｓｗｐ＝
Ｃｎ×Ｖｓｗｎの関係にあること」、をその好ましい態
様として含むものであり、更には、「走査側駆動回路
が、信号電圧振幅Ｖｓｗｐと信号電圧振幅Ｖｓｗｎとが
等しいように第１走査信号と第２走査信号とを出力する
機能を有し、スイッチ回路においては、第１トランジス
タと第２トランジスタとが有する電気容量ＣｐとＣｎと
が等しいこと」、又は、「走査側駆動回路が、Ｃｐ×Ｖ
ｓｗｐ＝Ｃｎ×Ｖｓｗｎの関係を満たす信号電圧振幅Ｖ
ｓｗｐと信号電圧振幅Ｖｓｗｎとを有するように第１走
査信号と第２走査信号とを出力する機能を有するこ
と」、をその好ましい態様として含むものである。

【００２２】上記課題を解決するための第２の発明は、
電圧供給手段と電圧記憶手段との間に接続され、導通状
態又は非導通状態に応じて、電圧記憶手段を電圧制御可
能状態又は電圧保持状態のいずれかに制御するスイッチ
回路であって、ｐ型の絶縁ゲート型電界効果トランジス
タとｎ型の絶縁ゲート型電界効果トランジスタとで構成
され、該２つのトランジスタは、第１主電極同士及び第
２主電極同士が互いに接続されていることを特徴とする
スイッチ回路である。

【００２３】

【発明の実施の形態】以下、本発明の具体的な実施形態
を示しながら本発明を詳細に説明するが、本発明はこれ
らの形態に限られるものではない。

【００２４】特に、発光素子に関しては、発光素子に流
れる駆動電流に応じて輝度が変化する電流制御型の発光
素子である有機ＥＬ素子を用いた好ましい形態を示して
いるが、素子に流れる電流によって輝度が制御される発
光素子であればよい。また、有機ＥＬ素子は一般的に整
流特性があるため、ＯＬＥＤ（有機発光ダイオード）と
呼ばれる場合があり、図中では、符号としてＯＬＥＤを
用い、またダイオードの記号を用いて示してが、本発明
においては必ずしも整流特性が要求されるものでもな
い。

【００２５】また、説明を分かりやすくするため、電流
の方向を仮定してトランジスタの第１主電極、第２主電
極をソース、ドレインとして示している。

【００２６】（実施形態１）図１は、本発明のアクティ
ブマトリックス型ディスプレイを構成する画素回路の第
１の実施形態を示す概略構成図である。

【００２７】画素回路は、発光素子ＯＬＥＤ、ｐ型薄膜
トランジスタＴ１、薄膜トランジスタとして形成したｐ
型の絶縁ゲート型電界効果トランジスタである第１トラ
ンジスタＴ２、薄膜トランジスタとして形成したｎ型の
絶縁ゲート型電界効果トランジスタである第２トランジ
スタＴ３、および、コンデンサＣから構成される。

【００２８】Ｔ１とＣとは、ＯＬＥＤに駆動電流Ｉｄを
供給する本発明の電圧制御電流源に対応し、Ｔ１のドレ
インにはＯＬＥＤのアノードが接続されている。Ｔ１の
ソースは電源電位Ｖｄｄに、ＯＬＥＤのカソードはＧＮ
Ｄに接続されている。本発明の制御電圧入力端子に対応
するＴ１のゲートには、電圧制御電流源の制御電圧を記
録保持する為の本発明の電圧記憶回路に対応するコンデ
ンサＣが接続されており、さらにＴ２のドレインおよび
Ｔ３のドレインが接続されている。

【００２９】Ｔ２とＴ３とは、本発明のスイッチ回路を
構成しており、Ｔ２のソースとＴ３のソース、及びＴ２
のドレインとＴ３のドレインとが接続されている。Ｔ２
のソースおよびＴ３のソースはスイッチ回路の入力端子
として画素領域外部に設置されたデータ側駆動回路（不
図示）の輝度情報を持つ基準電圧源Ｖｗに接続されてい
る。なお、Ｔ１のゲートに接続された側の端子であるＴ
２のドレイン及びＴ３のドレインが接続された端子はス
イッチ回路の出力端子となる。

【００３０】また、コンデンサＣの他端は電源電位Ｖｄ
ｄに接続されている。

【００３１】Ｔ２のゲートには走査線ＳｃａｎＡが、Ｔ
３のゲートには走査線ＳｃａｎＢが接続されており、こ
れらの走査線は不図示の走査側駆動回路に接続される。

【００３２】本実施形態が示す構成において、走査線Ｓ
ｃａｎＡからの第１走査信号ＳｃａｎＡ＝Ｌｏｗ，走査
線ＳｃａｎＢからの第２走査信号ＳｃａｎＢ＝Ｈｉｇｈ
のときＴ２，Ｔ３がすべて導通状態となり、電圧制御電
流源が電圧制御可能状態となって、データ側駆動回路か
ら出力される電圧ＶｗがＴ１のゲートおよびコンデンサ
Ｃに書き込まれ、Ｔ１の出力電流（ドレイン電流）を駆
動電流ＩｄとしてＯＬＥＤに供給する。

【００３３】また、第１、第２走査信号が、ＳｃａｎＡ
＝Ｈｉｇｈ，ＳｃａｎＢ＝Ｌｏｗのとき、Ｔ２，Ｔ３が
全て非導通状態となり、電圧制御電流源が制御電圧保持
状態となって、電圧Ｖｗの書き込みは行われず、コンデ
ンサＣに書き込まれた電圧Ｖｇを保持し、保持された電
圧Ｖｇで駆動電流を決定しＯＬＥＤに電流を供給する。

【００３４】本実施形態が示す構造における重要なこと
は、図４に示すように、スイッチ回路を構成するＴ２，
Ｔ３に関して、Ｔ２のゲート・ドレイン間の寄生容量Ｃ
ｇｄｐ（本発明の電気容量Ｃｐ）、Ｔ３のゲート・ドレ
イン間の寄生容量Ｃｇｄｎ（本発明の電気容量Ｃｎ）と
し、また、Ｔ２のゲートに入力される第１走査信号の信
号電圧振幅Ｖｓｗｐ、Ｔ３のゲートに入力される第２走
査信号の信号電圧振幅Ｖｓｗｎとしたとき、 Ｃｇｄｐ×Ｖｓｗｐ＝Ｃｇｄｎ×Ｖｓｗｎ…（式２） が成立するように、Ｔ２，Ｔ３のトランジスタサイズ、
及び／又は走査側駆動回路が出力する信号電圧振幅を設
計することである。これには、出来上がった第１、第２
トランジスタの寄生容量に合わせて走査側駆動回路が出
力する信号電圧振幅を変えても良いし、走査側駆動回路
が出力する第１走査信号、第２走査信号の信号電圧振幅
を等しくし且つ寄生容量も第１トランジスタ、第２トラ
ンジスタにおいて等しくなるようにトランジスタを形成
するという方法でも良い。

【００３５】このような本発明の構成を用いることで、
従来問題であった書き込み動作時（電圧制御可能状態）
から保持動作時（制御電圧保持状態）に移行したとき発
生するゲート電圧Ｖｇの変動という課題が解決される。
以下にその理由を示す。尚、ここでは一例として、以下
に示す条件で説明する。即ち、コンデンサＣと、第１ト
ランジスタＴ２の寄生容量Ｃｇｄｐと、第２トランジス
タＴ３の寄生容量Ｃｇｄｎとの比率を、Ｃ：Ｃｇｄｐ：
Ｃｇｄｎ＝９：１：１、第１走査信号ＳｃａｎＡの信号
電圧振幅Ｖｓｗｐ＝５［Ｖ］、第２走査信号ＳｃａｎＢ
の信号電圧振幅Ｖｓｗｎ＝５［Ｖ］、書き込み動作時の
コンデンサＣの両端の電位差を（Ｖｄｄ−Ｖｇ）_W＝３
［Ｖ］として説明する。

【００３６】第１、第２走査信号ＳｃａｎＡ，Ｓｃａｎ
Ｂによって電圧制御可能状態から制御電圧保持状態に移
行した時の電圧（Ｖｄｄ−Ｖｇ）_Hは以下のようにな
る。

【００３７】

【数２】

【００３８】すなわち、コンデンサＣに接続されるスイ
ッチ回路を、Ｃｇｄｐ＝Ｃｇｄｎとなる第１トランジス
タと第２トランジスタとで構成し、Ｖｓｗｐ＝Ｖｓｗｎ
となる第１、第２走査信号ＳｃａｎＡ，ＳｃａｎＢを入
力することにより、第１トランジスタによるスイッチン
グ動作時に起こる容量分割の影響と、第２トランジスタ
によるスイッチング動作時に起こる容量分割の影響が相
殺するように動作するので、電圧制御可能状態から制御
電圧保持状態に移行してもゲート電圧Ｖｇには電圧変動
が起こらない。

【００３９】また、本発明者は、図４に示す回路の構成
で、Ｔ２のトランジスタサイズ、Ｔ１のゲートに接続さ
れているコンデンサＣの容量値および、走査信号Ｓｃａ
ｎＡの信号電圧振幅Ｖｓｗｐを従来のときと同じにし、
走査信号ＳｃａｎＢの信号電圧振幅Ｖｓｗｎの電圧値を
Ｖｓｗｐと同じにし、Ｃｇｄｐ×Ｖｓｗｐ＝Ｃｇｄｎ×
Ｖｓｗｎが成立するようにＴ３のトランジスタサイズを
設定し、従来技術の課題を説明した時と同様にシミュレ
ーションを用いてゲート電圧Ｖｇが変化しないことを確
認した。

【００４０】図１０はそのシミュレーション結果であ
る。（ａ）は走査信号ＳｃａｎＡ，ＳｃａｎＢを、
（ｂ）はコンデンサＣの両端の電位差Ｖｇｓ（Ｔ１のゲ
ート・ソース間電圧）を、（ｃ）はＴＦＴ１の出力電流
Ｉｄを示しており、（ａ）が示す第１走査信号Ｓｃａｎ
Ａ＝Ｌｏｗ（０Ｖ）の時間が、Ｔ２が導通状態になって
いる。なお、（ｂ）及び（ｃ）に関しては、時間０での
値（Ｖｇｓｏ、Ｉｄｏ）をもとに規格化して示してい
る。これからも分かるように、スイッチ動作が行われて
も、コンデンサＣの両端の電位差が変化せず、Ｔ１の出
力電流Ｉｄも変化していないことが分かる。また、スイ
ッチングされた瞬時においては微小な変化をしている
が、これは実動作上の時間を考慮すると無視できるもの
である。

【００４１】上述したように、本実施形態では、説明を
簡単化するために、Ｃｇｄｐ＝Ｃｇｄｎ、Ｖｓｗｐ＝Ｖ
ｓｗｎとして説明してきたが、必ずしもこの限りでなく
（式２）が成立すれば良いので、ＣｇｄｐとＣｇｄｎが
等しくない場合は、ＶｓｗｐとＶｓｗｎの電圧振幅値を
変化させ、Ｃｇｄｐ×Ｖｓｗｐ＝Ｃｇｄｎ×Ｖｓｗｎが
成立するようにしても構わない。さらに、必ずしも（式
２）が厳密に成立するように設計する必要はなく、少な
くとも本発明のようにスイッチ回路をｐ型の絶縁ゲート
型電界効果トランジスタである第１トランジスタとｎ型
の絶縁ゲート型電界効果トランジスタである第２トラン
ジスタとで構成し、該２つのトランジスタは、第１主電
極同士及び第２主電極同士が互いに接続されていて、ス
イッチ回路を導通状態又は非導通状態とする際には、第
１トランジスタ及び第２トランジスタを同時に導通状態
又は非導通状態とすることにより、保持すべき電圧の変
動を減少させることが可能である。

【００４２】また、本実施形態では、電圧制御電流源を
ｐ型トランジスタを用いて構成したものになっている
が、ｎ型トランジスタで構成したものについても容易に
推測できるので、その記述は省略する。

【００４３】なお、本実施形態では、トランジスタとし
てアモルファスシリコン或いはポリシリコンを用いた絶
縁ゲート型電界効果薄膜トランジスタを念頭において説
明しているが、必ずしもシリコン系材料によるトランジ
スタを使用することに限らず、化合物半導体或いは有機
半導体などで形成されたトランジスタでも本実施形態と
同様の効果を得ることができるトランジスタであれば、
本発明に用いるトランジスタの種類は限定されるもので
はない。

【００４４】さらに、本発明は、電圧制御電流源を画素
回路に設置し、該電圧制御電流源の制御電圧入力端子
に、制御電圧を保持する電圧記憶回路と、該電圧記憶回
路に画素領域外部より電圧を書き込む或いは電圧の書き
込みを禁止し保持するといった電圧制御可能状態、制御
電圧保持状態を制御するスイッチ回路が接続された構造
を含むものであれば、本実施形態が示す画素回路に限定
するものではない。

【００４５】（実施形態２）図２は、本発明のアクティ
ブマトリックス型ディスプレイを構成する画素回路の第
２の実施形態を示す概略構成図である。図２において、
図１と同じ符号は同じものを示している。

【００４６】画素回路は、発光素子ＯＬＥＤ、ｐ型薄膜
トランジスタＴ１、第１トランジスタＴ２、第２トラン
ジスタＴ３、ｐ型薄膜トランジスタＴ４、ｎ型トランジ
スタＴ５、および、コンデンサＣから構成される。

【００４７】Ｔ１とＣとは、ＯＬＥＤに駆動電流Ｉｄを
供給する電圧制御電流源を構成し、Ｔ１のドレインには
ＯＬＥＤのアノードが接続されている。Ｔ１のソースは
電源電位Ｖｄｄに、ＯＬＥＤのカソードはＧＮＤに接続
されている。Ｔ１のゲートには、電圧制御電流源の制御
電圧を記録保持する為のコンデンサＣと、Ｔ４のゲート
と、Ｔ２のドレインおよびＴ３のドレインが接続されて
いる。

【００４８】Ｔ２とＴ３は、ソース同士及びドレイン同
士が接続されて本発明のスイッチ回路を構成している。
Ｔ２のソースおよびＴ３のソースはスイッチ回路の入力
端子になる。なお、Ｔ１のゲートに接続された側の端子
であるＴ２のドレイン及びＴ３のドレインが接続された
端子はスイッチ回路の出力端子となる。

【００４９】コンデンサＣの他端とＴ４のソースは電源
電位Ｖｄｄに接続されている。Ｔ４のドレインは、スイ
ッチ回路の入力端子とＴ５のドレインに接続されてい
る。Ｔ５は第２のスイッチ回路となり、Ｔ５のソースは
画素領域外部に設置されたデータ側駆動回路（不図示）
の輝度情報を持つ基準電流源Ｉｗに接続されている。

【００５０】Ｔ２のゲートには走査線ＳｃａｎＡが、Ｔ
３のゲートには走査線ＳｃａｎＢが、Ｔ５のゲートには
走査線ＳｃａｎＣが接続されており、これらの走査線は
不図示の走査側駆動回路に接続される。

【００５１】本実施形態が示す構成において、第１、第
２走査信号ＳｃａｎＡ＝Ｌｏｗ，ＳｃａｎＢ＝Ｈｉｇ
ｈ，及び第３の走査信号ＳｃａｎＣ＝Ｈｉｇｈのとき、
Ｔ２，Ｔ３，Ｔ５が全て導通状態となり、Ｔ４とＴ１は
カレントミラー構造となり、データ側駆動回路から出力
される電流Ｉｗをカレントミラー比に応じてＯＬＥＤに
駆動電流Ｉｄとして電流を供給すると共に、コンデンサ
ＣにＴ１のゲート電圧Ｖｇを書き込む。

【００５２】また、走査信号ＳｃａｎＡ＝Ｈｉｇｈ，Ｓ
ｃａｎＢ＝Ｌｏｗ，ＳｃａｎＣ＝Ｌｏｗのとき、Ｔ２，
Ｔ３，Ｔ５が全て非導通状態となり、Ｔ４とＴ１のカレ
ントミラー構造は解除され、電流Ｉｗを画素回路に取り
込まず、コンデンサＣに書き込まれた電圧Ｖｇを保持
し、保持された電圧Ｖｇで駆動電流Ｉｄを決定しＯＬＥ
Ｄに電流を供給する。

【００５３】本実施形態の構成においても、Ｔ１，Ｔ
２，Ｔ３，Ｃに着目したならば、図４に示す等価回路と
同様の構造を有しているので、実施形態１と同様に、走
査信号ＳｃａｎＡの信号電圧振幅Ｖｓｗｐと走査信号Ｓ
ｃａｎＢの信号電圧振幅Ｖｓｗｎが等しいとき、スイッ
チ回路を構成するＴ２のゲート・ドレイン間の寄生容量
ＣｇｄｐとＴ３のゲート・ドレイン間の寄生容量Ｃｇｄ
ｎが等しくなるように設計すればよく、Ｔ２，Ｔ３の駆
動能力に観点を置いて設計するものではない。また、本
実施形態においても、実施形態１において示したその他
の好ましい形態を適用可能であり、これらは全て実施形
態１と同様の効果が得られるものである。

【００５４】（実施形態３）図３は、本発明のアクティ
ブマトリックス型ディスプレイを構成する画素回路の第
３の実施形態を示す概略構成図である。図３において
も、図１と同じ符号は同じものを示している。

【００５５】画素回路は、発光素子ＯＬＥＤ、ｐ型薄膜
トランジスタＴ１、第１トランジスタＴ２、第２トラン
ジスタＴ３、ｐ型薄膜トランジスタＴ４、Ｔ５、ｎ型薄
膜トランジスタＴ６、および、コンデンサＣから構成さ
れる。

【００５６】Ｔ１とＣとは、ＯＬＥＤに駆動電流Ｉｄを
供給する電圧制御電流源を構成し、Ｔ１のドレインには
ＯＬＥＤのアノードが接続されている。Ｔ１のゲートに
は、電圧制御電流源の制御電圧を記録保持する為のコン
デンサＣとＴ２のドレインおよびＴ３ドレインが接続さ
れている。

【００５７】Ｔ２のソース同士及びドレイン同士が接続
されて本発明のスイッチ回路を構成している。Ｔ２のソ
ースおよびＴ３のソースはスイッチ回路の入力端子とし
て画素領域外部に設置されたデータ側駆動回路に接続さ
れている。なお、Ｔ１のゲートに接続された側の端子で
あるＴ２のドレイン及びＴ３のドレインが接続された端
子はスイッチ回路の出力端子となる。

【００５８】Ｔ１のソースはＴ４のドレイン及びゲート
とＴ５のゲートに接続されている。Ｔ４のソース及びＴ
５のソースは電源電位Ｖｄｄに接続されており、Ｔ４，
Ｔ５はカレントミラー構造になっている。このカレント
ミラーでＯＬＥＤに流れる駆動電流Ｉｄを検出してモニ
タ電流Ｉｍを出力する。Ｔ５のドレインにはＴ６のドレ
インが接続されており、Ｔ６のソースは画素領域外部に
設置されたデータ線駆動回路に接続されている。Ｔ６は
第２のスイッチ回路を構成している。コンデンサＣの他
端は電源電位Ｖｄｄに、ＯＬＥＤのカソードはＧＮＤに
接続されている。

【００５９】Ｔ２のゲートには走査線ＳｃａｎＡが、Ｔ
３のゲートには走査線ＳｃａｎＢが、Ｔ６のゲートには
走査線ＳｃａｎＣが接続されており、これらの走査線は
不図示の走査側駆動回路に接続される。

【００６０】データ側駆動回路３は、輝度情報を持つ基
準電流源Ｉｄと、電流Ｉｄを電圧Ｖｄに変換する抵抗Ｒ
１と、画素回路から出力されたモニタ電流Ｉｍを電圧Ｖ
ｍに変換する抵抗Ｒ２と、電圧Ｖｍを正極入力端子に、
および、電圧Ｖｄを負極入力端子に接続された電圧比較
器ＡＭＰ１が設置され、ＡＭＰ１の出力は画素回路のス
イッチ回路に接続されている。

【００６１】本実施形態が示す構成において、第１、第
２走査信号ＳｃａｎＡ＝Ｌｏｗ，ＳｃａｎＢ＝Ｈｉｇ
ｈ，及び第３の走査信号ＳｃａｎＣ＝Ｈｉｇｈのとき、
Ｔ２，Ｔ３，Ｔ６が全て導通状態となり、画素回路から
出力されるモニタ電流Ｉｍをデータ側駆動回路に取りこ
み、このモニタ電流をＩｍに基づいて、所望の輝度が得
られる駆動電流ＩｄがＯＬＥＤに流れるようにＡＭＰ１
を用いてＴ１のゲート電圧を制御し、コンデンサＣにそ
の制御電圧Ｖｇを書き込む。この制御を駆動電流設定制
御とよぶ。

【００６２】また、走査信号ＳｃａｎＡ＝Ｈｉｇｈ，Ｓ
ｃａｎＢ＝Ｌｏｗ，ＳｃａｎＣ＝Ｌｏｗのとき、Ｔ２，
Ｔ３，Ｔ６が全て非導通状態となり、データ側駆動回路
からの制御は行われず、コンデンサＣに書き込まれた電
圧Ｖｇを保持し、保持された電圧Ｖｇで駆動電流Ｉｄが
決定されＯＬＥＤに電流が供給される。

【００６３】本実施形態構成においても、Ｔ１，Ｔ２，
Ｔ３，Ｃに着目したならば、基本的に図４に示す等価回
路と同様の構造を有しているとみなすことができるの
で、実施形態１と同様に、走査信号ＳｃａｎＡの信号電
圧振幅Ｖｓｗｐと走査信号ＳｃａｎＢの信号電圧振幅Ｖ
ｓｗｎが等しいとき、スイッチ回路を構成するＴ２のゲ
ート・ドレイン間の寄生容量ＣｇｄｐとＴ３のゲート・
ドレイン間の寄生容量Ｃｇｄｎが等しくなるように設計
すればよく、Ｔ２，Ｔ３の駆動能力に観点を置いて設計
するものではない。また、本実施形態においても、実施
形態１において示したその他の好ましい形態を適用可能
であり、これらは全て実施形態１と同様の効果が得られ
るものである。

【００６４】以上、実施形態１〜３に示したように、本
発明は、特定された画素回路だけに有効なものではな
く、電圧制御電流源を持ち、その制御電圧をコンデンサ
に記録保持させ、そのコンデンサに電圧を書き込む或い
は電圧を保持する状態を制御するスイッチ回路が接続さ
れた構造を有するもの全てにおいて、制御電圧を正確に
コンデンサに書き込み保持する動作に非常に有効な手段
である。

【００６５】また、本発明に含まれる、電圧供給手段と
電圧記憶手段との間に接続され、導通状態又は非導通状
態に応じて、電圧記憶手段を、電圧制御可能状態又は電
圧保持状態のいずれかに制御するスイッチ回路であっ
て、ｐ型の絶縁ゲート型電界効果トランジスタとｎ型の
絶縁ゲート型電界効果トランジスタとで構成され、該２
つのトランジスタは、第１主電極同士及び第２主電極同
士が互いに接続されていることを特徴とするスイッチ回
路は、上記のような実施形態１〜３に含まれるスイッチ
回路等も全て含むものであり、電圧供給手段は上記のデ
ータ側駆動回路に、電圧記憶手段は上記コンデンサＣ等
の電圧記憶回路に、電圧保持状態は上記の制御電圧保持
状態に夫々対応する。

【００６６】このようなスイッチ回路は、実施形態１に
おいて説明したような効果により、スイッチ回路が導通
状態から非導通状態に移行する際に、電圧記憶手段に保
持すべき電圧が変動することを抑制することが可能であ
るという利点を有する。

【００６７】（実施形態４）図５は、本発明のアクティ
ブマトリックス型ディスプレイの一実施形態を示す概略
構成図であり、実施形態３で示した構成の画素回路を含
むアクティブマトリックス型ディスプレイの全体の構成
を示すものである。図６は、図５に示した本実施形態の
構成のアクティブマトリックス型ディスプレイにおける
走査信号とデータ信号のタイミングチャートである。

【００６８】図５では、Ｍ×Ｎ個の画素を有するアクテ
ィブマトリックス型ディスプレイの一部を示している。
データ線（データ側の配線）方向に並ぶ画素（図５では
縦方向に並ぶ画素）のＶｗ端子は全て接続されており、
同様にＩｍ端子も全て接続され、画素領域外部に設置さ
れたデータ側駆動回路に接続されている。また、走査線
（走査側の配線）方向に並ぶ画素（図５では横方向に並
ぶ画素）のＳｃａｎＡ端子、ＳｃａｎＢ端子、Ｓｃａｎ
Ｃ端子は各々全て走査側駆動回路に接続されている。
尚、図中には記載していないが、走査側駆動回路とデー
タ側駆動回路は同期して動作する必要があるので、タイ
ミング情報のやり取りを行っている。また、図５中には
記載していないが、システムから送られてくる輝度情報
はデータ側駆動回路に入力される。

【００６９】本実施形態での動作を説明する。

【００７０】１ライン目の走査を開始すると、まず走査
信号ＳｃａｎＣ１をＨｉｇｈレベルにし、同時にデータ
側駆動回路内の輝度情報を持つ基準電流源Ｉｄを画像情
報に基づいた電流値に設定する。次に、走査信号Ｓｃａ
ｎＡ１をＬｏｗレベル、走査信号ＳｃａｎＢ１をＨｉｇ
ｈレベルにし、選択された各画素は駆動電流設定制御が
開始される。

【００７１】規定時間内に１ライン目の駆動電流設定制
御を終了し、２ライン目の制御を行う。１ライン目の制
御終了にあたっては、まず走査信号ＳｃａｎＡ１をＨｉ
ｇｈレベルに、走査信号ＳｃａｎＢ１をＬｏｗレベルに
し、続いて走査信号ＳｃａｎＣ１をＬｏｗレベルにす
る。これと同時に、２ライン目の動作を開始する。制御
が終了したラインでは、次回の走査まで画素回路内のコ
ンデンサに保持された制御電圧に基づいて駆動電流を発
生させ発光素子に電流を供給しつづける。

【００７２】なお、上記説明では、走査信号Ｓｃａｎ
Ａ、ＳｃａｎＢの変化タイミングと、走査信号Ｓｃａｎ
Ｃの変化タイミングとに時間差を設けた好ましい形態を
示しているが、これは制御電圧をコンデンサに正確に書
き込む為であり、必ずしもこの限りではない。

【００７３】また、各画素の発光動作の説明に関して
は、実施形態３で示しているので説明を省く。

【００７４】また、本実施形態においては、実施形態３
の画素回路を用いた場合のアクティブマトリックス型デ
ィスプレイを示したが、実施形態１、２の画素回路を用
いても、走査線の数等を変更する等の設計変更を適宜行
うことにより、同様にしてアクティブマトリックス型デ
ィスプレイを構成することができる。

【００７５】

【発明の効果】以上説明した様に、本発明を使用した場
合、各画素回路に含まれるスイッチ回路を導通状態、非
導通状態とすることにより、電圧制御電流源を電圧制御
可能状態から制御電圧保持状態に移行するときに、従来
問題であったスイッチング動作時に起こる容量分割によ
る電圧制御電流源の制御電圧の変化が発生せず、正確に
輝度情報に基づいた制御電圧を各電圧記憶回路に書き込
むことができ、高精度な画像を出力することができる。

【００７６】また、本発明は、特定された画素回路だけ
に有効なものではなく、電圧制御電流源等に含まれるコ
ンデンサ等の電圧記憶手段を持ち、データ側駆動回路等
の電圧供給手段から与えられる制御電圧等を電圧記憶手
段に記録保持させ、その電圧記憶手段に電圧を書き込む
或いは電圧を保持する状態を制御するスイッチ回路が接
続された構造を有するもの全てにおいて非常に有効な手
段である。

【図面の簡単な説明】

【図１】本発明のアクティブマトリックス型ディスプレ
イを構成する画素回路の第１の実施形態を示す概略構成
図である。

【図２】本発明のアクティブマトリックス型ディスプレ
イを構成する画素回路の第２の実施形態を示す概略構成
図である。

【図３】本発明のアクティブマトリックス型ディスプレ
イを構成する画素回路の第３の実施形態を示す概略構成
図である。

【図４】本発明の動作原理を説明するための画素回路の
一部の等価回路図である。

【図５】本発明のアクティブマトリックス型ディスプレ
イの一実施形態を示す概略構成図である。

【図６】図５に示した構成の本発明のアクティブマトリ
ックス型ディスプレイにおける走査信号とデータ信号の
タイミングチャートである。

【図７】従来例１のアクティブマトリックス型ディスプ
レイを構成する画素回路を示す概略構成図である。

【図８】従来例２のアクティブマトリックス型ディスプ
レイを構成する画素回路を示す概略構成図である。

【図９】従来技術の課題を説明するための画素回路の一
部の等価回路図である。

【図１０】本発明の構成を有する画素回路における、入
力される走査信号に対する制御電圧と駆動電流との変動
のシミュレーション結果である。

【図１１】従来技術の構成を有する画素回路における、
入力される走査信号に対する制御電圧と駆動電流との変
動のシミュレーション結果である。

【符号の説明】

１ 画素回路 ２ 走査側駆動回路 ３ データ側駆動回路 ＯＬＥＤ 発光素子 Ｔ２ 第１トランジスタ Ｔ３ 第２トランジスタ ＳｃａｎＡ 第１走査信号 ＳｃａｎＢ 第２走査信号 Ｃ コンデンサ Ｒ１，Ｒ２ 抵抗 Ｖｗ 基準電圧源 Ｉｄ，Ｉｗ 基準電流源 ＡＭＰ１ 電圧比較器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 Ａ Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６１４

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電流制御型の発光素子を少なくとも含む
   画素回路を備えた画素を複数配置してマトリックス状に
   配線し、画素回路の制御を行うための、走査側の配線に
   接続された走査側駆動回路とデータ側の配線に接続され
   たデータ側駆動回路と、を少なくとも有するアクティブ
   マトリックス型ディスプレイであって、 画素回路は、データ側駆動回路から与えられる制御電圧
   に基づいて発光素子に流す駆動電流を制御するための電
   圧制御電流源と、該電圧制御電流源の制御電圧入力端子
   とデータ側駆動回路との間に接続されたスイッチ回路
   と、を少なくとも備え、 電圧制御電流源は、制御電圧を記憶するための電圧記憶
   回路を含み、該電圧記憶回路は少なくとも制御電圧入力
   端子に接続されており、 スイッチ回路は、導通状態又は非導通状態に応じて、電
   圧制御電流源を電圧制御可能状態又は制御電圧保持状態
   のいずれかに制御可能であり、ｐ型の絶縁ゲート型電界
   効果トランジスタである第１トランジスタとｎ型の絶縁
   ゲート型電界効果トランジスタである第２トランジスタ
   とで構成され、該２つのトランジスタは、第１主電極同
   士及び第２主電極同士が互いに接続されており、 走査側駆動回路は、スイッチ回路を導通状態又は非導通
   状態とするために、第１トランジスタ及び第２トランジ
   スタを同時に導通状態又は非導通状態とする信号を出力
   可能であることを特徴とするアクティブマトリックス型
   ディスプレイ。
2. 【請求項２】 走査側駆動回路は、第１トランジスタの
   ゲート電極に入力される第１走査信号と第２トランジス
   タのゲート電極に入力される第２走査信号として、信号
   極性が互いに反転した関係にある第１走査信号及び第２
   走査信号を同時に出力可能であることを特徴とする請求
   項１に記載のアクティブマトリックス型ディスプレイ。
3. 【請求項３】 スイッチ回路の２端子のうち制御電圧入
   力端子に接続された側の端子である出力端子と第１トラ
   ンジスタのゲート電極との間の電気容量Ｃｐと、前記出
   力端子と第２トランジスタのゲート電極との間の電気容
   量Ｃｎと、第１走査信号の信号電圧振幅である信号電圧
   振幅Ｖｓｗｐと、第２走査信号の信号電圧振幅である信
   号電圧振幅Ｖｓｗｎとが、Ｃｐ×Ｖｓｗｐ＝Ｃｎ×Ｖｓ
   ｗｎの関係にあることを特徴とする請求項２に記載のア
   クティブマトリクス型ディスプレイ。
4. 【請求項４】 走査側駆動回路が、信号電圧振幅Ｖｓｗ
   ｐと信号電圧振幅Ｖｓｗｎとが等しいように第１走査信
   号と第２走査信号とを出力する機能を有し、 スイッチ回路においては、第１トランジスタと第２トラ
   ンジスタとが有する電気容量ＣｐとＣｎとが等しいこと
   を特徴とする請求項３に記載のアクティブマトリックス
   型ディスプレイ。
5. 【請求項５】 走査側駆動回路が、Ｃｐ×Ｖｓｗｐ＝Ｃ
   ｎ×Ｖｓｗｎの関係を満たす信号電圧振幅Ｖｓｗｐと信
   号電圧振幅Ｖｓｗｎとを有するように第１走査信号と第
   ２走査信号とを出力する機能を有することを特徴とする
   請求項３に記載のアクティブマトリックス型ディスプレ
   イ。
6. 【請求項６】 電圧供給手段と電圧記憶手段との間に接
   続され、導通状態又は非導通状態に応じて、電圧記憶手
   段を電圧制御可能状態又は電圧保持状態のいずれかに制
   御するスイッチ回路であって、 ｐ型の絶縁ゲート型電界効果トランジスタとｎ型の絶縁
   ゲート型電界効果トランジスタとで構成され、該２つの
   トランジスタは、第１主電極同士及び第２主電極同士が
   互いに接続されていることを特徴とするスイッチ回路。