KR20230115277A - 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치 - Google Patents

화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치 Download PDF

Info

Publication number
KR20230115277A
KR20230115277A KR1020230094143A KR20230094143A KR20230115277A KR 20230115277 A KR20230115277 A KR 20230115277A KR 1020230094143 A KR1020230094143 A KR 1020230094143A KR 20230094143 A KR20230094143 A KR 20230094143A KR 20230115277 A KR20230115277 A KR 20230115277A
Authority
KR
South Korea
Prior art keywords
transistor
node
scan
thin film
turned
Prior art date
Application number
KR1020230094143A
Other languages
English (en)
Inventor
가지현
곽원규
배한성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230094143A priority Critical patent/KR20230115277A/ko
Publication of KR20230115277A publication Critical patent/KR20230115277A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 제 1전극에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되고 제 1주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 2트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 초기화전원 사이에 접속되고 제 2주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 3트랜지스터와; 상기 제 1구동전원과 상기 제 1트랜지스터의 제 1전극 사이에 접속되고 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 4트랜지스터와; 상기 제 1트랜지스터의 제 2전극에 접속된 제 2노드와 상기 제 1노드 사이에 접속되는 스토리지 커패시터를 구비한다.

Description

화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치{PIXEL AND STAGE CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE PIXEL AND THE STAGE CIRCUIT}
본 발명의 실시예는 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치(Display Device)의 사용이 증가하고 있다.
표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기전계발광 표시장치는 데이터선들 및 주사선들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 구동 트랜지스터는 데이터신호에 대응하여 제 1구동전원으로부터 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 구동 트랜지스터로부터의 전류량에 대응하여 소정 휘도의 빛을 생성한다.
최근에는 제 2구동전원의 전압을 낮게 설정하여 고휘도를 구현하거나, 유기전계발광 표시장치를 저주파로 구동하여 소비전력을 최소화하는 방법이 사용되고 있다. 하지만, 제 2구동전원을 낮게 설정하거나 유기전계발광 표시장치가 저주파로 구동되는 경우, 구동 트랜지스터의 게이트전극으로부터 소정의 누설전류가 발생한다. 이 경우, 데이터신호의 전압이 한 프레임 기간 동안 유지되지 못하고, 이에 따라 원하는 휘도의 영상이 표시되지 못한다.
따라서, 본 발명은 누설전류를 최소화하여 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치를 제공하는 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 제 1전극에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되고 제 1주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 2트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 초기화전원 사이에 접속되고 제 2주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 3트랜지스터와; 상기 제 1구동전원과 상기 제 1트랜지스터의 제 1전극 사이에 접속되고 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 4트랜지스터와; 상기 제 1트랜지스터의 제 2전극에 접속된 제 2노드와 상기 제 1노드 사이에 접속되는 스토리지 커패시터를 구비한다.
실시 예에 의한, 기준전원과 상기 제 1노드 사이에 접속되고 제 3주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 5트랜지스터를 더 구비한다.
실시 예에 의한, 상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 제 1커패시터를 더 구비한다.
실시 예에 의한, 상기 제 1주사선이 i(i는 자연수)번째 수평라인에 위치되는 경우, 상기 제 2주사선은 i-1번째 수평라인에 위치된 제 1주사선으로 설정된다.
본 발명의 실시예에 의한 신호 생성부의 제어에 의하여 제 1입력단자 또는 제 2입력단자를 출력단자와 접속시키기 위한 버퍼부를 구비하는 스테이지 회로에 있어서, 상기 버퍼부는 제 1입력단자와 상기 출력단자 사이에 병렬로 접속되는 제 11트랜지스터 및 제 12트랜지스터와; 상기 제 2입력단자와 상기 출력단자 사이에 병렬로 접속되는 제 13트랜지스터 및 제 14트랜지스터를 구비하며; 상기 제 11트랜지스터 및 제 13트랜지스터는 N타입의 LTPS 박막 트랜지스터로 설정되고, 상기 제 12트랜지스터 및 제 14트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 11트랜지스터의 게이트전극 및 상기 제 12트랜지스터의 게이트전극은 전기적으로 접속된다.
실시 예에 의한, 상기 제 13트랜지스터의 게이트전극 및 상기 제 14트랜지스터의 게이트전극은 전기적으로 접속된다.
본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들, 발광 제어선들 및 데이터선들과 접속되도록 위치되는 화소들과; 상기 주사선들 및 상기 발광 제어선들을 구동하기 위한 주사 구동부와; 상기 데이터선들을 구동하기 위한 데이터 구동부를 구비하며; 상기 화소들 중 적어도 하나의 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여 제 1전극에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되고 제 1주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 2트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 초기화전원 사이에 접속되고 제 2주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 3트랜지스터와; 상기 제 1구동전원과 상기 제 1트랜지스터의 제 1전극 사이에 접속되고 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 4트랜지스터와; 상기 제 1트랜지스터의 제 2전극에 접속된 제 2노드와 상기 제 1노드 사이에 접속되는 스토리지 커패시터를 구비한다.
실시 예에 의한, 기준전원과 상기 제 1노드 사이에 접속되고 제 3주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 5트랜지스터를 더 구비한다.
실시 예에 의한, 상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 제 1커패시터를 더 구비한다.
실시 예에 의한, 상기 제 1주사선이 i(i는 자연수)번째 수평라인에 위치되는 경우, 상기 제 2주사선은 i-1번째 수평라인에 위치된 제 1주사선으로 설정된다.
실시 예에 의한, 상기 주사 구동부는 상기 주사선들 및 발광 제어선들을 구동하기 위한 스테이지 회로들을 구비한다.
실시 예에 의한, 상기 스테이지 회로들 중 적어도 하나는 신호 생성부의 제어에 의하여 제 1입력단자 또는 제 2입력단자를 출력단자와 접속시키기 위한 버퍼부를 구비하며; 상기 버퍼부는 제 1입력단자와 상기 출력단자 사이에 병렬로 접속되는 제 11트랜지스터 및 제 12트랜지스터와; 상기 제 2입력단자와 상기 출력단자 사이에 병렬로 접속되는 제 13트랜지스터 및 제 14트랜지스터를 구비하며; 상기 제 11트랜지스터 및 제 13트랜지스터는 N타입의 LTPS 박막 트랜지스터로 설정되고, 상기 제 12트랜지스터 및 제 14트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 11트랜지스터의 게이트전극 및 상기 제 12트랜지스터의 게이트전극은 전기적으로 접속된다.
실시 예에 의한, 상기 제 13트랜지스터의 게이트전극 및 상기 제 14트랜지스터의 게이트전극은 전기적으로 접속된다.
본 발명의 실시예에 의하면 화소는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터를 포함한다. 여기서, 오프 특성이 좋은 산화물 반도체 박막 트랜지스터는 전류의 누설경로에 위치되고, 이에 따라 누설전류를 최소화하여 원하는 휘도의 영상을 표시할 수 있다.
또한, 구동 특성이 좋은 LTPS 박막 트랜지스터는 유기 발광 다이오드로 전류를 공급하는 전류 공급경로에 위치된다. 이 경우, LTPS 박막 트랜지스터의 빠른 구동 특성에 의하여 안정적으로 유기 발광 다이오드로 전류를 공급할 수 있다.
또한, 본 발명의 실시예에 의하면 버퍼는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터를 포함한다. 이 경우, 구동 특성이 향상됨과 동시에 실장면적을 최소화할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 화소를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타내는 도면이다.
도 5는 도 4에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 6은 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 7은 도 6에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 8은 본 발명의 실시예에 의한 스테이지 회로를 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S11 내지 S1n, S21 내지 S2n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되도록 위치되는 화소들(140)과, 주사선들(S11 내지 S1n, S21 내지 S2n) 및 발광 제어선들(E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 재정렬하여 데이터 구동부(120)로 공급한다.
주사 구동제어신호(SCS)에는 스타트 펄스들 및 클럭신호들이 포함된다. 스타트 펄스들은 주사신호 및 발광 제어신호의 첫 번째 타이밍을 제어한다. 클럭신호들은 스타트 펄스들을 쉬프트시키기 위하여 사용된다.
데이터 구동제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 제 1주사선들(S11 내지 S1n) 및 제 2주사선들(S21 내지 S2n)로 주사신호를 공급한다. 일례로, 주사 구동부(110)는 제 1주사선들(S11 내지 S1n)로 제 1주사신호를 순차적으로 공급하고, 제 2주사선들(S21 내지 S2n)로 제 2주사신호를 순차적으로 공급할 수 있다. 제 1주사신호가 순차적으로 공급되면 화소들(140)이 수평라인 단위로 선택된다.
주사 구동부(110)는 제 i(i는 자연수)번째 제 1주사선(S1i)으로 공급되는 제 1주사신호와 중첩되지 않도록 제 i번째 제 2주사선(S2i)으로 제 2주사신호를 공급할 수 있다. 일례로, 주사 구동부(110)는 i번째 제 2주사선(S2i)으로 제 2주사신호를 공급한 후 i번째 제 1주사선(S1i)으로 제 1주사신호를 공급할 수 있다. 여기서, 제 1주사신호 및 제 2주사신호는 게이트 온 전압으로 설정된다. 일례로, 제 1주사신호 및 제 2주사신호는 하이전압으로 설정될 수 있다.
주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 공급한다. 일례로, 주사 구동부(110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 순차적으로 공급할 수 있다. 이와 같은 발광 제어신호는 화소들(140)의 발광시간을 제어함과 동시에 구동 트랜지스터의 문턱전압을 보상하기 위하여 사용된다.
이를 위하여, i번째 발광 제어선(Ei)으로 공급되는 발광 제어신호는 i번째 제 1주사선(S1i)으로 공급되는 제 1주사신호 및 i번째 제 2주사선(S2i)으로 공급되는 제 2주사신호와 적어도 일부 기간 중첩되게 공급된다. 발광 제어신호는 게이트 오프 전압, 일례로 로우전압으로 설정될 수 있다.
추가적으로, i번째 발광 제어선(Ei)으로 공급되는 발광 제어신호는 제 1발광 제어신호 및 제 2발광 제어신호로 구분될 수 있다. 제 1발광 제어신호 및 제 2발광 제어신호는 연속적으로 공급되며, 제 1발광 제어신호 및 제 2발광 제어신호의 사이의 소정기간에는 발광 제어신호가 공급되지 않는다. 따라서, 소정기간 동안 i번째 발광 제어선(Ei)은 게이트 온 전압으로 설정된다. 추가적으로, 소정기간은 구동 트랜지스터의 문턱전압을 보상하기 위한 기간으로 설정되며 제 1주사신호와 일부 기간 중첩될 수 있다.
주사 구동부(110)는 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 주사 구동부(110)는 화소부(130)를 사이에 두고 양측에 위치될 수도 있다.
또한, 도 1에서는 주사 구동부(110)가 주사신호 및 발광 제어신호를 공급하는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 주사신호 및 발광 제어신호는 서로 다른 구동부에 의하여 공급될 수 있다.
데이터 구동부(120)는 데이터 구동제어신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 데이터선들(D1 내지 Dm)로 공급된 데이터신호는 제 1주사신호에 의하여 선택된 화소들(140)로 공급된다. 이를 위하여, 데이터 구동부(120)는 제 1주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급할 수 있다. 또한, 데이터 구동부(120)는 데이터신호가 공급되기 전에 데이터선들(D1 내지 Dm)로 기준전원의 전압을 추가로 공급할 수 있다.
화소부(130)는 주사선들(S11 내지 S1n, S21 내지 S2n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되는 화소들(140)을 구비한다. 화소들(140)은 외부로부터 제 1구동전원(ELVDD), 제 2구동전원(ELVSS) 및 초기화전원(Vint)을 공급받는다.
화소들(140) 각각은 도시되지 않은 구동 트랜지스터 및 유기 발광 다이오드를 구비한다. 구동 트랜지스터는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 그리고, 초기화전원(Vint)은 문턱전압을 보상하기 위하여 사용되며, 기준전원보다 낮은 전압으로 설정될 수 있다.
한편, 도 1에서는 각각 n개의 주사선들(S11 내지 S1n, S21 내지 S2n) 및 n개의 발광 제어선들(E1 내지 En)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소들(140)의 회로구조에 대응하여 더미 주사선들 및/또는 더미 발광 제어선들이 추가로 형성될 수 있다.
또한, 도 1에서는 제 1주사선들(S11 내지 S1n) 및 제 2주사선들(S21 내지 S2n)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 본 발명의 실시예에서는 화소들(140)의 회로구조에 대응하여 제 3주사선들(미도시)이 추가로 구비될 수 있다.
도 2는 본 발명의 실시예에 의한 화소를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)과 접속된 화소를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 화소(140)는 산화물 반도체 박막 트랜지스터 및 LTPS(Low Temperature Poly-Silicon) 박막 트랜지스터를 포함한다.
산화물 반도체 박막 트랜지스터는 게이트전극, 소오스전극 및 드레인전극을 포함한다. 산화물 반도체 박막 트랜지스터는 산화물 반도체로 형성된 액티브층을 구비한다. 여기서, 산화물 반도체는 비정질 또는 결정질 산화물 반도체로 설정될 수 있다. 산화물 반도체 박막 트랜지스터는 N타입 트랜지스터로 구성될 수 있다.
LTPS 박막 트랜지스터는 게이트전극, 소오스전극 및 드레인전극을 포함한다. LTPS 박막 트랜지스터는 폴리 실리콘으로 형성된 액티브층을 구비한다. 이와 같은 LTPS 박막 트랜지스터는 P타입 박막 트랜지스터 또는 N타입 박막 트랜지스터로 구성될 수 있다. 본 발명의 실시예에서는 LTPS 박막 트랜지스터가 N타입 박막 트랜지스터로 구성되었다고 가정하기로 한다.
LTPS 박막 트랜지스터는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 갖는다.
산화물 반도체 박막 트랜지스터는 저온 공정이 가능하며, LTPS 박막 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 박막 트랜지스터는 오프 전류 특성이 우수하다.
본 발명의 실시예에 의한 화소(140)는 화소회로(142) 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(142)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(142)는 제 1트랜지스터(M1(L): 구동 트랜지스터), 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3(L)), 제 4트랜지스터(M4(L)) 및 스토리지 커패시터(Cst)를 구비한다.
제 1트랜지스터(M1(L))의 제 1전극은 제 4트랜지스터(M4(L))의 제 2전극에 접속되고, 제 2전극은 제 2노드(N2)를 경유하여 유기 발광 다이오드(OLED)의 애노드전극에 접속된다. 그리고, 제 1트랜지스터(M1(L))의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1(L))는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 빠른 구동속도를 확보하기 위하여, 제 1트랜지스터(M1(L))는 N타입 LTPS 박막 트랜지스터로 형성된다.
제 2트랜지스터(M2(O))는 데이터선(Dm)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 2트랜지스터(M2(O))의 게이트전극은 제 1주사선(S1i)에 접속된다. 이와 같은 제 2트랜지스터(M2(O))는 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온된다. 제 2트랜지스터(M2(O))가 턴-온되면 데이터선(Dm)과 제 1노드(N1)가 전기적으로 접속된다.
제 2트랜지스터(M2(O))는 산화물 반도체 박막 트랜지스터로 형성된다. 이 경우, 제 2트랜지스터(M2(O))는 N타입 박막 트랜지스터로 형성된다. 제 2트랜지스터(M2(O))가 산화물 박막 트랜지스터로 형성되면 누설전류에 의하여 제 1노드(N1)의 전압이 변경되는 것을 방지할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
제 3트랜지스터(M3(L))는 제 2노드(N2)와 초기화전원(Vint) 사이에 접속된다. 그리고, 제 3트랜지스터(M3(L))의 게이트전극은 제 2주사선(S2i)에 접속된다. 이와 같은 제 3트랜지스터(M3(L))는 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온된다. 제 3트랜지스터(M3(L))가 턴-온되면 초기화전원(Vint)의 전압이 제 2노드(N2)로 공급된다. 빠른 구동속도를 확보하기 위하여, 제 3트랜지스터(M3(L))는 N타입 LTPS 박막 트랜지스터로 형성된다.
제 4트랜지스터(M4(L))는 제 1구동전원(ELVDD)과 제 1트랜지스터(M1(L))의 제 1전극 사이에 접속된다. 그리고, 제 4트랜지스터(M4(L))의 게이트전극은 발광 제어선(Ei)에 접속된다. 이와 같은 제 4트랜지스터(M4(L))는 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다. 빠른 구동속도를 확보하기 위하여, 제 4트랜지스터(M4(L))는 N타입 LTPS 박막 트랜지스터로 형성된다.
스토리지 커패시터(Cst)는 제 1노드(N1)와 제 2노드(N2) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압을 저장한다.
상술한 본 발명의 실시예에서는 제 1노드(N1)와 접속된 제 2트랜지스터(M2(O))를 산화물 반도체 박막 트랜지스터로 형성한다. 이와 같이 제 2트랜지스터(M2(O))가 산화물 반도체 박막 트랜지스터로 형성되면 누설전류에 의한 제 2노드(N2)의 전압 변동이 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
또한, 본 발명의 실시예에서는 유기 발광 다이오드(OLED)로 전류를 공급하기 위한 전류 공급경로에 위치된 트랜지스터들(M4(L), M1(L))을 LTPS 박막 트랜지스터로 형성한다. 이와 같은 전류 공급경로에 위치된 트랜지스터들(M4(L), M1(L))을 LTPS 박막 트랜지스터로 형성하면 빠른 구동 특성에 의하여 안정적으로 유기 발광 다이오드(OLED)로 전류를 공급할 수 있다.
도 3은 도 2에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 3을 참조하면, 먼저 발광 제어선(Ei)으로 발광 제어신호(로우전압)가 공급되고, 이에 따라 N타입으로 형성된 제 4트랜지스터(M4(L))가 턴-오프된다. 제 4트랜지스터(M4(L))가 턴-오프되면 제 1구동전원(ELVDD)과 제 1트랜지스터(M1(L))의 전기적 접속이 차단된다. 따라서, 발광 제어선(Ei)으로 발광제어신호가 공급되는 기간 동안 화소(140)는 비발광 상태로 설정된다.
제 1기간(T11)에는 제 2주사선(S2i)으로 제 2주사신호가 공급된다. 제 2주사선(S2i)으로 제 2주사신호가 공급되면 N타입으로 형성된 제 3트랜지스터(M3(L))가 턴-온된다. 제 3트랜지스터(M3(L))가 턴-온되면 제 2노드(N2)로 초기화전원(Vint)의 전압이 공급된다. 이때, 유기 발광 다이오드(OLED)의 기생 커패시터(이후, "유기 커패시터(Coled)"라 하기로 함)가 방전된다. 이를 위하여, 초기화전원(Vint)의 전압은 제 2구동전원(ELVSS)에 유기 발광 다이오드(OLED)의 문턱전압을 합한 전압보다 낮은 전압으로 설정될 수 있다. 제 1기간(T11) 이후에는 제 2주사선(S2i)으로 제 2주사신호의 공급이 중단되고, 이에 따라 제 3트랜지스터(M3(L))가 턴-오프 상태를 유지한다.
제 2기간(T12)에는 제 1주사선(S1i)으로 제 1주사신호가 공급된다. 제 1주사선(S1i)으로 제 1주사신호가 공급되면 N타입으로 형성된 제 2트랜지스터(M2(O))가 턴-온된다. 제 2트랜지스터(M2(O))가 턴-온되면 데이터선(Dm)과 제 1노드(N1)가 전기적으로 접속된다. 그러면, 데이터선(Dm)으로부터 기준전원(Vref)의 전압이 제 1노드(N1)로 공급된다. 여기서, 기준전원(Vref)의 전압은 제 1트랜지스터(M1(L))가 턴-온될 수 있는 전압으로 설정된다. 일례로, 기준전원(Vref)의 전압에서 초기화전원(Vint)의 전압을 감한 전압(Vref-Vint)은 제 1트랜지스터(M1(L))의 문턱전압보다 높은 전압으로 설정된다. 제 2기간(T12) 동안 제 1트랜지스터(M1(L))의 Vgs는 자신의 문턱전압보다 높은 Vref-Vint의 전압으로 설정된다.
한편, 제 1주사선(S1i)으로 제 1주사신호가 공급되는 기간은 제 2기간(T12), 제 3기간(T13), 제 4기간(T14) 및 제 5기간(T15)으로 나뉘어진다. 여기서, 제 2기간(T12) 및 제 4기간(T14) 사이의 제 3기간(T13) 동안 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다.
따라서, 제 3기간(T13) 동안 일시적으로 제 4트랜지스터(M4(L))가 턴-온되어 제 1트랜지스터(M1(L))의 제 1전극으로 제 1구동전원(ELVDD)의 전압이 공급된다. 이때, 제 1트랜지스터(M1(L))가 턴-온 상태로 설정되기 때문에 제 1구동전원(ELVDD)으로부터의 전류에 의하여 제 2노드(N2)의 전압이 상승된다.
한편, 제 3기간(T13) 동안 제 1노드(N1)는 기준전원(Vref)의 전압을 유지한다. 따라서, 제 2노드(N2)는 기준전원(Vref)에서 제 1트랜지스터(M1(L))의 문턱전압을 감한 전압까지 상승된다. 이 경우, 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1(L))의 문턱전압이 저장된다.
제 4기간(T14)에는 발광 제어선(Ei)으로 발광 제어신호가 공급되고, 이에 따라 제 4트랜지스터(M4(L))가 턴-오프된다. 그리고, 제 4기간(T14)에는 데이터선(Dm)으로 데이터신호(DS)가 공급된다. 제 4기간(T14) 동안 제 2트랜지스터(M2(O))가 턴-온 상태로 설정되기 때문에 데이터선(Dm)으로부터의 데이터신호는 제 1노드(N1)로 공급된다. 제 1노드(N1)로 공급된 데이터신호는 스토리지 커패시터(Cst)에 저장된다. 즉, 제 3기간(T13) 및 제 4기간(T14) 동안 스토리지 커패시터(Cst)에는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압이 저장된다.
제 5기간(T15)에는 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. 여기서, 제 5기간(T15)은 제 1주사신호의 공급기간과 중첩된다. 따라서, 제 5기간(T15) 동안 제 2트랜지스터(M2(O))는 턴-온 상태로 설정되고, 이에 따라 제 1노드(N1)는 데이터신호의 전압을 유지한다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 4트랜지스터(M4(L))가 턴-온된다.
제 4트랜지스터(M4(L))가 턴-온되면 제 1구동전원(ELVDD) 및 제 1트랜지스터(M1(L))가 전기적으로 접속된다. 이때, 제 1트랜지스터(M1(L))가 턴-온되어 소정의 전류가 제 2노드(N2)로 흐른다. 제 1트랜지스터(M1(L))로부터 흐르는 전류는 스토리지 커패시터(Cst)와 유기 커패시터(Coled)를 결합한 용량(C=Cst+Coled)에 저장되고, 이에 따라 제 2노드(N2)의 전압이 상승된다.
여기서, 제 2노드(N2)의 전압 상승폭은 제 1트랜지스터(M1(L))의 이동도에 대응되어 각각의 화소(140)마다 다르게 설정될 수 있다. 즉, 본원 발명의 실시예에서 제 5기간(T15)은 제 1트랜지스터(M1(L))의 이동도를 보상하는 기간으로 설정된다. 이를 위하여, 제 5기간(T15)에 할당되는 시간은 화소들(140) 각각에 포함된 제 1트랜지스터(M1(L))의 이동도가 보상될 수 있도록 실험적으로 결정될 수 있다.
제 6기간(T16)에는 제 1주사선(S1i)으로 제 1주사신호의 공급이 중단되고, 이에 따라 제 2트랜지스터(M2(O))가 턴-오프된다. 제 6기간(T16) 동안 제 1트랜지스터(M1(L))는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 그러면, 유기 발광 다이오드(OLED)는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서는 제 1노드(N1)와 접속된 제 2트랜지스터(M2(O))를 산화물 반도체 박막 트랜지스터로 형성한다. 이 경우, 제 1노드(N1)로부터의 누설전류가 최소화되고, 이에 따라 제 1노드(N1)는 한 프레임 기간 동안 일정 전압을 유지할 수 있다. 즉, 본 발명의 실시예에서는 제 1노드(N1)로부터의 누설전류를 최소화할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타내는 도면이다. 도 4를 설명할 때 도 2와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 다른 실시예에 의한 화소(140)는 화소회로(142') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(142')는 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3(L)), 제 4트랜지스터(M4(L)), 제 5트랜지스터(M5(O)) 및 스토리지 커패시터(Cst)를 구비한다.
이와 같은 본 발명의 다른 실시예에 의한 화소회로(142')는 제 5트랜지스터(M5(O))를 추가로 구비할 뿐, 그 이외의 구성은 도 2와 동일하게 설정된다. 제 5트랜지스터(M5(O))는 기준전원(Vref)의 전압을 제 1노드(N1)로 공급하기 위하여 사용된다. 이 경우, 데이터선(Dm)으로 기준전원(Vref)이 공급되지 않는다. 따라서, 데이터선(Dm)으로 충분한 시간 동안 데이터신호(DS)를 공급할 수 있고, 이에 따라 구동의 신뢰성이 향상된다.
제 5트랜지스터(M5(O))는 기준전원(Vref)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 5트랜지스터(M5(O))의 게이트전극은 제 3주사선(S3i)에 접속된다. 이와 같은 제 5트랜지스터(M5(O))는 제 3주사선(S3i)으로 제 3주사신호가 공급될 때 턴-온되어 제 1노드(N1)로 기준전원(Vref)의 전압을 공급한다.
제 5트랜지스터(M5(O))는 N타입 산화물 반도체 박막 트랜지스터로 형성된다. 제 5트랜지스터(M5(O))가 산화물 반도체 박막 트랜지스터로 형성되면 누설전류에 의하여 제 1노드(N1)의 전압이 변경되는 것을 방지할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
도 5는 도 4에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다. 도 5를 설명할 때 도 2와 동일한 구성에 대해서는 간략히 설명하기로 한다.
도 5를 참조하면, 먼저 발광 제어선(Ei)으로 발광 제어신호가 공급되어 제 4트랜지스터(M4(L))가 턴-오프된다. 제 4트랜지스터(M4(L))가 턴-오프되면 제 1구동전원(ELVDD)과 제 1트랜지스터(M1(L))의 전기적 접속이 차단된다. 따라서, 발광 제어선(Ei)으로 발광제어신호가 공급되는 기간 동안 화소(140)는 비발광 상태로 설정된다.
제 1기간(T11')에는 제 2주사선(S2i)으로 제 2주사신호가 공급되고, 제 3주사선(S3i)으로 제 3주사신호가 공급된다.
제 2주사선(S2i)으로 제 2주사신호가 공급되면 제 3트랜지스터(M3(L))가 턴-온된다. 제 3트랜지스터(M3(L))가 턴-온되면 제 2노드(N2)로 초기화전원(Vint)의 전압이 공급된다. 이때, 유기 커패시터(Coled)가 방전된다.
제 3주사선(S3i)으로 제 3주사신호가 공급되면 제 5트랜지스터(M5(O))가 턴-온된다. 제 5트랜지스터(M5(O))가 턴-온되면 기준전원(Vref)의 전압이 제 1노드(N1)로 공급된다.
제 2기간(T12')에는 제 2주사신호의 공급이 중단되어 제 3트랜지스터(M3(L))가 턴-오프 상태로 설정된다. 그리고, 제 2기간(T12')의 일부 기간 동안 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다.
발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 4트랜지스터(M4(L))가 턴-온된다. 제 4트랜지스터(M4(L))가 턴-온되면 제 1트랜지스터(M1(L))의 제 1전극으로 제 1구동전원(ELVDD)의 전압이 공급된다. 제 1트랜지스터(M1(L))의 제 1전극으로 제 1구동전원(ELVDD)의 전압이 공급되면 제 1트랜지스터(M1(L))가 턴-온되고, 이에 따라 제 2노드(N2)의 전압이 상승된다.
여기서, 제 1노드(N1)가 기준전원(Vref)의 전압을 유지하기 때문에 제 2노드(N2)는 기준전원(Vref)에서 제 1트랜지스터(M1(L))의 문턱전압을 감한 전압까지 상승된다. 이 경우, 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1(L))의 문턱전압이 저장된다.
제 2기간(T12') 이후에 제 3주사선(S3i)으로 제 3주사신호의 공급이 중단된다. 제 3주사선(S3i)으로 제 3주사신호의 공급이 중단되면 제 5트랜지스터(M5(O))가 턴-오프된다.
제 3기간(T13')에는 제 1주사선(S1i)으로 제 1주사신호가 공급된다. 제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 2트랜지스터(M2(O))가 턴-온된다. 제 2트랜지스터(M2(O))가 턴-온되면 데이터선(Dm)과 제 1노드(N1)가 전기적으로 접속된다. 이때, 데이터선(Dm)으로부터의 데이터신호(DS)가 제 1노드(N1)로 공급된다.
제 1노드(N1)로 공급된 데이터신호는 스토리지 커패시터(Cst)에 저장된다. 즉, 제 2기간(T12') 및 제 3기간(T13') 동안 스토리지 커패시터(Cst)에는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압이 저장된다.
제 4기간(T14')에는 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 4트랜지스터(M4(L))가 턴-온된다.
제 4트랜지스터(M4(L))가 턴-온되면 제 1구동전원(ELVDD) 및 제 1트랜지스터(M1(L))가 전기적으로 접속된다. 이때, 제 1트랜지스터(M1(L))가 턴-온되어 소정의 전류가 제 2노드(N2)로 흐른다. 제 1트랜지스터(M1(L))로부터 흐르는 전류는 스토리지 커패시터(Cst)와 유기 커패시터(Coled)를 결합한 용량(C=Cst+Coled)에 저장되고, 이에 따라 제 2노드(N2)의 전압이 상승된다. 여기서, 제 2노드(N2)의 전압 상승폭은 제 1트랜지스터(M1(L))의 이동도에 대응되어 각각의 화소(140)마다 다르게 설정되고, 이에 따라 제 1트랜지스터(M1(L))의 이동도가 보상될 수 있다. 이를 위하여, 제 4기간(T14')에 할당되는 시간은 화소들(140) 각각에 포함된 제 1트랜지스터(M1(L))의 이동도가 보상될 수 있도록 실험적으로 결정될 수 있다.
제 5기간(T15')에는 제 1주사선(S1i)으로 제 1주사신호의 공급이 중단되고, 이에 따라 제 2트랜지스터(M2(O))가 턴-오프된다. 제 5기간(T15') 동안 제 1트랜지스터(M1(L))는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 그러면, 유기 발광 다이오드(OLED)는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서는 제 1노드(N1)와 접속된 제 2트랜지스터(M2(O)) 및 제 5트랜지스터(M5(O))는 산화물 반도체 박막 트랜지스터로 형성한다. 이 경우, 제 1노드(N1)로부터의 누설전류가 최소화되고, 이에 따라 제 1노드(N1)는 한 프레임 기간 동안 일정 전압을 유지할 수 있다. 즉, 본 발명의 실시예에서는 제 1노드(N1)로부터의 누설전류를 최소화할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
도 6은 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 6에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)과 접속된 화소를 도시하기로 한다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(140)는 화소회로(142") 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142")에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142")로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
이와 같은 본 발명의 또 다른 실시예에 의한 화소(140)는 도 2와 비교하여 제 1구동전원(ELVDD)과 제 2노드(N2) 사이에 제 1커패시터(C1)를 더 구비한다. 제 1커패시터(C1)는 유기 커패시터(Coled)와 직렬로 접속되고, 이에 따라 제 2노드(N2)와 접속되는 커패시터의 용량을 낮출 수 있다.
일반적으로 제 1트랜지스터(M1(L))의 Vgs 전압을 안정적으로 유지하기 위해서는 제 1노드(N1)의 전압 변화에 대응하여 제 2노드(N2)의 전압이 변화되어야 한다.
화소회로(142")에 제 1커패시터(C1)가 포함되지 않는 경우 제 2노드(N2)는 유기 커패시터(Coled)와 접속된다. 여기서, 유기 커패시터(Coled)는 스토리지 커패시터(Cst)보다 높은 용량을 갖는다. 따라서, 제 1노드(N1)의 전압 변화에 대응하여 제 2노드(N2)의 전압 변화가 최소화된다. 일례로, 제 1노드(N1)의 전압이 1V 변경될 때 제 2노드(N2)의 전압은 0.5V 변경될 수 있다.
반면에, 화소회로(142")에 제 1커패시터(C1)가 포함되는 경우 제 2노드(N2)는 제 1커패시터(C1) 및 유기 커패시터(Coled)와 접속된다. 여기서, 제 1커패시터(C1) 및 유기 커패시터(Coled)가 직렬로 접속되기 때문에 제 2노드(N2)와 접속되는 커패시터 용량이 낮아진다. 따라서, 제 1노드(N2)의 전압 변화에 대응하여 제 2노드(N2)의 전압이 안정적으로 변화될 수 있고, 이에 따라 구동의 안정성을 확보할 수 있다. 일례로, 화소회로(142")에 제 1커패시터(C1)가 포함되는 경우 제 1노드(N1)의 전압이 1V 변경될 때 제 2노드(N2)의 전압은 0.5V보다 높은 0.8V 변경될 수 있다.
추가적으로, 제 1커패시터(C1)는 도 2 및 4의 화소회로(142, 142')에 각각 포함될 수 있다.
한편, 본 발명의 또 다른 실시예에서는 제 3트랜지스터(M3(L))의 게이트전극이 i-1번째 제 1주사선(S1i-1)에 접속될 수 있다. 그러면, 도 2의 화소회로(142)에서 제 2주사선(S2i)이 생략될 수 있다.
도 7은 도 6에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다. 도 7에서는 설명의 편의성을 위하여 i-1번째 수평라인 및 i번째 수평라인에 대응하는 데이터신호만을 도시하기로 한다.
도 7을 참조하면, 제 1주사선(S1)에는 두 개의 주사신호, 즉 첫 번째 주사신호 및 두 번째 주사신호가 소정기간을 사이에 두고 연속적으로 공급된다. 여기서, i-1번째 제 1주사선(S1i-1)으로 공급되는 두 번째 주사신호는 i번째 제 1주사선(S2i)으로 공급되는 첫 번째 주사신호와 중첩된다.
동작과정을 설명하면, 먼저 발광 제어선(Ei)으로 발광 제어신호가 공급되어 제 4트랜지스터(M4(L))가 턴-오프된다. 제 4트랜지스터(M4(L))가 턴-오프되면 제 1구동전원(ELVDD)과 제 1트랜지스터(M1(L))의 전기적 접속이 차단된다. 따라서, 발광 제어선(Ei)으로 발광제어신호가 공급되는 기간 동안 화소(140)는 비발광 상태로 설정된다.
제 1기간(T11")에는 i-1번째 제 1주사선(S1i-1)으로 두 번째 주사신호가 공급되고, i번째 제 1주사선(S1i)으로 첫 번째 주사신호가 공급된다.
i-1번째 제 1주사선(S1i-1)으로 두 번째 주사신호가 공급되면 제 3트랜지스터(M3'(L))가 턴-온된다. 제 3트랜지스터(M3'(L))가 턴-온되면 초기화전원(Vint)의 전압이 제 2노드(N2)로 공급된다.
i번째 제 1주사선(S1i)으로 첫 번째 주사신호가 공급되면 제 2트랜지스터(M2(O))가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 데이터선(Dm)으로부터의 기준전원(Vref)의 전압이 제 1노드(N1)로 공급된다.
이후, 제 2기간(T12")에는 i번째 제 1주사선(S1i)으로 첫 번째 주사신호의 공급이 중단되고, 이에 따라 제 2트랜지스터(M2(O))가 턴-오프된다. 여기서, i-1번째 제 1주사선(S1i-1)으로 공급되는 두 번째 주사신호에 의하여 제 3트랜지스터(M3'(L))는 턴-온 상태를 유지하고, 이에 따라 제 2노드(N2)는 초기화전원(Vint)의 전압을 유지한다. 또한, 제 2기간(T12") 동안 제 2노드(N2)의 전압이 변경되지 않기 때문에 플로팅 상태로 설정된 제 1노드(N1)도 기준전원(Vref)의 전압을 유지한다.
제 3기간(T13")에는 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되고, 제 i번째 제 1주사선(S1i)으로 두 번째 주사신호가 공급된다.
제 i번째 제 1주사선(S1i)으로 두 번째 주사신호가 공급되면 제 2트랜지스터(M2(O))가 턴-온된다. 제 2트랜지스터(M2(O))가 턴-온되면 데이터선(Dm)과 제 1노드(N1)가 전기적으로 접속된다. 그러면, 데이터선(Dm)으로부터의 기준전원(Vref)의 전압이 제 1노드(N1)로 공급된다.
발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 4트랜지스터(M4(L))가 턴-온된다. 제 4트랜지스터(M4(L))가 턴-온되면 제 1트랜지스터(M1(L))의 제 1전극으로 제 1구동전원(ELVDD)의 전압이 공급된다. 제 1트랜지스터(M1(L))의 제 1전극으로 제 1구동전원(ELVDD)의 전압이 공급되면 제 1트랜지스터(M1(L))가 턴-온되고, 이에 따라 제 2노드(N2)의 전압이 상승된다.
한편, 제 3기간(T13") 동안 제 1노드(N1)는 기준전원(Vref)의 전압을 유지한다. 따라서, 제 2노드(N2)는 기준전원(Vref)에서 제 1트랜지스터(M1(L))의 문턱전압을 감한 전압까지 상승된다. 이 경우, 스토리지 커패시터(Cst)에는 제 1트랜지스터(M1(L))의 문턱전압이 저장된다.
제 4기간(T14")에는 발광 제어선(Ei)으로 발광 제어신호가 공급되고, 이에 따라 제 4트랜지스터(M4(L))가 턴-오프된다. 그리고, 제 4기간(T14")에는 데이터선(Dm)으로 데이터신호(DS)가 공급된다. 제 4기간(T14") 동안 제 2트랜지스터(M2(O))가 턴-온 상태로 설정되기 때문에 데이터선(Dm)으로부터의 데이터신호는 제 1노드(N1)로 공급된다. 제 1노드(N1)로 공급된 데이터신호는 스토리지 커패시터(Cst)에 저장된다. 즉, 제 3기간(T13") 및 제 4기간(T14") 동안 스토리지 커패시터(Cst)에는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압이 저장된다.
제 5기간(T15")에는 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 4트랜지스터(M4(L))가 턴-온된다. 제 4트랜지스터(M4(L))가 턴-온되면 제 1구동전원(ELVDD) 및 제 1트랜지스터(M1(L))가 전기적으로 접속된다. 이때, 제 1트랜지스터(M1(L))는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 그러면, 유기 발광 다이오드(OLED)는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
한편, 본 발명의 실시예에서는 제 1노드(N1)와 접속된 제 2트랜지스터(M2(O))를 산화물 반도체 박막 트랜지스터로 형성한다. 이 경우, 제 1노드(N1)로부터의 누설전류가 최소화되고, 이에 따라 제 1노드(N1)는 한 프레임 기간 동안 일정 전압을 유지할 수 있다. 즉, 본 발명의 실시예에서는 제 1노드(N1)로부터의 누설전류를 최소화할 수 있고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
한편, 본 발명의 주사 구동부(110)는 주사신호 및 발광 제어신호를 생성하기 위한 복수의 스테이지 회로(미도시)를 구비한다. 스테이지 회로는 신호(주사신호 및/또는 발광 제어신호)를 생성하기 위한 신호 생성부 및 버퍼를 구비한다.
도 8은 본 발명의 실시예에 의한 스테이지 회로를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 실시예에 의한 스테이지 회로는 신호 생성부(300) 및 버퍼(200)를 구비한다.
신호 생성부(300)는 도시되지 않은 클럭신호들 및 스타트펄스 등에 의하여 버퍼(200)를 제어한다. 이와 같은 신호 생성부(300)는 현재 공지된 다양한 형태의 회로로 구현될 수 있다.
버퍼(200)는 신호 생성부(300)의 제어에 대응하여 제 1입력단자(202) 또는 제 2입력단자(204)를 출력단자(206)와 전기적으로 접속시킨다. 이를 위하여, 버퍼(200)는 제 11트랜지스터(M11(L)), 제 12트랜지스터(M12(O)), 제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))를 구비한다.
제 11트랜지스터(M11(L)) 및 제 12트랜지스터(M12(O))는 제 1입력단자(202)와 출력단자(206) 사이에 병렬로 접속된다. 그리고, 제 11트랜지스터(M11(L)) 및 제 12트랜지스터(M12(O))의 게이트전극은 전기적으로 접속된다.
제 11트랜지스터(M11(L)) 및 제 12트랜지스터(M12(O))는 동시에 턴-온 또는 턴-오프되면서 제 1입력단자(202)와 출력단자(206)의 전기적 접속을 제어한다. 이와 같이 제 1입력단자(202)와 출력단자(206) 사이에 병렬로 접속된 제 11트랜지스터(M11(L)) 및 제 12트랜지스터(M12(O))를 이용하여 제 1입력단자(202)와 출력단자(206)의 전기적 접속을 제어하는 경우 구동의 신뢰성을 확보할 수 있다.
추가적으로, 제 11트랜지스터(M11(L))는 N타입의 LTPS 박막 트랜지스터로 형성되며, 제 12트랜지스터(M12(O))는 N타입의 산화물 반도체 박막 트랜지스터로 형성된다. LTPS 박막 트랜지스터는 탑 게이트(top gate) 구조로 형성될 수 있고, 산화물 반도체 박막 트랜지스터는 바텀 게이트(bottom gage) 구조로 형성될 수 있다.
이 경우, 공정과정에서 제 11트랜지스터(M11(L)) 및 제 12트랜지스터(M12(O))는 적어도 일부분이 중첩될 수 있다. 일례로, 제 11트랜지스터(M11(L))의 게이트전극, 소오스전극 및 드레인전극 중 적어도 하나는 제 12트랜지스터(M12(O))의 게이트전극, 소오스전극 및 드레인전극 중 적어도 하나와 중첩될 수 있다. 이와 같이 제 11트랜지스터(M11(L)) 및 제 12트랜지스터(M12(O))가 중첩되도록 형성되면 버퍼(200)의 실장면적이 최소화되고, 이에 따라 데드 스페이스(dead space)를 최소화할 수 있다.
제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))는 출력단자(206)와 제 2입력단자(204) 사이에 병렬로 접속된다. 그리고, 제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))의 게이트전극은 전기적으로 접속된다.
제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))는 동시에 턴-온 또는 턴-오프되면서 제 2입력단자(204)와 출력단자(206)의 전기적 접속을 제어한다. 이와 같이 제 2입력단자(204)와 출력단자(206) 사이에 병렬로 접속된 제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))를 이용하여 제 2입력단자(204)와 출력단자(206)의 전기적 접속을 제어하는 경우 구동의 신뢰성을 확보할 수 있다.
추가적으로, 제 13트랜지스터(M13(L))는 N타입의 LTPS 박막 트랜지스터로 형성되며, 제 14트랜지스터(M14(O))는 N타입의 산화물 반도체 박막 트랜지스터로 형성된다. LTPS 박막 트랜지스터는 탑 게이트(top gate) 구조로 형성될 수 있고, 산화물 반도체 박막 트랜지스터는 바텀 게이트(bottom gage) 구조로 형성될 수 있다.
이 경우, 공정과정에서 제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))는 적어도 일부분이 중첩될 수 있다. 일례로, 제 13트랜지스터(M13(L))의 게이트전극, 소오스전극 및 드레인전극 중 적어도 하나는 제 14트랜지스터(M14(O))의 게이트전극, 소오스전극 및 드레인전극 중 적어도 하나와 중첩될 수 있다. 이와 같이 제 13트랜지스터(M13(L)) 및 제 14트랜지스터(M14(O))가 중첩되도록 형성되면 버퍼(200)의 실장면적이 최소화되고, 이에 따라 데드 스페이스(dead space)를 최소화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
전술한 발명에 대한 권리범위는 이하의 특허청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등 범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.
110 : 주사 구동부 120 : 데이터 구동부
130 : 화소부 140 : 화소
142 : 화소회로 150 : 타이밍 제어부

Claims (10)

  1. 유기 발광 다이오드와;
    제 1노드의 전압에 대응하여 제 1전극에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 1트랜지스터와;
    데이터선과 상기 제 1노드 사이에 접속되고 제 1주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 2트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 초기화전원 사이에 접속되고 제 2주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 3트랜지스터와;
    상기 제 1구동전원과 상기 제 1트랜지스터의 제 1전극 사이에 접속되고 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 4트랜지스터와;
    상기 제 1트랜지스터의 제 2전극에 접속된 제 2노드와 상기 제 1노드 사이에 접속되는 스토리지 커패시터와;
    기준전원과 상기 제 1노드 사이에 접속되고 제 3주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 5트랜지스터를 구비하고,
    상기 제 2트랜지스터 및 상기 제 4트랜지스터가 동시에 턴-온 상태인 제1 기간이 존재하고, 상기 제1 기간 이후 상기 제2 트랜지스터가 먼저 턴-오프되는 것을 특징으로 하는 화소.
  2. 제 1항에 있어서,
    상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 제 1커패시터를 더 구비하는 것을 특징으로 하는 화소.
  3. 제 1항에 있어서,
    상기 제 1주사선이 i(i는 자연수)번째 수평라인에 위치되는 경우, 상기 제 2주사선은 i-1번째 수평라인에 위치된 제 1주사선으로 설정되는 것을 특징으로 하는 화소.
  4. 주사선들, 발광 제어선들 및 데이터선들과 접속되도록 위치되는 화소들과;
    상기 주사선들 및 상기 발광 제어선들을 구동하기 위한 주사 구동부와;
    상기 데이터선들을 구동하기 위한 데이터 구동부를 구비하며;
    상기 화소들 중 적어도 하나의 화소는
    유기 발광 다이오드와;
    제 1노드의 전압에 대응하여 제 1전극에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 1트랜지스터와;
    데이터선과 상기 제 1노드 사이에 접속되고 제 1주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 2트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 초기화전원 사이에 접속되고 제 2주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 3트랜지스터와;
    상기 제 1구동전원과 상기 제 1트랜지스터의 제 1전극 사이에 접속되고 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되며, N타입의 LTPS 박막 트랜지스터로 설정되는 제 4트랜지스터와;
    상기 제 1트랜지스터의 제 2전극에 접속된 제 2노드와 상기 제 1노드 사이에 접속되는 스토리지 커패시터와;
    기준전원과 상기 제 1노드 사이에 접속되고 제 3주사선으로 주사신호가 공급될 때 턴-온되며, N타입의 산화물 반도체 박막 트랜지스터로 설정되는 제 5트랜지스터를 구비하고,
    상기 제 2트랜지스터 및 상기 제 4트랜지스터가 동시에 턴-온 상태인 제1 기간이 존재하고, 상기 제1 기간 이후 상기 제2 트랜지스터가 먼저 턴-오프되는 것을 특징으로 하는 유기전계발광 표시장치.
  5. 제 4항에 있어서,
    상기 화소는
    상기 제 1구동전원과 상기 제 2노드 사이에 접속되는 제 1커패시터를 더 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  6. 제 4항에 있어서,
    상기 제 1주사선이 i(i는 자연수)번째 수평라인에 위치되는 경우, 상기 제 2주사선은 i-1번째 수평라인에 위치된 제 1주사선으로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.
  7. 제 4항에 있어서,
    상기 주사 구동부는 상기 주사선들 및 발광 제어선들을 구동하기 위한 스테이지 회로들을 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  8. 제 7항에 있어서,
    상기 스테이지 회로들 중 적어도 하나는 신호 생성부의 제어에 의하여 제 1입력단자 또는 제 2입력단자를 출력단자와 접속시키기 위한 버퍼부를 구비하며;
    상기 버퍼부는
    상기 제 1입력단자와 상기 출력단자 사이에 병렬로 접속되는 제 11트랜지스터 및 제 12트랜지스터와;
    상기 제 2입력단자와 상기 출력단자 사이에 병렬로 접속되는 제 13트랜지스터 및 제 14트랜지스터를 구비하며;
    상기 제 11트랜지스터 및 제 13트랜지스터는 N타입의 LTPS 박막 트랜지스터로 설정되고,
    상기 제 12트랜지스터 및 제 14트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 제 8항에 있어서,
    상기 제 11트랜지스터의 게이트전극 및 상기 제 12트랜지스터의 게이트전극은 전기적으로 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 8항에 있어서,
    상기 제 13트랜지스터의 게이트전극 및 상기 제 14트랜지스터의 게이트전극은 전기적으로 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020230094143A 2016-07-01 2023-07-19 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치 KR20230115277A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230094143A KR20230115277A (ko) 2016-07-01 2023-07-19 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160083498A KR20180004370A (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR1020230094143A KR20230115277A (ko) 2016-07-01 2023-07-19 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160083498A Division KR20180004370A (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR20230115277A true KR20230115277A (ko) 2023-08-02

Family

ID=59269956

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160083498A KR20180004370A (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR1020230094143A KR20230115277A (ko) 2016-07-01 2023-07-19 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160083498A KR20180004370A (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Country Status (6)

Country Link
US (3) US10446079B2 (ko)
EP (1) EP3264409A3 (ko)
JP (1) JP7187138B2 (ko)
KR (2) KR20180004370A (ko)
CN (3) CN114999390A (ko)
TW (3) TW202338777A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102561294B1 (ko) 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR20180004370A (ko) * 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
JP2018013567A (ja) * 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ 表示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20180081196A (ko) 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
US11380260B2 (en) * 2017-04-07 2022-07-05 Apple Inc. Device and method for panel conditioning
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管
CN108877655A (zh) * 2018-07-03 2018-11-23 深圳吉迪思电子科技有限公司 一种像素电路、显示屏及电子设备
JP7315572B2 (ja) 2018-09-21 2023-07-26 株式会社半導体エネルギー研究所 表示装置および電子機器
US10978536B2 (en) 2018-12-07 2021-04-13 Samsung Display Co., Ltd. Organic light emitting diode display including an anode overlapping a voltage line
CN109584801A (zh) * 2018-12-14 2019-04-05 云谷（固安）科技有限公司 像素电路、显示面板、显示装置及驱动方法
CN109584799A (zh) 2019-02-02 2019-04-05 京东方科技集团股份有限公司 一种像素驱动电路、像素电路、显示面板和显示装置
KR102639309B1 (ko) 2019-06-12 2024-02-23 삼성디스플레이 주식회사 표시 장치
CN111063294B (zh) 2019-12-20 2021-01-15 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及显示面板
KR20210092870A (ko) 2020-01-16 2021-07-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN111261109A (zh) * 2020-03-04 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112705166A (zh) * 2021-01-05 2021-04-27 桂林理工大学 一种氨水改性桉木活性炭吸附剂的制备方法及应用
CN115691426A (zh) * 2021-07-30 2023-02-03 京东方科技集团股份有限公司 像素驱动电路、显示面板
KR20230044091A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN114758624B (zh) 2022-03-31 2023-07-04 武汉天马微电子有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672628B1 (ko) * 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
TWI324332B (en) * 2004-03-30 2010-05-01 Au Optronics Corp Display array and display panel
JP5245195B2 (ja) 2005-11-14 2013-07-24 ソニー株式会社 画素回路
JP4600780B2 (ja) * 2007-01-15 2010-12-15 ソニー株式会社 表示装置及びその駆動方法
JP2008242369A (ja) * 2007-03-29 2008-10-09 Sony Corp 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
JP5151585B2 (ja) * 2008-03-18 2013-02-27 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN101697269B (zh) * 2009-10-30 2011-11-16 友达光电股份有限公司 像素电路以及像素驱动方法
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
TWI440926B (zh) 2010-12-31 2014-06-11 Hongda Liu 液晶顯示裝置
TWI434257B (zh) * 2011-05-23 2014-04-11 Liu Hungta 電子裝置系統
CN102982767B (zh) * 2012-12-10 2015-02-25 京东方科技集团股份有限公司 一种像素单元驱动电路、驱动方法及显示装置
KR20140124535A (ko) * 2013-04-17 2014-10-27 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103236237B (zh) 2013-04-26 2015-04-08 京东方科技集团股份有限公司 一种像素单元电路及其补偿方法、以及显示装置
US20150037158A1 (en) * 2013-07-30 2015-02-05 Schaeffler Technologies Gmbh & Co. Kg Torque converter with stamped stator
CN103474015B (zh) * 2013-08-20 2016-08-17 北京大学深圳研究生院 输出放大器、数模转换器、数据驱动电路和显示装置
CN103646629B (zh) * 2013-12-18 2016-06-08 信利半导体有限公司 一种主动矩阵有机发光显示器的像素驱动装置
WO2015128920A1 (ja) * 2014-02-25 2015-09-03 株式会社Ｊｏｌｅｄ Ｅｌ表示装置の製造方法
CN105612620B (zh) 2014-02-25 2019-07-16 乐金显示有限公司 显示器底板及其制造方法
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR101672091B1 (ko) 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN104409047B (zh) * 2014-12-18 2017-01-18 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
CN104700778B (zh) * 2015-03-27 2017-06-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
US10388219B2 (en) * 2016-06-30 2019-08-20 Lg Display Co., Ltd. Organic light emitting display device and driving method of the same
KR20180004370A (ko) * 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Also Published As

Publication number Publication date
US20200043410A1 (en) 2020-02-06
US20180005572A1 (en) 2018-01-04
EP3264409A3 (en) 2018-03-14
TW201812733A (zh) 2018-04-01
KR20180004370A (ko) 2018-01-11
JP2018005235A (ja) 2018-01-11
TW202223865A (zh) 2022-06-16
CN115019727A (zh) 2022-09-06
US11996041B2 (en) 2024-05-28
TWI752048B (zh) 2022-01-11
US10446079B2 (en) 2019-10-15
CN107564467A (zh) 2018-01-09
CN107564467B (zh) 2022-07-22
US11107400B2 (en) 2021-08-31
TW202338777A (zh) 2023-10-01
TWI806283B (zh) 2023-06-21
EP3264409A2 (en) 2018-01-03
US20210390907A1 (en) 2021-12-16
JP7187138B2 (ja) 2022-12-12
CN114999390A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
KR20230115277A (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치
US11024227B2 (en) Pixel and organic light emitting display device having the pixel
US10700146B2 (en) Pixel and organic light-emitting display device having the same
US11476315B2 (en) Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US11217165B2 (en) Pixel and organic light emitting display device having the pixel
KR102583838B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20180081196A (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR20180003390A (ko) 유기발광 표시장치 및 그의 구동 방법
CN110322831B (zh) 一种amoled像素驱动电路及时序控制方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal