KR102561294B1 - 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 - Google Patents

화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 Download PDF

Info

Publication number
KR102561294B1
KR102561294B1 KR1020160083492A KR20160083492A KR102561294B1 KR 102561294 B1 KR102561294 B1 KR 102561294B1 KR 1020160083492 A KR1020160083492 A KR 1020160083492A KR 20160083492 A KR20160083492 A KR 20160083492A KR 102561294 B1 KR102561294 B1 KR 102561294B1
Authority
KR
South Korea
Prior art keywords
transistor
thin film
node
supplied
light emitting
Prior art date
Application number
KR1020160083492A
Other languages
English (en)
Other versions
KR20180004369A (ko
Inventor
가지현
배한성
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160083492A priority Critical patent/KR102561294B1/ko
Priority to US15/619,662 priority patent/US10381426B2/en
Priority to JP2017129588A priority patent/JP6993125B2/ja
Priority to EP21210390.7A priority patent/EP3985655A1/en
Priority to CN201710523568.5A priority patent/CN107564468A/zh
Priority to EP17178916.7A priority patent/EP3264408A3/en
Priority to TW106122129A priority patent/TWI740972B/zh
Priority to EP24155278.5A priority patent/EP4339931A2/en
Publication of KR20180004369A publication Critical patent/KR20180004369A/ko
Priority to US16/538,023 priority patent/US10930724B2/en
Priority to US17/179,860 priority patent/US11476315B2/en
Priority to JP2021200028A priority patent/JP2022043138A/ja
Priority to US17/967,397 priority patent/US20230029637A1/en
Priority to JP2023065980A priority patent/JP2023103232A/ja
Priority to KR1020230096971A priority patent/KR20230117308A/ko
Application granted granted Critical
Publication of KR102561294B1 publication Critical patent/KR102561294B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Abstract

본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1전극이 제 1노드에 접속되고 제 2전극이 상기 유기 발광 다이오드의 애노드전극에 접속되며, 상기 제 1노드에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되며, i(i는 자연수)번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1트랜지스터의 게이트전극과 제 2전극 사이에 접속되며, i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 1트랜지스터의 게이트전극과 초기화전원 사이에 접속되며, i-1번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되고, 상기 제 3트랜지스터 및 제 4트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.

Description

화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치{PIXEL AND STAGE CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE PIXEL AND THE STAGE CIRCUIT}
본 발명의 실시예는 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치(Display Device)의 사용이 증가하고 있다.
표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기전계발광 표시장치는 데이터선들 및 주사선들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 구동 트랜지스터는 데이터신호에 대응하여 제 1구동전원으로부터 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어한다. 이때, 유기 발광 다이오드는 구동 트랜지스터로부터의 전류량에 대응하여 소정 휘도의 빛을 생성한다.
최근에는 제 2구동전원의 전압을 낮게 설정하여 고휘도를 구현하거나, 유기전계발광 표시장치를 저주파로 구동하여 소비전력을 최소화하는 방법이 사용되고 있다. 하지만, 제 2구동전원을 낮게 설정하거나 유기전계발광 표시장치가 저주파로 구동되는 경우, 구동 트랜지스터의 게이트전극으로부터 소정의 누설전류가 발생한다. 이 경우, 데이터신호의 전압이 한 프레임 기간 동안 유지되지 못하고, 이에 따라 원하는 휘도의 영상이 표시되지 못한다.
따라서, 본 발명은 누설전류를 최소화하여 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치를 제공하는 것이다.
본 발명의 실시예에 의한 화소는 유기 발광 다이오드와; 제 1전극이 제 1노드에 접속되고 제 2전극이 상기 유기 발광 다이오드의 애노드전극에 접속되며, 상기 제 1노드에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되며, i(i는 자연수)번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1트랜지스터의 게이트전극과 제 2전극 사이에 접속되며, i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 1트랜지스터의 게이트전극과 초기화전원 사이에 접속되며, i번째 제 3주사선으로 주사신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되고, 상기 제 3트랜지스터 및 제 4트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 2트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 2트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 i번째 제 1주사선과 상기 i번째 제 2주사선은 동일한 주사선이다.
실시 예에 의한, 상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 i번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며; 상기 제 5트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며; 상기 제 5트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와; 상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, 상기 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 더 구비하며; 상기 제 6트랜지스터 및 제 7트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정된다.
본 발명의 다른 실시예에 의한 화소는 유기 발광 다이오드와; 제 1노드의 전압에 대응하여, 제 1전극에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 상기 제 1노드와 상기 제 1트랜지스터의 제 2전극 사이에 접속되며, i번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1노드와 제 2노드 사이에 접속되는 스토리지 커패시터와; 데이터선과 상기 제 2노드 사이에 접속되며, i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 2노드와 초기화전원 사이에 접속되며, 반전 발광 제어선으로 반전 발광 제어신호가 공급될 때 턴-오프되는 제 4트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되고, 상기 제 3트랜지스터 및 제 4트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 2트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 2트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 i번째 제 1주사선과 상기 i번째 제 2주사선은 동일한 주사선이다.
실시 예에 의한, 상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 i번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며; 상기 제 5트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며; 상기 제 5트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터를 더 구비하며; 상기 제 6트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되고, 상기 발광 제어신호와 상기 반전 발광 제어신호는 서로 반전된 신호로 설정된다.
본 발명의 실시예에 의한 스테이지 회로는 제 1전원과 상기 제 1전원보다 낮은 전압으로 설정되는 제 2전원 사이에 직렬로 접속되는 제 1트랜지스터, 제 2트랜지스터, 제 3트랜지스터, 제 4트랜지스터와; 상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 5트랜지스터, 제 6트랜지스터, 제 7트랜지스터 및 제 8트랜지스터와; 상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 9트랜지스터 및 제 10트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 이전단 스테이지의 출력신호 또는 스타트 펄스를 공급받고; 상기 제 2트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고; 상기 제 3트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 1클럭신호와 동일한 주기를 가지며 반전된 위상을 가지는 제 2클럭신호를 공급받고; 상기 제 4트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 이전단 스테이지의 출력신호 또는 상기 스타트 펄스를 공급받고; 상기 제 5트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 출력단자와 접속되고; 상기 제 6트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 2클럭신호를 공급받고; 상기 제 7트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고; 상기 제 8트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 출력단자와 접속되고; 상기 제 9트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 제 1노드와 접속되고; 상기 제 10트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 제 1노드와 접속되며; 상기 제 2트랜지스터 및 제 3트랜지스터의 공통노드와, 상기 제 6트랜지스터 및 제 7트랜지스터의 공통노드는 상기 제 1노드와 전기적으로 접속된다.
본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들, 발광 제어선들 및 데이터선들과 접속되도록 위치되는 화소들과; 상기 주사선들 및 상기 발광 제어선들을 구동하기 위한 주사 구동부와; 상기 데이터선들을 구동하기 위한 데이터 구동부를 구비하며; 상기 화소들 중 i(i는 자연수)번째 수평라인에 위치된 적어도 하나의 화소는 유기 발광 다이오드와; 제 1전극이 제 1노드에 접속되고 제 2전극이 상기 유기 발광 다이오드의 애노드전극에 접속되며, 상기 제 1노드에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와; 데이터선과 상기 제 1노드 사이에 접속되며, i번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1트랜지스터의 게이트전극과 제 2전극 사이에 접속되며, i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와; 상기 제 1트랜지스터의 게이트전극과 초기화전원 사이에 접속되며, i번째 제 3주사선으로 주사신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하며; 상기 제 1트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되고, 상기 제 3트랜지스터 및 제 4트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 화소는 상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며; 상기 제 5트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 화소는 상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와; 상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, 상기 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 더 구비하며; 상기 제 6트랜지스터 및 제 7트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정된다.
실시 예에 의한, 상기 주사 구동부는 상기 주사선들, 발광 제어선들을 구동하기 위한 스테이지 회로들을 구비하며; 상기 스테이지 회로들 중 적어도 하나는 제 1전원과 상기 제 1전원보다 낮은 전압으로 설정되는 제 2전원 사이에 직렬로 접속되는 제 11트랜지스터, 제 12트랜지스터, 제 13트랜지스터, 제 14트랜지스터와; 상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 15트랜지스터, 제 16트랜지스터, 제 17트랜지스터 및 제 18트랜지스터와; 상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 19트랜지스터 및 제 20트랜지스터를 구비하며; 상기 제 11트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 이전단 스테이지의 출력신호 또는 스타트 펄스를 공급받고; 상기 제 12트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고; 상기 제 13트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 1클럭신호와 동일한 주기를 가지며 반전된 위상을 가지는 제 2클럭신호를 공급받고; 상기 제 14트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 이전단 스테이지의 출력신호 또는 상기 스타트 펄스를 공급받고; 상기 제 15트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 출력단자와 접속되고; 상기 제 16트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 2클럭신호를 공급받고; 상기 제 17트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고; 상기 제 18트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 출력단자와 접속되고; 상기 제 19트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 제 1노드와 접속되고; 상기 제 20트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 제 1노드와 접속되며; 상기 제 12트랜지스터 및 제 13트랜지스터의 공통노드와, 상기 제 16트랜지스터 및 제 17트랜지스터의 공통노드는 상기 제 1노드와 전기적으로 접속된다.
본 발명의 실시예에 의하면 화소는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터를 포함한다. 여기서, 오프 특성이 좋은 산화물 반도체 박막 트랜지스터는 전류의 누설경로에 위치되고, 이에 따라 누설전류를 최소화하여 원하는 휘도의 영상을 표시할 수 있다.
또한, 구동 특성이 좋은 LTPS 박막 트랜지스터는 유기 발광 다이오드로 전류를 공급하는 전류 공급경로에 위치된다. 이 경우, LTPS 박막 트랜지스터의 빠른 구동 특성에 의하여 안정적으로 유기 발광 다이오드로 전류를 공급할 수 있다.
또한, 본 발명의 실시예에 의하면 스테이지 회로는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터를 포함한다. 이 경우, 스테이지 회로는 누설전류가 최소화됨과 아울러 빠른 구동 속도를 가질 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 화소를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 6은 도 5에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 7은 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 8은 도 7에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 9는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
도 10은 도 9에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 11은 본 발명의 실시예에 의한 스테이지 회로를 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되도록 위치되는 화소들(140)과, 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n) 및 발광 제어선들(E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 재정렬하여 데이터 구동부(120)로 공급한다.
주사 구동제어신호(SCS)에는 스타트 펄스들 및 클럭신호들이 포함된다. 스타트 펄스들은 주사신호 및 발광 제어신호의 첫 번째 타이밍을 제어한다. 클럭신호들은 스타트 펄스들을 쉬프트시키기 위하여 사용된다.
데이터 구동제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함된다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭신호들은 샘플링 동작을 제어하기 위하여 사용된다.
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n) 및 제 3주사선들(S31 내지 S3n)로 주사신호를 공급한다. 일례로, 주사 구동부(110)는 제 1주사선들(S11 내지 S1n)로 제 1주사신호를 순차적으로 공급하고, 제 2주사선들(S21 내지 S2n)로 제 2주사신호를 순차적으로 공급하고, 제 3주사선들(S31 내지 S3n)로 제 3주사신호를 순차적으로 공급할 수 있다. 제 1주사신호, 제 2주사신호 및 제 3주사신호가 순차적으로 공급되면 화소들(140)이 수평라인 단위로 선택된다.
주사 구동부(110)는 제 i(i는 자연수)번째 제 1주사선(S1i)으로 공급되는 제 1주사신호와 중첩되도록 제 i번째 제 2주사선(S2i)으로 제 2주사신호를 공급한다. 여기서, 제 1주사신호 및 제 2주사신호는 서로 극성이 반대인 신호로 설정될 수 있다. 일례로, 제 1주사신호는 로우전압으로 설정되고, 제 2주사신호는 하이전압으로 설정될 수 있다. 또한, 주사 구동부(110)는 i번째 제 2주사선(S2i)으로 공급되는 제 2주사신호보다 먼저 i번째 제 3주사선(S3i)으로 제 3주사신호를 공급한다. 여기서, 제 3주사신호는 하이전압으로 설정된다. 이와 같은 i번째 제 3주사선(S3i)은 i-1번째 제 2주사선(S2i-1)으로 대체될 수 있다.
추가적으로, 제 1주사신호, 제 2주사신호 및 제 3주사신호는 게이트 온 전압으로 설정된다. 이 경우, 화소(140)에 포함되며 제 1주사신호를 공급받는 트랜지스터는 제 1주사신호가 공급될 때 턴-온 상태로 설정된다. 마찬가지로, 화소(140)에 포함되며 제 2주사신호를 공급받는 트랜지스터는 제 2주사신호가 공급될 때 턴-온 상태로 설정된다. 또한, 화소(140)에 포함되며 제 3주사신호를 공급받는 트랜지스터는 제 3주사신호가 공급될 때 턴-온 상태로 설정된다.
주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 공급한다. 일례로, 주사 구동부(110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 순차적으로 공급할 수 있다. 이와 같은 발광 제어신호는 화소들(140)의 발광시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다. 예를 들어, 주사 구동부(110)는 i번째 발광 제어선(Ei)으로 공급되는 발광 제어신호와 중첩되도록 i-1번째 제 1주사선(S1i-1) 및 i번째 제 1주사선(S1i)으로 주사신호를 공급할 수 있다.
주사 구동부(110)는 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 주사 구동부(110)는 화소부(130)를 사이에 두고 양측에 위치될 수도 있다.
또한, 도 1에서는 주사 구동부(110)가 주사신호 및 발광 제어신호를 공급하는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 주사신호 및 발광 제어신호는 서로 다른 구동부에 의하여 공급될 수 있다.
추가적으로, 발광 제어신호는 화소들(140)에 포함된 트랜지스터가 턴-오프될 수 있는 게이트 오프 전압(예를 들면, 하이전압)으로 설정될 수 있다. 이 경우, 화소(140)에 포함되며 발광 제어신호를 공급받는 트랜지스터는 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정된다.
데이터 구동부(120)는 데이터 구동제어신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 데이터선들(D1 내지 Dm)로 공급된 데이터신호는 제 1주사신호(또는 제 2주사신호)에 의하여 선택된 화소들(140)로 공급된다. 이를 위하여, 데이터 구동부(120)는 제 1주사신호(또는 제 2주사신호)와 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급할 수 있다.
화소부(130)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되는 화소들(140)을 구비한다. 화소들(140)은 외부로부터 제 1구동전원(ELVDD), 제 2구동전원(ELVSS) 및 초기화전원(Vint)을 공급받는다.
화소들(140) 각각은 도시되지 않은 구동 트랜지스터 및 유기 발광 다이오드를 구비한다. 구동 트랜지스터는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 여기서, 데이터신호가 공급되기 전에 구동 트랜지스터의 게이트전극은 초기화전원(Vint)의 전압에 의하여 초기화될 수 있다.
한편, 도 1에서는 각각 n개의 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n) 및 n개의 발광 제어선들(E1 내지 En)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소들(140)의 회로구조에 대응하여 현재 수평라인에 위치된 화소들은 이전 수평라인에 위치된 주사선과 추가로 접속될 수 있다. 이를 위하여, 화소부(130)에는 도시되지 않은 더미 주사선들 및/또는 더미 발광 제어선들이 추가로 형성될 수 있다.
또한, 도 1에서는 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n) 및 제 3주사선들(S31 내지 S3n)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소들(140)의 회로구조에 대응하여 제 1주사선들(S11 내지 S1n), 제 2주사선들(S21 내지 S2n) 및 제 3주사선들(S31 내지 S3n) 중 어느 하나의 주사선들(S11 내지 S1n, S21 내지 S2n 또는 S31 내지 S3n)만이 포함될 수 있다.
추가적으로, 도 1에서는 발광 제어선들(E1 내지 En)이 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 화소들(140)의 회로구조에 대응하여 도시되지 않은 반전 발광 제어선들이 추가로 형성될 수 있다. 반전 발광 제어선들은 발광 제어신호를 반전한 반전 발광 제어신호를 공급받을 수 있다.
도 2는 본 발명의 실시예에 의한 화소를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)과 접속된 화소를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 화소(140)는 산화물 반도체 박막 트랜지스터 및 LTPS(Low Temperature Poly-Silicon) 박막 트랜지스터를 포함한다.
산화물 반도체 박막 트랜지스터는 게이트전극, 소오스전극 및 드레인전극을 포함한다. 산화물 반도체 박막 트랜지스터는 산화물 반도체로 형성된 액티브층을 구비한다. 여기서, 산화물 반도체는 비정질 또는 결정질 산화물 반도체로 설정될 수 있다. 산화물 반도체 박막 트랜지스터는 N타입 트랜지스터로 구성될 수 있다.
LTPS 박막 트랜지스터는 게이트전극, 소오스전극 및 드레인전극을 포함한다. LTPS 박막 트랜지스터는 폴리 실리콘으로 형성된 액티브층을 구비한다. 이와 같은 LTPS 박막 트랜지스터는 P타입 박막 트랜지스터 또는 N타입 박막 트랜지스터로 구성될 수 있다. 본 발명의 실시예에서는 LTPS 박막 트랜지스터가 P타입 트랜지스터로 구성되었다고 가정하기로 한다.
LTPS 박막 트랜지스터는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 갖는다.
산화물 반도체 박막 트랜지스터는 저온 공정이 가능하며, LTPS 박막 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 박막 트랜지스터는 오프 전류 특성이 우수하다.
본 발명의 실시예에 의한 화소(140)는 화소회로(142) 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(142)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(142)는 제 1트랜지스터(M1(L): 구동 트랜지스터), 제 2트랜지스터(M2(L)), 제 3트랜지스터(M3(O)), 제 4트랜지스터(M4(O)), 제 5트랜지스터(M5(L)), 제 6트랜지스터(M6(L)), 제 7트랜지스터(M7(L)) 및 스토리지 커패시터(Cst)를 구비한다.
제 1트랜지스터(M1(L))의 제 1전극은 제 1노드(N1)에 접속되고, 제 2전극은 제 6트랜지스터(M6(L))의 제 1전극에 접속된다. 그리고, 제 1트랜지스터(M1(L))의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 1트랜지스터(M1(L))는 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 공급되는 전류량을 제어한다. 빠른 구동속도를 확보하기 위하여, 제 1트랜지스터(M1(L))는 LTPS 박막 트랜지스터로 형성된다. 제 1트랜지스터(M1(L))는 P타입 트랜지스터로 형성된다.
제 2트랜지스터(M2(L))는 데이터선(Dm)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 2트랜지스터(M2(L))의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 2트랜지스터(M2(L))는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 1노드(N1)를 전기적으로 접속시킨다. 제 2트랜지스터(M2(L))는 LTPS 박막 트랜지스터로 형성될 수 있다. 제 2트랜지스터(M2(L))는 P타입 트랜지스터로 형성된다.
제 3트랜지스터(M3(O))는 제 1트랜지스터(M1(L))의 제 2전극과 제 2노드(N2) 사이에 접속된다. 그리고, 제 3트랜지스터(M3(O))의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 3트랜지스터(M3(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온되어 제 1트랜지스터(M1(L))를 다이오드 형태로 접속시킨다.
제 3트랜지스터(M3(O))는 산화물 반도체 박막 트랜지스터로 형성된다. 이 경우, 제 3트랜지스터(M3(O))는 N타입 트랜지스터로 형성된다. 제 3트랜지스터(M3(O))가 산화물 반도체 박막 트랜지스터로 형성되면 제 2노드(N2)로부터 제 1트랜지스터(M1(L))의 제 2전극 쪽으로 흐르는 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
제 4트랜지스터(M4(O))는 제 2노드(N2)와 초기화전원(Vint) 사이에 접속된다. 그리고, 제 4트랜지스터(M4(O))의 게이트전극은 i번째 제 3주사선(S3i)에 접속된다. 이와 같은 제 4트랜지스터(M4(O))는 i번째 제 3주사선(S3i)으로 제 3주사신호가 공급될 때 턴-온되어 제 2노드(N2)로 초기화전원(Vint)의 전압을 공급한다.
제 4트랜지스터(M4(O))는 산화물 반도체 박막 트랜지스터로 형성된다. 이 경우, 제 4트랜지스터(M4(O))는 N타입 트랜지스터로 형성된다. 제 4트랜지스터(M4(O))가 산화물 반도체 박막 트랜지스터로 형성되면 제 2노드(N2)로부터 초기화전원(Vint)으로 흐르는 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
제 5트랜지스터(M5(L))는 유기 발광 다이오드(OLED)의 애노드전극과 초기화전원(Vint) 사이에 접속된다. 그리고, 제 5트랜지스터(M5(L))의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 5트랜지스터(M5(L))는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온되어 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압을 공급한다. 제 5트랜지스터(M5(L))는 LTPS 박막 트랜지스터로 형성될 수 있다. 제 5트랜지스터(M5(L))는 P타입 트랜지스터로 형성된다.
한편, 초기화전원(Vint)의 전압은 데이터신호보다 낮은 전압으로 설정될 수 있다. 초기화전원(Vint)의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급되면 유기 발광 다이오드(OLED)의 기생 커패시터(이후, "유기 커패시터(Coled)"라 하기로 함)가 방전된다. 유기 커패시터(Coled)가 방전되면 화소(140)의 블랙 표현 능력이 향상된다.
상세히 설명하면, 유기 커패시터(Coled)는 이전 프레임기간 동안 화소회로(142)로부터 공급되는 전류에 대응하여 소정 전압을 저장한다. 유기 커패시터(Coled)에 소정 전압이 저장되면, 유기 발광 다이오드(OLED)는 낮은 전류에 의해서도 쉽게 발광될 수 있다.
한편, 현재 프레임 기간에 화소회로(142)로 블랙 데이터신호가 공급될 수 있다. 블랙 데이터신호가 공급되는 경우 화소회로(142)는 이상적으로 유기 발광 다이오드(OLED)로 전류를 공급하지 않아야 한다. 하지만, 블랙 데이터신호가 공급되더라도 제 1트랜지스터(M1(L))로부터 소정의 누설전류가 유기 발광 다이오드(OLED)로 공급될 수 있다. 이때, 유기 커패시터(Coled)가 저장 상태라면 유기 발광 다이오드(OLED)는 미세하게 발광될 수 있고, 이에 따라 블랙 표현 능력이 저하된다.
반면에, 본 발명과 같이 초기화전원(Vint)에 의하여 유기 커패시터(Coled)가 방전되면 제 1트랜지스터(M1(L))로부터 누설전류가 공급되더라도 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다. 즉, 제 1트랜지스터(M1(L))로부터의 누설전류는 유기 커패시터(Coled)를 선충전하고, 이에 따라 유기 커패시터(Coled)는 비발광 상태를 유지할 수 있다.
제 6트랜지스터(M6(L))는 제 1트랜지스터(M1(L))의 제 2전극과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 6트랜지스터(M6(L))의 게이트전극은 발광 제어선(Ei)에 접속된다. 이와 같은 제 6트랜지스터(M6(L))는 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다. 제 6트랜지스터(M6(L))는 LTPS 박막 트랜지스터로 형성될 수 있다. 제 6트랜지스터(M6(L))는 P타입 트랜지스터로 형성된다.
제 7트랜지스터(M7(L))는 제 1구동전원(ELVDD)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 7트랜지스터(M7(L))의 게이트전극은 발광 제어선(Ei)에 접속된다. 이와 같은 제 7트랜지스터(M7(L))는 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다. 제 7트랜지스터(M7(L))는 LTPS 박막 트랜지스터로 형성될 수 있다. 제 7트랜지스터(M7(L))는 P타입 트랜지스터로 형성된다.
스토리지 커패시터(Cst)는 제 1구동전원(ELVDD)과 제 2노드(N2) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압을 저장한다.
한편, 상술한 본 발명의 실시예에서는 제 2노드(N2)와 접속된 제 3트랜지스터(M3(O)) 및 제 4트랜지스터(M4(O))를 산화물 반도체 박막 트랜지스터로 형성한다. 이와 같이 제 3트랜지스터(M3(O)) 및 제 4트랜지스터(M4(O))가 산화물 반도체 박막 트랜지스터로 형성되면 제 2노드(N2)로부터의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
또한, 상술한 본 발명의 실시예에서는 유기 발광 다이오드(OLED)로 전류를 공급하기 위한 전류 공급경로에 위치된 트랜지스터들(M7(L), M1(L), M6(L))을 LTPS 박막 트랜지스터로 형성한다. 이와 같이 전류 공급경로에 위치된 트랜지스터들(M7(L), M1(L), M6(L))을 LTPS 박막 트랜지스터로 형성하면 빠른 구동 특성에 의하여 안정적으로 유기 발광 다이오드(OLED)로 전류를 공급할 수 있다.
도 3a는 도 2에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 3a를 참조하면, 먼저 발광 제어선(Ei)으로 발광 제어신호(하이전압)가 공급되고, 이에 따라 P타입으로 형성된 제 6트랜지스터(M6(L)) 및 제 7트랜지스터(M7(L))가 턴-오프된다. 제 6트랜지스터(M6(L))가 턴-오프되면 제 1트랜지스터(M1(L))와 유기 발광 다이오드(OLED)의 전기적 접속이 차단된다. 제 7트랜지스터(M7(L))가 턴-오프되면 제 1구동전원(ELVDD)과 제 1노드(N1)의 전기적 접속이 차단된다. 따라서, 발광 제어신호가 공급되는 기간 동안 화소(140)는 비발광 상태로 설정된다.
이후, i번째 제 3주사선(S3i)으로 제 3주사신호(하이전압)가 공급된다. i번째 제 3주사선(S3i)으로 제 3주사신호가 공급되면 N타입으로 형성된 제 4트랜지스터(M4(O))가 턴-온된다. 제 4트랜지스터(M4(O))가 턴-온되면 초기화전원(Vint)의 전압이 제 2노드(N2)로 공급된다.
제 2노드(N2)로 초기화전원(Vint)의 전압이 공급된 후 i번째 제 1주사선(S1i)으로 제 1주사신호(로우전압)가 공급되고, i번째 제 2주사선(S2i)으로 제 2주사신호(하이전압)가 공급된다.
i번째 제 1주사선(S1i)으로 제 1주사신호가 공급되면 P타입으로 형성된 제 2트랜지스터(M2(L)) 및 제 5트랜지스터(M5(L))가 턴-온된다.
제 5트랜지스터(M5(L))가 턴-온되면 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급된다. 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급되면 유기 커패시터(Coled)가 방전된다.
제 2트랜지스터(M2(L))가 턴-온되면 데이터선(Dm)과 제 1노드(N1)가 전기적으로 접속된다. 그러면, 데이터선(Dm)으로부터의 데이터신호가 제 1노드(N1)로 공급된다.
i번째 제 2주사선(S2i)으로 제 2주사신호가 공급되면 N타입으로 형성된 제 3트랜지스터(M3(O))가 턴-온된다. 제 3트랜지스터(M3(O))가 턴-온되면 제 1트랜지스터(M1(L))가 다이오드 형태로 접속된다. 이때, 제 2노드(N2)가 데이터신호보다 낮은 초기화전원(Vint)의 전압으로 초기화되었기 때문에 제 1트랜지스터(M1(L))가 턴-온된다.
제 1트랜지스터(M1(L))가 턴-온되면 제 1노드(N1)로 공급된 데이터신호가 다이오드 형태로 접속된 제 1트랜지스터(M1(L))를 경유하여 제 2노드(N2)로 공급된다. 이때, 제 2노드(N2)는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압으로 설정된다. 스토리지 커패시터(Cst)는 제 2노드(N2)에 인가된 전압을 저장한다.
스토리지 커패시터(Cst)에 제 2노드(N2)의 전압이 저장된 후 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M6(L)) 및 제 7트랜지스터(M7(L))가 턴-온된다.
제 6트랜지스터(M6(L))가 턴-온되면 제 1트랜지스터(M1(L))와 유기 발광 다이오드(OLED)가 전기적으로 접속된다. 제 7트랜지스터(M7(L))가 턴-온되면 제 1구동전원(ELVDD)과 제 1노드(N1)가 전기적으로 접속된다. 이때, 제 1트랜지스터(M1(L))는 제 2노드(N2)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 제 2노드(N2)는 산화물 반도체 박막 트랜지스터인 제 3트랜지스터(M3(O)) 및 제 4트랜지스터(M4(O))와 접속되고, 이에 따라 누설전류가 최소화된다. 따라서, 제 2노드(N2)는 한 프레임 기간 동안 원하는 전압을 유지할 수 있고, 이에 따라 화소(140)는 한 프레임 기간 동안 데이터신호에 대응하여 원하는 휘도의 빛을 생성할 수 있다.
한편, 본 발명의 실시예에서 i번째 제 3주사선(S3i)은 i-1번째 제 2주사선(S2i-1)으로 대체될 수 있다. 이 경우, 도 3b에 도시된 바와 같이 i-1번째 제 2주사선(S2i-1)으로 공급되는 제 2주사신호가 제 4트랜지스터(M4(O))로 공급된다. 이 경우에도 동작과정은 상술한 바와 동일하며, 이에 따라 상세한 설명은 생략하기로 한다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타내는 도면이다. 도 4를 설명할 때 도 2와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 다른 실시예에 의한 화소(140)는 화소회로(142') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(142')는 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(L)), 제 3트랜지스터(M3(O)), 제 4트랜지스터(M4(O)), 제 5트랜지스터(M5(O)), 제 6트랜지스터(M6(L)), 제 7트랜지스터(M7(L)) 및 스토리지 커패시터(Cst)를 구비한다.
이와 같은 본 발명의 다른 실시예에 의한 화소회로(142')는 제 5트랜지스터(M5(O))가 산화물 반도체 박막 트랜지스터로 형성될 뿐, 그 이외의 구성은 도 2와 동일하게 설정된다.
제 5트랜지스터(M5(O))는 유기 발광 다이오드(OLED)의 애노드전극과 초기화전원(Vint) 사이에 접속된다. 그리고, 제 5트랜지스터(M5(O))의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 5트랜지스터(M5(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온되어 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압을 공급한다. 이를 위하여, 제 5트랜지스터(M5(O))는 N타입 트랜지스터로 형성된다.
한편, 제 5트랜지스터(M5(O))가 산화물 박막 트랜지스터로 형성되면 발광기간 동안 유기 발광 다이오드(OLED)의 애노드전극으로부터 초기화전원(Vint)으로 공급되는 누설전류를 최소화할 수 있다. 이와 같이 유기 발광 다이오드(OLED)의 애노드전극으로부터 초기화전원(Vint)으로 공급되는 누설전류가 최소화되면 유기 발광 다이오드(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
추가적으로, 제 5트랜지스터(M5(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온될 뿐, 실질적 동작과정은 도 2와 동일하게 설정된다. 따라서, 구동방법과 관련하여 상세한 설명은 생략하기로 한다.
도 5는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 5를 설명할 때 도 4와 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(140)는 화소회로(142") 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142")에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142")로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(142")는 제 1트랜지스터(M1(L)), 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3(O)), 제 4트랜지스터(M4(O)), 제 5트랜지스터(M5(O)), 제 6트랜지스터(M6(L)), 제 7트랜지스터(M7(L)) 및 스토리지 커패시터(Cst)를 구비한다.
이와 같은 본 발명의 다른 실시예에 의한 화소회로(142")는 제 2트랜지스터(M2(O))가 산화물 반도체 박막 트랜지스터로 형성될 뿐, 그 이외의 구성은 도 4와 동일하게 설정된다.
제 2트랜지스터(M2(O))는 데이터선(Dm)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 2트랜지스터(M2(O))의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 2트랜지스터(M2(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 1노드(N1)를 전기적으로 접속시킨다. 이를 위하여, 제 2트랜지스터(M2(O))는 N타입 트랜지스터로 형성된다.
한편, 제 2트랜지스터(M2(O))가 산화물 박막 트랜지스터로 형성되면 제 1노드(N1)와 데이터선(Dm) 사이에서 원하지 않는 전류 흐름이 최소화되고, 이에 따라 유기 발광 다이오드(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
추가적으로, 제 2트랜지스터(M2(O))가 N타입 트랜지스터로 형성되는 경우 제 1주사선(S1)을 생략할 수 있다.
도 6은 도 5에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다. 도 6을 설명할 때 도 2와 동일한 구동방법에 대해서는 간략히 설명하기로 한다.
도 6을 참조하면, 먼저 발광 제어선(Ei)으로 발광 제어신호가 공급되어 제 6트랜지스터(M6(L)) 및 제 7트랜지스터(M7(L))가 턴-오프된다. 제 6트랜지스터(M6(L)) 및 제 7트랜지스터(M7(L))가 턴-오프되면 화소(140)는 비발광 상태로 설정된다.
이후, i번째 제 3주사선(S3i)으로 제 3주사신호가 공급된다. i번째 제 3주사선(S3i)으로 제 3주사신호가 공급되면 제 4트랜지스터(M4(O))가 턴-온된다. 제 4트랜지스터(M4(O))가 턴-온되면 초기화전원(Vint)의 전압이 제 2노드(N2)로 공급된다.
제 2노드(N2)로 초기화전원(Vint)의 전압이 공급된 후 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급된다.
i번째 제 2주사선(S2i)으로 제 2주사신호가 공급되면 제 2트랜지스터(M2(O)), 제 3트랜지스터(M3(O)) 및 제 5트랜지스터(M5(O))가 턴-온된다.
제 5트랜지스터(M5(O))가 턴-온되면 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급된다.
제 2트랜지스터(M2(O))가 턴-온되면 데이터선(Dm)과 제 1노드(N1)가 전기적으로 접속된다. 그러면, 데이터선(Dm)으로부터의 데이터신호가 제 1노드(N1)로 공급된다.
제 3트랜지스터(M3(O))가 턴-온되면 제 1트랜지스터(M1(L))가 다이오드 형태로 접속된다. 이때, 제 2노드(N2)가 데이터신호보다 낮은 초기화전원(Vint)의 전압으로 초기화되었기 때문에 제 1트랜지스터(M1(L))가 턴-온된다.
제 1트랜지스터(M1(L))가 턴-온되면 제 1노드(N1)로 공급된 데이터신호가 다이오드 형태로 접속된 제 1트랜지스터(M1(L))를 경유하여 제 2노드(N2)로 공급된다. 이때, 제 2노드(N2)는 데이터신호 및 제 1트랜지스터(M1(L))의 문턱전압에 대응되는 전압으로 설정된다. 스토리지 커패시터(Cst)는 제 2노드(N2)에 인가된 전압을 저장한다.
스토리지 커패시터(Cst)에 제 2노드(N2)의 전압이 저장된 후 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M6(L)) 및 제 7트랜지스터(M7(L))가 턴-온된다.
제 6트랜지스터(M6(L)) 및 제 7트랜지스터(M7(L))가 턴-온되면 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 이어지는 전류 공급경로가 형성된다. 이때, 제 1트랜지스터(M1(L))는 제 2노드(N2)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 상술한 본 발명의 실시예에서는 유기 발광 다이오드(OLED)로 전류를 공급하기 위한 전류 공급경로에 위치된 트랜지스터들(M7(L), M1(L), M6(L))을 LTPS 박막 트랜지스터로 형성한다. 이와 같이 전류 공급경로에 위치된 트랜지스터들(M7(L), M1(L), M6(L))을 LTPS 박막 트랜지스터로 형성하면 빠른 구동 특성에 의하여 안정적으로 유기 발광 다이오드(OLED)로 전류를 공급할 수 있다.
또한, 본 발명의 실시예에서는 전류 공급경로에 위치되지 않은 트랜지스터들(M2(O), M3(O), M4(O), M5(O))을 산화물 반도체 박막 트랜지스터로 형성한다. 이와 같이 전류 공급경로에 위치되지 않은 트랜지스터들(M2(O), M3(O), M4(O), M5(O))을 산화물 반도체 박막 트랜지스터로 형성하면 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
도 7은 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 7에서는 설명의 편의성을 위하여 i번째 수평라인에 위치되며, 제 m데이터선(Dm)과 접속된 화소를 도시하기로 한다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(140)는 유기 발광 다이오드(OLED) 및 화소회로(144)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(144)에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(144)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(144)는 데이터신호에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소회로(144)는 제 1트랜지스터(M11(L)), 제 2트랜지스터(M12(L)), 제 3트랜지스터(M13(O)), 제 4트랜지스터(M14(O)), 제 5트랜지스터(M15(L)), 제 6트랜지스터(M16(L)) 및 스토리지 커패시터(Cst)를 구비한다.
제 1트랜지스터(M11(L))의 제 1전극은 제 1구동전원(ELVDD)에 접속되고, 제 2전극은 제 6트랜지스터(M16(L))의 제 1전극에 접속된다. 그리고, 제 1트랜지스터(M11(L))의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M11(L))는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 공급되는 전류량을 제어한다. 빠른 구동속도를 확보하기 위하여, 제 1트랜지스터(M11(L))는 P타입의 LTPS 박막 트랜지스터로 형성된다.
제 2트랜지스터(M12(L))는 제 1노드(N1)와 제 1트랜지스터(M11(L))의 제 2전극 사이에 접속된다. 그리고, 제 2트랜지스터(M12(L))의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 2트랜지스터(M12(L))는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온된다. 제 2트랜지스터(M12(L))가 턴-온되면 제 1트랜지스터(M11(L))가 다이오드 형태로 접속된다. 제 2트랜지스터(M12(L))는 P타입의 LTPS 박막 트랜지스터로 형성된다.
제 3트랜지스터(M13(O))는 데이터선(Dm)과 제 2노드(N2) 사이에 접속된다. 그리고, 제 3트랜지스터(M13(O))의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 3트랜지스터(M13(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온된다. 제 3트랜지스터(M13(O))가 턴-온되면 데이터선(Dm)과 제 2노드(N2)가 전기적으로 접속된다.
제 3트랜지스터(M13(O))는 산화물 반도체 박막 트랜지스터로 형성된다. 이 경우, 제 3트랜지스터(M13(O))는 N타입 트랜지스터로 형성된다. 제 3트랜지스터(M13(O))가 산화물 반도체 박막 트랜지스터로 형성되면 제 2노드(N2)와 데이터선(Dm) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
제 4트랜지스터(M14(O))는 제 2노드(N2)와 초기화전원(Vint) 사이에 접속된다. 그리고, 제 4트랜지스터(M14(O))의 게이트전극은 반전 발광 제어선(/Ei)에 접속된다. 이와 같은 제 4트랜지스터(M14(O))는 반전 발광 제어선(/Ei)으로 반전 발광 제어신호가 공급될 때 턴-오프되고, 반전 발광 제어신호가 공급되지 않을 때 턴-온된다. 제 4트랜지스터(M14(O))가 턴-온되면 제 2노드(N2)로 초기화전원(Vint)의 전압이 공급된다.
제 4트랜지스터(M14(O))는 산화물 반도체 박막 트랜지스터로 형성된다. 이 경우, 제 4트랜지스터(M14(O))는 N타입 트랜지스터로 형성된다. 제 4트랜지스터(M14(O))가 산화물 반도체 박막 트랜지스터로 형성되면 제 2노드(N2)와 초기화전원(Vint) 사이의 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
추가적으로, 반전 발광 제어선(/Ei)으로 공급되는 반전 발광 제어신호는 발광 제어선(Ei)으로 공급되는 발광 제어신호를 반전한 신호로 설정된다. 일례로, 발광 제어신호가 하이전압으로 설정되는 경우, 반전 발광 제어신호는 로우전압으로 설정될 수 있다.
제 5트랜지스터(M15(L))는 유기 발광 다이오드(OLED)의 애노드전극과 초기화전원(Vint) 사이에 접속된다. 그리고, 제 5트랜지스터(M15(L))의 게이트전극은 i번째 제 1주사선(S1i)에 접속된다. 이와 같은 제 5트랜지스터(M15(L))는 i번째 제 1주사선(S1i)으로 제 1주사신호가 공급될 때 턴-온된다. 제 5트랜지스터(M15(L))가 턴-온되면 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급된다. 이와 같은 제 5트랜지스터(M15(L))는 P타입 LTPS 박막 트랜지스터로 형성된다.
제 6트랜지스터(M16(L))는 제 1트랜지스터(M11(L))의 제 2전극과 유기 발광 다이오드(OLED)의 애노드전극 사이에 접속된다. 그리고, 제 6트랜지스터(M16(L))의 게이트전극은 발광 제어선(Ei)에 접속된다. 이와 같은 제 6트랜지스터(M16(L))는 발광 제어선(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다. 제 6트랜지스터(M16(L))는 P타입 LTPS 박막 트랜지스터로 형성된다.
스토리지 커패시터(Cst)는 제 1노드(N1)와 제 2노드(N2) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 데이터신호 및 제 1트랜지스터(M11(L))의 문턱전압에 대응되는 전압을 저장한다.
한편, 상술한 본 발명의 실시예에서는 제 2노드(N2)에 접속된 제 3트랜지스터(M13(O)) 및 제 4트랜지스터(M14(O))를 산화물 반도체 박막 트랜지스터로 형성한다. 이와 같이 제 3트랜지스터(M13(O)) 및 제 4트랜지스터(M14(O))가 산화물 반도체 박막 트랜지스터로 형성되면 누설전류에 의한 제 2노드(N2)의 전압 변동이 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
또한, 상술한 본 발명의 실시예에서는 유기 발광 다이오드(OLED)로 전류를 공급하기 위한 전류 공급경로에 위치된 트랜지스터들(M11(L), M16(L))을 LTPS 박막 트랜지스터로 형성한다. 이와 같이 전류 공급경로에 위치된 트랜지스터들(M11(L), M16(L))을 LTPS 박막 트랜지스터로 형성하면 빠른 구동 특성에 의하여 안정적으로 유기 발광 다이오드(OLED)로 전류를 공급할 수 있다.
도 8은 도 7에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다.
도 8을 참조하면, 먼저 제 1주사선(S1i)으로 제 1주사신호가 공급되고, 제 2주사선(S2i)으로 제 2주사신호가 공급된다.
제 1주사선(S1i)으로 제 1주사신호가 공급되면 제 2트랜지스터(M12(L)) 및 제 5트랜지스터(M15(L))가 턴-온된다.
제 5트랜지스터(M15(L))가 턴-온되면 초기화전원(Vint)의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다. 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급되면 유기 커패시터(Coled)가 방전된다.
제 2트랜지스터(M12(L))가 턴-온되면 제 1트랜지스터(M11(L))가 다이오드 형태로 접속된다. 이때, 제 1노드(N1)는 제 6트랜지스터(M16(L)) 및 제 5트랜지스터(M15(L))를 경유하여 초기화전원(Vint)과 전기적으로 접속된다. 이에 따라 제 1노드(N1)는 초기화전원(Vint)의 전압으로 초기화된다.
제 2주사선(S2i)으로 제 2주사신호가 공급되면 제 3트랜지스터(M13(O))가 턴-온된다. 제 3트랜지스터(M13(O))가 턴-온되면 데이터선(Dm)과 제 2노드(N2)가 전기적으로 접속된다.
이후, 제 1주사신호 및 제 2주사신호와 적어도 일부기간 중첩되도록 발광 제어선(Ei)으로 발광 제어신호가 공급되고, 반전 발광 제어선(/Ei)으로 반전 발광 제어신호가 공급된다.
발광 제어선(Ei)으로 발광 제어신호가 공급되면 제 6트랜지스터(M16(L))가 턴-오프된다. 제 6트랜지스터(M16(L))가 턴-오프되면 다이오드 형태로 접속된 제 1트랜지스터(M11(L))에 의하여 제 1노드(N1)에는 제 1구동전원(ELVDD)에서 제 1트랜지스터(M11(L))의 절대치 문턱전압을 감한 전압이 인가된다.
반전 발광 제어선(/Ei)으로 반전 발광 제어신호가 공급되면 제 4트랜지스터(M14(O))가 턴-오프된다. 제 4트랜지스터(M14(O))가 턴-오프되면 제 2노드(N2)와 초기화전원(Vint)의 전기적 접속이 차단된다. 이때, 제 3트랜지스터(M13(O))가 턴-온 상태를 유지하기 때문에 제 2노드(N2)에는 데이터신호의 전압이 인가된다.
이때, 스토리지 커패시터(Cst)에는 제 2노드(N2)와 제 1노드(N1)의 차전압에 대응되는 전압이 충전된다. 즉, 스토리지 커패시터(Cst)에는 데이터신호 및 제 1트랜지스터(M11(L))의 문턱전압에 대응되는 전압이 저장된다.
스토리지 커패시터(Cst)에 소정의 전압이 충전된 후 제 1주사선(S1i)으로 제 1주사신호의 공급이 중단되고, 제 2주사선(S2i)으로 제 2주사신호의 공급이 중단된다. 제 1주사신호의 공급이 중단되면 제 2트랜지스터(M12(L)) 및 제 5트랜지스터(M15(L))가 턴-오프된다. 제 2주사신호의 공급이 중단되면 제 3트랜지스터(M13(O))가 턴-오프된다.
이후, 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되고, 반전 발광 제어선(/Ei)으로 반전 발광 제어신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M16(L))가 턴-온된다. 제 6트랜지스터(M16(L))가 턴-온되면 제 1트랜지스터(M11(L))와 유기 발광 다이오드(OLED)가 전기적으로 접속된다.
반전 발광 제어선(/Ei)으로 반전 발광 제어신호의 공급이 중단되면 초기화전원(Vint)의 전압이 제2노드(N2)로 공급된다. 여기서, 초기화전원(Vint)의 전압은 데이터신호의 전압범위 내의 특정 전압으로 설정될 수 있다.
일례로, 초기화전원(Vint)은 블랙 데이터신호와 동일하거나 높고, 그 외의 계조를 가지는 데이터신호보다 낮은 전압으로 설정될 수 있다.
제 2노드(N2)로 블랙 데이터신호가 인가된 경우, 초기화전원(Vint)의 전압이 공급되면 제 2노드(N2)의 전압은 동일하게 유지되거나 소정 전압 상승될 수 있다. 이때, 제 1노드(N1)의 전압은 제 2노드(N2)의 전압 변경에 대응하여 소정 전압 상승되거나 이전 기간의 전압을 유지한다. 일례로, 제 1노드(N1)는 제 1구동전원(ELVSS)에서 제 1트랜지스터(M11(L))의 절대치 문턱전압을 감한 전압으로 유지될 수 있다. 이 경우, 제 1트랜지스터(M11(L))는 턴-오프 상태를 유지한다.
제 2노드(N2)로 블랙을 제외한 다른 계조에 대응하는 데이터신호가 인가된 경우, 초기화전원(Vint)의 전압이 공급되면 제 2노드(N2)의 전압은 소정 전압 하강된다. 이때, 제 1노드(N1)의 전압은 제 2노드(N2)의 전압 변경에 대응하여 소정 전압 하강된다. 제 1노드(N1)의 전압이 하강되면 제 1트랜지스터(M11(L))가 턴-온된다. 이때, 제 1트랜지스터(M11(L))는 제 1노드(N1)에 대응하는 전류를 유기 발광 다이오드(OLED)로 공급한다.
한편, 제 2노드(N2)의 전압 하강폭은 데이터신호에 의하여 결정된다. 즉, 제 1노드(N1)의 전압 하강폭은 데이터신호에 의하여 결정되고, 이에 따라 제 1트랜지스터(M11(L))는 데이터신호에 대응하여 전류량을 제어할 수 있다.
도 9는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 9를 설명할 때 도 7과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 의한 화소(140)는 화소회로(144') 및 유기 발광 다이오드(OLED)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(144')에 접속되고, 캐소드전극은 제 2구동전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(144')로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
화소회로(144')는 제 1트랜지스터(M11(L)), 제 2트랜지스터(M12(O)), 제 3트랜지스터(M13(O)), 제 4트랜지스터(M14(O)), 제 5트랜지스터(M15(O)), 제 6트랜지스터(M16(L)) 및 스토리지 커패시터(Cst)를 구비한다.
이와 같은 본 발명의 또 다른 실시예에 의한 화소회로(144')는 제 2트랜지스터(M12(O)), 제 5트랜지스터(M15(O))가 산화물 박막 트랜지스터로 형성될 뿐, 그 외의 구성은 도 7과 동일하게 설정된다.
제 2트랜지스터(M12(O))는 제 1노드(N1)와 제 1트랜지스터(M11(L))의 제 2전극 사이에 접속된다. 그리고, 제 2트랜지스터(M12(O))의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 2트랜지스터(M12(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온된다. 제 2트랜지스터(M12(O))가 턴-온되면 제 1트랜지스터(M11(L))가 다이오드 형태로 접속된다. 이와 같은 제 2트랜지스터(M12(O))는 N타입의 산화물 박막 트랜지스터로 형성된다.
제 2트랜지스터(M12(O))가 산화물 박막 트랜지스터로 형성되면 제 1노드(N1)로부터 제 1트랜지스터(M11(L))의 제 2전극으로 흐르는 누설전류를 최소화할 수 있고, 이에 따라 유기 발광 다이오드(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
제 5트랜지스터(M15(O))는 유기 발광 다이오드(OLED)의 애노드전극과 초기화전원(Vint) 사이에 접속된다. 그리고, 제 5트랜지스터(M15(O))의 게이트전극은 i번째 제 2주사선(S2i)에 접속된다. 이와 같은 제 5트랜지스터(M15(O))는 i번째 제 2주사선(S2i)으로 제 2주사신호가 공급될 때 턴-온된다. 제 5트랜지스터(M15(O))가 턴-온되면 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급된다. 이와 같은 제 5트랜지스터(M15(O))는 N타입의 산화물 박막 트랜지스터로 형성된다.
제 5트랜지스터(M15(O))가 산화물 박막 트랜지스터로 형성되면 유기 발광 다이오드(OLED)의 애노드전극으로부터 초기화전원(Vint)으로 흐르는 누설전류를 최소화할 수 있고, 이에 따라 유기 발광 다이오드(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
추가적으로, 제 2트랜지스터(M12(O)) 및 제 5트랜지스터(M15(O))가 N타입 트랜지스터로 형성되는 경우 제 1주사선(S1)을 생략할 수 있다. 이 경우, 화소(140)는 제 2주사선(S2)에 의하여 구동될 수 있다.
도 10은 도 9에 도시된 화소의 구동방법 실시예를 나타내는 파형도이다. 도 10을 설명할 때 도 7과 동일한 구동방법에 대해서는 간략히 설명하기로 한다.
도 10을 참조하면, 먼저 제 2주사선(S2i)으로 제 2주사신호가 공급된다. 제 2주사선(S2i)으로 제 2주사신호가 공급되면 제 2트랜지스터(M12(O)), 제 3트랜지스터(M13(O)) 및 제 5트랜지스터(M15(O))가 턴-온된다.
제 5트랜지스터(M15(O))가 턴-온되면 초기화전원(Vint)의 전압이 유기 발광 다이오드(OLED)의 애노드전극으로 공급된다. 유기 발광 다이오드(OLED)의 애노드전극으로 초기화전원(Vint)의 전압이 공급되면 유기 커패시터(Coled)가 방전된다.
제 2트랜지스터(M12(O))가 턴-온되면 제 1트랜지스터(M11(L))가 다이오드 형태로 접속된다. 이때, 제 1노드(N1)는 제 6트랜지스터(M16(L)) 및 제 5트랜지스터(M15(O))를 경유하여 초기화전원(Vint)과 전기적으로 접속된다. 이에 따라 제 1노드(N1)는 초기화전원(Vint)의 전압으로 초기화된다.
제 3트랜지스터(M13(O))가 턴-온되면 데이터선(Dm)과 제 2노드(N2)가 전기적으로 접속된다.
이후, 제 2주사신호와 적어도 일부기간 중첩되도록 발광 제어선(Ei)으로 발광 제어신호가 공급되고, 반전 발광 제어선(/Ei)으로 반전 발광 제어신호가 공급된다.
발광 제어선(Ei)으로 발광 제어신호가 공급되면 제 6트랜지스터(M16(L))가 턴-오프된다. 제 6트랜지스터(M16(L))가 턴-오프되면 다이오드 형태로 접속된 제 1트랜지스터(M11(L))에 의하여 제 1노드(N1)에는 제 1구동전원(ELVDD)에서 제 1트랜지스터(M11(L))의 절대치 문턱전압을 감한 전압이 인가된다.
반전 발광 제어선(/Ei)으로 반전 발광 제어신호가 공급되면 제 4트랜지스터(M14(O))가 턴-오프된다. 제 4트랜지스터(M14(O))가 턴-오프되면 제 2노드(N2)와 초기화전원(Vint)의 전기적 접속이 차단된다. 이때, 제 3트랜지스터(M13(O))가 턴-온 상태를 유지하기 때문에 제 2노드(N2)에는 데이터신호의 전압이 인가된다.
이때, 스토리지 커패시터(Cst)에는 제 2노드(N2)와 제 1노드(N1)의 차전압에 대응되는 전압이 충전된다. 즉, 스토리지 커패시터(Cst)에는 데이터신호 및 제 1트랜지스터(M11(L))의 문턱전압에 대응되는 전압이 저장된다.
스토리지 커패시터(Cst)에 소정의 전압이 충전된 후 제 2주사선(S2i)으로 제 2주사신호의 공급이 중단된다. 제 2주사선(S2i)으로 제 2주사신호의 공급이 중단되면 제 2트랜지스터(M12(O)), 제 3트랜지스터(M13(O)) 및 제 5트랜지스터(M15(O))가 턴-오프된다.
이후, 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되고, 반전 발광 제어선(/Ei)으로 반전 발광 제어신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M16(L))가 턴-온된다. 제 6트랜지스터(M16(L))가 턴-온되면 제 1트랜지스터(M11(L))와 유기 발광 다이오드(OLED)가 전기적으로 접속된다. 반전 발광 제어선(/Ei)으로 반전 발광 제어신호의 공급이 중단되면 초기화전원(Vint)의 전압이 제 2노드(N2)로 공급된다.
이때, 제 2노드(N2)의 전압변화에 대응하여 제 1노드(N1)의 전압이 변경된다. 제 1트랜지스터(M11(L))는 제 1노드(N1)의 전압에 대응하여 제 1구동전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제 2구동전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 본 발명의 주사 구동부(110)는 제 1주사신호, 제 2주사신호 및 발광 제어신호 중 적어도 하나를 생성하기 위하여 복수의 스테이지 회로를 구비한다.
도 11은 본 발명의 실시예에 의한 스테이지 회로를 나타내는 도면이다.
도 11을 참조하면, 본 발명의 실시예에 의한 스테이지 회로는 산화물 반도체 박막 트랜지스터 및 LTPS(Low Temperature Poly-Silicon) 박막 트랜지스터를 포함한다.
일례로, 본 발명의 실시예에 의한 스테이지 회로는 LTPS 박막 트랜지스터로 형성되는 제 1트랜지스터(T1(L)), 제 2트랜지스터(T2(L)), 제 5트랜지스터(T5(L)), 제 6트랜지스터(T6(L)) 및 제 9트랜지스터(T9(L))를 구비한다. 그리고, 본 발명의 실시예에 의한 스테이지 회로는 산화물 반도체 박막 트랜지스터로 형성되는 제 3트랜지스터(T3(O)), 제 4트랜지스터(T4(O)), 제 7트랜지스터(T7(O)), 제 8트랜지스터(T8(O)) 및 제 10트랜지스터(T10(O))를 구비한다.
제 1트랜지스터(T1(L)), 제 2트랜지스터(T2(L)), 제 3트랜지스터(T3(O)) 및 제 4트랜지스터(T4(O))는 제 1전원(VDD)과 제 2전원(VSS) 사이에 직렬로 접속된다. 여기서, 제 1전원(VDD)은 하이전압으로 설정되고, 제 2전원(VSS)은 로우전압으로 설정될 수 있다.
제 1트랜지스터(T1(L))의 게이트전극은 스타트 펄스(FLM) 또는 이전단 스테이지의 출력신호를 공급받는다. 이와 같은 제 1트랜지스터(T1(L))는 P타입 트랜지스터로 형성되며, 스타트 펄스(FLM) 또는 이전단 스테이지의 출력신호(하이전압)가 공급되지 않을 때 턴-온된다.
제 2트랜지스터(T2(L))의 게이트전극은 제 1클럭신호(CLK1)를 공급받는다. 이와 같은 제 2트랜지스터(T2(L))는 P타입 트랜지스터로 형성되며, 제 1클럭신호(CLK1)가 로우전압으로 설정될 때 턴-온된다.
제 3트랜지스터(T3(O))의 게이트전극은 제 2클럭신호(CLK2)를 공급받는다. 이와 같은 제 3트랜지스터(T3(O))는 N타입 트랜지스터로 형성되며, 제 2클럭신호(CLK2)가 하이전압으로 설정될 때 턴-온된다.
여기서, 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 동일한 주기를 가지며, 위상이 반전된 신호로 설정될 수 있다.
제 4트랜지스터(T4(O))의 게이트전극은 스타트 펄스(FLM) 또는 이전단 스테이지의 출력신호를 공급받는다. 이와 같은 제 4트랜지스터(T4(O))는 N타입 트랜지스터로 형성되며, 스타트 펄스(FLM) 또는 이전단 스테이지의 출력신호(하이전압)가 공급될 때 턴-온된다.
추가적으로, 제 2트랜지스터(T2(L)) 및 제 3트랜지스터(T3(O)) 사이의 공통노드는 제 1노드(N1)와 전기적으로 접속된다.
제 5트랜지스터(T5(L)), 제 6트랜지스터(T6(L)), 제 7트랜지스터(T7(O)) 및 제 8트랜지스터(T8(O))는 제 1전원(VDD)과 제 2전원(VSS) 사이에 직렬로 접속된다.
제 5트랜지스터(T5(L))의 게이트전극은 출력단자와 전기적으로 접속된다. 이와 같은 제 5트랜지스터(T5(L))는 P타입 트랜지스터로 형성되며, 출력단자의 전압에 대응하여 턴-온 또는 턴-오프된다.
제 6트랜지스터(T6(L))의 게이트전극은 제 2클럭신호(CLK2)를 공급받는다. 이와 같은 제 6트랜지스터(T6(L))는 P타입 트랜지스터로 형성되며, 제 2클럭신호(CLK2)가 로우전압으로 설정될 때 턴-온된다.
제 7트랜지스터(T7(O))의 게이트전극은 제 1클럭신호(CLK1)를 공급받는다. 이와 같은 제 7트랜지스터(T7(O))는 N타입 트랜지스터로 형성되며, 제 1클럭신호(CLK1)가 하이전압으로 설정될 때 턴-온된다.
제 8트랜지스터(T8(O))의 게이트전극은 출력단자와 전기적으로 접속된다. 이와 같은 제 8트랜지스터(T8(O))는 N타입 트랜지스터로 형성되며, 출력단자의 전압에 대응하여 턴-온 또는 턴-오프된다.
추가적으로, 제 6트랜지스터(T6(L)) 및 제 7트랜지스터(T7(O))의 공통노드는 제 1노드(N1)와 전기적으로 접속된다.
제 9트랜지스터(T9(L)) 및 제 10트랜지스터(T10(O))는 제 1전원(VDD)과 제 2전원(VSS) 사이에 직렬로 접속된다.
제 9트랜지스터(T9(L))의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 9트랜지스터(T9(L))는 P타입 트랜지스터로 형성되며, 제 1노드(N1)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제 10트랜지스터(T10(O))의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 10트랜지스터(T10(O))는 N타입 트랜지스터로 형성되며, 제 1노드(N1)의 전압에 대응하여 턴-온 또는 턴-오프된다.
추가적으로, 제 9트랜지스터(T9(L)) 및 제 10트랜지스터(T10(O))의 공통노드는 출력단자와 전기적으로 접속된다.
이와 같은 스테이지 회로는 P형 트랜지스터 및 N형 트랜지스터를 포함하는 것으로, 공지되어 사용되는 회로이다. 따라서, 동작과정에 대하여 상세한 설명은 생략하기로 한다.
다만, 본원 발명의 스테이지 회로는 P형 트랜지스터를 LTPS 박막 트랜지스터로 형성하고, N형 트랜지스터를 산화물 반도체 박막 트랜지스터로 형성함을 특징으로 한다. 이와 같이 LTPS 박막 트랜지스터 및 산화물 반도체 박막 트랜지스터를 이용하여 스테이지 회로를 구현하는 경우, 누설전류를 최소화함과 동시에 빠른 구동속도를 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
전술한 발명에 대한 권리범위는 이하의 특허청구범위에서 정해지는 것으로써, 명세서 본문의 기재에 구속되지 않으며, 청구범위의 균등 범위에 속하는 변형과 변경은 모두 본 발명의 범위에 속할 것이다.
110 : 주사 구동부 120 : 데이터 구동부
130 : 화소부 140 : 화소
150 : 타이밍 제어부 142,144 : 화소회로

Claims (19)

  1. 유기 발광 다이오드와;
    제 1전극이 제 1노드에 접속되고 제 2전극이 상기 유기 발광 다이오드의 애노드전극에 접속되며, 상기 제 1노드에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와;
    데이터선과 상기 제 1노드 사이에 접속되며, 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 1트랜지스터의 게이트전극과 제 2전극 사이에 접속되며, 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와;
    상기 제 1트랜지스터의 게이트전극과 초기화전원 사이에 접속되며, 제 3주사선으로 주사신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하며;
    상기 제 1트랜지스터 및 상기 제 2트랜지스터는 LTPS 박막 트랜지스터로 설정되고,
    상기 제 3트랜지스터 및 상기 제 4트랜지스터는 산화물 반도체 박막 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며;
    상기 제 5트랜지스터는 LTPS 박막 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  6. 제 1항에 있어서,
    상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며;
    상기 제 5트랜지스터는 산화물 반도체 박막 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  7. 제 1항에 있어서,
    상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와;
    상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, 상기 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 더 구비하며;
    상기 제 6트랜지스터 및 상기 제 7트랜지스터는 LTPS 박막 트랜지스터로 설정되는 것을 특징으로 하는 화소.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 1전원과 상기 제 1전원보다 낮은 전압으로 설정되는 제 2전원 사이에 직렬로 접속되는 제 1트랜지스터, 제 2트랜지스터, 제 3트랜지스터 및 제 4트랜지스터와;
    상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 5트랜지스터, 제 6트랜지스터, 제 7트랜지스터 및 제 8트랜지스터와;
    상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 9트랜지스터 및 제 10트랜지스터를 구비하며;
    상기 제 1트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 이전단 스테이지의 출력신호 또는 스타트 펄스를 공급받고;
    상기 제 2트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고;
    상기 제 3트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 1클럭신호와 동일한 주기를 가지며 반전된 위상을 가지는 제 2클럭신호를 공급받고;
    상기 제 4트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 이전단 스테이지의 출력신호 또는 상기 스타트 펄스를 공급받고;
    상기 제 5트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 출력단자와 접속되고;
    상기 제 6트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 2클럭신호를 공급받고;
    상기 제 7트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고;
    상기 제 8트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 출력단자와 접속되고;
    상기 제 9트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 제 1노드와 접속되고;
    상기 제 10트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 제 1노드와 접속되며;
    상기 제 2트랜지스터 및 상기 제 3트랜지스터의 공통노드와, 상기 제 6트랜지스터 및 상기 제 7트랜지스터의 공통노드는 상기 제 1노드와 전기적으로 접속되는 것을 특징으로 하는 스테이지 회로.
  16. 주사선들, 발광 제어선들 및 데이터선들과 접속되도록 위치되는 화소들과;
    상기 주사선들 및 상기 발광 제어선들을 구동하기 위한 주사 구동부와;
    상기 데이터선들을 구동하기 위한 데이터 구동부를 구비하며;
    상기 화소들 중 i(i는 자연수)번째 수평라인에 위치된 적어도 하나의 화소는
    유기 발광 다이오드와;
    제 1전극이 제 1노드에 접속되고 제 2전극이 상기 유기 발광 다이오드의 애노드전극에 접속되며, 상기 제 1노드에 접속된 제 1구동전원으로부터 상기 유기 발광 다이오드를 경유하여 제 2구동전원으로 흐르는 전류량을 제어하기 위한 제 1트랜지스터와;
    데이터선과 상기 제 1노드 사이에 접속되며, i번째 제 1주사선으로 주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 1트랜지스터의 게이트전극과 제 2전극 사이에 접속되며, i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와;
    상기 제 1트랜지스터의 게이트전극과 초기화전원 사이에 접속되며, i번째 제 3주사선으로 주사신호가 공급될 때 턴-온되는 제 4트랜지스터를 구비하며;
    상기 제 1트랜지스터 및 상기 제 2트랜지스터는 LTPS 박막 트랜지스터로 설정되고,
    상기 제 3트랜지스터 및 상기 제 4트랜지스터는 산화물 반도체 박막 트랜지스터로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.
  17. 제 16항에 있어서,
    상기 화소는
    상기 초기화전원과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, 상기 i번째 제 2주사선으로 주사신호가 공급될 때 턴-온되는 제 5트랜지스터를 더 구비하며;
    상기 제 5트랜지스터는 산화물 반도체 박막 트랜지스터로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.
  18. 제 16항에 있어서,
    상기 화소는
    상기 제 1트랜지스터의 제 2전극과 상기 유기 발광 다이오드의 애노드전극 사이에 접속되며, i번째 발광 제어선으로 발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와;
    상기 제 1노드와 상기 제 1구동전원 사이에 접속되며, 상기 발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터를 더 구비하며;
    상기 제 6트랜지스터 및 상기 제 7트랜지스터는 LTPS 박막 트랜지스터로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.
  19. 제 16항에 있어서,
    상기 주사 구동부는 상기 주사선들 및 상기 발광 제어선들을 구동하기 위한 스테이지 회로들을 구비하며;
    상기 스테이지 회로들 중 적어도 하나는
    제 1전원과 상기 제 1전원보다 낮은 전압으로 설정되는 제 2전원 사이에 직렬로 접속되는 제 11트랜지스터, 제 12트랜지스터, 제 13트랜지스터 및 제 14트랜지스터와;
    상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 15트랜지스터, 제 16트랜지스터, 제 17트랜지스터 및 제 18트랜지스터와;
    상기 제 1전원과 상기 제 2전원 사이에 직렬로 접속되는 제 19트랜지스터 및 제 20트랜지스터를 구비하며;
    상기 제 11트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 이전단 스테이지의 출력신호 또는 스타트 펄스를 공급받고;
    상기 제 12트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고;
    상기 제 13트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 1클럭신호와 동일한 주기를 가지며 반전된 위상을 가지는 제 2클럭신호를 공급받고;
    상기 제 14트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 상기 이전단 스테이지의 출력신호 또는 상기 스타트 펄스를 공급받고;
    상기 제 15트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 출력단자와 접속되고;
    상기 제 16트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극으로 상기 제 2클럭신호를 공급받고;
    상기 제 17트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극으로 제 1클럭신호를 공급받고;
    상기 제 18트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 출력단자와 접속되고;
    상기 제 19트랜지스터는 P타입의 LTPS 박막 트랜지스터로 설정되며, 게이트전극이 제 1노드와 접속되고;
    상기 제 20트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터로 설정되며, 게이트전극이 상기 제 1노드와 접속되며;
    상기 제 12트랜지스터 및 상기 제 13트랜지스터의 공통노드와, 상기 제 16트랜지스터 및 상기 제 17트랜지스터의 공통노드는 상기 제 1노드와 전기적으로 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020160083492A 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 KR102561294B1 (ko)

Priority Applications (14)

Application Number Priority Date Filing Date Title
KR1020160083492A KR102561294B1 (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
US15/619,662 US10381426B2 (en) 2016-07-01 2017-06-12 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
EP21210390.7A EP3985655A1 (en) 2016-07-01 2017-06-30 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
CN201710523568.5A CN107564468A (zh) 2016-07-01 2017-06-30 像素、级电路和具有该像素和级电路的有机发光显示装置
EP17178916.7A EP3264408A3 (en) 2016-07-01 2017-06-30 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
TW106122129A TWI740972B (zh) 2016-07-01 2017-06-30 像素、級電路及包含像素及級電路之有機發光顯示裝置
JP2017129588A JP6993125B2 (ja) 2016-07-01 2017-06-30 画素及びステージ回路並びにこれを有する有機電界発光表示装置
EP24155278.5A EP4339931A2 (en) 2016-07-01 2017-06-30 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US16/538,023 US10930724B2 (en) 2016-07-01 2019-08-12 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US17/179,860 US11476315B2 (en) 2016-07-01 2021-02-19 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
JP2021200028A JP2022043138A (ja) 2016-07-01 2021-12-09 有機電界発光表示装置の画素
US17/967,397 US20230029637A1 (en) 2016-07-01 2022-10-17 Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
JP2023065980A JP2023103232A (ja) 2016-07-01 2023-04-13 画素
KR1020230096971A KR20230117308A (ko) 2016-07-01 2023-07-25 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160083492A KR102561294B1 (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230096971A Division KR20230117308A (ko) 2016-07-01 2023-07-25 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20180004369A KR20180004369A (ko) 2018-01-11
KR102561294B1 true KR102561294B1 (ko) 2023-08-01

Family

ID=59269861

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160083492A KR102561294B1 (ko) 2016-07-01 2016-07-01 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR1020230096971A KR20230117308A (ko) 2016-07-01 2023-07-25 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230096971A KR20230117308A (ko) 2016-07-01 2023-07-25 화소 및 스테이지 회로와 이를 가지는 유기전계발광표시장치

Country Status (6)

Country Link
US (4) US10381426B2 (ko)
EP (3) EP4339931A2 (ko)
JP (3) JP6993125B2 (ko)
KR (2) KR102561294B1 (ko)
CN (1) CN107564468A (ko)
TW (1) TWI740972B (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR20180081196A (ko) 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR20180098442A (ko) 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
CN109427310B (zh) * 2017-08-31 2020-07-28 京东方科技集团股份有限公司 移位寄存器单元、驱动装置、显示装置以及驱动方法
KR102480481B1 (ko) 2017-09-22 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102482575B1 (ko) * 2017-10-31 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108206008B (zh) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
KR102637791B1 (ko) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
KR102575554B1 (ko) 2018-04-10 2023-09-08 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
CN108564920B (zh) * 2018-04-26 2019-11-05 上海天马有机发光显示技术有限公司 一种像素电路及显示装置
CN110176213B (zh) 2018-06-08 2023-09-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102527847B1 (ko) * 2018-06-18 2023-05-03 삼성디스플레이 주식회사 표시 장치
KR20190143549A (ko) * 2018-06-19 2019-12-31 삼성디스플레이 주식회사 표시장치
KR102514242B1 (ko) 2018-06-20 2023-03-28 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR20190143309A (ko) 2018-06-20 2019-12-30 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR102641997B1 (ko) * 2018-07-09 2024-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102654591B1 (ko) 2018-08-03 2024-04-05 삼성디스플레이 주식회사 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
KR102632645B1 (ko) * 2018-08-20 2024-02-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 전기 광학 장치, 전자 기기 및 구동 방법
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
KR102482335B1 (ko) 2018-10-04 2022-12-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20200040344A (ko) 2018-10-08 2020-04-20 삼성디스플레이 주식회사 표시 장치
KR20200040052A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시 장치
KR102583819B1 (ko) * 2018-12-18 2023-10-04 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10916198B2 (en) 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN111613181B (zh) * 2019-02-23 2022-03-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
CN114822377A (zh) * 2019-02-23 2022-07-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
CN109686314B (zh) 2019-03-01 2021-01-29 京东方科技集团股份有限公司 像素电路、显示基板和显示装置
KR20200128289A (ko) * 2019-05-02 2020-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200129242A (ko) 2019-05-07 2020-11-18 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
KR20200130546A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
KR20200133118A (ko) 2019-05-17 2020-11-26 삼성디스플레이 주식회사 표시장치
CN110264946A (zh) 2019-05-21 2019-09-20 合肥维信诺科技有限公司 一种像素电路和显示装置
CN110277060B (zh) * 2019-05-21 2021-11-16 合肥维信诺科技有限公司 一种像素电路和显示装置
CN112424856B (zh) * 2019-06-03 2023-03-14 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法、显示装置及其驱动方法
CN110223636B (zh) * 2019-06-17 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
TWI713011B (zh) * 2019-08-27 2020-12-11 友達光電股份有限公司 畫素電路
KR20210057277A (ko) * 2019-11-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102632710B1 (ko) * 2019-12-10 2024-02-02 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
KR20210081505A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN113096602A (zh) * 2019-12-23 2021-07-09 深圳市柔宇科技股份有限公司 像素单元、显示面板与电子装置
KR20210099706A (ko) 2020-02-04 2021-08-13 삼성디스플레이 주식회사 화소 및 표시장치
CN111179841B (zh) * 2020-02-28 2021-05-11 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、显示装置
KR20210149976A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치
CN111724745B (zh) * 2020-07-15 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN112365844A (zh) * 2020-12-09 2021-02-12 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112489599B (zh) * 2020-12-23 2022-09-27 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
CN112562588A (zh) * 2020-12-24 2021-03-26 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112599097A (zh) * 2021-01-06 2021-04-02 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
KR20220130303A (ko) 2021-03-17 2022-09-27 삼성디스플레이 주식회사 표시 장치
CN113140179B (zh) * 2021-04-12 2022-08-05 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN115668344A (zh) * 2021-04-21 2023-01-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN115529839A (zh) * 2021-04-26 2022-12-27 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN113436579B (zh) * 2021-05-13 2023-09-22 北京大学深圳研究生院 一种三维集成电路及其制造方法
CN113362769A (zh) * 2021-06-25 2021-09-07 合肥维信诺科技有限公司 像素电路、栅极驱动电路和显示面板
KR20230007609A (ko) 2021-07-05 2023-01-13 삼성디스플레이 주식회사 표시 장치
CN114222615B (zh) * 2021-07-30 2022-08-23 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN113690259A (zh) * 2021-09-14 2021-11-23 厦门天马显示科技有限公司 显示面板及显示装置
CN113781961B (zh) * 2021-10-27 2023-05-02 京东方科技集团股份有限公司 一种像素电路、显示面板及驱动方法
CN114141200B (zh) * 2021-12-03 2023-03-10 武汉天马微电子有限公司 显示模组及漏电流检测方法
KR20230129108A (ko) 2022-02-28 2023-09-06 삼성디스플레이 주식회사 표시 장치
KR20230143650A (ko) * 2022-04-05 2023-10-13 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271757A1 (en) 2005-05-24 2006-11-30 Samsung Sdi Co., Ltd. Shift register and organic light emitting display having the same
JP2013101373A (ja) * 2008-09-10 2013-05-23 Sharp Corp 表示装置およびその駆動方法
KR101408809B1 (ko) * 2013-04-30 2014-07-02 금오공과대학교 산학협력단 유기발광다이오드 표시장치의 문턱전압 보상 화소회로
US20150243220A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display Backplane and Method of Fabricating the Same
JP2015225104A (ja) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152119B1 (ko) * 2005-02-07 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
JP4762655B2 (ja) * 2005-09-28 2011-08-31 株式会社 日立ディスプレイズ 表示装置
KR100732828B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
KR100822205B1 (ko) 2006-10-16 2008-04-17 삼성에스디아이 주식회사 화소 회로 및 그를 포함하는 유기 발광 표시 장치
KR100833754B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
JP5235516B2 (ja) 2008-06-13 2013-07-10 富士フイルム株式会社 表示装置及び駆動方法
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101056297B1 (ko) * 2009-11-03 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
TWI436335B (zh) * 2011-03-17 2014-05-01 Au Optronics Corp 具臨界電壓補償機制之有機發光顯示裝置及其驅動方法
KR101870925B1 (ko) * 2011-06-30 2018-06-26 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101907959B1 (ko) * 2011-11-23 2018-12-20 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치
TWI441138B (zh) * 2011-12-30 2014-06-11 Au Optronics Corp 發光二極體電路，驅動發光二極體電路之方法及發光二極體顯示器
KR101869056B1 (ko) 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR101911489B1 (ko) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
KR20130141153A (ko) 2012-06-15 2013-12-26 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101918270B1 (ko) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140024155A (ko) 2012-08-20 2014-02-28 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140028921A (ko) * 2012-08-31 2014-03-10 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101965724B1 (ko) * 2012-10-18 2019-04-04 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
KR102023598B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9501976B2 (en) 2012-12-26 2016-11-22 Shanghai Tianma Micro-electronics Co., Ltd. Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
KR102046442B1 (ko) * 2013-05-09 2019-11-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102048562B1 (ko) * 2013-05-13 2019-11-26 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102043980B1 (ko) * 2013-05-13 2019-11-14 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140140271A (ko) * 2013-05-29 2014-12-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
KR20150019592A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 화소, 화소 구동 방법 및 이를 이용한 표시장치
KR20150040447A (ko) * 2013-10-07 2015-04-15 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102090189B1 (ko) * 2013-11-04 2020-04-16 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
KR102081993B1 (ko) * 2013-11-06 2020-02-27 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
CN104715714B (zh) * 2013-12-17 2017-08-04 昆山国显光电有限公司 像素电路及其驱动方法及一种有源矩阵有机发光显示装置
KR102113650B1 (ko) * 2013-12-27 2020-06-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101672091B1 (ko) 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US9406705B2 (en) * 2014-02-25 2016-08-02 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR102111747B1 (ko) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN104064149B (zh) * 2014-07-07 2016-07-06 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器
CN204029330U (zh) * 2014-07-22 2014-12-17 京东方科技集团股份有限公司 像素驱动电路、阵列基板及显示装置
KR20160024274A (ko) * 2014-08-25 2016-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102253445B1 (ko) * 2014-08-28 2021-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
CN104575387B (zh) * 2015-01-26 2017-02-22 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104575386B (zh) * 2015-01-26 2017-01-11 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104637445B (zh) * 2015-02-03 2017-03-08 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104575395B (zh) * 2015-02-03 2017-10-13 深圳市华星光电技术有限公司 Amoled像素驱动电路
CN104575393B (zh) * 2015-02-03 2017-02-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104575394B (zh) * 2015-02-03 2017-02-22 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104658483B (zh) * 2015-03-16 2017-02-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104658482B (zh) * 2015-03-16 2017-05-31 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104700778B (zh) * 2015-03-27 2017-06-27 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104680982B (zh) * 2015-03-27 2017-03-08 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102524459B1 (ko) * 2015-08-27 2023-04-25 삼성디스플레이 주식회사 화소 및 그의 구동방법
CN105427805B (zh) * 2016-01-04 2018-09-14 京东方科技集团股份有限公司 像素驱动电路、方法、显示面板和显示装置
CN105427807A (zh) 2016-01-04 2016-03-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板以及显示器
CN105679244B (zh) * 2016-03-17 2017-11-28 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN105679243B (zh) * 2016-03-17 2019-01-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN105679250B (zh) * 2016-04-06 2019-01-18 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN105702214B (zh) * 2016-04-12 2018-03-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN105741781B (zh) * 2016-04-12 2018-10-26 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR20180004370A (ko) * 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060271757A1 (en) 2005-05-24 2006-11-30 Samsung Sdi Co., Ltd. Shift register and organic light emitting display having the same
JP2013101373A (ja) * 2008-09-10 2013-05-23 Sharp Corp 表示装置およびその駆動方法
KR101408809B1 (ko) * 2013-04-30 2014-07-02 금오공과대학교 산학협력단 유기발광다이오드 표시장치의 문턱전압 보상 화소회로
US20150243220A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display Backplane and Method of Fabricating the Same
JP2015225104A (ja) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP6993125B2 (ja) 2022-01-13
JP2022043138A (ja) 2022-03-15
US10381426B2 (en) 2019-08-13
KR20230117308A (ko) 2023-08-08
US10930724B2 (en) 2021-02-23
JP2023103232A (ja) 2023-07-26
US20180006099A1 (en) 2018-01-04
EP3264408A2 (en) 2018-01-03
US20210175310A1 (en) 2021-06-10
EP4339931A2 (en) 2024-03-20
TWI740972B (zh) 2021-10-01
EP3985655A1 (en) 2022-04-20
US20230029637A1 (en) 2023-02-02
US11476315B2 (en) 2022-10-18
JP2018005237A (ja) 2018-01-11
EP3264408A3 (en) 2018-02-28
KR20180004369A (ko) 2018-01-11
US20190363148A1 (en) 2019-11-28
CN107564468A (zh) 2018-01-09
TW201804452A (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
KR102561294B1 (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
US20220392409A1 (en) Organic light emitting display device
CN108510936B (zh) 电致发光显示装置
US10700146B2 (en) Pixel and organic light-emitting display device having the same
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
TWI752048B (zh) 像素、級電路以及具有像素和級電路之有機發光顯示裝置
KR102511947B1 (ko) 스테이지 및 이를 이용한 유기전계발광 표시장치
US20180190197A1 (en) Electroluminescent Display
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
US10692440B2 (en) Pixel and organic light emitting display device including the same
US11295672B2 (en) Emission driver and display device having the same
KR20200061469A (ko) 스테이지 및 이를 포함하는 주사 구동부
US11195469B2 (en) Stage for a display device and scan driver having the same
US11694626B2 (en) Scan driver and driving method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant