KR20210081505A - 표시 장치 및 그 구동 방법 - Google Patents

Abstract

본 발명의 표시 장치는, 제1 데이터 라인 및 제1 주사 라인에 연결된 제1 화소; 상기 제1 데이터 라인 및 제2 주사 라인에 연결된 제2 화소; 제1 주사 시작 라인 및 상기 제1 주사 라인에 연결된 제1 주사 구동부; 및 제2 주사 시작 라인 및 상기 제2 주사 라인에 연결된 제2 주사 구동부를 포함하고, 제1 프레임 기간에서, 상기 제1 주사 시작 라인에 턴-온 레벨의 제1 주사 시작 신호가 공급된 이후, 제1 기간의 경과 후에, 상기 제2 주사 시작 라인에 턴-온 레벨의 제2 주사 시작 신호가 공급되고, 제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호의 공급 시점과 턴-온 레벨의 상기 제2 주사 시작 신호의 공급 시점의 차이는 제2 기간에 해당하고, 상기 제2 기간은 상기 제1 기간보다 짧다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.

표시 장치의 각 화소는 데이터 라인을 통해 공급된 데이터 전압에 대응하는 휘도로 발광할 수 있다. 표시 장치는 화소들의 발광 조합으로 영상 프레임을 표시할 수 있다.

각 데이터 라인에는 복수의 화소들이 연결될 수 있다. 따라서, 복수의 화소들 중 데이터 전압이 공급될 화소를 선택하기 위한 주사 신호를 제공하는 주사 구동부가 필요하다. 주사 구동부는 시프트 레지스터 형태로 구성되어, 주사 라인 단위로 턴-온 레벨의 주사 신호를 순차적으로 제공할 수 있다.

주사 구동부를 제어하기 위하여 클록 신호들이 제공될 수 있다. 클록 신호들의 주파수가 높을수록 큰 소비 전력이 요구된다.

해결하고자 하는 기술적 과제는, 프레임의 종류에 따라 클록 신호들의 주파수를 조절함으로써 소비 전력을 저감시킬 수 있는 표시 장치 및 그 구동 방법을 제공하는 데 있다.

본 발명의 한 실시예에 따른 표시 장치는, 제1 데이터 라인 및 제1 주사 라인에 연결된 제1 화소; 상기 제1 데이터 라인 및 제2 주사 라인에 연결된 제2 화소; 제1 주사 시작 라인 및 상기 제1 주사 라인에 연결된 제1 주사 구동부; 및 제2 주사 시작 라인 및 상기 제2 주사 라인에 연결된 제2 주사 구동부를 포함하고, 제1 프레임 기간에서, 상기 제1 주사 시작 라인에 턴-온 레벨의 제1 주사 시작 신호가 공급된 이후, 제1 기간의 경과 후에, 상기 제2 주사 시작 라인에 턴-온 레벨의 제2 주사 시작 신호가 공급되고, 제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호의 공급 시점과 턴-온 레벨의 상기 제2 주사 시작 신호의 공급 시점의 차이는 제2 기간에 해당하고, 상기 제2 기간은 상기 제1 기간보다 짧다.

상기 제1 프레임 기간에서 상기 제1 주사 구동부에 공급되는 제1 주사 클록 신호는 제1 주기를 갖고, 상기 제2 프레임 기간에서 상기 제1 주사 클록 신호는 상기 제1 주기보다 긴 제2 주기를 가질 수 있다.

상기 제1 프레임 기간에서 상기 제2 주사 구동부에 공급되는 제2 주사 클록 신호는 상기 제1 주기를 갖고, 상기 제2 프레임 기간에서 상기 제2 주사 클록 신호는 상기 제2 주기를 가질 수 있다.

상기 표시 장치는, 제1 발광 중지 라인 및 제1 발광 라인에 연결된 제1 발광 구동부; 및 제2 발광 중지 라인 및 제2 발광 라인에 연결된 제2 발광 구동부를 더 포함하고, 상기 제1 화소는 상기 제1 발광 라인에 연결되고, 상기 제2 화소는 상기 제2 발광 라인에 연결되고, 상기 제1 프레임 기간에서, 상기 제1 발광 중지 라인에 턴-오프 레벨의 제1 발광 중지 신호가 공급된 이후, 제3 기간의 경과 후에, 상기 제2 발광 중지 라인에 턴-오프 레벨의 제2 발광 중지 신호가 공급되고, 상기 제2 프레임 기간에서, 턴-오프 레벨의 상기 제1 발광 중지 신호의 공급 시점과 턴-오프 레벨의 상기 제2 발광 중지 신호의 공급 시점의 차이는 제4 기간에 해당하고, 상기 제4 기간은 상기 제3 기간보다 짧다.

상기 제1 프레임 기간에서 상기 제1 발광 구동부에 공급되는 제1 발광 클록 신호는 제3 주기를 갖고, 상기 제2 프레임 기간에서 상기 제1 발광 클록 신호는 상기 제3 주기보다 긴 제4 주기를 가질 수 있다.

상기 제1 프레임 기간에서 상기 제2 발광 구동부에 공급되는 제2 발광 클록 신호는 상기 제3 주기를 갖고, 상기 제2 프레임 기간에서 상기 제2 발광 클록 신호는 상기 제4 주기를 가질 수 있다.

상기 표시 장치는, 상기 제1 데이터 라인 및 상기 제1 주사 라인의 다음 주사 라인인 제3 주사 라인에 연결된 제3 화소를 더 포함하고, 상기 제3 주사 라인은 상기 제1 주사 구동부와 연결되고, 상기 제1 프레임 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 제1 주사 신호가 인가된 시점 및 상기 제3 주사 라인에 턴-온 레벨의 제3 주사 신호가 인가된 시점의 차이는 제3 기간에 해당하고, 상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 신호가 인가된 시점 및 턴-온 레벨의 상기 제3 주사 신호가 인가된 시점의 차이는 제4 기간에 해당하고, 상기 제4 기간은 상기 제3 기간보다 길 수 있다.

상기 표시 장치는, 상기 제1 데이터 라인 및 상기 제2 주사 라인의 다음 주사 라인인 제4 주사 라인에 연결된 제4 화소를 더 포함하고, 상기 제4 주사 라인은 상기 제2 주사 구동부와 연결되고, 상기 제1 프레임 기간에서, 상기 제2 주사 라인에 턴-온 레벨의 제2 주사 신호가 인가된 시점 및 상기 제4 주사 라인에 턴-온 레벨의 제4 주사 신호가 인가된 시점의 차이는 상기 제3 기간에 해당하고, 상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제2 주사 신호가 인가된 시점 및 턴-온 레벨의 상기 제4 주사 신호가 인가된 시점의 차이는 상기 제4 기간에 해당할 수 있다.

상기 표시 장치는, 상기 제1 데이터 라인 및 상기 제2 주사 라인의 이전 주사 라인인 제5 주사 라인에 연결된 제5 화소를 더 포함하고, 상기 제5 주사 라인은 상기 제1 주사 구동부에 연결되고, 상기 제1 프레임 기간에서, 상기 제5 주사 라인에 턴-온 레벨의 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제2 주사 신호가 인가된 시점보다 빠르고, 상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제2 주사 신호가 인가된 시점보다 느릴 수 있다.

상기 제2 기간의 최소 값은 0이고, 최대 값은 수직 블랭크 기간에 대응할 수 있다.

상기 제1 화소 및 상기 제2 화소 사이에서 상기 제1 데이터 라인에 연결된 화소들의 개수가 X이고, 수평 기간을 Y라고 할 때, 상기 제1 기간은 (X+1)*Y에 대응할 수 있다.

본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 제1 프레임 기간에서, 제1 주사 구동부에 연결된 제1 주사 시작 라인에 턴-온 레벨의 제1 주사 시작 신호를 공급하는 단계; 상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호를 공급하고 제1 기간이 경과한 후에, 제2 주사 구동부에 연결된 제2 주사 시작 라인에 턴-온 레벨의 제2 주사 시작 신호를 공급하는 단계; 및 상기 제1 프레임 기간의 다음 프레임 기간인 제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호와 턴-온 레벨의 상기 제2 주사 시작 신호를 제2 기간의 시차를 두고 공급하는 단계를 포함하고, 상기 제2 기간은 상기 제1 기간보다 짧다.

상기 제1 프레임 기간에서 상기 제1 주사 구동부에 공급하는 제1 주사 클록 신호는 제1 주기를 갖고, 상기 제2 프레임 기간에서 상기 제1 주사 클록 신호는 상기 제1 주기보다 긴 제2 주기를 가질 수 있다.

상기 제1 프레임 기간에서 상기 제2 주사 구동부에 공급하는 제2 주사 클록 신호는 상기 제1 주기를 갖고, 상기 제2 프레임 기간에서 상기 제2 주사 클록 신호는 상기 제2 주기를 가질 수 있다.

상기 구동 방법은, 상기 제1 프레임 기간에서, 제1 발광 구동부에 연결된 제1 발광 중지 라인에 턴-오프 레벨의 제1 발광 중지 신호를 공급하는 단계; 상기 제1 프레임 기간에서, 턴-오프 레벨의 상기 제1 발광 중지 신호를 공급하고 제3 기간이 경과한 후에, 제2 발광 구동부에 연결된 제2 발광 중지 라인에 턴-오프 레벨의 제2 발광 중지 신호를 공급하는 단계; 및 상기 제2 프레임 기간에서, 턴-오프 레벨의 상기 제1 발광 중지 신호와 턴-오프 레벨의 상기 제2 발광 중지 신호를 제4 기간의 시차를 두고 공급하는 단계를 더 포함하고, 상기 제4 기간은 상기 제3 기간보다 짧을 수 있다.

상기 제1 프레임 기간에서 상기 제1 발광 구동부에 공급되는 제1 발광 클록 신호는 제3 주기를 갖고, 상기 제2 프레임 기간에서 상기 제1 발광 클록 신호는 상기 제3 주기보다 긴 제4 주기를 가질 수 있다.

상기 제1 프레임 기간에서 상기 제2 발광 구동부에 공급되는 제2 발광 클록 신호는 상기 제3 주기를 갖고, 상기 제2 프레임 기간에서 상기 제2 발광 클록 신호는 상기 제4 주기를 가질 수 있다.

상기 구동 방법은, 상기 제1 프레임 기간에서, 상기 제1 주사 구동부가 제1 주사 라인에 턴-온 레벨의 제1 주사 신호를 공급하는 단계; 상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 신호를 공급하고 제3 기간이 경과한 후에, 상기 제1 주사 구동부가 상기 제1 주사 라인의 다음 주사 라인인 제2 주사 라인에 턴-온 레벨의 제2 주사 신호를 공급하는 단계; 및 상기 제2 프레임 기간에서, 상기 제1 주사 구동부가 턴-온 레벨의 상기 제1 주사 신호와 턴-온 레벨의 상기 제2 주사 신호를 제4 기간의 시차를 두고 공급하는 단계를 더 포함하고, 상기 제4 기간은 상기 제3 기간보다 길 수 있다.

상기 구동 방법은, 상기 제1 프레임 기간에서, 상기 제2 주사 구동부가 제3 주사 라인에 턴-온 레벨의 제3 주사 신호를 공급하는 단계; 상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제3 주사 신호를 공급하고 상기 제3 기간이 경과한 후에, 상기 제2 주사 구동부가 상기 제3 주사 라인의 다음 주사 라인인 제4 주사 라인에 턴-온 레벨의 제4 주사 신호를 공급하는 단계; 및 상기 제2 프레임 기간에서, 상기 제2 주사 구동부가 턴-온 레벨의 상기 제3 주사 신호와 턴-온 레벨의 상기 제4 주사 신호를 상기 제4 기간의 시차를 두고 공급하는 단계를 더 포함할 수 있다.

상기 구동 방법은, 상기 제1 프레임 기간에서, 상기 제1 주사 구동부가 상기 제3 주사 라인의 이전 라인인 제5 주사 라인에 턴-온 레벨의 제5 주사 신호를 공급하는 단계를 더 포함하고, 상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제3 주사 신호가 인가된 시점보다 빠르고, 상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제3 주사 신호가 인가된 시점보다 느릴 수 있다.

본 발명에 따른 표시 장치 및 그 구동 방법은 프레임의 종류에 따라 클록 신호들의 주파수를 조절함으로써 소비 전력을 저감시킬 수 있다.

도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 고주파 구동 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 데이터 기입 기간을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 데이터 기입 기간을 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 저주파 구동 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 한 실시예에 따른 바이어스 리프레시 기간을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 바이어스 리프레시 기간을 설명하기 위한 도면이다.
도 9는 본 발명의 한 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.
도 10은 본 발명의 한 실시예에 따른 제3 주사 구동부를 설명하기 위한 도면이다.
도 11은 도 10의 제3 주사 구동부의 주사 스테이지를 설명하기 위한 도면이다.
도 12는 도 11의 주사 스테이지의 구동 방법을 설명하기 위한 도면이다.
도 13은 본 발명의 한 실시예에 따른 제1 주사 구동부를 설명하기 위한 도면이다.
도 14는 도 13의 제1 주사 구동부의 주사 스테이지를 설명하기 위한 도면이다.
도 15는 도 14의 주사 스테이지의 구동 방법을 설명하기 위한 도면이다.
도 16은 본 발명의 한 실시예에 따른 제2 주사 구동부를 설명하기 위한 도면이다.
도 17은 본 발명의 한 실시예에 따른 발광 구동부를 설명하기 위한 도면이다.
도 18은 본 발명의 한 실시예에 따른 제1 발광 구동부를 설명하기 위한 도면이다.
도 19는 도 18의 제1 발광 구동부의 발광 스테이지를 설명하기 위한 도면이다.
도 20은 도 19의 발광 스테이지의 구동 방법을 설명하기 위한 도면이다.
도 21은 본 발명의 한 실시예에 따른 제2 발광 구동부를 설명하기 위한 도면이다.
도 22 및 도 23은 데이터 기입 프레임들이 연속되는 경우를 설명하기 위한 도면이다.
도 24 내지 도 26은 데이터 기입 프레임 및 바이어스 리프레시 프레임이 연속되는 경우를 설명하기 위한 도면이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.

도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.

도 1을 참조하면, 한 실시예에 따른 표시 장치(9)는 타이밍 제어부(10), 데이터 구동부(20), 주사 구동부(30), 발광 구동부(40), 및 화소부(50)를 포함할 수 있다.

타이밍 제어부(10)는 외부 프로세서로부터 외부 입력 신호를 수신할 수 있다. 외부 입력 신호는 수직 동기 신호(horizontal synchronization signal), 수평 동기 신호(vertical synchronization signal), 데이터 인에이블 신호(data enable signal), RGB 데이터 신호(RGB data signals) 등을 포함할 수 있다.

수직 동기 신호는 복수의 펄스들을 포함할 수 있고, 각각의 펄스들이 발생하는 시점을 기준으로 이전 프레임 기간이 종료되고 현재 프레임 기간이 시작됨을 가리킬 수 있다. 수직 동기 신호의 인접한 펄스들 간의 간격이 1 프레임 기간에 해당할 수 있다. 수평 동기 신호는 복수의 펄스들을 포함할 수 있고, 각각의 펄스들이 발생하는 시점을 기준으로 이전 수평 기간(horizontal period)이 종료되고 새로운 수평 기간이 시작됨을 가리킬 수 있다. 수평 동기 신호의 인접한 펄스들 간의 간격이 1 수평 기간에 해당할 수 있다. 데이터 인에이블 신호는 특정 수평 기간들에 대해서 인에이블 레벨을 가질 수 있고, 나머지 기간에서 디스에이블 레벨을 가질 수 있다. 데이터 인에이블 신호가 인에이블 레벨일 때, 해당 수평 기간들에서 RGB 데이터 신호가 공급됨을 가리킬 수 있다. RGB 데이터 신호는 각각의 해당 수평 기간들에서 화소행 단위로 공급될 수 있다. 타이밍 제어부(10)는 표시 장치(9)의 사양(specification)에 대응하도록 RGB 데이터 신호에 기초하여 계조 값들을 생성할 수 있다. 타이밍 제어부(10)는 표시 장치(9)의 사양에 대응하도록 외부 입력 신호에 기초하여 데이터 구동부(20), 주사 구동부(30), 발광 구동부(40) 등에 공급될 제어 신호들을 생성할 수 있다.

데이터 구동부(20)는 타이밍 제어부(10)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(DL1, DL2, DLm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(20)는 클록 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 전압들을 화소행(예를 들어, 동일한 주사 라인에 연결된 화소들) 단위로 데이터 라인들(DL1, DL2, DLm)에 공급할 수 있다.

주사 구동부(30)는 타이밍 제어부(10)로부터 클록 신호, 주사 시작 신호 등을 수신하여 주사 라인들(GIL1, GWNL1, GWPL1, GBL1, GILn, GWNLn, GWPLn, GBLn)에 제공할 주사 신호들을 생성할 수 있다. 여기서 n은 0보다 큰 정수일 수 있다.

주사 구동부(30)는 복수의 서브 주사 구동부들을 포함할 수 있다. 예를 들어, 제1 서브 주사 구동부는 주사 라인들(GIL1, GILn)에 대한 주사 신호들을 제공하고, 제2 서브 주사 구동부는 주사 라인들(GWNL1, GWNLn)에 대한 주사 신호들을 제공하고, 제3 서브 주사 구동부는 주사 라인들(GWPL1, GWPLn)에 대한 주사 신호들을 제공하고, 제4 서브 주사 구동부는 주사 라인들(GBL1, GBLn)에 대한 주사 신호들을 제공할 수 있다. 각각의 서브 주사 구동부들은 시프트 레지스터 형태로 연결된 복수의 주사 스테이지들을 포함할 수 있다. 예를 들어, 주사 시작 라인으로 공급되는 주사 시작 신호의 턴-온 레벨의 펄스를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.

다른 예를 들어, 제1 및 제2 서브 주사 구동부들이 통합되어 주사 라인들(GIL1, GWNL1, GILn, GWNLn)에 대한 주사 신호들을 제공하고, 제3 및 제4 서브 주사 구동부들이 통합되어 주사 라인들(GWPL1, GBL1, GWPLn, GBLn)에 대한 주사 신호들을 제공할 수 있다. 예를 들어, n 번째 주사 라인(GWNLn)의 이전 주사 라인(즉 n-1 번째 주사 라인)은 n 번째 주사 라인(GILn)과 동일한 전기적 노드에 연결될 수 있다. 또한 예를 들어, n 번째 주사 라인(GWPLn)의 다음 주사 라인(즉 n+1 번째 주사 라인)은 n 번째 주사 라인(GBLn)과 동일한 전기적 노드에 연결될 수 있다.

이때, 제1 및 제2 서브 주사 구동부들은 제1 극성의 펄스들을 갖는 주사 신호들을 주사 라인들(GIL1, GWNL1, GILn, GWNLn)로 공급할 수 있다. 또한, 제3 및 제4 서브 주사 구동부들은 제2 극성의 펄스들을 갖는 주사 신호들을 주사 라인들(GWPL1, GBL1, GWPLn, GBLn)로 공급할 수 있다. 제1 극성 및 제2 극성은 서로 반대 극성일 수 있다.

이하에서 극성이란 펄스의 로직 레벨(logic level)을 의미할 수 있다. 예를 들어, 펄스가 제1 극성인 경우, 펄스는 하이 레벨(high level)을 가질 수 있다. 이때, 하이 레벨의 펄스를 상승 펄스(rising pulse)라고 할 수 있다. 상승 펄스가 N형 트랜지스터의 게이트 전극에 공급되는 경우 N형 트랜지스터가 턴-온될 수 있다. 즉, 상승 펄스는 N형 트랜지스터에 대해 턴-온 레벨일 수 있다. 여기서 N형 트랜지스터의 소스 전극에 게이트 전극 대비 충분히 낮은 레벨의 전압이 인가되어 있음을 가정한다. 예를 들어, N형 트랜지스터는 NMOS일 수 있다.

또한, 펄스가 제2 극성인 경우, 펄스는 로우 레벨(low level)을 가질 수 있다. 이때, 로우 레벨의 펄스를 하강 펄스(falling pulse)라고 할 수 있다. 하강 펄스가 P형 트랜지스터의 게이트 전극에 공급되는 경우 P형 트랜지스터가 턴-온될 수 있다. 즉, 하강 펄스는 P형 트랜지스터에 대해 턴-온 레벨일 수 있다. 여기서 P형 트랜지스터의 소스 전극에 게이트 전극 대비 충분히 높은 레벨의 전압이 인가되어 있음을 가정한다. 예를 들어, P형 트랜지스터는 PMOS일 수 있다.

발광 구동부(40)는 타이밍 제어부(10)로부터 클록 신호, 발광 중지 신호 등을 수신하여 발광 라인들(EL1, EL2, ELn)에 제공할 발광 신호들을 생성할 수 있다. 예를 들어, 발광 구동부(40)는 발광 라인들(EL1, EL2, ELn)에 순차적으로 턴-오프 레벨의 펄스를 갖는 발광 신호들을 제공할 수 있다. 예를 들어, 발광 구동부(40)는 시프트 레지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 발광 중지 신호의 턴-오프 레벨의 펄스를 다음 발광 스테이지로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다.

화소부(50)는 화소들을 포함한다. 예를 들어, 화소(PXnm)는 대응하는 데이터 라인(DLm), 주사 라인들(GILn, GWNLn, GWPLn, GBLn), 및 발광 라인(ELn)에 연결될 수 있다.

도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.

도 2를 참조하면, 본 발명의 한 실시예에 따른 화소(PXnm)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 발광 다이오드(LD)를 포함한다.

트랜지스터(T1)는 제1 전극이 트랜지스터(T2)의 제1 전극에 연결되고, 제2 전극이 트랜지스터(T3)의 제1 전극에 연결되고, 게이트 전극이 트랜지스터(T3)의 제2 전극에 연결될 수 있다. 트랜지스터(T1)는 구동 트랜지스터로 명명될 수도 있다.

트랜지스터(T2)는 제1 전극이 트랜지스터(T1)의 제1 전극에 연결되고, 제2 전극이 데이터 라인(DLm)에 연결되고, 게이트 전극이 주사 라인(GWPLn)에 연결될 수 있다. 트랜지스터(T2)는 스캔 트랜지스터로 명명될 수도 있다.

트랜지스터(T3)는 제1 전극이 트랜지스터(T1)의 제2 전극에 연결되고, 제2 전극이 트랜지스터(T1)의 게이트 전극에 연결되고, 게이트 전극이 주사 라인(GWNLn)에 연결될 수 있다. 트랜지스터(T3)는 다이오드 연결 트랜지스터로 명명될 수도 있다.

트랜지스터(T4)는 제1 전극이 커패시터(Cst)의 제2 전극에 연결되고, 제2 전극이 초기화 라인(VINTL)에 연결되고, 게이트 전극이 주사 라인(GILn)에 연결될 수 있다. 트랜지스터(T4)는 게이트 초기화 트랜지스터로 명명될 수 있다.

트랜지스터(T5)는 제1 전극이 전원 라인(ELVDDL)에 연결되고, 제2 전극이 트랜지스터(T1)의 제1 전극에 연결되고, 게이트 전극이 발광 라인(ELn)에 연결될 수 있다. 트랜지스터(T5)는 제1 발광 트랜지스터로 명명될 수 있다.

트랜지스터(T6)는 제1 전극이 트랜지스터(T1)의 제2 전극에 연결되고, 제2 전극이 발광 다이오드(LD)의 애노드에 연결되고, 게이트 전극이 발광 라인(ELn)에 연결될 수 있다. 트랜지스터(T6)는 제2 발광 트랜지스터로 명명될 수 있다.

트랜지스터(T7)는 제1 전극이 발광 다이오드(LD)의 애노드에 연결되고, 제2 전극이 초기화 라인(VINTL)에 연결되고, 게이트 전극이 주사 라인(GBLn)에 연결될 수 있다. 트랜지스터(T7)는 애노드 초기화 트랜지스터로 명명될 수 있다.

스토리지 커패시터(Cst)는 제1 전극이 전원 라인(ELVDDL)에 연결되고, 제2 전극이 트랜지스터(T1)의 게이트 전극에 연결될 수 있다.

발광 다이오드(LD)는 애노드가 트랜지스터(T6)의 제2 전극에 연결되고, 캐소드가 전원 라인(ELVSSL)에 연결될 수 있다. 전원 라인(ELVSSL)에 인가된 전압은 전원 라인(ELVDDL)에 인가된 전압보다 낮게 설정될 수 있다. 발광 다이오드(LD)는 유기 발광 다이오드(organic light emitting diode), 무기 발광 다이오드(inorganic light emitting diode), 퀀텀 닷 발광 다이오드(quantum dot light emitting diode) 등일 수 있다.

트랜지스터들(T1, T2, T5, T6, T7)은 P형 트랜지스터일 수 있다. 트랜지스터들(T1, T2, T5, T6, T7)의 채널들은 폴리 실리콘(poly silicon)으로 구성될 수도 있다. 폴리 실리콘 트랜지스터는 LTPS(low temperature poly silicon) 트랜지스터일 수도 있다. 폴리 실리콘 트랜지스터는 높은 전자 이동도를 가지며, 이에 따른 빠른 구동 특성을 갖는다.

트랜지스터들(T3, T4)은 N형 트랜지스터들일 수 있다. 트랜지스터들(T3, T4)의 채널들은 산화물 반도체(oxide semiconductor)로 구성될 수도 있다. 산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리 실리콘에 비하여 낮은 전하 이동도를 갖는다. 따라서, 산화물 반도체 트랜지스터들은 턴-오프 상태에서 발생하는 누설 전류 량이 폴리 실리콘 트랜지스터들에 비해 작다.

실시예에 따라, 트랜지스터(T7)가 폴리 실리콘이 아닌 N형 산화물 반도체 트랜지스터로 구성될 수도 있다. 이때, 트랜지스터(T7)의 게이트 전극에는 주사 라인(GBLn)을 대체하여 주사 라인들(GWNLn, GILn) 중 하나가 연결될 수도 있다.

도 3은 본 발명의 한 실시예에 따른 고주파 구동 방법을 설명하기 위한 도면이다.

화소부(50)가 제1 구동 주파수로 프레임들을 표시하는 경우, 표시 장치(9)는 제1 표시 모드에 있다고 표현할 수 있다. 또한, 화소부(50)가 제1 구동 주파수보다 작은 제2 구동 주파수로 프레임들을 표시하는 경우, 표시 장치(9)는 제2 표시 모드에 있다고 표현할 수 있다.

제1 표시 모드에서, 표시 장치(9)는 20Hz 이상, 예를 들어 60Hz로 영상 프레임들을 표시할 수 있다.

제2 표시 모드는 저전력 표시 모드일 수 있다. 표시 장치는 20Hz 미만, 예를 들어 1Hz로 영상 프레임들을 표시할 수 있다. 예를 들어, 상용 모드 중 "always on 모드"에서 시간과 날짜만이 표시되는 경우가 제2 표시 모드에 해당할 수 있다.

기간(1TP)은 복수의 프레임 기간들(1FP)을 포함할 수 있다. 기간(1TP)은 제1 표시 모드 및 제2 표시 모드를 비교하기 위해 임의로 정의된 기간이다. 기간(1TP)은 제1 표시 모드 및 제2 표시 모드에서 동일한 시간 간격을 의미할 수 있다. 설명의 편의를 위해서, 프레임 기간(1FP)은 제1 표시 모드 및 제2 표시 모드에서 동일한 시간 간격을 가짐을 가정한다. 따라서, 제1 표시 모드 및 제2 표시 모드에서 기간(1TP)은 동일한 개수의 프레임 기간들(1FP)을 포함할 수 있다.

제1 표시 모드에서, 각각의 프레임 기간들(1FP)은 데이터 기입 기간(WP) 및 발광 기간(EP)을 포함할 수 있다. 도 3에서는 설명의 편의를 위해서, 첫번째 화소행을 기준으로, 데이터 기입 기간(WP)이 프레임 기간(1FP)의 초기에 위치하고, 발광 기간(EP)이 데이터 기입 기간(WP) 다음에 위치하는 것으로 표시되었다. 다만, 첫번째 화소행이 아닌 경우, 데이터 기입 기간(WP)은 프레임 기간(1FP)의 중간 또는 말기에 위치할 수도 있다.

따라서, 화소(PXnm)는 데이터 기입 기간들(WP)에 수신한 데이터 전압들에 기초하여, 기간(1TP) 동안 프레임 기간들(1FP)의 개수에 대응하는 복수의 영상 프레임들을 표시할 수 있다.

도 4는 본 발명의 한 실시예에 따른 데이터 기입 기간을 설명하기 위한 도면이다. 도 5는 본 발명의 다른 실시예에 따른 데이터 기입 기간을 설명하기 위한 도면이다.

먼저, 데이터 기입 기간(WP) 동안 발광 라인(ELn)으로 턴-오프 레벨(하이 레벨)의 발광 신호가 공급될 수 있다. 따라서, 데이터 기입 기간(WP) 동안 트랜지스터들(T5, T6)은 턴-오프 상태일 수 있다.

먼저, 주사 라인(GIn)으로 턴-온 레벨(하이 레벨)의 첫 번째 펄스가 공급된다. 이에 따라, 트랜지스터(T4)가 턴-온되고, 트랜지스터(T1)의 게이트 전극과 초기화 라인(VINTL)이 연결된다. 이에 따라, 트랜지스터(T1)의 게이트 전극의 전압은 초기화 라인(VINTL)의 초기화 전압으로 초기화되고, 스토리지 커패시터(Cst)에 의해 유지된다. 예를 들어, 초기화 라인(VINTL)의 초기화 전압은 전원 라인(ELVDDL)의 전압보다 충분히 낮은 전압일 수 있다. 예를 들어, 초기화 전압은 전원 라인(ELVSSL)의 전압과 동일하거나 유사한 레벨의 전압일 수 있다. 따라서, 트랜지스터(T1)가 턴-온될 수 있다.

다음으로, 주사 라인들(GWPn, GWNn)로 턴-온 레벨의 첫 번째 펄스들이 공급되고, 대응하는 트랜지스터들(T2, T3)이 턴-온된다. 이에 따라, 데이터 라인(DLm)에 인가된 데이터 전압(Dm)이 트랜지스터들(T2, T1, T3)을 통해서, 스토리지 커패시터(Cst)에 기입된다. 다만, 이때의 데이터 전압(Dm)은 4 수평 주기 전의 화소의 계조 값(G(n-4))에 대응하며, 화소(PXnm)의 발광을 위한 것이 아니라, 트랜지스터(T1)에 온-바이어스 전압을 인가하기 위한 것이다. 트랜지스터(T1)에 목적하는 데이터 전압(Dm)이 기입되기 전에 온-바이어스 전압을 인가하면, 히스테리시스 현상에 대한 개선이 가능하다.

다음으로, 주사 라인(GBn)으로 턴-온 레벨(로우 레벨)의 첫 번째 펄스가 공급되고, 트랜지스터(T7)가 턴-온된다. 따라서, 발광 다이오드(LD)의 애노드 전압이 초기화된다.

이때, 주사 라인(GILn)으로 턴-온 레벨(하이 레벨)의 두 번째 펄스가 공급되고 전술한 구동 과정이 다시 실시된다. 즉, 트랜지스터(T1)에는 다시 한번 온-바이어스 전압이 인가되고, 발광 다이오드(LD)의 애노드 전압이 초기화된다.

전술한 과정을 반복하여, 주사 라인들(GWPn, GWNn)로 턴-온 레벨의 세 번째 펄스들이 공급되면, 화소(PXnm)의 계조 값(Gn)에 대응하는 데이터 전압(Dm)이 스토리지 커패시터(Cst)에 기입된다. 이때, 스토리지 커패시터(Cst)에 기입된 데이터 전압(Dm)은 트랜지스터(T1)의 문턱 전압의 감소분이 반영된 전압이다.

마지막으로, 발광 신호(En)가 턴-온 레벨(로우 레벨)이 되면, 트랜지스터들(T5, T6)이 턴-온 상태가 된다. 이에 따라, 전원 라인(ELVDDL), 트랜지스터들(T5, T1, T6), 발광 다이오드(LD), 및 전원 라인(ELVSSL)으로 연결되는 구동 전류 경로가 형성되고, 구동 전류가 흐른다. 구동 전류 량은 스토리지 커패시터(Cst)에 저장된 데이터 전압(Dm)에 대응한다. 이때, 구동 전류는 트랜지스터(T1)를 거쳐 흐르므로, 트랜지스터(T1)의 문턱 전압의 감소분이 반영된다. 이에 따라, 스토리지 커패시터(Cst)에 저장된 데이터 전압(Dm)에 반영된 문턱 전압의 감소분과 구동 전류에 반영된 문턱 전압의 감소분이 서로 상쇄되므로, 트랜지스터(T1)의 문턱 전압 값과 무관하게 데이터 전압(Dm)에 대응하는 구동 전류가 흐를 수 있다.

구동 전류 량에 따라, 발광 다이오드(LD)는 목적하는 휘도로 발광하게 된다.

본 실시예에서는 각각의 주사 신호들이 3 개의 펄스들을 포함하는 것으로 설명되었지만, 다른 실시예에서는 각각의 주사 신호들이 2 개 또는 4 개 이상의 펄스들을 포함할 수도 있다. 또 다른 실시예에서 각각의 주사 신호들은 1 개의 펄스를 포함하도록 구성될 수도 있으며, 이러한 경우 트랜지스터(T1)에 온-바이어스 전압을 인가하는 과정이 생략된다(도 5 참조). 설명의 편의를 위해서, 이하에서는 도 5를 기준으로 데이터 기입 기간(WP)을 설명한다.

또한, 수평 동기 신호(Hsync)의 인접한 펄스들 간의 간격은 1 수평 기간에 해당할 수 있다. 도 4에서 수평 동기 신호(Hsync)의 펄스는 로우 레벨로 도시었지만, 다른 실시예에서 하이 레벨일 수도 있다.

도 6은 본 발명의 한 실시예에 따른 저주파 구동 방법을 설명하기 위한 도면이다.

제2 표시 모드에서, 기간(1TP) 중 첫 번째 프레임 기간(1FP)은 데이터 기입 기간(WP) 및 발광 기간(EP)을 포함하고, 기간(1TP) 중 나머지 프레임 기간들(1FP)은 바이어스 리프레시 기간(bias refresh period, BP) 및 발광 기간(EP)을 포함한다.

화소(PXnm)의 트랜지스터들(T3, T4)은 기간(1TP) 중 나머지 프레임 기간들(1FP)에서 턴-오프 상태를 유지하므로, 스토리지 커패시터(Cst)는 동일한 데이터 전압을 복수의 영상 프레임들 동안 유지하게 된다. 특히, 트랜지스터들(T3, T4)은 산화물 반도체 트랜지스터들로 구성될 수 있으므로, 누설 전류는 최소화될 수 있다.

따라서, 화소(PXnm)는 데이터 기입 기간(WP)에 공급받은 데이터 전압에 기초하여, 기간(1TP) 동안 동일한 단일 영상 프레임을 표시할 수 있다.

도 7은 본 발명의 한 실시예에 따른 바이어스 리프레시 기간을 설명하기 위한 도면이다. 도 8은 본 발명의 다른 실시예에 따른 바이어스 리프레시 기간을 설명하기 위한 도면이다.

도 7을 참조하면, 바이어스 리프레시 기간(BP)에서, 턴-오프 레벨(로우 레벨)의 주사 신호들(GIn, GWNn)이 공급된다. 따라서, 전술한 바와 같이, 바이어스 리프레시 기간(BP)에서 스토리지 커패시터(Cst)에 기입된 데이터 전압은 변동되지 않는다. 이때, 데이터 라인(DLm)에는 기준 데이터 전압(Vref)이 인가될 수 있다.

다만, 바이어스 리프레시 기간(BP)에서, 데이터 기입 기간(WP)과 동일한 파형의 발광 신호(En) 및 주사 신호들(GWPn, GBn)이 공급될 수 있다. 따라서, 기간(1TP)의 복수의 프레임 기간들(1FP)에서, 발광 다이오드(LD)의 출광 파형을 유사하게 함으로써, 저주파 구동시 사용자에게 플리커(flicker)가 시인되지 않을 수 있다.

도 1 내지 도 7을 참조하여 설명한 화소(PXnm)는 고주파 구동과 저주파 구동에 적합한 하나의 실시예이다. 후술하는 실시예들은 고주파 구동과 저주파 구동이 가능한 다른 회로를 갖는 화소에도 적용될 수 있다. 예를 들어, 화소(PXnm)의 트랜지스터들(T1~T7)은 모두 P형 트랜지스터들로만 구성될 수도 있다. 이러한 경우, 주사 구동부(30)는 P형 트랜지스터들에 대한 서브 주사 구동부만 포함하면 되므로, 주사 구동부(30)의 구성이 간소해질 수 있다. 예를 들어, 화소(PXnm)의 트랜지스터들은 발광 트랜지스터들(T5, T6)을 포함하지 않을 수 있다. 이러한 경우, 발광 구동부(40)가 불필요해질 수도 있다.

본 실시예에서는 각각의 주사 신호들(GWPn, GBn)이 3 개의 펄스들을 포함하는 것으로 설명되었지만, 다른 실시예에서는 각각의 주사 신호들(GWPn, GBn)이 2 개 또는 4 개 이상의 펄스들을 포함할 수도 있다. 또 다른 실시예에서 각각의 주사 신호들(GWPn, GBn)은 1 개의 펄스를 포함하도록 구성될 수도 있으며, 이러한 경우 트랜지스터(T1)에 온-바이어스 전압을 인가하는 과정이 생략된다(도 8 참조). 설명의 편의를 위해서, 이하에서는 도 8을 기준으로 바이어스 리프레시 기간(BP)을 설명한다.

도 9는 본 발명의 한 실시예에 따른 주사 구동부를 설명하기 위한 도면이다.

도 9를 참조하면, 본 발명의 한 실시예에 따른 주사 구동부(30)는 제1 주사 구동부(30P1), 제2 주사 구동부(30P2), 및 제3 주사 구동부(30N)를 포함할 수 있다.

도 1을 참조하여 설명한 바와 같이, 주사 라인들(GIL1, GILn)에 대한 주사 신호들은 제3 주사 구동부(30N)에서 제공할 수 있다. 다른 실시예에서, 주사 라인들(GIL1, GILn)에 대한 주사 신호들은 별도의 주사 구동부에서 제공될 수도 있다. 또한, 주사 라인들(GBL1, GBLn)에 대한 주사 신호들은 제1 및 제2 주사 구동부들(30P1, 30P2)에서 제공할 수 있다. 다른 실시예에서, 주사 라인들(GBL1, GBLn)에 대한 주사 신호들은 별도의 주사 구동부에서 제공될 수도 있다.

제1 주사 구동부(30P1)는 제1 주사 시작 라인(FLML1), 주사 클록 라인들(PCKLS), 및 주사 라인들(GWPL1, GWPL2, GWPL3, GWPLp)에 연결될 수 있다. p는 0보다 큰 정수일 수 있다. 주사 클록 라인들(PCKLS)을 통해서, 제1 주사 구동부(30P1)에 공급되는 주사 클록 신호들 중 적어도 하나를 제1 주사 클록 신호라고 정의할 수 있다.

제2 주사 구동부(3OP2)는 제2 주사 시작 라인(FLML2), 주사 클록 라인들(PCKLS), 및 주사 라인들(GWPL(p+1), GWPL(p+2), GWPLq)에 연결될 수 있다. q는 p보다 큰 정수일 수 있다. 주사 클록 라인들(PCKLS)을 통해서, 제2 주사 구동부(30P2)에 공급되는 주사 클록 신호들 중 적어도 하나를 제2 주사 클록 신호라고 정의할 수 있다. 제2 주사 구동부(3OP2)는 제1 주사 구동부(30P1)와 동일한 주사 클록 라인들(PCKLS)에 연결될 수 있다. 즉, 제1 주사 클록 신호와 제2 주사 클록 신호는 동일할 수 있다. 반면, 제2 주사 구동부(3OP2)는 제1 주사 구동부(30P1)의 제1 주사 시작 라인(FLML1)과 독립된 제2 주사 시작 라인(FLML2)에 연결될 수 있다. 제2 주사 구동부(30P2)의 첫 번째 주사 라인(GWPL(p+1))은 제1 주사 구동부(30P1)의 마지막 주사 라인(GWPLp)의 다음 주사 라인에 해당할 수 있다.

제3 주사 구동부(30N)는 제3 주사 시작 라인(FLML3), 주사 클록 라인들(NCKLS), 및 주사 라인들(GWNL1, GWNL2, GWNL3, GWNLp, GWNL(p+1), GWNL(p+2), GWNLq)에 연결될 수 있다.

도 10은 본 발명의 한 실시예에 따른 제3 주사 구동부를 설명하기 위한 도면이다.

도 10의 제3 주사 구동부(30N)는 도 1을 참조하여 설명한 제2 서브 주사 구동부에 해당할 수 있다. 도시하지 않았지만, 당업자라면 도 10의 주사 라인들(GWNL1, GWNL2, GWNL3, GWNL4, GWNLn)을 주사 라인들(GIL1, GILn)로 대체하여, 도 1을 참조하여 설명한 제1 서브 주사 구동부를 구성할 수도 있을 것이다.

도 10을 참조하면, 제3 주사 구동부(30N)는 주사 스테이지들(NST1, NST2, NST3, NST4, NSTn)을 포함할 수 있다. 각각의 주사 스테이지들(NST1~NSTn)은 제1 입력 단자(201)를 통해서 전단 주사 라인(또는 캐리 라인)에 연결될 수 있다. 다만, 첫 번째 주사 스테이지(NST1)는 전단 주사 라인이 존재하지 않으므로, 제1 입력 단자(201)를 통해서 제3 주사 시작 라인(FLML3)과 연결될 수 있다.

홀수 번째 주사 스테이지들(NST1, NST3)은 제2 입력 단자(202)에 클록 라인(NCKL1)이 연결되고, 제3 입력 단자(203)에 클록 라인(NCKL2)가 연결될 수 있다. 짝수 번째 주사 스테이지들(NST2, NST4, NSTn)은 제2 입력 단자(202)에 클록 라인(NCKL2)이 연결되고, 제3 입력 단자(203)에 클록 라인(NCKL1)가 연결될 수 있다.

반대로, 홀수 번째 주사 스테이지들(NST1, NST3)은 제2 입력 단자(202)에 클록 라인(NCKL2)이 연결되고, 제3 입력 단자(203)에 클록 라인(NCKL1)가 연결될 수도 있다. 이러한 경우, 짝수 번째 주사 스테이지들(NST2, NST4, NSTn)은 제2 입력 단자(202)에 클록 라인(NCKL1)이 연결되고, 제3 입력 단자(203)에 클록 라인(NCKL2)가 연결될 수 있다.

주사 스테이지들(NST1~NSTn)은 출력 단자(204)를 통해서 대응하는 주사 라인(GWNL1~GWNLn)에 연결될 수 있다.

주사 스테이지들(NST1~NSTn)은 시프트 레지스터 형태로 서로 연결될 수 있다. 예를 들어, 제3 주사 시작 라인(FLML3)으로 공급되는 제3 주사 시작 신호의 턴-온 레벨의 펄스를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.

도 11은 도 10의 제3 주사 구동부의 주사 스테이지를 설명하기 위한 도면이다.

도 11을 참조하면, 도 10의 주사 구동부(30N)의 첫 번째 주사 스테이지(NST1)가 예시적으로 도시된다. 도 10의 다른 주사 스테이지들(NST2, NST3, NST4, NSTn)은 주사 스테이지(NST1)와 실질적으로 동일한 구성을 가지므로, 중복된 설명은 생략한다.

주사 스테이지(NST1)는 트랜지스터들(P1~P12) 및 커패시터들(CN1~CN3)을 포함할 수 있다. 트랜지스터들(P1~P12)은 P형 트랜지스터들일 수 있다.

트랜지스터(P2)는 제1 전극이 트랜지스터(P1)의 제2 전극에 연결되고, 제2 전극이 제3 주사 시작 라인(FLML3)에 에 연결되고, 게이트 전극이 클록 라인(NCKL1)에 연결될 수 있다.

트랜지스터(P3)는 제1 전극이 노드(NN3)에 연결되고, 제2 전극이 클록 라인(NCKL1)에 연결되고, 게이트 전극이 트랜지스터(P2)의 제1 전극에 연결될 수 있다.

실시예에 따라, 트랜지스터(P3)는 직렬 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함할 수 있다. 제1 서브 트랜지스터는 제1 전극이 노드(NN3)에 연결되고, 제2 전극이 제2 서브 트랜지스터의 제1 전극에 연결되고, 게이트 전극이 트랜지스터(P2)의 제1 전극에 연결될 수 있다. 제2 서브 트랜지스터는 제1 전극이 제2 서브 트랜지스터의 제2 전극에 연결되고, 제2 전극이 클록 라인(NCKL1)에 연결되고, 게이트 전극이 트랜지스터(P2)의 제1 전극에 연결될 수 있다. 본 실시예에 따르면, 누설 전류가 저감될 수 있고, 과도한 소스-드레인 전압이 분압될 수 있어 트랜지스터(P3)에 인가되는 스트레스가 감소할 수 있다.

트랜지스터(P4)는 제1 전극이 노드(NN3)에 연결되고, 제2 전극이 전원 라인(VLNL)에 연결되고, 게이트 전극이 클록 라인(NCKL1)에 연결될 수 있다.

트랜지스터(P5)는 제1 전극이 노드(NN4)에 연결되고, 제2 전극이 클록 라인(NCKL2)에 연결되고, 게이트 전극이 노드(NN2)에 연결될 수 있다.

트랜지스터(P6)는 제1 전극이 전원 라인(VHNL)에 연결되고, 제2 전극이 노드(NN4)에 연결되고, 게이트 전극이 노드(NN3)에 연결될 수 있다.

트랜지스터(P7)는 제1 전극이 커패시터(CN3)의 제1 전극에 연결되고, 제2 전극이 클록 라인(NCKL2)에 연결되고, 게이트 전극이 커패시터(CN3)의 제2 전극에 연결될 수 있다.

트랜지스터(P8)는 제1 전극이 노드(NN1)에 연결되고, 제2 전극이 커패시터(CN3)의 제1 전극에 연결되고, 게이트 전극이 클록 라인(NCKL2)에 연결될 수 있다.

트랜지스터(P9)는 제1 전극이 전원 라인(VHNL)에 연결되고, 제2 전극이 노드(NN1)에 연결되고, 게이트 전극이 노드(NN2)에 연결될 수 있다.

트랜지스터(P10)는 제1 전극이 전원 라인(VHNL)에 연결되고, 제2 전극이 주사 라인(GWNL1)에 연결되고, 게이트 전극이 노드(NN1)에 연결될 수 있다.

트랜지스터(P11)는 제1 전극이 주사 라인(GWNL1)에 연결되고, 제2 전극이 전원 라인(VLNL)에 연결되고, 게이트 전극이 노드(NN2)에 연결될 수 있다.

트랜지스터(P12)는 제1 전극이 커패시터(CN3)의 제2 전극에 연결되고, 제2 전극이 노드(NN3)에 연결되고, 게이트 전극이 전원 라인(VLNL)에 연결될 수 있다.

트랜지스터(P1)는 제1 전극이 노드(NN2)에 연결되고, 제2 전극이 트랜지스터(P2)의 제1 전극에 연결되고, 게이트 전극이 전원 라인(VLNL)에 연결될 수 있다.

커패시터(CN1)는 제1 전극이 전원 라인(VHNL)에 연결되고, 제2 전극이 노드(NN1)에 연결될 수 있다.

커패시터(CN2)는 제1 전극이 노드(NN4)에 연결되고, 제2 전극이 노드(NN2)에 연결될 수 있다.

커패시터(CN3)는 제1 전극이 트랜지스터(P7)의 제1 전극에 연결되고, 제2 전극이 트랜지스터(P7)의 게이트 전극에 연결될 수 있다.

도 12는 도 11의 주사 스테이지의 구동 방법을 설명하기 위한 도면이다.

도 12를 참조하면, 제3 주사 시작 라인(FLML3)에 인가되는 제3 주사 시작 신호(FLM3), 클록 라인(NCKL2)에 인가되는 클록 신호(NCK2), 클록 라인(NCKL1)에 인가되는 클록 신호(NCK1), 노드(NN2)의 노드 전압(VNN2), 노드(NN3)의 노드 전압(VNN3), 노드(NN1)의 노드 전압(VNN1), 및 주사 라인(GWNL1)에 인가되는 주사 신호(GWN1)에 대한 타이밍도가 도시된다. 이때, 수평 동기화 신호(Hsync)가 타이밍에 대한 기준 신호로써 도시된다. 수평 동기화 신호(Hsync)의 펄스들 간의 간격을 1 수평 주기라고 할 수 있다.

전원 라인(VHNL)에는 하이 레벨의 전압이 인가되고, 전원 라인(VLNL)에는 로우 레벨의 전압이 인가될 수 있다. 구동 방법을 설명함에 있어서, 전원 라인(VLNL)에 게이트 전극이 연결된 트랜지스터들(P12, P1)은 대부분의 기간 동안 턴-온 상태이므로, 특별한 경우를 제외하고 트랜지스터들(P12, P1)에 대한 설명은 생략한다.

먼저, 시점(t1a)에서, 턴-오프 레벨(하이 레벨)의 제3 주사 시작 신호(FLM3)가 공급되고, 로우 레벨의 클록 신호(NCK1)가 공급된다. 따라서, 트랜지스터들(P2, P4)이 턴-온된다.

트랜지스터(P2)가 턴-온되면, 하이 레벨의 제3 주사 시작 신호(FLM3)가 노드(NN2)로 전달되고, 노드 전압(VNN2)은 하이 레벨이 된다. 하이 레벨의 노드 전압(VNN2)에 의해서, 트랜지스터들(P3, P5, P9, P11)이 턴-오프된다.

트랜지스터(P4)가 턴-온되면, 노드(NN3)와 전원 라인(VLNL)이 연결되므로, 노드 전압(VNN3)은 로우 레벨이 된다. 로우 레벨의 노드 전압(VNN3)에 의해 트랜지스터들(P6, P7)이 턴-온된다.

트랜지스터(P6)가 턴-온되면, 노드(NN4)와 전원 라인(VHNL)이 연결된다. 따라서, 커패시터(CN2)의 일단을 전원 라인(VHNL)이 지지하므로, 노드(NN2)의 노드 전압(VNN2)이 안정적으로 유지될 수 있다.

트랜지스터(P7)가 턴-온되면, 커패시터(CN3)의 제1 전극과 클록 라인(NCKL2)이 연결된다. 이때, 트랜지스터(P8)의 게이트 전극에 하이 레벨의 클록 신호(NCK2)가 인가되기 때문에 트랜지스터(P8)가 턴-오프 상태이므로, 노드 전압(VNN1)은 변동이 없다.

시점(t2a)에서, 로우 레벨의 클록 신호(NCK2)가 공급된다.

로우 레벨의 클록 신호(NCK2)는 트랜지스터(P7)를 통해서 커패시터(CN3)의 제1 전극으로 공급된다. 이때, 커패시터(CN3)의 커플링에 의하여 트랜지스터(P7)의 게이트 전극에 로우 레벨보다 낮은 전압이 인가된다. 따라서, 트랜지스터(P7)는 안정적으로 턴-온 상태를 유지함과 동시에 구동 특성이 향상될 수 있다.

본 실시예에 의하면, 노드 전압(VNN3)은 트랜지스터(P12)로 인해서 커패시터(CN3)의 커플링에 영향받지 않는다. 트랜지스터(P12)의 제1 전극이 커패시터(CN3)의 커플링에 의해서 로우 레벨보다 낮은 전압이 인가되면, 트랜지스터(P12)의 제1 전극은 드레인 전극으로 기능하게 된다. 따라서, 트랜지스터(P12)의 제2 전극에 해당하는 노드(NN3)는 소스 전극으로 기능하게 된다. 또한, 트랜지스터(P12)의 게이트 전극에는 전원 라인(VLNL)을 통해서 로우 레벨의 전압이 인가되고 있으므로, 트랜지스터(P12)가 턴-온되려면 트랜지스터(P12)의 소스 전극에 로우 레벨보다 높은 전압이 인가되어야 한다. 현 시점에서 노드(NN3)의 노드 전압(VNN3)은 로우 레벨이므로, 트랜지스터(P12)는 턴-오프 상태이다.

따라서, 본 실시예에 의하면 트랜지스터(P12)에 의해 노드 전압(VNN3)이 유지되므로, 트랜지스터들(P3, P4)에 과도한 바이어스 전압이 인가되는 것이 방지되어 트랜지스터들(P3, P4)의 수명이 연장될 수 있다.

또한, 로우 레벨의 클록 신호(NCK2)에 의해서 트랜지스터(P8)는 턴-온된다. 따라서, 트랜지스터들(P7, P8)을 통해서, 노드(NN1)와 클록 라인(NCKL2)이 연결된다. 이에 따라, 로우 레벨의 노드 전압(VNN1)에 의해 트랜지스터(P10)가 턴-온된다. 참고로 이때, 트랜지스터(P9)는 하이 레벨의 노드 전압(VNN2)에 의해 턴-오프 상태를 유지하고 있다.

턴-온된 트랜지스터(P10)를 통해서, 전원 라인(VHNL)과 주사 라인(GWNL1)이 연결된다. 따라서, 하이 레벨의 전압이 하이 레벨의 주사 신호(GWN1)로써 주사 라인(GWNL1)에 공급된다.

시점(t3a)에서, 로우 레벨의 클록 신호(NCK1)가 공급된다. 따라서, 트랜지스터(P4)가 턴-온되며, 노드(NN3)은 전원 라인(VLNL)과 연결되므로, 노드 전압(VNN3)은 로우 레벨을 유지한다. 또한, 트랜지스터(P2)가 턴-온되며 로우 레벨의 제3 주사 시작 신호(FLM3)가 노드(NN2)로 공급된다. 따라서, 트랜지스터들(P3, P5, P9, P11)이 턴-온된다. 이에 따라, 트랜지스터(P10)는 다이오드 연결되어 전원 라인(VHNL)의 하이 레벨의 전압이 주사 라인(GWNL1)으로 전달되지 않는다. 이때, 턴-온된 트랜지스터(P11)를 통해서, 전원 라인(VLNL)의 로우 레벨의 전압이 주사 라인(GWNL1)으로 전달된다.

시점(t4a)에서, 하이 레벨의 클록 신호(NCK1)가 공급된다. 이때, 트랜지스터(P3)는 턴-온 상태이므로, 노드 전압(VNN3)이 상승하게 된다. 이에 따라 트랜지스터들(P6, P7)이 턴-오프된다.

시점(t5a)에서, 로우 레벨의 클록 신호(NCK2)가 공급된다. 이때, 트랜지스터(P5)는 턴-온 상태이므로, 커패시터(CN2)의 커플링으로 인해서 노드 전압(VNN2)이 로우 레벨보다 낮은 레벨로 하강한다. 따라서, 트랜지스터(P11)는 안정적으로 턴-온 상태를 유지함과 동시에 구동 특성이 향상될 수 있다.

본 실시예에 의하면, 트랜지스터(P1)의 제2 전극에 해당하는 노드는 트랜지스터(P1)로 인해서 커패시터(CN2)의 커플링에 영향받지 않는다. 트랜지스터(P1)의 제1 전극인 노드(NN2)에 커패시터(CN2)의 커플링에 의해서 로우 레벨보다 낮은 전압이 인가되면, 트랜지스터(P1)의 제1 전극은 드레인 전극으로 기능하게 된다. 따라서, 트랜지스터(P1)의 제2 전극에 해당하는 노드는 소스 전극으로 기능하게 된다. 또한, 트랜지스터(P1)의 게이트 전극에는 전원 라인(VLNL)을 통해서 로우 레벨의 전압이 인가되고 있으므로, 트랜지스터(P1)가 턴-온되려면 트랜지스터(P1)의 소스 전극에 로우 레벨보다 높은 전압이 인가되어야 한다. 현 시점에서 트랜지스터(P1)의 소스 전극에 로우 레벨의 전압이 인가되고 있으므로, 트랜지스터(P1)는 턴-오프 상태이다.

따라서, 본 실시예에 의하면 트랜지스터(P1)에 의해 트랜지스터(P1)의 제2 전극에 해당하는 노드의 전압이 유지되므로, 트랜지스터들(P2, P3)에 과도한 바이어스 전압이 인가되는 것이 방지되어 트랜지스터들(P2, P3)의 수명이 연장될 수 있다.

도 13은 본 발명의 한 실시예에 따른 제1 주사 구동부를 설명하기 위한 도면이다.

도 13을 참조하면, 제1 주사 구동부(30P1)는 주사 스테이지들(PST11~PST14)을 포함할 수 있다. 주사 스테이지들(PST11~PST14)은 대응하는 주사 라인들(GWPL1~GWLPL4) 및 주사 클록 라인들(PCKLS)에 연결될 수 있다. 주사 스테이지들(PST11~PST14)은 서로 동일한 회로로 구현될 수 있다.

주사 스테이지들(PST11~PST14) 각각은 제1 입력 단자(1001), 제2 입력 단자(1002), 제3 입력 단자(1003), 출력 단자(1004)를 구비한다.

첫 번째 주사 스테이지(PST11)의 제1 입력 단자(1001)는 제1 주사 시작 라인(FLML1)에 연결될 수 있다. 나머지 주사 스테이지들(PST12~PST14) 각각의 제1 입력 단자(1001)는 전단 주사 스테이지의 주사 라인(또는, 캐리 라인)과 연결될 수 있다. 일례로, 첫 번째 주사 스테이지(PST11)의 제1 입력 단자(1001)는 제1 주사 시작 신호를 공급받고, 나머지 주사 스테이지들(PST12~PST14)의 제1 입력 단자(1001)는 전단 스테이지의 출력 신호(주사 신호 또는 캐리 신호)를 공급받는다.

j(j는 홀수 또는 짝수) 번째 주사 스테이지의 제2 입력 단자(1002)는 클록 라인(PCKL1)과 연결되고, 제3 입력 단자(1003)는 클록 라인(PCKL2)과 연결될 수 있다. j+1 번째 주사 스테이지의 제2 입력 단자(1002)는 클록 라인(PCKL2)에 연결되고, 제3 입력 단자(1003)는 클록 라인(PCKL1)과 연결될 수 있다.

클록 라인들(PCKL1, PCKL2)에 인가되는 클록 신호들(PCK1, PCK2)의 펄스들은 동일한 주기(예를 들어, 2 수평 주기)를 갖되 위상이 서로 다름으로써, 서로 중첩되지 않을 수 있다(도 15 참조).

또한, 주사 스테이지들(PST11~PST14) 각각은 전원 라인(VHPL) 및 전원 라인(VLPL)에 연결될 수 있다. 여기서, 전원 라인(VHPL)의 전압은 턴-오프 레벨(게이트 오프 전압, 하이 레벨의 전압)로 설정될 수 있다. 그리고, 전원 라인(VLPL)의 전압은 턴-온 레벨(게이트 온 전압, 로우 레벨의 전압)로 설정될 수 있다.

도 14는 도 13의 제1 주사 구동부의 주사 스테이지를 설명하기 위한 도면이다.

도 14에서는 설명의 편의를 위하여 첫 번째 주사 스테이지(PST11) 및 두 번째 주사 스테이지(PST12)를 도시하기로 한다. 도 14를 참조하면, 주사 스테이지(PST11)는 제1 구동부(1210), 제2 구동부(1220), 및 출력부(버퍼, 1230)를 포함할 수 있다.

출력부(1230)는 노드(NP1) 및 노드(NP2)의 전압에 대응하여 출력 단자(1004)로 공급되는 전압을 제어한다. 이를 위하여, 출력부(1230)는 트랜지스터(M5) 및 트랜지스터(M6)를 구비한다.

트랜지스터(M5)는 전원 라인(VHPL)과 출력 단자(1004) 사이에 위치되며, 게이트 전극이 노드(NP1)에 접속된다. 이와 같은 트랜지스터(M5)는 노드(NP1)에 인가되는 전압에 대응하여 전원 라인(VHPL)과 출력 단자(1004)의 접속을 제어한다.

트랜지스터(M6)는 출력 단자(1004)와 제3 입력 단자(1003) 사이에 위치되며, 게이트 전극이 노드(NP2)에 접속된다. 이와 같은 트랜지스터(M6)는 노드(NP2)에 인가되는 전압에 대응하여 출력 단자(1004)와 제3 입력 단자(1003)의 접속을 제어한다. 이와 같은 출력부(1230)는 버퍼로 구동된다. 추가적으로, 트랜지스터(M5) 및 트랜지스터(M6)는 복수의 트랜지스터들이 병렬로 접속되어 구성될 수 있다.

제1 구동부(1210)는 제1 입력 단자(1001) 내지 제3 입력 단자(1003)로 공급되는 신호들에 대응하여 노드(NP3)의 전압을 제어한다. 이를 위하여, 제1 구동부(1210)는 트랜지스터(M2) 내지 트랜지스터(M4)를 구비한다.

트랜지스터(M2)는 제1 입력 단자(1001)와 노드(NP3) 사이에 위치되며, 게이트 전극이 제2 입력 단자(1002)에 접속된다. 이와 같은 트랜지스터(M2)는 제2 입력 단자(1002)로 공급되는 신호에 대응하여 제1 입력 단자(1001)와 노드(NP3)의 접속을 제어한다.

트랜지스터(M3) 및 트랜지스터(M4)는 노드(NP3)와 전원 라인(VHPL) 사이에 직렬로 접속된다. 트랜지스터(M3)는 트랜지스터(M4)와 노드(NP3) 사이에 위치되며, 게이트 전극이 제3 입력 단자(1003)에 접속된다. 이와 같은 트랜지스터(M3)는 제3 입력 단자(1003)로 공급되는 신호에 대응하여 트랜지스터(M4)와 노드(NP3)의 접속을 제어한다.

트랜지스터(M4)는 트랜지스터(M3)와 전원 라인(VHPL) 사이에 위치되며, 게이트 전극이 노드(NP1)에 접속된다. 이와 같은 트랜지스터(M4)는 노드(NP1)의 전압에 대응하여 트랜지스터(M3)와 전원 라인(VHPL)의 접속을 제어한다.

제2 구동부(1220)는 제2 입력 단자(1002) 및 노드(NP3)의 전압에 대응하여 노드(NP1)의 전압을 제어한다. 이를 위하여, 제2 구동부(1220)는 트랜지스터(M7), 트랜지스터(M8), 커패시터(CP1) 및 커패시터(CP2)를 구비한다.

커패시터(CP1)는 노드(NP2)와 출력 단자(1004) 사이에 접속된다. 이와 같은 커패시터(CP1)는 트랜지스터(M6)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.

커패시터(CP2)는 노드(NP1)와 전원 라인(VHPL) 사이에 접속된다. 이와 같은 커패시터(CP2)는 노드(NP1)에 인가되는 전압을 충전한다.

트랜지스터(M7)는 노드(NP1)와 제2 입력 단자(1002) 사이에 위치되며, 게이트 전극이 노드(NP3)에 접속된다. 이와 같은 트랜지스터(M7)는 노드(NP3)의 전압에 대응하여 노드(NP1)와 제2 입력 단자(1002)의 접속을 제어한다.

트랜지스터(M8)는 노드(NP1)와 전원 라인(VLPL) 사이에 위치되며, 게이트 전극이 제2 입력 단자(1002)에 접속된다. 이와 같은 트랜지스터(M8)는 제2 입력 단자(1002)의 신호에 대응하여 노드(NP1)와 전원 라인(VLPL)의 접속을 제어한다.

트랜지스터(M1)는 노드(NP3)와 노드(NP2) 사이에 위치되며, 게이트 전극이 전원 라인(VLPL)에 접속된다. 이와 같은 트랜지스터(M1)는 턴-온 상태를 유지하면서 노드(NP3) 및 노드(NP2)의 전기적 접속을 유지한다. 추가적으로 트랜지스터(M1)는 노드(NP2)의 전압에 대응하여 노드(NP3)의 전압 하강폭을 제한한다. 다시 말하여, 노드(NP2)의 전압이 전원 라인(VLPL)보다 낮은 전압으로 하강하더라도 노드(NP3)의 전압은 전원 라인(VLPL)에서 트랜지스터(M1)의 문턱 전압을 감한 전압보다 낮아지지 않는다.

도 15는 도 14의 주사 스테이지의 구동 방법을 설명하기 위한 도면이다.

도 15에서는 설명의 편의를 위하여 첫 번째 주사 스테이지(PST11)를 이용하여 동작과정을 설명하기로 한다.

도 15를 참조하면, 클록 신호(PCK1) 및 클록 신호(PCK2)는 2 수평 기간(2H)의 주기를 가지며, 서로 다른 수평 기간에 공급된다. 다시 말하여, 클록 신호(PCK2)는 클록 신호(PCK1)에서 반주기(즉, 1 수평 기간)만큼 쉬프트된 신호로 설정된다. 그리고, 제1 입력 단자(1001)로 공급되는 제1 주사 시작 신호(FLM1)는 제2 입력 단자(1002)로 공급되는 클록 신호(PCK1)와 동기되도록 공급될 수 있다.

특정 신호들이 공급된다는 것은 특정 신호들이 턴-온 레벨(여기서, 로우 레벨)을 갖는다는 의미일 수 있다. 특정 신호들의 공급이 중단된다는 것은 클록 특정 신호들이 턴-오프 레벨(여기서, 하이 레벨)을 갖는다는 의미일 수 있다.

추가적으로, 제1 주사 시작 신호(FLM1)가 공급될 때 제1 입력 단자(1001)는 로우 레벨의 전압으로 설정되고, 제1 주사 시작 신호(FLM1)가 공급되지 않을 때 제1 입력 단자(1001)는 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제2 입력 단자(1002) 및 제3 입력 단자(1003)로 클록 신호가 공급될 때 제2 입력 단자(1002) 및 제3 입력 단자(1003)는 로우 레벨의 전압으로 설정되고, 클록 신호가 공급되지 않을 때 제2 입력 단자(1002) 및 제3 입력 단자(1003)는 하이 레벨의 전압으로 설정될 수 있다.

동작 과정을 상세히 설명하면, 먼저 클록 신호(PCK1)와 동기되도록 제1 주사 시작 신호(FLM1)가 공급된다.

클록 신호(PCK1)가 공급되면 트랜지스터(M2) 및 트랜지스터(M8)가 턴-온된다. 트랜지스터(M2)가 턴-온되면 제1 입력 단자(1001)와 노드(NP3)가 전기적으로 접속된다. 여기서, 트랜지스터(M1)는 대부분의 기간에서 턴-온 상태로 설정되기 때문에 노드(NP2)는 노드(NP3)와 전기적 접속을 유지한다.

제1 입력 단자(1001)와 노드(NP3)가 전기적으로 접속되면 제1 입력 단자(1001)로 공급되는 제1 주사 시작 신호(FLM1)에 의하여 노드(NP3) 및 노드(NP2)의 전압들(VNP2, VNP3)은 로우 레벨로 설정된다. 노드(NP3) 및 노드(NP2)의 전압들(VNP2, VNP3)이 로우 레벨로 설정되면 트랜지스터(M6) 및 트랜지스터(M7)가 턴-온된다.

트랜지스터(M6)가 턴-온되면 제3 입력 단자(1003)와 출력 단자(1004)가 전기적으로 접속된다. 여기서, 제3 입력 단자(1003)는 하이 레벨의 전압으로 설정(즉, 클록 신호(PCK2)가 공급되지 않음)되고, 이에 따라 출력 단자(1004)로도 하이 레벨의 전압이 출력된다. 트랜지스터(M7)가 턴-온되면 제2 입력 단자(1002)와 노드(NP1)가 전기적으로 접속된다. 제2 입력 단자(1002)로 공급되는 클록 신호(PCK1)에 따라, 노드(NP1)의 전압(VNP1)은 로우 레벨로 설정된다.

추가적으로, 클록 신호(PCK1)가 공급되면 트랜지스터(M8)가 턴-온된다. 트랜지스터(M8)가 턴-온되면 노드(NP1)로 전원 라인(VLPL)의 전압이 공급된다. 여기서, 전원 라인(VLPL)의 전압은 클록 신호(PCK1)의 로우 레벨과 동일한(또는 유사한) 전압으로 설정되고, 이에 따라 노드(NP1)는 안정적으로 로우 레벨의 전압을 유지한다.

노드(NP1)가 로우 레벨의 전압으로 설정되면 트랜지스터(M4) 및 트랜지스터(M5)가 턴-온된다. 트랜지스터(M4)가 턴-온되면 전원 라인(VHPL)과 트랜지스터(M3)가 전기적으로 접속된다. 여기서, 트랜지스터(M3)가 턴-오프 상태로 설정되기 때문에 트랜지스터(M4)가 턴-온되더라도 노드(NP3)는 안정적으로 로우 레벨의 전압을 유지한다. 트랜지스터(M5)가 턴-온되면 출력 단자(1004)로 전원 라인(VHPL)의 전압이 공급된다. 여기서, 전원 라인(VHPL)의 전압은 제3 입력 단자(1003)로 공급되는 하이 레벨의 전압과 동일한(또는 유사한) 전압으로 설정되고, 이에 따라 출력 단자(1004)는 안정적으로 하이 레벨의 전압을 유지한다.

이후, 제1 주사 시작 신호(FLM1) 및 클록 신호(PCK1)의 공급이 중단된다. 클록 신호(PCK1)의 공급이 중단되면 트랜지스터(M2) 및 트랜지스터(M8)가 턴-오프된다. 이때, 커패시터(CP1)에 저장된 전압에 대응하여 트랜지스터(M6) 및 트랜지스터(M7)는 턴-온 상태를 유지한다. 즉, 커패시터(CP1)에 저장된 전압에 의하여 노드(NP2) 및 노드(NP3)는 로우 레벨의 전압을 유지한다.

트랜지스터(M6)가 턴-온 상태를 유지하는 경우 출력 단자(1004)와 제3 입력 단자(1003)는 전기적 접속을 유지한다. 트랜지스터(M7)가 턴-온 상태를 유지하는 경우 노드(NP1)는 제2 입력 단자(1002)와 전기적 접속을 유지한다. 여기서, 제2 입력 단자(1002)의 전압은 클록 신호(PCK1)의 공급 중단에 대응하여 하이 레벨의 전압으로 설정되고, 이에 따라 노드(NP1)도 하이 레벨의 전압으로 설정된다. 노드(NP1)로 하이 레벨의 전압이 공급되면 트랜지스터(M4) 및 트랜지스터(M5)가 턴-오프된다.

이후, 제3 입력 단자(1003)로 클록 신호(PCK2)가 공급된다. 이때, 트랜지스터(M6)가 턴-온 상태로 설정되기 때문에 제3 입력 단자(1003)로 공급된 클록 신호(PCK2)는 출력 단자(1004)로 공급된다. 이 경우, 출력 단자(1004)는 클록 신호(PCK2)를 턴-온 레벨의 주사 신호(GWP1)로서 첫 번째 주사 라인(GWPL1)으로 출력한다.

한편, 클록 신호(PCK2)가 출력 단자(1004)로 공급되는 경우 커패시터(CP1)의 커플링에 의하여 노드(NP2)의 전압이 전원 라인(VLPL)보다 낮은 전압으로 하강되고, 이에 따라 트랜지스터(M6)는 안정적으로 턴-온 상태를 유지한다.

한편, 노드(NP2)의 전압이 하강되더라도 트랜지스터(M1)에 의하여 노드(NP3)는 대략 전원 라인(VLPL)(예를 들어, 전원 라인(VLPL)의 전압에서 트랜지스터(M1)의 문턱 전압을 감한 전압)의 전압을 유지할 수 있다.

첫 번째 주사 라인(GWPL1)으로 턴-온 레벨의 주사 신호(GWP1)가 출력된 후 클록 신호(PCK2)의 공급이 중단된다. 클록 신호(PCK2)의 공급이 중단되면 출력 단자(1004)는 하이 레벨의 전압을 출력한다. 그리고, 노드(NP2)의 전압(VNP2)은 출력 단자(1004)의 하이 레벨의 전압에 대응하여 대략 전원 라인(VLPL)의 전압으로 상승한다.

이후, 클록 신호(PCK1)가 공급된다. 클록 신호(PCK1)가 공급되면 트랜지스터(M2) 및 트랜지스터(M8)가 턴-온된다. 트랜지스터(M2)가 턴-온되면 제1 입력 단자(1001)와 노드(NP3)가 전기적으로 접속된다. 이때, 제1 입력 단자(1001)로는 제1 주사 시작 신호(FLM1)가 공급되지 않고, 이에 따라 하이 레벨의 전압으로 설정된다. 따라서, 트랜지스터(M1)가 턴-온되면 노드(NP3) 및 노드(NP2)로 하이 레벨의 전압이 공급되고, 이에 따라 트랜지스터(M6) 및 트랜지스터(M7)가 턴-오프된다.

트랜지스터(M8)가 턴-온되면 전원 라인(VLPL)의 전압이 노드(NP1)로 공급되고, 이에 따라 트랜지스터(M4) 및 트랜지스터(M5)가 턴-온된다. 트랜지스터(M5)가 턴-온되면 출력 단자(1004)로 전원 라인(VHPL)의 전압이 공급된다. 이후, 트랜지스터(M4) 및 트랜지스터(M5)는 커패시터(CP2)에 충전된 전압에 대응하여 턴-온 상태를 유지하고, 이에 따라 출력 단자(1004)는 전원 라인(VHPL)의 전압을 안정적으로 공급받는다.

추가적으로 클록 신호(PCK2)가 공급될 때 트랜지스터(M3)가 턴-온된다. 이때, 트랜지스터(M4)가 턴-온 상태로 설정되기 때문에 노드(NP3) 및 노드(NP2)로 전원 라인(VHPL)의 전압이 공급된다. 이 경우, 트랜지스터(M6) 및 트랜지스터(M7)는 안정적으로 턴-오프 상태를 유지한다.

두 번째 주사 스테이지(PST12)는 클록 신호(PCK2)와 동기되도록 첫 번째 주사 스테이지(PST11)의 출력신호(즉, 주사 신호)를 공급받는다. 이 경우, 제2 주사 스테이지(PST2)는 클록 신호(PCK1)와 동기되도록 두 번째 주사 라인(GWPL2)으로 턴-온 레벨의 주사 신호(GWP2)를 출력한다. 주사 스테이지들(PST11~PST14)은 상술한 과정을 반복하면서 주사 라인들(GWPL1~GWPL4)로 턴-온 레벨의 주사 신호를 순차적으로 출력한다.

도 16은 본 발명의 한 실시예에 따른 제2 주사 구동부를 설명하기 위한 도면이다.

도 16을 참조하면, 제2 주사 구동부(30P2)는 주사 스테이지들(PST21~PST24)을 포함할 수 있다. 주사 스테이지들(PST21~PST24)은 대응하는 주사 라인들(GWPL(p+1)~GWPL(p+4)) 및 주사 클록 라인들(PCKLS)에 연결될 수 있다. 주사 스테이지들(PST21~PST24)은 서로 동일한 회로로 구현될 수 있다.

주사 스테이지들(PST21~PST24) 각각은 제1 입력 단자(1001), 제2 입력 단자(1002), 제3 입력 단자(1003), 출력 단자(1004)를 구비한다.

첫 번째 주사 스테이지(PST21)의 제1 입력 단자(1001)는 제2 주사 시작 라인(FLML2)에 연결될 수 있다. 나머지 주사 스테이지들(PST22~PST24) 각각의 제1 입력 단자(1001)는 전단 주사 스테이지의 주사 라인(또는, 캐리 라인)과 연결될 수 있다. 일례로, 첫 번째 주사 스테이지(PST21)의 제1 입력 단자(1001)는 제1 주사 시작 신호를 공급받고, 나머지 주사 스테이지들(PST22~PST24)의 제1 입력 단자(1001)는 전단 스테이지의 출력 신호(주사 신호 또는 캐리 신호)를 공급받는다.

k(k는 홀수 또는 짝수) 번째 주사 스테이지의 제2 입력 단자(1002)는 클록 라인(PCKL1)과 연결되고, 제3 입력 단자(1003)는 클록 라인(PCKL2)과 연결될 수 있다. k+1 번째 주사 스테이지의 제2 입력 단자(1002)는 클록 라인(PCKL2)에 연결되고, 제3 입력 단자(1003)는 클록 라인(PCKL1)과 연결될 수 있다.

클록 라인들(PCKL1, PCKL2)에 인가되는 클록 신호들(PCK1, PCK2)의 펄스들은 동일한 주기(예를 들어, 2 수평 주기)를 갖되 위상이 서로 다름으로써, 서로 중첩되지 않을 수 있다.

또한, 주사 스테이지들(PST21~PST24) 각각은 전원 라인(VHPL) 및 전원 라인(VLPL)에 연결될 수 있다. 여기서, 전원 라인(VHPL)의 전압은 턴-오프 레벨로 설정될 수 있다. 그리고, 전원 라인(VLPL)의 전압은 턴-온 레벨로 설정될 수 있다.

주사 스테이지들(PST21~PST24)의 회로 구성은 전술한 주사 스테이지들(PST11~PST14)의 회로 구성과 동일할 수 있으므로, 중복된 설명은 생략한다.

도 17은 본 발명의 한 실시예에 따른 발광 구동부를 설명하기 위한 도면이다.

도 17을 참조하면, 본 발명의 한 실시예에 따른 발광 구동부(40)는 제1 발광 구동부(41) 및 제2 발광 구동부(42)를 포함할 수 있다.

제1 발광 구동부(41)는 제1 발광 중지 라인(ELML1), 발광 클록 라인들(ECKLS), 및 발광 라인들(EL1, EL2, EL3, ELp)에 연결될 수 있다. 발광 클록 라인들(ECKLS)을 통해서, 제1 발광 구동부(41)에 공급되는 발광 클록 신호들 중 적어도 하나를 제1 발광 클록 신호라고 할 수 있다.

제2 발광 구동부(42)는 제2 발광 중지 라인(ELML2), 발광 클록 라인들(ECKLS), 및 발광 라인들(EL(p+1), EL(p+2), ELq)에 연결될 수 있다. 발광 클록 라인들(ECKLS)을 통해서, 제2 발광 구동부(42)에 공급되는 발광 클록 신호들 중 적어도 하나를 제2 발광 클록 신호라고 할 수 있다. 제2 발광 구동부(42)는 제1 발광 구동부(41)와 동일한 발광 클록 라인들(ECKLS)에 연결될 수 있다. 즉, 제1 발광 클록 신호와 제2 발광 클록 신호는 동일할 수 있다. 반면, 제2 발광 구동부(42)는 제1 발광 구동부(41)의 제1 발광 중지 라인(ELML1)과 독립된 제2 발광 중지 라인(ELML2)에 연결될 수 있다. 제2 발광 구동부(42)의 첫 번째 발광 라인(EL(p+1))은 제1 발광 구동부(41)의 마지막 발광 라인(ELp)의 다음 발광 라인에 해당할 수 있다.

도 18은 본 발명의 한 실시예에 따른 제1 발광 구동부를 설명하기 위한 도면이다.

도 18을 참조하면, 제1 발광 구동부(41)는 복수의 발광 스테이지들(EST11~EST14)을 포함할 수 있다. 도 18에서는 설명의 편의를 위하여 4 개의 발광 스테이지들(EST11~EST14)을 도시한다. 발광 스테이지들(EST11~EST14)은 각각 대응하는 발광 라인들(EL1~EL4)에 연결될 수 있고, 발광 클록 라인들(ECKLS)에 공통적으로 연결될 수 있다. 발광 스테이지들(EST11~EST14)은 실질적으로 동일한 회로 구조를 가질 수 있다.

각각의 발광 스테이지들(EST11~EST14)은 제1 입력 단자(101), 제2 입력 단자(102), 제3 입력 단자(103), 및 출력 단자(104)를 포함할 수 있다.

제1 입력 단자(101)는 전단 발광 스테이지의 출력 신호(발광 신호 또는 캐리 신호) 또는 제1 발광 중지 신호를 수신할 수 있다. 일례로, 첫 번째 발광 스테이지(EST11)의 제1 입력 단자(101)는 제1 발광 중지 라인(ELML1)과 연결되고, 나머지 발광 스테이지들(EST12~EST14)의 제1 입력 단자(101)는 전단 발광 스테이지의 발광 라인과 연결될 수 있다.

l(l은 홀수 또는 짝수) 번째 발광 스테이지의 제2 입력 단자(102)는 클록 라인(ECKL1)과 연결되고, 제3 입력 단자(103)는 클록 라인(ECKL2)과 연결될 수 있다. 그리고, l+1 번째 발광 스테이지의 제2 입력 단자(102)는 클록 라인(ECKL2)과 연결되고, 제3 입력 단자(103)는 클록 라인(ECKL1)과 연결될 수 있다. 즉, 클록 라인(ECKL1) 및 클록 라인(ECKL2)은 각 발광 스테이지의 제2 입력 단자(102) 및 제3 입력 단자(103)에 교번하여 연결될 수 있다.

클록 라인(ECKL1)에 인가되는 클록 신호(ECK1)의 펄스들 및 클록 라인(ECKL2)에 인가되는 클록 신호(ECK2)의 펄스들은 시간적으로 서로 중첩되지 않는다(도 20 참조). 이때, 각 펄스들은 턴-온 레벨일 수 있다.

발광 스테이지들(EST11~EST14)은 전원 라인(VDDL) 및 전원 라인(VSSL)에 연결될 수 있다. 전원 라인(VDDL)의 전압은 턴-오프 레벨로 설정되고, 전원 라인(VSSL)의 전압은 턴-온 레벨로 설정될 수 있다. 발광 신호는 전원 라인(VDDL) 및 전원 라인(VSSL) 중 하나의 전압에 기초하여 전압 레벨이 설정될 수 있다.

도 19는 도 18의 제1 발광 구동부의 발광 스테이지를 설명하기 위한 도면이다.

도 19를 참조하면, 발광 스테이지(EST11)는 입력부(210), 출력부(220), 제1 신호 처리부(230), 제2 신호 처리부(240), 제3 신호 처리부(250), 및 제1 안정화부(260)를 포함할 수 있다.

출력부(220)는 노드(NE1) 및 노드(NE2)의 전압에 대응하여 전원 라인(VDDL) 또는 전원 라인(VSSL)의 전압을 출력 단자(104)로 공급할 수 있다. 이를 위하여, 출력부(220)는 트랜지스터(Q10) 및 트랜지스터(Q11)를 포함할 수 있다.

트랜지스터(Q10)는 전원 라인(VDDL)과 출력 단자(104) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q10)의 게이트 전극은 노드(NE1)에 연결될 수 있다. 트랜지스터(Q10)는 노드(NE1)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 여기서, 트랜지스터(Q10)가 턴-온될 때 출력 단자(104)로 공급되는 전원 라인(VDDL)의 전압이 발광 라인(EL1)을 통해서 턴-오프 레벨의 발광 신호로 출력될 수 있다.

트랜지스터(Q11)는 출력 단자(104)와 전원 라인(VSSL) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q11)의 게이트 전극은 노드(NE2)에 연결될 수 있다. 트랜지스터(Q11)는 노드(NE2)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 여기서, 트랜지스터(Q11)가 턴-온될 때 출력 단자(104)로 공급되는 전원 라인(VSSL)의 전압이 발광 라인(EL1)을 통해서 턴-온 레벨의 발광 신호로 출력될 수 있다.

입력부(210)는 제1 입력 단자(101) 및 제2 입력 단자(102)로 공급되는 신호에 대응하여 노드(NE3) 및 노드(NE4)의 전압을 제어할 수 있다. 이를 위하여, 입력부(210)는 트랜지스터(Q7), 트랜지스터(Q8), 및 트랜지스터(Q9)를 포함할 수 있다.

트랜지스터(Q7)는 제1 입력 단자(101)와 노드(NE4) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q7)의 게이트 전극은 제2 입력 단자(102)에 연결될 수 있다. 이와 같은 트랜지스터(Q7)는 제2 입력 단자(102)로 턴-온 레벨의 클록 신호가 공급될 때 턴-온되어 제1 입력 단자(101)와 노드(NE4)를 전기적으로 연결시킬 수 있다.

트랜지스터(Q8)는 노드(NE3)와 제2 입력 단자(102) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q8)의 게이트 전극은 노드(NE4)에 연결될 수 있다. 이와 같은 트랜지스터(Q8)는 노드(NE4)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.

트랜지스터(Q9)는 노드(NE3)와 전원 라인(VSSL) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q9)의 게이트 전극은 제2 입력 단자(102)에 연결될 수 있다. 이와 같은 트랜지스터(Q9)는 제2 입력 단자(102)로 턴-온 레벨의 클록 신호가 공급될 때 턴-온되어 노드(NE3)로 전원 라인(VSSL)의 전압을 공급할 수 있다.

제1 신호 처리부(230)는 노드(NE2)의 전압에 대응하여 노드(NE1)의 전압을 제어할 수 있다. 이를 위하여, 제1 신호 처리부(230)는 트랜지스터(Q12) 및 커패시터(CE3)를 포함할 수 있다.

트랜지스터(Q12)는 전원 라인(VDDL)과 노드(NE1) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q12)의 게이트 전극은 노드(NE2)에 연결될 수 있다. 트랜지스터(Q12)는 노드(NE2)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.

커패시터(CE3)는 전원 라인(VDDL)과 노드(NE1)의 사이에 연결될 수 있다. 커패시터(CE3)는 노드(NE1)에 인가되는 전압을 유지할 수 있다.

제2 신호 처리부(240)는 노드(NE5)에 연결되며, 제3 입력 단자로 공급되는 신호에 대응하여 노드(NE1)의 전압을 제어할 수 있다. 이를 위하여, 제2 신호 처리부(240)는 트랜지스터(Q5), 트랜지스터(Q6), 커패시터(CE1), 및 커패시터(CE2)를 포함할 수 있다.

커패시터(CE1)는 노드(NE2)와 제3 입력 단자(103) 사이에 연결될 수 있다. 커패시터(CE1)는 제3 입력 단자(103)와 노드(NE2) 간의 전압 차이를 유지할 수 있다.

커패시터(CE2)의 제1 전극은 노드(NE5)에 연결되고, 제2 전극은 트랜지스터(Q5)에 연결될 수 있다.

트랜지스터(Q5)는 커패시터(CE2)의 제2 전극과 노드(NE1) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q5)의 게이트 전극은 제3 입력 단자(103)에 연결될 수 있다. 트랜지스터(Q5)는 제3 입력 단자(103)로 클록 신호가 공급될 때 턴-온되어 커패시터(CE2)의 제2 전극과 노드(NE1)를 전기적으로 연결시킬 수 있다.

트랜지스터(Q6)는 커패시터(CE2)의 제2 전극과 제3 입력 단자(103) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q6)의 게이트 전극은 노드(NE5)에 연결될 수 있다.

제3 신호 처리부(250)는 노드(NE3)의 전압 및 제3 입력 단자(103)로 공급되는 신호에 대응하여 노드(NE4)의 전압을 제어할 수 있다. 이를 위하여, 제3 신호 처리부(250)는 트랜지스터(Q3) 및 트랜지스터(Q4)를 포함할 수 있다.

트랜지스터(Q3) 및 트랜지스터(Q4)는 전원 라인(VDDL)과 노드(NE4) 사이에 직렬로 연결될 수 있다. 트랜지스터(Q3)의 게이트 전극은 노드(NE3)에 연결될 수 있다. 또한, 트랜지스터(Q4)의 게이트 전극은 제3 입력 단자(103)에 연결될 수 있다.

제1 안정화부(260)는 제2 신호 처리부(240)와 입력부(210) 사이에 연결될 수 있다. 제1 안정화부(260)는 노드(NE3) 및 노드(NE4)의 전압 하강 폭을 제한할 수 있다. 제1 안정화부(260)는 트랜지스터(Q1) 및 트랜지스터(Q2)를 포함할 수 있다.

트랜지스터(Q1)는 노드(NE3)와 노드(NE5) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q1)의 게이트 전극은 전원 라인(VSSL)에 연결될 수 있다. 트랜지스터(Q2)는 노드(NE2)와 노드(NE4) 사이에 연결될 수 있다. 그리고, 트랜지스터(Q2)의 게이트 전극은 전원 라인(VSSL)에 연결될 수 있다.

한편, 두 번째 발광 스테이지(EST12)는 제1 입력 단자(101), 제2 입력 단자(102), 및 제3 입력 단자(103)로 공급되는 신호를 제외한 구성이 첫 번째 발광 스테이지(EST11)와 실질적으로 동일할 수 있다. 따라서, 발광 스테이지(EST12)에 대한 중복된 설명은 생략한다.

도 20은 도 19의 발광 스테이지의 구동 방법을 설명하기 위한 도면이다.

도 20에서는 첫 번째 발광 스테이지(ST1)를 기준으로 동작 과정을 설명한다.

도 20을 참조하면, 클록 신호(ECK1)의 펄스들 및 클록 신호(ECK2)의 펄스들은 각각 2 수평 기간의 주기를 가지며, 서로 다른 수평 기간에 발생하는 것으로 도시된다. 예를 들어, 클록 신호(ECK2)의 펄스는 클록 신호(ECK1)의 펄스를 기준으로 반주기(즉, 1 수평 기간(1H))만큼 쉬프트된 신호일 수 있다.

제1 입력 단자(101)로 공급되는 턴-오프 레벨(하이 레벨)의 제1 발광 중지 신호(ELM1)는 제2 입력 단자(102)로 공급되는 클록 신호(ECK1)의 턴-온 레벨(로우 레벨)의 펄스와 적어도 한번 중첩되도록 설정된다. 이를 위하여, 제1 발광 중지 신호(ELM1)는 클록 신호(ECK1)보다 넓은 폭, 예를 들면 4 수평 기간(4H) 동안 공급될 수 있다. 또한, 두 번째 발광 스테이지(EST12)의 제1 입력 단자(101)로 공급되는 첫 번째 발광 신호(E1)의 턴-오프 레벨(하이 레벨)의 펄스도 발광 스테이지(EST12)의 제2 입력 단자(102)로 공급되는 클록 신호(ECK2)의 턴-온 레벨(로우 레벨)의 펄스와 적어도 한번 중첩될 수 있다.

먼저 시점(t1b)에서 제2 입력 단자(102)로 로우 레벨의 클록 신호(ECK1)가 공급된다. 즉, 클록 신호(ECK1)에서 펄스가 발생할 수 있다. 이에 따라, 트랜지스터(Q7) 및 트랜지스터(Q9)가 턴-온될 수 있다.

트랜지스터(Q7)가 턴-온되면 제1 입력 단자(101)와 노드(NE4)가 전기적으로 연결될 수 있다. 여기서, 트랜지스터(Q2)가 턴-온 상태를 유지하기 때문에 제1 입력 단자(101)는 노드(NE4)를 경유하여 노드(NE2)와 전기적으로 연결될 수 있다. 시점(t1b) 동안 제1 입력 단자(101)로는 하이 레벨의 스타트 펄스(SSP)가 공급되지 않고, 이에 따라 노드(NE4)의 전압(VNE4) 및 노드(NE2)의 전압(VNE2)은 로우 레벨로 설정될 수 있다.

노드(NE2) 및 노드(NE4)로 로우 레벨의 전압이 공급되면 트랜지스터(Q8), 트랜지스터(Q11) 및 트랜지스터(Q12)가 턴-온될 수 있다.

트랜지스터(Q12)가 턴-온되면 전원 라인(VDDL)의 전압이 공급되어, 노드(NE1)의 전압(VNE1)이 하이 레벨로 설정될 수 있다. 이에 따라 트랜지스터(Q10)가 턴-오프될 수 있다.

트랜지스터(Q11)가 턴-온되면 전원 라인(VSSL)의 전압이 출력 단자(104)로 공급될 수 있다. 따라서, 시점(t1b)에서 발광 라인(EL1)으로 턴-온 레벨(로우 레벨)의 발광 신호(E1)가 공급될 수 있다.

트랜지스터(Q8)가 턴-온되면 노드(NE3)로 클록 신호(ECK1)가 공급된다. 여기서, 트랜지스터(Q1)가 턴-온 상태를 유지하기 때문에 클록 신호(ECK1)는 노드(NE3)를 경유하여 노드(NE5)로 공급될 수 있다.

한편, 트랜지스터(Q9)가 턴-온되면 전원 라인(VSSL)의 전압이 노드(NE3) 및 노드(NE5)로 공급된다. 여기서, 클록 신호(ECK1)는 로우 레벨일 수 있고, 이에 따라 노드(NE3) 및 노드(NE5)의 전압들(VNE3, VNE5)은 로우 레벨로 설정될 수 있다. 이에 따라, 트랜지스터(Q3) 및 트랜지스터(Q6)가 턴-온된다.

트랜지스터(Q6)가 턴-온되면 제3 입력 단자(103)로부터 하이 레벨의 클록 신호(ECK2)가 커패시터(CE2)의 제2 전극으로 공급된다. 이때, 트랜지스터(Q5)가 턴-오프 상태이기 때문에 노드(NE1)는 노드(NE5) 및 커패시터(CE2)의 제2 전극의 전압과 무관하게 전원 라인(VDDL)의 전압을 유지할 수 있다.

트랜지스터(Q3)가 턴-온되면 전원 라인(VDDL)의 전압이 트랜지스터(Q4)로 공급될 수 있다. 이때, 트랜지스터(Q4)는 턴-오프 상태이고, 이에 따라 노드(NE4)는 로우 레벨을 유지할 수 있다.

시점(t2b)에서, 제2 입력 단자(102)로 하이 레벨의 클록 신호(ECK1)가 공급된다. 즉, 클록 신호(ECK1)에서 펄스가 소멸할 수 있다. 이에 따라, 트랜지스터(Q7) 및 트랜지스터(Q9)가 턴-오프될 수 있다. 이때, 커패시터(CE1) 및 커패시터(CE3)에 의하여 노드(NE2) 및 노드(NE1)는 종전 전압을 유지할 수 있고, 트랜지스터(Q8), 트랜지스터(Q11) 및 트랜지스터(Q12)는 턴-온 상태를 유지한다.

트랜지스터(Q8)가 턴-온되면 제2 입력 단자(102)로부터 하이 레벨의 클록 신호(ECK1)가 노드(NE3) 및 노드(NE5)로 공급된다. 이에 따라, 트랜지스터(Q3) 및 트랜지스터(Q6)가 턴-오프 상태로 설정된다.

시점(t3b)에서, 제3 입력 단자(103)로 로우 레벨의 클록 신호(ECK2)가 공급된다. 즉, 클록 신호(ECK2)에서 펄스가 발생한다. 이에 따라, 트랜지스터(Q4) 및 트랜지스터(Q5)가 턴-온된다.

트랜지스터(Q5)가 턴-온되면 커패시터(CE2)의 제2 단자와 노드(NE1)가 전기적으로 연결된다. 이때, 트랜지스터(Q12)는 턴-온 상태이므로 노드(NE1)는 전원 라인(VDDL)의 전압을 유지한다.

트랜지스터(Q4)가 턴-온되면 트랜지스터(Q3)의 제2 전극과 노드(NE2)가 전기적으로 연결된다. 이때, 트랜지스터(Q3)가 턴-오프 상태이기 때문에 전원 라인(VDDL)의 전압은 노드(NE4) 및 노드(NE2)로 공급되지 않는다.

제3 입력 단자(103)로 로우 레벨의 클록 신호(ECK2)가 공급되면 커패시터(CE1)의 커플링에 의하여 노드(NE2)는 전원 라인(VSSL)의 전압보다 낮은 전압으로 하강된다. 이에 따라, 트랜지스터(Q11) 및 트랜지스터(Q12)의 게이트 전극의 전압이 전원 라인(VSSL)의 전압보다 낮게 되어 트랜지스터들의 구동 특성이 향상될 수 있다.

노드(NE4)는 트랜지스터(Q2)에 의하여 노드(NE2)의 전압 하강과 무관하게 대략 전원 라인(VSSL)의 전압을 유지할 수 있다. 즉, 트랜지스터(Q2)의 게이트 전극으로 전원 라인(VSSL)의 전압이 지속적으로 인가되기 때문에, 트랜지스터(Q2)의 소스 전극에 해당하는 노드(NE4)의 전압은 전원 라인(VSSL)의 전압에 문턱 전압 값을 가산한 값 이하로 하강하지 않는다. 따라서, 트랜지스터(Q7)의 제1 전극 및 제2 전극의 전압차가 최소화되어 트랜지스터(Q7)의 특성이 변화되는 것을 방지할 수 있다.

시점(t4b)에서, 제1 입력 단자(101)로 턴-오프 레벨(하이 레벨)의 제1 발광 중지 신호(ELM1)가 공급되고, 제2 입력 단자(102)로 로우 레벨의 클록 신호(ECK1)가 공급된다. 즉, 클록 신호(ECK1)에서 펄스가 발생한다. 이에 따라, 트랜지스터(Q7) 및 트랜지스터(Q9)가 턴-온된다.

트랜지스터(Q7)가 턴-온되면 제1 입력 단자(101)와 노드(NE4) 및 노드(NE2)가 전기적으로 연결된다. 따라서, 노드(NE4) 및 노드(NE2)는 하이 레벨의 전압으로 충전되며, 트랜지스터(Q8), 트랜지스터(Q11), 및 트랜지스터(Q12)가 턴-오프된다.

트랜지스터(Q9)가 턴-온되면, 노드(NE3) 및 노드(NE5)로 전원 라인(VSSL)의 전압이 공급되며, 트랜지스터(Q3) 및 트랜지스터(Q6)가 턴-온된다. 이때, 트랜지스터(Q3)가 턴-온되더라도 트랜지스터(Q4)가 턴-오프 상태이기 때문에 노드(NE4)의 전압은 유지된다.

트랜지스터(Q6)가 턴-온되면 커패시터(CE2)의 제2 단자와 제3 입력 단자(103)가 전기적으로 연결된다. 이때, 트랜지스터(Q5)가 턴-오프 상태이기 때문에 노드(NE1)는 하이 레벨을 유지한다.

시점(t5b)에서, 제3 입력 단자(103)로 로우 레벨의 클록 신호(ECK2)가 공급된다. 즉, 클록 신호(ECK2)에서 펄스가 발생한다. 이에 따라, 트랜지스터(Q4) 및 트랜지스터(Q5)가 턴-온된다. 이때, 노드(NE3) 및 노드(NE5)는 전원 라인(VSSL)의 전압으로 충전된 상태이므로, 트랜지스터(Q3) 및 트랜지스터(Q6)는 턴-온 상태이다.

턴-온된 트랜지스터(Q5) 및 트랜지스터(Q6)를 경유하여, 로우 레벨의 클록 신호(ECK2)가 노드(NE1)에 인가되고, 트랜지스터(Q10)가 턴-온된다. 트랜지스터(Q10)가 턴-온되면 전원 라인(VDDL)의 전압이 발광 신호(E1)로써 출력 단자(104)로 공급된다. 따라서, 발광 라인(EL1)으로 턴-오프 레벨(하이 레벨)의 발광 신호(E1)가 공급될 수 있다.

트랜지스터(Q3) 및 트랜지스터(Q4)가 턴-온되면 노드(NE4) 및 노드(NE2)로 전원 라인(VDDL)의 전압이 공급된다. 이에 따라, 트랜지스터(Q8) 및 트랜지스터(Q11)는 안정적으로 턴-오프 상태를 유지할 수 있다.

한편, 커패시터(CE2)의 제2 전극으로 로우 레벨의 클록 신호(ECK2)가 공급되면 커패시터(CE2)의 커플링에 의하여 노드(NE5)의 전압이 전원 라인(VSSL)보다 낮은 전압으로 하강된다. 이에 따라, 트랜지스터(Q6)의 게이트 전극으로 인가되는 전압이 전원 라인(VSSL)보다 낮은 전압으로 하강되고, 트랜지스터(Q6)의 구동 특성이 향상될 수 있다.

트랜지스터(Q1)에 의하여 노드(NE5)의 전압과 무관하게 노드(NE3)의 전압은 대략 전원 라인(VSSL)의 전압을 유지할 수 있다. 즉, 트랜지스터(Q1)의 게이트 전극으로 전원 라인(VSSL)의 전압이 지속적으로 인가되므로, 트랜지스터(Q1)의 소스 전극에 해당하는 노드(NE3)의 전압은 전원 라인(VSSL)의 전압에 문턱 전압 값을 가산한 값 이하로 하강하지 않는다. 따라서, 노드(NE5)의 전압 하강과 무관하게 노드(NE3)는 대략 전원 라인(VSSL)의 전압을 유지할 수 있다. 이 경우, 트랜지스터(Q8)의 소스 전극과 드레인 전극의 전압 차가 최소화되어 트랜지스터(Q8)의 특성이 변화되는 것을 방지할 수 있다.

시점(t6b)에서, 제2 입력 단자(102)로 로우 레벨의 클록 신호(ECK1)가 공급된다. 즉, 클록 신호(ECK1)에 펄스가 발생할 수 있다. 이에 따라, 트랜지스터(Q7) 및 트랜지스터(Q9)가 턴-온된다.

트랜지스터(Q7)가 턴-온되면 노드(NE4) 및 노드(NE2)가 제1 입력 단자(101)와 전기적으로 연결되고, 이에 따라 제1 입력 단자(101)로부터의 로우 레벨의 전압이 노드(NE4) 및 노드(NE2)로 공급된다. 이에 따라, 트랜지스터(Q8), 트랜지스터(Q11), 및 트랜지스터(Q12)가 턴-온된다.

트랜지스터(Q8)가 턴-온되면 노드(NE3) 및 노드(NE5)로 로우 레벨의 클록 신호(ECK1)가 공급된다.

트랜지스터(Q12)가 턴-온되면 노드(NE1)로 전원 라인(VDDL)의 전압이 공급되고, 트랜지스터(Q10)가 턴-오프된다.

트랜지스터(Q11)가 턴-온되면 출력 단자(104)로 전원 라인(VSSL)의 전압이 공급된다. 따라서, 발광 라인(EL1)으로 턴-온 레벨(로우 레벨)의 발광 신호(E1)가 공급될 수 있다.

한편, 첫 번째 발광 스테이지(EST11)의 출력 단자(104)로부터 턴-오프 레벨의 발광 신호(E1)를 공급받는 두 번째 발광 스테이지(ST2)도 상술한 과정을 반복하면서 발광 라인(EL2)으로 턴-오프 레벨의 발광 신호(E2)를 공급한다. 즉, 본 발명의 실시예에 의한 발광 스테이지들(EST11~EST14)은 상술한 과정을 반복하면서 발광 라인들(EL1~EL4)로 발광 신호들을 공급할 수 있다.

도 21은 본 발명의 한 실시예에 따른 제2 발광 구동부를 설명하기 위한 도면이다.

도 21을 참조하면, 제2 발광 구동부(42)는 복수의 발광 스테이지들(EST21~EST24)을 포함할 수 있다. 도 21에서는 설명의 편의를 위하여 4 개의 발광 스테이지들(EST21~EST24)을 도시한다. 발광 스테이지들(EST21~EST24)은 각각 대응하는 발광 라인들(EL(p+1)~EL(p+4))에 연결될 수 있고, 발광 클록 라인들(ECKLS)에 공통적으로 연결될 수 있다. 발광 스테이지들(EST21~EST24)은 실질적으로 동일한 회로 구조를 가질 수 있다.

각각의 발광 스테이지들(EST11~EST14)은 제1 입력 단자(101), 제2 입력 단자(102), 제3 입력 단자(103), 및 출력 단자(104)를 포함할 수 있다.

제1 입력 단자(101)는 전단 발광 스테이지의 출력 신호(발광 신호 또는 캐리 신호) 또는 제2 발광 중지 신호를 수신할 수 있다. 일례로, 첫 번째 발광 스테이지(EST21)의 제1 입력 단자(101)는 제2 발광 중지 라인(ELML2)과 연결되고, 나머지 발광 스테이지들(EST22~EST24)의 제1 입력 단자(101)는 전단 발광 스테이지의 발광 라인과 연결될 수 있다.

h(h는 홀수 또는 짝수) 번째 발광 스테이지의 제2 입력 단자(102)는 클록 라인(ECKL1)과 연결되고, 제3 입력 단자(103)는 클록 라인(ECKL2)과 연결될 수 있다. 그리고, h+1 번째 발광 스테이지의 제2 입력 단자(102)는 클록 라인(ECKL2)과 연결되고, 제3 입력 단자(103)는 클록 라인(ECKL1)과 연결될 수 있다. 즉, 클록 라인(ECKL1) 및 클록 라인(ECKL2)은 각 발광 스테이지의 제2 입력 단자(102) 및 제3 입력 단자(103)에 교번하여 연결될 수 있다.

클록 라인(ECKL1)에 인가되는 클록 신호(ECK1)의 펄스들 및 클록 라인(ECKL2)에 인가되는 클록 신호(ECK2)의 펄스들은 시간적으로 서로 중첩되지 않는다. 이때, 각 펄스들은 턴-온 레벨일 수 있다.

발광 스테이지들(EST21~EST24)은 전원 라인(VDDL) 및 전원 라인(VSSL)에 연결될 수 있다. 전원 라인(VDDL)의 전압은 턴-오프 레벨로 설정되고, 전원 라인(VSSL)의 전압은 턴-온 레벨로 설정될 수 있다. 발광 신호는 전원 라인(VDDL) 및 전원 라인(VSSL) 중 하나의 전압에 기초하여 전압 레벨이 설정될 수 있다.

각각의 발광 스테이지들(EST21~EST24)의 회로 구성은 도 18의 발광 스테이지들(EST11~ESET14)과 동일할 수 있으므로, 중복된 설명은 생략한다.

도 22 및 도 23은 데이터 기입 프레임들이 연속되는 경우를 설명하기 위한 도면이다.

도 22를 참조하면, 설명의 편의를 위해서 제1 데이터 라인(DL1)에 연결된 복수의 화소들(PX1~PX6)이 예시적으로 도시된다. 설명의 편의상, 각 화소들(PX1~PX6)에 연결된 주사 라인들 중, 각 화소들(PX1~PX6)의 제2 트랜지스터들(T2)의 게이트 전극에 연결된 주사 라인들(GWPL1, GWPL2, GWPLp, GWPL(p+1), GWPL(p+2), GWPLq)을 기준으로 설명한다. 즉, 제1 주사 구동부(30P1) 및 제2 주사 구동부(30P2)에 연결된 주사 라인들(GWPL1~GWPLq)을 기준으로 설명한다.

이하에서 "첫 번째 주사 라인"은, 제1 주사 구동부(30P1)에 연결된 주사 라인들 중, 턴-온 레벨의 제1 주사 시작 신호(FLM1)가 발생한 이후 첫 번째 턴-온 레벨의 주사 신호를 공급하는 주사 라인을 의미할 수 있다. 도 22의 실시예에서, 첫 번째 주사 라인은 제1 주사 라인(GWPL1)을 의미할 수 있다. 또한 "마지막 주사 라인"은, 제2 주사 구동부(30P2)에 연결된 주사 라인들 중, 턴-온 레벨의 제2 주사 시작 신호(FLM2)가 발생한 이후 마지막 턴-온 레벨의 주사 신호를 공급하는 주사 라인을 의미할 수 있다. 도 22의 실시예에서, 마지막 주사 라인은 제6 주사 라인(GWPLq)을 의미할 수 있다. 기준 주사 라인의 "다음 주사 라인"은, 기준 주사 라인에 턴-온 레벨의 주사 신호가 공급된 이후 가장 가까운 시점에서 턴-온 레벨의 주사 신호를 공급하는 주사 라인을 의미할 수 있다. 기준 주사 라인의 "이전 주사 라인"은 기준 주사 라인에 턴-온 레벨의 주사 신호가 공급되기 전 가장 가까운 시점에서 턴-온 레벨의 주사 신호를 공급하는 주사 라인을 의미할 수 있다. 상술한 설명은 데이터 기입 기간(WP)을 포함하는 한 프레임에서 주사 라인에 하나의 턴-온 레벨의 펄스가 공급됨을 기준으로 한다. 만약, 각 프레임에서 주사 라인에 2 개 이상의 턴-온 레벨의 펄스가 연속적으로 공급된다면, 마지막 펄스를 기준으로 상술한 설명이 적용될 수 있다.

제1 화소(PX1)는 제1 데이터 라인(DL1), 제1 주사 라인(GWPL1), 제1 발광 라인(EL1), 및 주사 라인들(GIL1, GWNL1, GBL1)과 연결될 수 있다. 제1 주사 라인(GWPL1)은 제1 주사 구동부(30P1)에 연결될 수 있다. 제1 주사 라인(GWPL1)은 첫 번째 주사 라인일 수 있다.

제2 화소(PX2)는 제1 데이터 라인(DL1), 제2 주사 라인(GWPL(p+1)), 제2 발광 라인(EL(p+1)), 및 주사 라인들(GIL(p+1), GWNL(p+1), GBL(p+1))과 연결될 수 있다. 제2 주사 라인(GWPL(p+1))은 제2 주사 구동부(30P2)에 연결될 수 있다.

제3 화소(PX3)는 제1 데이터 라인(DL1), 제3 주사 라인(GWPL2), 제3 발광 라인(EL2), 및 주사 라인들(GIL2, GWNL2, GBL2)과 연결될 수 있다. 제3 주사 라인(GWPL3)은 제1 주사 구동부(30P1)에 연결될 수 있다. 제3 주사 라인(GWPL3)은 제1 주사 라인(GWPL1)의 다음 주사 라인일 수 있다.

제4 화소(PX4)는 제1 데이터 라인(DL1), 제4 주사 라인(GWPL(p+2)), 제4 발광 라인(EL(p+2)), 및 주사 라인들(GIL(p+2), GWNL(p+2), GBL(p+2))과 연결될 수 있다. 제4 주사 라인(GWPL(p+2))은 제2 주사 구동부(30P2)에 연결될 수 있다. 제4 주사 라인(GWPL(p+2))은 제2 주사 라인(GWPL(p+1))의 다음 주사 라인일 수 있다.

제5 화소(PX5)는 제1 데이터 라인(DL1), 제5 주사 라인(GWPLp), 제5 발광 라인(ELp), 및 주사 라인들(GILp, GWNLp, GBLp)과 연결될 수 있다. 제5 주사 라인(GWPLp)은 제1 주사 구동부(30P1)에 연결될 수 있다. 제5 주사 라인(GWPLp)은 제2 주사 라인(GWPL(p+1))의 이전 주사 라인일 수 있다.

제6 화소(PX6)는 제1 데이터 라인(DL1), 제6 주사 라인(GWPLq), 제6 발광 라인(ELq), 및 주사 라인들(GILq, GWNLq, GBLq)과 연결될 수 있다. 제6 주사 라인(GWPLq)은 제2 주사 구동부(30P2)에 연결될 수 있다. 제6 주사 라인(GWPLq)은 마지막 주사 라인일 수 있다.

발광 라인들(EL1, EL2, ELp)은 제1 발광 구동부(41)에 연결될 수 있다. 발광 라인들(EL(p+1), EL(p+2), ELq)은 제2 발광 구동부(42)에 연결될 수 있다. 주사 라인들(GWNL1, GWNL2, GWNLp, GWNL(p+1), GWNL(p+2), GWNLq)는 제3 주사 구동부(30N)에 연결될 수 있다.

도 23을 참조하면, 제1 표시 모드로 구동될 때의 예시적인 2 개의 프레임 기간이 도시된다. 제1 프레임 기간은 제1 수직 블랭크 기간(미도시) 및 제1 액티브 데이터 기간(ADPN)을 순차적으로 포함할 수 있다. 제1 프레임 기간의 다음 프레임 기간인 제2 프레임 기간은 제2 수직 블랭크 기간(VBP(N+1)) 및 제2 액티브 데이터 기간(ADP(N+1))을 순차적으로 포함할 수 있다.

"액티브 데이터 기간(active data period)"은 화소부(50)가 표시할 영상 프레임을 구성하는 계조 값들의 공급 기간일 수 있다. "수직 블랭크 기간(vertical blank period)"은 이전 영상 프레임의 액티브 데이터 기간과 현재 영상 프레임의 액티브 데이터 기간의 과도기일 수 있다. 수직 블랭크 기간 동안에 클록 트레이닝, 프레임 설정, 더미 데이터 공급이 수행될 수 있다. 전술한 수직 동기 신호의 펄스는 수직 블랭크 기간 중에 발생하고, 액티브 데이터 기간 중에는 발생하지 않을 수 있다. 전술한 수평 동기 신호의 펄스는 수직 블랭크 기간 및 액티브 데이터 기간 모두에서 발생할 수 있다.

제1 데이터 기입 기간(WPN) 이전에, 각 화소들(PX1~PX6)은 이전 데이터 기입 기간(미도시)에 기입된 데이터 전압들에 기초하여 발광 기간(EP(N-1)) 동안 발광할 수 있다. 데이터 기입 기간 및 발광 기간은 화소행 단위로 다를 수 있다.

각 화소행 기준으로, 제1 액티브 데이터 기간(ADPN)은 제1 데이터 기입 기간(WPN) 및 제1 발광 기간(EPN)을 순차적으로 포함할 수 있다. 제1 데이터 기입 기간(WPN)에 각 화소들(PX1~PX6)에 순차적으로 데이터 전압이 기입될 수 있다. 제1 발광 기간(EPN) 동안에 제1 데이터 기입 기간(WPN)에 기입된 데이터 전압들에 기초하여 각 화소들(PX1~PX6)이 발광할 수 있다.

제2 수직 블랭크 기간(VBP(N+1)) 동안에는 클록 트레이닝, 프레임 설정, 더미 데이터 공급이 수행될 수 있다. 제2 수직 블랭크 기간(VBP(N+1))에서, 각 화소들(PX1~PX6)은 제1 데이터 기입 기간(WPN)에 기입된 데이터 전압들에 기초하여 발광 상태를 유지할 수 있다.

각 화소행 기준으로, 제2 액티브 데이터 기간(ADP(N+1))은 제2 데이터 기입 기간(WP(N+1)) 및 제2 발광 기간(EP(N+1))을 포함할 수 있다. 제2 데이터 기입 기간(WP(N+1))에 각 화소들(PX1~PX6)에 순차적으로 데이터 전압이 기입될 수 있다. 제2 발광 기간(EP(N+1)) 동안에 제2 데이터 기입 기간(WP(N+1))에 기입된 데이터 전압들에 기초하여 각 화소들(PX1~PX6)이 발광할 수 있다.

주사 클록 신호(PCKS)는 도 9의 주사 클록 라인들(PCKLS) 중 임의의 한 클록 라인에 인가되는 주사 클록 신호를 의미할 수 있다. 주사 클록 신호(PCKS)는 전술한 제1 주사 클록 신호 또는 제2 주사 클록 신호에 해당할 수 있다. 도 23의 주사 클록 신호(PCKS)는 제1 주기(PP1)를 설명하기 위해서 간단하게 도시된 것이며, 실제 파형과 상이할 수 있다.

주사 클록 신호(NCKS)는 도 9의 주사 클록 라인들(NCKLS) 중 임의의 한 클록 라인에 인가되는 주사 클록 신호를 의미할 수 있다. 도 23의 주사 클록 신호(NCKS)는 공급 여부를 설명하기 위해서 간단하게 도시된 것이며, 실제 파형과 상이할 수 있다. 데이터 기입 기간들(WPN, WP(N+1)) 동안 제3 주사 구동부(30N)가 턴-온 레벨의 주사 신호를 순차적으로 공급할 필요가 있으므로, 턴-온 레벨의 주사 클록 신호(NCKS) 또한 일정 주기로 공급될 수 있다.

발광 클록 신호(ECKS)는 도 17의 발광 클록 라인들(ECKLS) 중 임의의 한 클록 라인에 인가되는 발광 클록 신호를 의미할 수 있다. 발광 클록 신호(ECKS)는 전술한 제1 발광 클록 신호 또는 제2 발광 클록 신호에 해당할 수 있다. 도 23의 발광 클록 신호(ECKS)는 제3 주기(EP1)를 설명하기 위해서 간단하게 도시된 것이며, 실제 파형과 상이할 수 있다.

시점(t1c)에서, 턴-온 레벨의 제1 주사 시작 신호(FLM1)가 공급될 수 있다. 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급과 동기화되어, 턴-온 레벨의 제3 주사 시작 신호(FLM3) 및 턴-오프 레벨의 제1 발광 중지 신호(ELM1)가 공급될 수 있다.

시점(t2c)에서, 주사 스테이지(PST11)는 턴-온 레벨(로우 레벨)의 제1 주사 신호(GWP1)를 공급할 수 있다.

시점(t3c)에서, 턴-온 레벨의 제2 주사 시작 신호(FLM2)가 공급될 수 있다. 턴-온 레벨의 제2 주사 시작 신호(FLM2)의 공급과 동기화되어, 턴-오프 레벨의 제2 발광 중지 신호(ELM2)가 공급될 수 있다.

시점(t4c)에서, 주사 스테이지(PST21)는 턴-온 레벨의 제2 주사 신호(GWP(p+1))를 공급할 수 있다.

주사 구동부(30) 및 발광 구동부(40)는 제2 프레임 기간의 시점들(t5c, t6c, t7c, t8c)에서 전술한 제1 프레임 기간의 시점들(t1c, t2c, t3c, t4c)에서와 동일하게 동작하므로, 중복된 설명은 생략한다.

제1 프레임 기간 및 제2 프레임 기간에서, 주사 클록 신호(PCKS)는 제1 주기(PP1)를 가질 수 있다. 또한, 제1 프레임 기간 및 제2 프레임 기간에서, 발광 클록 신호(ECKS)는 제3 주기(EP1)를 가질 수 있다.

도 24 내지 도 26은 데이터 기입 프레임 및 바이어스 리프레시 프레임이 연속되는 경우를 설명하기 위한 도면이다.

도 24를 참조하면, 제2 표시 모드로 구동될 때의 예시적인 2 개의 프레임 기간이 도시된다. 제1 프레임 기간은 제1 수직 블랭크 기간(미도시) 및 제1 액티브 데이터 기간(ADPN)을 순차적으로 포함할 수 있다. 제1 프레임 기간의 다음 프레임 기간인 제2 프레임 기간은 제2 수직 블랭크 기간(VBP(N+1)) 및 제2 더미 데이터 기간(DDP(N+1))을 순차적으로 포함할 수 있다.

"더미 데이터 기간"은 "액티브 데이터 기간"과 대응할 수 있다. 예를 들어, "더미 데이터 기간"의 길이는 "액티브 데이터 기간"의 길이와 동일할 수 있다. 다만 "더미 데이터 기간"에는 영상 프레임을 구성하는 계조 값들이 공급되지 않을 수 있다.

주사 구동부(30) 및 발광 구동부(40)는 제2 표시 모드의 제1 프레임 기간의 시점들(t1d, t2d, t3d, t4d)에서 제1 표시 모드의 제1 프레임 기간의 시점들(t1c, t2c, t3c, t4c)에서와 동일하게 동작할 수 있으므로, 중복된 설명은 생략한다. 여기서, 턴-온 레벨의 제2 주사 시작 신호(FLM2)가 공급되는 시점(t3d)과 턴-온 레벨의 제1 주사 시작 신호(FLM1)가 공급되는 시점(t1d)의 차이를 제1 기간이라고 정의할 수 있다.

제1 화소(PX1) 및 제2 화소(PX2) 사이에서 제1 데이터 라인(DL1)에 연결된 화소들의 개수가 X이고, 수평 기간을 Y라고 할 때, 제1 기간은 (X+1)*Y에 대응할 수 있다.

본 발명의 한 실시예에 따르면, 제2 프레임 기간에서, 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급 시점(t5d)과 턴-온 레벨의 제2 주사 시작 신호(FLM2)의 공급 시점(t5d)의 차이는 제2 기간에 해당할 수 있다. 이때, 제2 기간은 상기 제1 기간보다 짧을 수 있다.

도 24의 실시예에서, 턴-온 레벨의 제1 주사 시작 신호(FLM1) 및 턴-온 레벨의 제2 주사 시작 신호(FLM2)는 동시에 공급될 수 있다. 따라서, 제2 기간은 0일 수 있다.

제1 주사 구동부(30P1)에 연결된 각 화소행을 기준으로, 제2 더미 데이터 기간(DDP(N+1))은 제1 바이어스 리프레시 기간(BP1(N+1)) 및 제2 발광 기간(EP1(N+1))을 순차적으로 포함할 수 있다. 또한, 제2 주사 구동부(30P2)에 연결된 각 화소행을 기준으로, 제2 바이어스 리프레시 기간(BP2(N+1)) 및 제2 발광 기간(EP2(N+1))을 순차적으로 포함할 수 있다.

본 실시예에 따르면, 제1 바이어스 리프레시 기간(BP1(N+1)) 및 제2 바이어스 리프레시 기간(BP2(N+1))은 적어도 일부가 중첩될 수 있다. 도 24의 실시예에서, 제1 바이어스 리프레시 기간(BP1(N+1)) 및 제2 바이어스 리프레시 기간(BP2(N+1))은 서로 동일할 수 있다. 이에 따라, 제2 발광 기간(EP1(N+1)) 및 제2 발광 기간(EP2(N+1))은 서로 동일할 수 있다.

즉, 본 실시예에 따르면, 제1 주사 구동부(30P1) 및 제2 주사 구동부(30P2)가 동시에 동작할 수 있으므로, 주사 클록 신호(PCKS)가 제2 주기(PP2)를 가질 수 있다는 장점이 있다. 제2 주기(PP2)는 제1 주기(PP1)보다 길 수 있다. 즉, 제2 프레임 기간에서의 주사 클록 신호(PCKS)의 주파수는 제1 프레임 기간에서의 주사 클록 신호(PCKS)의 주파수 보다 낮아질 수 있어, 소비 전력이 감소할 수 있다.

도 7 및 도 8의 구동 방법을 참조하면, 턴-오프 레벨의 제1 발광 중지 신호(ELM1)의 공급은 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급과 동기될 필요가 있다. 또한, 턴-오프 레벨의 제2 발광 중지 신호(ELM2)의 공급은 턴-온 레벨의 제2 주사 시작 신호(FLM2)의 공급과 동기될 필요가 있다.

제1 프레임 기간에서, 턴-오프 레벨의 제2 발광 중지 신호(ELM2)가 공급되는 시점과 턴-오프 레벨의 제1 발광 중지 신호(ELM1)가 공급되는 시점의 차이를 제3 기간이라고 정의할 수 있다. 또한, 제2 프레임 기간에서, 턴-오프 레벨의 제2 발광 중지 신호(ELM2)가 공급되는 시점과 턴-오프 레벨의 제1 발광 중지 신호(ELM1)가 공급되는 시점의 차이를 제4 기간이라고 정의할 수 있다. 이때, 제4 기간은 제3 기간보다 짧을 수 있다.

즉, 본 실시예에 따르면, 제1 발광 구동부(41) 및 제2 주사 구동부(42)가 동시에 동작할 수 있으므로, 발광 클록 신호(ECKS)가 제4 주기(EP2)를 가질 수 있다는 장점이 있다. 제4 주기(EP2)는 제3 주기(EP1)보다 길 수 있다. 즉, 제2 프레임 기간에서의 발광 클록 신호(ECKS)의 주파수는 제1 프레임 기간에서의 발광 클록 신호(ECKS)의 주파수 보다 낮아질 수 있어, 소비 전력이 감소할 수 있다.

도 7 및 도 8의 구동 방법을 참조하면, 제3 주사 구동부(30N)는 제2 프레임 기간 동안 턴-온 레벨의 주사 신호를 공급하지 않는다. 따라서, 제3 주사 구동부(30N)는 제2 프레임 기간 동안 턴-온 레벨의 주사 클록 신호(NCKS)를 일정 주기로 공급할 필요가 없다. 또한, 제3 주사 구동부(30N)는 제2 프레임 기간 동안 턴-온 레벨의 제3 주사 시작 신호(FLM3)를 공급하지 않는다.

도 25를 참조하면, 제2 표시 모드에서, 액티브 데이터 기간(ADPN)의 일부 및 더미 데이터 기간(DDP(N+1))의 일부가 비교된다. 예를 들어, 액티브 데이터 기간(ADPN) 및 더미 데이터 기간(DDP(N+1))은 턴-온 레벨의 제1 주사 신호(GWP1)의 공급 시점(t2d, t6d)을 기준으로 비교될 수 있다.

제1 프레임 기간에서, 제1 주사 라인(GWPL1)에 턴-온 레벨의 제1 주사 신호(GWP1)가 인가된 시점(t2d) 및 제3 주사 라인(GWPL2)에 턴-온 레벨의 제3 주사 신호(GWP2)가 인가된 시점(t2.1d)의 차이를 제3 기간으로 정의할 수 있다.

또한, 제2 프레임 기간에서, 턴-온 레벨의 제1 주사 신호(GWP1)가 인가된 시점(t6d) 및 턴-온 레벨의 제3 주사 신호(GWP2)가 인가된 시점(t6.1d)의 차이는 제4 기간으로 정의할 수 있다. 이때, 제4 기간은 제3 기간보다 길 수 있다.

이러한 구동 특징은 제1 주사 구동부(30P1) 및 제2 주사 구동부(30P2)에 공급되는 주사 클록 신호(PCKS)의 제2 주기(PP2)가 제1 주기(PP1)보다 긺에 따라 발생하는 현상이다.

한편, 도 22 및 도 24를 참조하면, 제1 프레임 기간에서, 제5 주사 라인(GWPLp)에 턴-온 레벨의 제5 주사 신호(GWPp)가 인가된 시점은 턴-온 레벨의 제2 주사 신호(GWP(p+1))가 인가된 시점(t4d)보다 빠를 수 있다. 한편, 제2 프레임 기간에서, 턴-온 레벨의 제5 주사 신호(GWPp)가 인가된 시점은 턴-온 레벨의 제2 주사 신호(GWP(p+1))가 인가된 시점(t6d)보다 느릴 수 있다.

도 26을 참조하면, 제2 프레임 기간에서, 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급 시점과 턴-온 레벨의 제2 주사 시작 신호(FLM2')의 공급 시점의 차이인 제2 기간(PSD)이 0이 아닌 경우가 도시된다.

즉, 제1 바이어스 리프레시 기간(BP1(N+1)) 및 제2 바이어스 리프레시 기간(BP2(N+1)')은 적어도 일부가 중첩되되, 서로 완전히 동일하지는 않을 수 있다. 이에 따라, 제2 발광 기간들(EP1(N+1), EP2(N+1)') 또한 적어도 일부가 중첩되되, 서로 완전히 동일하지는 않을 수 있다.

예를 들어, 제2 기간(PSD)은 최소 값은 0이고, 최대 값은 수직 블랭크 기간(VBP(N+1))에 대응할 수 있다. 제2 기간(PSD)이 최대 값 이하로 설정됨으로써, 바이어스 리프레시 기간들(BP1(N+1), BP2(N+1)')이 인접한 데이터 기입 기간(WPN)과 중첩되지 않을 수 있다.

유사하게, 제2 프레임 기간에서, 턴-오프 레벨의 제1 발광 중지 신호(ELM1)의 공급 시점과 턴-오프 레벨의 제2 발광 중지 신호(ELM2')의 공급 시점의 차이인 제4 기간(ESD)은 0이 아닐 수 있다.

도 26에서는, 제2 프레임 기간에서, 턴-온 레벨의 제2 주사 시작 신호(FLM2')의 공급 시점이 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급 시점보다 빠른 경우가 도시되었다. 하지만 다른 실시예에서, 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급 시점이 턴-온 레벨의 제2 주사 시작 신호(FLM2')의 공급 시점보다 빠를 수도 있다. 예를 들어, 턴-온 레벨의 제1 주사 시작 신호(FLM1)의 공급 시점이 수직 블랭크 기간(VBP(N+1)) 중에 발생할 수도 있다.

유사하게, 도 26에서는, 제2 프레임 기간에서, 턴-오프 레벨의 제2 발광 중지 신호(ELM2')의 공급 시점이 턴-오프 레벨의 제1 발광 중지 신호(ELM1)의 공급 시점보다 빠른 경우가 도시되었다. 하지만 다른 실시예에서, 턴-오프 레벨의 제1 발광 중지 신호(ELM1)의 공급 시점이 턴-오프 레벨의 제2 발광 중지 신호(ELM2')의 공급 시점보다 빠를 수도 있다. 예를 들어, 턴-오프 레벨의 제1 발광 중지 신호(ELM1)의 공급 시점이 수직 블랭크 기간(VBP(N+1)) 중에 발생할 수도 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

ADPN: 액티브 데이터 기간
VBP(N+1): 수직 블랭크 기간
DDP(N+1): 더미 데이터 기간
GWP1~GWPq: 주사 신호들
EP(N-1), EPN, EP(N+1): 발광 기간들
WPN: 데이터 기입 기간
BP1(N+1), BP2(N+2): 바이어스 리프레시 기간들
PCKS: 주사 클록 신호
FLM1: 제1 주사 시작 신호
FLM2: 제2 주사 시작 신호
NCKS: 주사 클록 신호
FLM3: 제3 주사 시작 신호
ECKS: 발광 클록 신호
ELM1: 제1 발광 중지 신호
ELM2: 제2 발광 중지 신호

Claims (20)

1. 제1 데이터 라인 및 제1 주사 라인에 연결된 제1 화소;
   상기 제1 데이터 라인 및 제2 주사 라인에 연결된 제2 화소;
   제1 주사 시작 라인 및 상기 제1 주사 라인에 연결된 제1 주사 구동부; 및
   제2 주사 시작 라인 및 상기 제2 주사 라인에 연결된 제2 주사 구동부를 포함하고,
   제1 프레임 기간에서, 상기 제1 주사 시작 라인에 턴-온 레벨의 제1 주사 시작 신호가 공급된 이후, 제1 기간의 경과 후에, 상기 제2 주사 시작 라인에 턴-온 레벨의 제2 주사 시작 신호가 공급되고,
   제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호의 공급 시점과 턴-온 레벨의 상기 제2 주사 시작 신호의 공급 시점의 차이는 제2 기간에 해당하고,
   상기 제2 기간은 상기 제1 기간보다 짧은,
   표시 장치.
2. 제1 항에 있어서,
   상기 제1 프레임 기간에서 상기 제1 주사 구동부에 공급되는 제1 주사 클록 신호는 제1 주기를 갖고,
   상기 제2 프레임 기간에서 상기 제1 주사 클록 신호는 상기 제1 주기보다 긴 제2 주기를 갖는,
   표시 장치.
3. 제2 항에 있어서,
   상기 제1 프레임 기간에서 상기 제2 주사 구동부에 공급되는 제2 주사 클록 신호는 상기 제1 주기를 갖고,
   상기 제2 프레임 기간에서 상기 제2 주사 클록 신호는 상기 제2 주기를 갖는,
   표시 장치.
4. 제3 항에 있어서,
   제1 발광 중지 라인 및 제1 발광 라인에 연결된 제1 발광 구동부; 및
   제2 발광 중지 라인 및 제2 발광 라인에 연결된 제2 발광 구동부를 더 포함하고,
   상기 제1 화소는 상기 제1 발광 라인에 연결되고,
   상기 제2 화소는 상기 제2 발광 라인에 연결되고,
   상기 제1 프레임 기간에서, 상기 제1 발광 중지 라인에 턴-오프 레벨의 제1 발광 중지 신호가 공급된 이후, 제3 기간의 경과 후에, 상기 제2 발광 중지 라인에 턴-오프 레벨의 제2 발광 중지 신호가 공급되고,
   상기 제2 프레임 기간에서, 턴-오프 레벨의 상기 제1 발광 중지 신호의 공급 시점과 턴-오프 레벨의 상기 제2 발광 중지 신호의 공급 시점의 차이는 제4 기간에 해당하고,
   상기 제4 기간은 상기 제3 기간보다 짧은,
   표시 장치.
5. 제4 항에 있어서,
   상기 제1 프레임 기간에서 상기 제1 발광 구동부에 공급되는 제1 발광 클록 신호는 제3 주기를 갖고,
   상기 제2 프레임 기간에서 상기 제1 발광 클록 신호는 상기 제3 주기보다 긴 제4 주기를 갖는,
   표시 장치.
6. 제5 항에 있어서,
   상기 제1 프레임 기간에서 상기 제2 발광 구동부에 공급되는 제2 발광 클록 신호는 상기 제3 주기를 갖고,
   상기 제2 프레임 기간에서 상기 제2 발광 클록 신호는 상기 제4 주기를 갖는,
   표시 장치.
7. 제1 항에 있어서,
   상기 제1 데이터 라인 및 상기 제1 주사 라인의 다음 주사 라인인 제3 주사 라인에 연결된 제3 화소를 더 포함하고,
   상기 제3 주사 라인은 상기 제1 주사 구동부와 연결되고,
   상기 제1 프레임 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 제1 주사 신호가 인가된 시점 및 상기 제3 주사 라인에 턴-온 레벨의 제3 주사 신호가 인가된 시점의 차이는 제3 기간에 해당하고,
   상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 신호가 인가된 시점 및 턴-온 레벨의 상기 제3 주사 신호가 인가된 시점의 차이는 제4 기간에 해당하고,
   상기 제4 기간은 상기 제3 기간보다 긴,
   표시 장치.
8. 제7 항에 있어서,
   상기 제1 데이터 라인 및 상기 제2 주사 라인의 다음 주사 라인인 제4 주사 라인에 연결된 제4 화소를 더 포함하고,
   상기 제4 주사 라인은 상기 제2 주사 구동부와 연결되고,
   상기 제1 프레임 기간에서, 상기 제2 주사 라인에 턴-온 레벨의 제2 주사 신호가 인가된 시점 및 상기 제4 주사 라인에 턴-온 레벨의 제4 주사 신호가 인가된 시점의 차이는 상기 제3 기간에 해당하고,
   상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제2 주사 신호가 인가된 시점 및 턴-온 레벨의 상기 제4 주사 신호가 인가된 시점의 차이는 상기 제4 기간에 해당하는,
   표시 장치.
9. 제8 항에 있어서,
   상기 제1 데이터 라인 및 상기 제2 주사 라인의 이전 주사 라인인 제5 주사 라인에 연결된 제5 화소를 더 포함하고,
   상기 제5 주사 라인은 상기 제1 주사 구동부에 연결되고,
   상기 제1 프레임 기간에서, 상기 제5 주사 라인에 턴-온 레벨의 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제2 주사 신호가 인가된 시점보다 빠르고,
   상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제2 주사 신호가 인가된 시점보다 느린,
   표시 장치.
10. 제1 항에 있어서,
    상기 제2 기간의 최소 값은 0이고, 최대 값은 수직 블랭크 기간에 대응하는,
    표시 장치.
11. 제1 항에 있어서,
    상기 제1 화소 및 상기 제2 화소 사이에서 상기 제1 데이터 라인에 연결된 화소들의 개수가 X이고, 수평 기간을 Y라고 할 때,
    상기 제1 기간은 (X+1)*Y에 대응하는,
    표시 장치.
12. 제1 프레임 기간에서, 제1 주사 구동부에 연결된 제1 주사 시작 라인에 턴-온 레벨의 제1 주사 시작 신호를 공급하는 단계;
    상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호를 공급하고 제1 기간이 경과한 후에, 제2 주사 구동부에 연결된 제2 주사 시작 라인에 턴-온 레벨의 제2 주사 시작 신호를 공급하는 단계; 및
    상기 제1 프레임 기간의 다음 프레임 기간인 제2 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 시작 신호와 턴-온 레벨의 상기 제2 주사 시작 신호를 제2 기간의 시차를 두고 공급하는 단계를 포함하고,
    상기 제2 기간은 상기 제1 기간보다 짧은,
    표시 장치의 구동 방법.
13. 제12 항에 있어서,
    상기 제1 프레임 기간에서 상기 제1 주사 구동부에 공급하는 제1 주사 클록 신호는 제1 주기를 갖고,
    상기 제2 프레임 기간에서 상기 제1 주사 클록 신호는 상기 제1 주기보다 긴 제2 주기를 갖는,
    표시 장치의 구동 방법.
14. 제13 항에 있어서,
    상기 제1 프레임 기간에서 상기 제2 주사 구동부에 공급하는 제2 주사 클록 신호는 상기 제1 주기를 갖고,
    상기 제2 프레임 기간에서 상기 제2 주사 클록 신호는 상기 제2 주기를 갖는,
    표시 장치의 구동 방법.
15. 제14 항에 있어서,
    상기 제1 프레임 기간에서, 제1 발광 구동부에 연결된 제1 발광 중지 라인에 턴-오프 레벨의 제1 발광 중지 신호를 공급하는 단계;
    상기 제1 프레임 기간에서, 턴-오프 레벨의 상기 제1 발광 중지 신호를 공급하고 제3 기간이 경과한 후에, 제2 발광 구동부에 연결된 제2 발광 중지 라인에 턴-오프 레벨의 제2 발광 중지 신호를 공급하는 단계; 및
    상기 제2 프레임 기간에서, 턴-오프 레벨의 상기 제1 발광 중지 신호와 턴-오프 레벨의 상기 제2 발광 중지 신호를 제4 기간의 시차를 두고 공급하는 단계를 더 포함하고,
    상기 제4 기간은 상기 제3 기간보다 짧은,
    표시 장치의 구동 방법.
16. 제15 항에 있어서,
    상기 제1 프레임 기간에서 상기 제1 발광 구동부에 공급되는 제1 발광 클록 신호는 제3 주기를 갖고,
    상기 제2 프레임 기간에서 상기 제1 발광 클록 신호는 상기 제3 주기보다 긴 제4 주기를 갖는,
    표시 장치의 구동 방법.
17. 제16 항에 있어서,
    상기 제1 프레임 기간에서 상기 제2 발광 구동부에 공급되는 제2 발광 클록 신호는 상기 제3 주기를 갖고,
    상기 제2 프레임 기간에서 상기 제2 발광 클록 신호는 상기 제4 주기를 갖는,
    표시 장치의 구동 방법.
18. 제12 항에 있어서,
    상기 제1 프레임 기간에서, 상기 제1 주사 구동부가 제1 주사 라인에 턴-온 레벨의 제1 주사 신호를 공급하는 단계;
    상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제1 주사 신호를 공급하고 제3 기간이 경과한 후에, 상기 제1 주사 구동부가 상기 제1 주사 라인의 다음 주사 라인인 제2 주사 라인에 턴-온 레벨의 제2 주사 신호를 공급하는 단계; 및
    상기 제2 프레임 기간에서, 상기 제1 주사 구동부가 턴-온 레벨의 상기 제1 주사 신호와 턴-온 레벨의 상기 제2 주사 신호를 제4 기간의 시차를 두고 공급하는 단계를 더 포함하고,
    상기 제4 기간은 상기 제3 기간보다 긴,
    표시 장치의 구동 방법.
19. 제18 항에 있어서,
    상기 제1 프레임 기간에서, 상기 제2 주사 구동부가 제3 주사 라인에 턴-온 레벨의 제3 주사 신호를 공급하는 단계;
    상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제3 주사 신호를 공급하고 상기 제3 기간이 경과한 후에, 상기 제2 주사 구동부가 상기 제3 주사 라인의 다음 주사 라인인 제4 주사 라인에 턴-온 레벨의 제4 주사 신호를 공급하는 단계; 및
    상기 제2 프레임 기간에서, 상기 제2 주사 구동부가 턴-온 레벨의 상기 제3 주사 신호와 턴-온 레벨의 상기 제4 주사 신호를 상기 제4 기간의 시차를 두고 공급하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
20. 제19 항에 있어서,
    상기 제1 프레임 기간에서, 상기 제1 주사 구동부가 상기 제3 주사 라인의 이전 라인인 제5 주사 라인에 턴-온 레벨의 제5 주사 신호를 공급하는 단계를 더 포함하고,
    상기 제1 프레임 기간에서, 턴-온 레벨의 상기 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제3 주사 신호가 인가된 시점보다 빠르고,
    상기 제2 프레임 기간에서, 턴-온 레벨의 상기 제5 주사 신호가 인가된 시점은 턴-온 레벨의 상기 제3 주사 신호가 인가된 시점보다 느린,
    표시 장치의 구동 방법.
    

Images