JP2016071082A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016071082A
JP2016071082A JP2014199436A JP2014199436A JP2016071082A JP 2016071082 A JP2016071082 A JP 2016071082A JP 2014199436 A JP2014199436 A JP 2014199436A JP 2014199436 A JP2014199436 A JP 2014199436A JP 2016071082 A JP2016071082 A JP 2016071082A
Authority
JP
Japan
Prior art keywords
gate
lines
line
display device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014199436A
Other languages
English (en)
Inventor
川村 徹也
Tetsuya Kawamura
徹也 川村
浩範 安川
Hironori Yasukawa
浩範 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2014199436A priority Critical patent/JP2016071082A/ja
Priority to US14/867,430 priority patent/US9837443B2/en
Publication of JP2016071082A publication Critical patent/JP2016071082A/ja
Priority to US15/728,116 priority patent/US10177175B2/en
Priority to US16/207,747 priority patent/US10707243B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0281Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes

Abstract

【課題】画素の開口率及び表示品位を低下させることなく、狭額縁化を図ることができる表示装置を提供する。
【解決手段】水平方向に延在する複数のゲート線GLと、垂直方向に延在する複数のソース線と、ゲート信号を出力するゲートドライバ220と、ゲートドライバ220から出力されたゲート信号を複数のゲート線GLに伝達する、垂直方向に延在する複数のゲート引出線GDと、を含み、複数のゲート線GLのそれぞれは、2本のゲート引出線GDに電気的に接続される。
【選択図】図3

Description

本発明は、表示装置に関する。
従来、液晶表示装置等の表示装置において、表示領域の周囲の額縁領域の面積を小さくする(いわゆる狭額縁化)を実現するための技術が提案されている。例えば、特許文献1には、ゲート信号線駆動回路(ゲートドライバ)とソース信号線駆動回路(ソースドライバ)を表示領域の一方側に平行に配置することにより、狭額縁化を図る構成が開示されている。
また、特許文献1には、ゲート信号線駆動回路から出力されたゲート信号をゲート信号線に伝達する引き回し用ゲート信号線を、ソース信号線に重ねて配置することにより、画素の開口率の低下を防ぐ構成も開示されている。
特開2003−58075号公報
しかしながら、特許文献1に開示された構成では、開口率の低下を防ぐために、引き回し用ゲート信号線の線幅をソース信号線の線幅よりも小さくしているため、引き回し用ゲート信号線におけるゲート信号に対する抵抗が、ゲート信号線におけるゲート信号に対する抵抗よりも大きくなる。このため、表示領域全体で高抵抗となり、表示ムラ等が生じ表示品位の低下を招くという問題がある。
本発明は、上記実情に鑑みてなされたものであり、その目的は、画素の開口率及び表示品位を低下させることなく、狭額縁化を図ることができる表示装置を提供することにある。
本発明に係る表示装置は、上記課題を解決するために、第1方向に延在する複数のゲート線と、前記第1方向とは異なる第2方向に延在する複数のソース線と、ゲート信号を出力するゲートドライバと、前記ゲートドライバから出力された前記ゲート信号を前記複数のゲート線に伝達する、前記第2方向に延在する複数のゲート引出線と、を含み、前記複数のゲート線のそれぞれは、少なくとも1本の前記ゲート引出線に電気的に接続され、前記複数のゲート線のうち少なくとも1本の前記ゲート線は、少なくとも2本の前記ゲート引出線に電気的に接続される、ことを特徴とする。
本発明に係る表示装置では、前記複数のゲート線と前記複数のゲート引出線との間に形成される第1絶縁膜をさらに含み、前記複数のゲート線及び前記複数のゲート引出線のそれぞれは、前記第1絶縁膜に形成されたコンタクトホールを介して互いに電気的に接続される。
本発明に係る表示装置では、前記複数のゲート引出線のそれぞれの線幅は、前記複数のソース線のそれぞれの線幅以下であり、平面的に見て、前記複数のゲート引出線のそれぞれは、前記複数のソース線のそれぞれに重なる。
本発明に係る表示装置では、前記複数のゲート線と前記複数のソース線との間に形成される第2絶縁膜をさらに含み、前記第1絶縁膜は、前記複数のゲート引出線の上に形成され、前記複数のゲート線は、前記第1絶縁膜の上に形成され、前記第2絶縁膜は、前記複数のゲート線の上に形成され、前記複数のソース線は、前記第2絶縁膜の上に形成される。
本発明に係る表示装置では、前記ゲートドライバが設けられる場所から遠い位置に配置される前記ゲート線に対して電気的に接続される前記ゲート引出線の本数は、前記ゲートドライバが設けられる場所に近い位置に配置される前記ゲート線に対して電気的に接続される前記ゲート引出線の本数よりも多い。
本発明に係る表示装置では、前記ゲートドライバが設けられる場所から遠い位置に配置される第1ゲート線と前記ゲート引出線との接続部は、前記第1ゲート線よりも前記ゲートドライバが設けられる場所に近い位置に配置される第2ゲート線と前記ゲート引出線との接続部よりも表示領域の側面側に配置される。
本発明に係る表示装置では、隣り合う2本の前記ソース線と隣り合う2本の前記ゲート線とこれらが交わる4つの交差部とで区画される画素領域において、画素電極に接続されるトランジスタは、前記ゲート線と前記ゲート引出線との接続部が位置する交差部とは異なる交差部に配置される。
本発明に係る表示装置では、前記複数のゲート引出線のうち所定数のゲート引出線を表示領域外で束ねる複数の結束線をさらに含み、前記複数の結束線のそれぞれは、前記ゲートドライバから出力された前記ゲート信号を前記所定数のゲート引出線に伝達する。
本発明に係る表示装置では、前記複数の結束線のそれぞれは、隣り合う複数のゲート引出線を表示領域外で束ねる。
本発明に係る表示装置では、1本の前記ゲート線とこれに電気的に接続される複数の前記ゲート引出線との複数の接続部における該接続部同士の間隔は、他の前記ゲート線とこれに電気的に接続される複数の前記ゲート引出線との複数の接続部における該接続部同士の間隔と同一である。
本発明に係る表示装置では、前記ゲートドライバは、同一の前記ゲート線に電気的に接続される前記複数のゲート引出線に対して、同一の水平走査期間内に前記ゲート信号を出力する。
本発明に係る表示装置では、前記複数のゲート線のそれぞれは、前記第1方向に隣り合う複数の前記ゲート引出線に電気的に接続される。
本発明に係る表示装置の構成によれば、画素の開口率及び表示品位を低下させることなく、狭額縁化を図ることができる。
実施形態1に係る液晶表示装置の概略構成を示す平面図である。 ソースドライバ及びソース線の配置を示す平面図である。 ゲートドライバ及びゲート線の配置を示す平面図である。 表示パネルの画素領域の概略構成を示す回路図である。 接続部の位置を模式的に示す平面図である。 ゲート信号の出力タイミングを示すタイミングチャートである。 表示パネルの概略構成を示す断面図である。 表示パネルの概略構成を示す断面図である。 表示パネルの概略構成を示す断面図である。 表示パネルの概略構成を示す断面図である。 実施形態2に係る液晶表示装置におけるトランジスタの配置を示す平面図である。 実施形態2に係る液晶表示装置におけるトランジスタの配置を示す平面図である。 実施形態3に係る液晶表示装置における接続部の配置を示す平面図である。 実施形態4に係る液晶表示装置における接続部の配置を示す平面図である。 実施形態5に係る液晶表示装置における駆動回路の配置を示す平面図である。 実施形態6に係る液晶表示装置における断面図である。
本発明の一実施形態について、図面を用いて以下に説明する。以下では、液晶表示装置を例に挙げるが、本発明に係る表示装置は、液晶表示装置に限定されるものではなく、例えば有機EL(エレクトロルミネセンス)表示装置等であってもよい。また、以下では、液晶表示装置の複数の形態について説明する。各実施形態において共通する構成部材及び機能については適宜説明を省略する。
[実施形態1]
図1は、実施形態1に係る液晶表示装置の概略構成を示す平面図である。液晶表示装置100は、主に、表示パネル200と、表示パネル200の背面側に配置されるバックライト(図示せず)とを含んで構成されている。表示パネル200は、領域で大別すると、画像を表示する表示領域300と、表示領域300の外側周囲に位置する額縁領域400とから成る。額縁領域400は、視聴者から見て表示領域300の左外側(左辺側)の左側領域410と右外側(右辺側)の右側領域420と上外側(上辺側)の上側領域430と下外側(下辺側)の下側領域440とから成る。
額縁領域400の一辺には、画像表示を行うための駆動回路(ゲートドライバ及びソースドライバ)が設けられる駆動回路領域450が含まれる。本液晶表示装置100では、駆動回路領域450は上側領域430に含まれる。額縁領域400における駆動回路領域450の場所は限定されず、液晶表示装置100の構造(縦型又は横型等)に応じて決定される。また、駆動回路領域450は、額縁領域400の一辺のみに含まれてもよいし、表示領域300を介して対向する二辺に含まれてもよい。また、駆動回路領域450は、表示パネル200の外部に設けられた回路基板に含まれてもよい。駆動回路領域450には、ゲートドライバ及びソースドライバの他に、共通電圧発生回路及び制御回路(図示せず)が設けられてもよい。
図2は、ソースドライバ及びソース線の配置を示す平面図である。液晶表示装置100は、複数のソース線SLと、各ソース線SLに映像信号(ソース信号)を出力するソースドライバ210と、を含む。ソースドライバ210は、上側領域430に配置される。各ソース線SLは、ソースドライバ210に接続され、垂直方向(第2方向)に延在する。また、複数のソース線SLは、水平方向(第1方向)に略等間隔に配置される。
図3は、ゲートドライバ及びゲート線の配置を示す平面図である。液晶表示装置100は、複数のゲート線GLと、複数のゲート引出線GDと、ゲートドライバ220と、を含む。ゲートドライバ220は、上側領域430においてソースドライバ210と水平方向に並んで配置される。なお、ゲートドライバ220は、上側領域430においてソースドライバ210と垂直方向に並んで配置されてもよい。各ゲート線GLは、水平方向に延在する。また、複数のゲート線GLは、垂直方向に略等間隔に配置される。各ゲート引出線GDは、電気的にゲートドライバ220に接続され、垂直方向に延在する。また、複数のゲート引出線GDは、水平方向に略等間隔に配置される。平面的に見て、ゲート引出線GDは、ゲート線GLに交差し、ソース線SLに重なるように配置される。詳細は後述するが、ソース線SL、ゲート線GL及びゲート引出線GDは、絶縁膜を介して互いに異なる層に形成される。
ゲートドライバ220は、各ゲート引出線GDに走査信号としてゲート信号を出力する。各ゲート引出線GDは、各ゲート線GLに電気的に接続される。この結果、ゲート信号は、各ゲート引出線GDを通じて、各ゲート線GLへ伝達される。表示パネル200は、ソース信号とゲート信号とに応じて、表示領域300に画像を表示する。
ここで、本液晶表示装置100は、表示領域300が横長形状となっている。例えば、液晶表示装置100の画面比(横:縦)は、16:9、16:10、又は15:10である。このため、ソース線SLの本数(m本;RGB別)及びゲート線GLの本数(n本)の割合(m:n)は、49:9、48:10、又は45:10となる。また、1本のゲート線GLに対するソース線SLの本数の割合(m/n)は、5.3本、4.8本、又は4.5本となる。このように液晶表示装置100は、ソース線SLの本数(m本)がゲート線の本数(n本)よりも多い構成(m>n)を有する。
図4は、表示パネル200の画素領域の概略構成を示す回路図である。図4では、説明の便宜上、ゲート引出線GDとソース線SLとを、平面的に見て平行に並んで配置しているが、本液晶表示装置100の積層構造では、これらは重なって配置される。
表示パネル200の表示領域300には、複数(n本)のゲート線GL及び複数(m本)のソース線SLによって区画された複数の画素領域PAがマトリクス状に配置されている。表示パネル200は、複数の画素領域PAに形成された複数の画素電極PEと、該複数の画素電極PEに対応する共通電極CEと、各ゲート線GL及び各ソース線SLの交差部近傍に形成された複数のトランジスタTRとを含んでいる。各ゲート引出線GDは、複数のゲート線GLとの複数の交差部のうち1つの交差部において、1本のゲート線GLに電気的に接続される。ゲート引出線GD及びゲート線GLが電気的に接続する交差部を「接続部CP」と称す。
接続部CPは、複数のゲート線GLが並ぶ走査方向(垂直方向)と、ゲート引出線GDが並ぶ水平方向とに基づく一定の規則に準じて配置される。また、1本のゲート線GLに対して2箇所の接続部CPが配置される。例えば、図4に示すように、1番目のゲート線GL1及びゲート引出線GD1の交差部に接続部CP1が配置され、2番目のゲート線GL2及びゲート引出線GD2の交差部に接続部CP2が配置され、最終番目(n番目)のゲート線GL(n)及びゲート引出線GD(n)の交差部に接続部CP(n)が配置される。また、ゲート線GL1及びゲート引出線GD(n+1)の交差部に接続部CP(n+1)が配置され、ゲート線GL2及びゲート引出線GD(n+2)の交差部に接続部CP(n+2)が配置され、ゲート線GL(n)及びゲート引出線GD(2n)の交差部に接続部CP(2n)が配置される。なお、上記「n」は、ゲート線GLの本数を表し、上記「2n」は、ゲート線GLの本数(n本)の2倍の数、及び、ゲート引出線GDの本数を表している。以下の説明においても同様の意味を表す。
このように図4に示す例では、1本のゲート線GLに対して接続部CPが2箇所配置されており、各ゲート線GLには、2本のゲート引出線GDが電気的に接続されている。
図5は、表示領域300における接続部CPの位置を模式的に示す平面図である。図5に示すように、表示領域300において、接続部CP1は左上端に配置され、接続部CP2は接続部CP1の右下に配置され、以降、接続部CP(n)まで右下方向に一列に配置される。また、接続部CP(n+1)は、表示領域300の中央付近の上端に配置され、接続部CP(n+2)は接続部CP(n+1)の右下に配置され、以降、接続部CP(2n)まで右下方向に一列に配置される。すなわち、接続部CP1〜CP(n)は、各画素領域PAの左上端と右下端を結んだ対角線DL1上に配置され、接続部CP(n+1)〜CP(2n)は、各画素領域PAの左上端と右下端を結んだ対角線DL2上に配置される。なお、接続部CPは、対角線DL1、DL2が平行になるように配置される。このように、1本のゲート線GLに接続される2個所の接続部CPの間隔は、全てのゲート線において同一である。
次に、ゲートドライバ220の駆動方法について説明する。図6は、ゲートドライバ220から出力されるゲート信号の出力タイミングを示すタイミングチャートである。ゲートドライバ220は、各ゲート線GLに順次ゲート信号(オン電圧、オフ電圧)を供給する。また、各ゲート線GLには2本のゲート引出線GDが電気的に接続されており、ゲートドライバ220から出力されるゲート信号は2本のゲート引出線GDを介して1本のゲート線GLに供給される。このため、ゲートドライバ220は、2本のゲート引出線GDに対して同時に同一のゲート信号を出力する。
具体的には、ゲートドライバ220は、第1水平走査期間においてゲート引出線GD1、GD(n+1)に同時にオン電圧を出力してゲート線GL1にオン電圧を供給する。続いて、第2水平走査期間においてゲート引出線GD2、GD(n+2)に同時にオン電圧を出力してゲート線GL2にオン電圧を供給する。続いて、第3水平走査期間においてゲート引出線GD3、GD(n+3)にオン電圧を出力してゲート線GL3にオン電圧を供給する。このようにして、1番目のゲート線GL1からn番目のゲート線GL(n)まで、順次ゲート信号(オン電圧、オフ電圧)を供給する。
ソースドライバ210は、ゲート信号のオン電圧及びオフ電圧の出力タイミングに合わせて、各ソース線SLにソース信号を出力する。ソースドライバ210は周知の構成を適用することができる。
図7〜図9は、表示パネル200の概略構成を示す断面図である。図7は、ゲート線GL1とゲート線GL2の間の画素領域PAを水平方向に切断した場合の断面図を示す。図8は、ゲート線GL1上を水平方向に切断した場合の断面図を示す。図9は、ゲート線GL2上を水平方向に切断した場合の断面図を示す。なお、図8及び図9では、薄膜トランジスタ基板(TFT基板)の一部を示している。
表示パネル200は、背面側に配置される薄膜トランジスタ基板(TFT基板230)と、表示面側に配置され、TFT基板230に対向するカラーフィルタ基板(CF基板240)と、TFT基板230及びCF基板240の間に挟持される液晶層250と、を含んでいる。TFT基板230には、ガラス基板231上にゲート引出線GDが形成され、ゲート引出線GDを覆うように第1絶縁膜232が形成され、第1絶縁膜232上にゲート線GLが形成され、ゲート線GLを覆うように第2絶縁膜233が形成され、第2絶縁膜233上にソース線SLが形成される。また、第2絶縁膜233上には、その一部がソース線SL上に重なるように画素電極PEが形成され、画素電極PEを覆うように第3絶縁膜234が形成され、第3絶縁膜234上に共通電極CEが形成され、ソース線SL及び共通電極CEを覆うように配向膜235が形成される。画素電極PEにはスリットが形成されている。CF基板240には、ガラス基板241上にブラックマトリクスBM及びカラーフィルタCFが形成され、これらを覆うようにオーバーコート膜242が形成され、オーバーコート膜242上に配向膜243が形成される。TFT基板230及びCF基板240の外側には、偏光板236、244が形成される。
図8に示すように、ゲート引出線GD1上において第1絶縁膜232にコンタクトホールCH1が形成されており、コンタクトホールCH1内にゲート線GL1の金属材料が充填されている。コンタクトホールCH1においてゲート引出線GD1とゲート線GL1の金属材料とが接触する部分が接続部CP1となり、接続部CP1において、ゲート引出線GD1とゲート線GL1とが電気的に接続される。また、ゲート引出線GD(n+1)上において第1絶縁膜232にコンタクトホールCH(n+1)が形成されており、コンタクトホールCH(n+1)内にゲート線GL1の金属材料が充填されている。コンタクトホールCH(n+1)においてゲート引出線GD(n+1)とゲート線GL1の金属材料とが接触する部分が接続部CP(n+1)となり、接続部CP(n+1)において、ゲート引出線GD(n+1)とゲート線GL1とが電気的に接続される。このように、ゲート線GL1は、接続部CP1、CP(n+1)の2箇所において、2本のゲート引出線GD1、GD(n+1)に電気的に接続される。
同様に、図9に示すように、ゲート引出線GD2上において第1絶縁膜232にコンタクトホールCH2が形成されており、コンタクトホールCH2内にゲート線GL2の金属材料が充填されている。コンタクトホールCH2においてゲート引出線GD2とゲート線GL2の金属材料とが接触する部分が接続部CP2となり、接続部CP2において、ゲート引出線GD2とゲート線GL2とが電気的に接続される。また、ゲート引出線GD(n+2)上において第1絶縁膜232にコンタクトホールCH(n+2)が形成されており、コンタクトホールCH(n+2)内にゲート線GL2の金属材料が充填されている。コンタクトホールCH(n+2)においてゲート引出線GD(n+2)とゲート線GL2の金属材料とが接触する部分が接続部CP(n+2)となり、接続部CP(n+2)において、ゲート引出線GD(n+2)とゲート線GL2とが電気的に接続される。このように、ゲート線GL2は、接続部CP2、CP(n+2)の2箇所において、2本のゲート引出線GD2、GD(n+2)に電気的に接続される。
上記の構成によれば、ゲート引出線GDとソース線SLとの間に2層の絶縁膜(第1絶縁膜232、第2絶縁膜233)が介在するため、これらゲート引出線GDとソース線SLの間の容量形成を防ぐことができる。
また、図7〜図9に示すように、各ゲート引出線GDは、その線幅Wdが、各ソース線SLの線幅Ws以下になるように形成される(Wd≦Ws)。例えば、ゲート引出線GDの線幅Wd及びソース線SLの線幅Wsは、共に3.5umに設定される。また、各ゲート引出線GDは、平面的に見て、各ソース線SLに重なるように形成される。例えば、各ゲート引出線GDは、その線幅中心が、各ソース線SLの線幅中心と略一致するように形成される。これにより、ゲート引出線GDは、ソース線SL間の領域(開口領域)に重なることがないため、ゲート引出線GDを設けることによる画素の開口率の低下を防ぐことができる。
ここで、ゲート線GLの線幅Wgは、ソース線SLの線幅Ws及びゲート引出線GDの線幅Wdよりも大きく、例えば18.5umに設定される。一般に、信号に対する抵抗(配線抵抗)は、信号が流れる配線の長さ及び線幅(断面積)に応じて増減する。本液晶表示装置100では、ゲート線GLの線幅Wg(=18.5um)に対して、ゲート引出線GDの線幅(=3.5um)が小さくなっている。このため例えば、1本のゲート引出線GDにおけるゲート信号に対する抵抗は、1本のゲート線GLにおけるゲート信号に対する抵抗の約3倍となる。この結果、表示領域全体で高抵抗となり、表示ムラが生じ得る。この点、本液晶表示装置100では、1本のゲート線GLに対して2本のゲート引出線GDが電気的に接続される。これにより、1本のゲート線GLに対するゲート引出線GDの合計の線幅(断面積)を増加(ここでは2倍)することができるため、ゲート信号に対する抵抗を低減することができる。よって、表示ムラ等に起因する表示品位の低下を防ぐことができる。
ここで、1本のゲート線GLに電気的に接続されるゲート引出線GDの本数は、2本に限定されず、3本以上であってもよい。例えば、画面比(横:縦)が16:9の液晶表示装置100において、1本のゲート線GLに4本のゲート引出線GDが電気的に接続されてもよい。
また、全てのソース線SLの下層にゲート引出線GDが配置されることが好ましい。この構成では、何れかのゲート引出線GDにゲート信号が供給されない構成とすることもできる。例えば、接続部CPが配置されないゲート引出線GDにゲート信号が供給されない構成とすることができる。これにより、表示領域全体で層の高さを均一化することができる。
また、本液晶表示装置100では、全てのゲート線GLのそれぞれに対して複数のゲート引出線GDが電気的に接続される必要はない。例えば、表示領域300の上側領域では、1本のゲート線GLに対して1本のゲート引出線GDが電気的に接続され、表示領域300の中央側領域では、1本のゲート線GLに対して2本のゲート引出線GDが電気的に接続され、表示領域300の下側領域では、1本のゲート線GLに対して3本のゲート引出線GDが電気的に接続されてもよい。すなわち、ゲートドライバ220が設けられる場所から遠い位置に配置されるゲート線GLに対して電気的に接続されるゲート引出線GDの本数が、ゲートドライバ220が設けられる場所に近い位置に配置されるゲート線GLに対して電気的に接続されるゲート引出線GDの本数よりも多くなるように構成されてもよい。これにより、表示領域全体で抵抗を均一化することができ、表示品位を高めることができる。
また、図7〜図9に示す構成では、ゲート線GL及びゲート引出線GDが、第1絶縁膜232を介して互いに異なる層に形成されているが、積層構造はこれに限定されない。例えば、ゲート線GL及びゲート引出線GDが同一層に形成されてもよい。図10は、ソース線SL及びゲート引出線GD1を垂直方向に切断した場合の断面図である。ゲート引出線GDは、ゲート線GLと同一面内において、隣り合う2本のゲート線GLの間に分割して形成される。図10に示すように、ガラス基板231上にゲート線GL及びゲート引出線GD1が形成され、これらを覆うように第1絶縁膜232が形成され、第1絶縁膜232上に、分割されたゲート引出線GDを垂直方向に電気的に接続するためのブリッジ線GBが形成され、ブリッジ線GBを覆うように第2絶縁膜233が形成され、第2絶縁膜233上にソース線SL1が形成されてもよい。接続部CP1では、ゲート引出線GD1がゲート線GL1に直接接触する。ブリッジ線GBは、接続部CP1以外の交差部において、ゲート線GL2、GL3を跨ぐように形成される。ブリッジ線GBは、第1絶縁膜232に形成されたコンタクトホールCHを介して、ゲート線GLの両側に配置された2本の分割されたゲート引出線GD1を電気的に接続される。
また、図7〜図9に示す構成において、ゲート線GLが形成される層とゲート引出線GDが形成される層が逆の構成でもよい。この場合には、ソース線SLとゲート引出線GDとの間に1層の絶縁膜(第2絶縁膜233)だけが介在することになるため、第2絶縁膜233の層厚を厚くすることが好ましい。
液晶表示装置100は実施形態1に限定されず、以下の形態とすることもできる。以下では、実施形態1との相違点を中心に説明する。
[実施形態2]
図11は、実施形態2に係る液晶表示装置100におけるトランジスタTRの配置を示す平面図である。図11では、トランジスタTRに接続されるゲート線GL及びソース線SLと、接続部CPの位置とを示している。実施形態2に係る液晶表示装置100では、接続部CPが配置される画素領域PAにおいて、トランジスタTRは、2本のゲート線GLと2本のソース線SLとが交わる4箇所の交差部のうち接続部CPが配置されていない交差部に配置される。例えば、図11に示すように、トランジスタTR32は、接続部CP2が配置される交差部に対して垂直方向に対向する下側の交差部に配置され、トランジスタTR43は、接続部CP3が配置される交差部に対して垂直方向に対向する下側の交差部に配置される。
また、表示領域300において、トランジスタTRの配列の規則性は、接続部CPの位置を境界にして変化する。例えば、対角線DL1、DL2より垂直方向上側の領域では、トランジスタTRは画素領域PAの左上端の交差部に配置され、対角線DL1、DL2より垂直方向下側の領域では、トランジスタTRは画素領域PAの左下端の交差部に配置される。
上記の構成によれば、接続部CPとトランジスタTRとの間の距離を大きくすることができるため、ゲート信号及びソース信号の干渉による電位変動を抑えることができる。なお、実施形態2に係る液晶表示装置100では、最下端の画素を駆動するためのゲート線GL(n+1)が追加されてもよい。
トランジスタTRの配置は上記構成に限定されず、図12に示す構成であってもよい。図12に示す構成では、対角線DL1より垂直方向下側の領域では、トランジスタTRは画素領域PAの左下端の交差部に配置され、対角線DL1とDL2の間の領域では、トランジスタTRは画素領域PAの左上端の交差部に配置され、対角線DL1より垂直方向上側の領域では、トランジスタTRは画素領域PAの右上端の交差部に配置される。なお、この構成では、最右端の画素にソース信号を供給するためのソース線SL(m+1)が追加されていてもよい。
[実施形態3]
図13は、実施形態3に係る液晶表示装置100における接続部CPの配置を示す平面図である。実施形態1に係る液晶表示装置100では、接続部CPは、対角線DL1、DL2が平行になるように配置されているが(図5参照)、実施形態3に係る液晶表示装置100では、図13に示すように、接続部CPは、対角線DL1、DL2が平行にならないように配置されている。例えば、図13に示すように、表示領域300において、接続部CP1は左下端に配置され、接続部CP2は接続部CP1の右上に配置され、各接続部CPは、右上がりの対角線DL1上に配置される。また、接続部CP(m)は、表示領域300の右下端に配置され、接続部CP(m−1)は接続部CP(m)の左上に配置され、各接続部CPは、右下がりの対角線DL2上に配置される。上記「m」は、ソース線SLの本数を表す。
ここで、1本のゲート線GLに対して2本のゲート引出線GDが電気的に接続される構成において、ゲート線GLの本数(n本)の2倍の数(2n)が、ソース線SLの本数(m本)よりも少なくなる場合(n<m)、接続部CPに重ならないソース線SLが存在することになる。換言すると、全てのソース線SLの下層にゲート引出線GDを配置する場合、ゲート信号が出力されない(接続部CPを有さない)ダミーのゲート引出線GDが存在することになる。この場合は、接続部CPを表示領域300の両端側から配置し、中央側の領域に接続部CPが配置されないように構成することが好ましい。図13の例では、中央側の3本のソース線SL及びゲート引出線GDには、接続部CPが配置されないように構成されている。
上記のように、表示領域300の中央から両側に離れるほど、ゲートドライバ220から接続部CPまでの距離が長くなるように接続部CPを配置する。上記の構成によれば、表示領域全体で抵抗を均一化することができ、表示品位を高めることができる。
[実施形態4]
図14は、実施形態4に係る液晶表示装置100における接続部CPの配置を示す平面図である。実施形態4に係る液晶表示装置100では、1本のゲート線GLに電気的に接続される複数(所定数)のゲート引出線GDが、ゲートドライバ220側の表示領域外において1本に束ねられる。例えば、図14に示すように、ゲート線GL1に電気的に接続されるゲート引出線GD1〜4が1本の結束線GC1に束ねられ、ゲート線GL2に電気的に接続されるゲート引出線GD5〜8が1本の結束線GC2に束ねられ、ゲート線GL3に電気的に接続されるゲート引出線GD9〜12が1本の結束線GC3に束ねられる。このように、各ゲート線GLは、水平方向に隣り合う複数のゲート引出線GDに電気的に接続される。
上記の構成によれば、ゲートドライバ220に接続される配線(結束線GC及び斜め配線)の本数を減らすことができるため、駆動回路領域450の配線数を減らすことができる。また、表示領域300の外周の領域は、液晶材をシールするためのシール領域となる。上記の構成によれば、配線数を減らすことができるためシール領域を広く確保することができる。
[実施形態5]
図15は、実施形態5に係る液晶表示装置100における駆動回路の配置を示す平面図である。実施形態5に係る液晶表示装置100では、ゲートドライバ220が、第1ゲートドライバ221と第2ゲートドライバ222を含んでいる。例えば、図15に示すように、第1ゲートドライバ221は、ゲート引出線GD1〜GD(n)にゲート信号を出力し、第2ゲートドライバ222は、ゲート引出線GD(n+1)〜GD(2n)にゲート信号を出力する。なお、第1ゲートドライバ221及び第2ゲートドライバ222は、同一のタイミングで駆動するように制御されており、例えば、ゲート引出線GD1、GD(n+1)に同時に同一のゲート信号を出力する。
ゲートドライバの数は、限定されず、1本のゲート線GLに電気的に接続されるゲート引出線GDの数に応じて設けることができる。例えば、1本のゲート線GLに対して3本のゲート引出線GDが電気的に接続される場合、3つのゲートドライバを設けることができる。また、複数のソースドライバと複数のゲートドライバを有する場合は、これらを左右に交互に配置することが好ましい。
[実施形態6]
図16は、実施形態6に係る液晶表示装置100における断面図である。図16は、ゲート線GL1上を水平方向に切断した場合の断面図を示す。実施形態6に係る液晶表示装置100のTFT基板230には、ガラス基板231上に第1ゲート引出線GDaが形成され、第1ゲート引出線GDaを覆うように第1絶縁膜232が形成され、第1絶縁膜232上にゲート線GLが形成され、ゲート線GLを覆うように第2絶縁膜233が形成され、第2絶縁膜233上に第2ゲート引出線GDbが形成され、第2ゲート引出線GDbを覆うように第4絶縁膜237が形成され、第4絶縁膜237上にソース線SLが形成される。また図16に示すように、第1ゲート引出線GDa1上において第1絶縁膜232にコンタクトホールCH1aが形成されており、コンタクトホールCH1a内にゲート線GL1の金属材料が充填されている。また、ゲート線GL1上において第2絶縁膜233にコンタクトホールCH1bが形成されており、コンタクトホールCH1b内にゲート引出線GDb1の金属材料が充填されている。コンタクトホールCH1a、CH1bにおいてゲート引出線GDa1、GDb1とゲート線GL1の金属材料とが接触する部分が接続部CP1となり、接続部CP1において、2本のゲート引出線GDa1、GDb1とゲート線GL1とが電気的に接続される。
このように、2本のゲート引出線GDが平面視で重なり、これらが1箇所の接続部CPにおいて1本のゲート線GLに電気的に接続されてもよい。この構成によれば、ゲート線GLの本数(n本)がソース線SLの本数(m本)よりも多くなる(n>m)、例えば表示領域300が縦長形状の液晶表示装置にも適用することができる。
上記各実施形態に係る液晶表示装置は、互いの構成を組み合わせることもできる。また、各液晶表示装置は、様々な形態の液晶表示装置に適用することもできる。
例えば、隣り合う2本のゲート線GLを同時に駆動する所謂2ライン同時駆動の液晶表示装置に適用することもできる。この場合は、各ゲート引出線GDが、垂直方向に隣り合う2個所の接続部CPにおいて、隣り合う2本のゲート線に電気的に接続される構成とすることができる。
また、表示領域を上下に分割して駆動する所謂上下分割駆動の液晶表示装置に適用することもできる。この場合は、各ゲート引出線GDが、上側領域の接続部CPにおいて1本のゲート線GLに電気的に接続され、下側領域の接続部CPにおいて他の1本のゲート線GLに電気的に接続される構成とすることができる。
以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
100 液晶表示装置、200 表示パネル、300 表示領域、400 額縁領域、410 左側領域、420 右側領域、430 上側領域、440 下側領域、450 駆動回路領域、210 ソースドライバ、220 ゲートドライバ、221 第1ゲートドライバ、222 第2ゲートドライバ、230 TFT基板、231 ガラス基板、232 第1絶縁膜、233 第2絶縁膜、234 第3絶縁膜、235 配向膜、236 偏光板、237 第4絶縁膜、240 CF基板 241 ガラス基板、242 オーバーコート膜、243 配向膜、244 偏光板、GL ゲート線、SL ソース線、GD ゲート引出線、CP 接続部、PE 画素電極、CE 共通電極、TR トランジスタ、DL 対角線、GC 結束線、BM ブラックマトリクス、CF カラーフィルタ、CH コンタクトホール。

Claims (12)

  1. 第1方向に延在する複数のゲート線と、
    前記第1方向とは異なる第2方向に延在する複数のソース線と、
    ゲート信号を出力するゲートドライバと、
    前記ゲートドライバから出力された前記ゲート信号を前記複数のゲート線に伝達する、前記第2方向に延在する複数のゲート引出線と、を含み、
    前記複数のゲート線のそれぞれは、少なくとも1本の前記ゲート引出線に電気的に接続され、
    前記複数のゲート線のうち少なくとも1本の前記ゲート線は、少なくとも2本の前記ゲート引出線に電気的に接続される、
    ことを特徴とする表示装置。
  2. 前記複数のゲート線と前記複数のゲート引出線との間に形成される第1絶縁膜をさらに含み、
    前記複数のゲート線及び前記複数のゲート引出線のそれぞれは、前記第1絶縁膜に形成されたコンタクトホールを介して互いに電気的に接続される、
    ことを特徴とする請求項1に記載の表示装置。
  3. 前記複数のゲート引出線のそれぞれの線幅は、前記複数のソース線のそれぞれの線幅以下であり、
    平面的に見て、前記複数のゲート引出線のそれぞれは、前記複数のソース線のそれぞれに重なる、
    ことを特徴とする請求項1に記載の表示装置。
  4. 前記複数のゲート線と前記複数のソース線との間に形成される第2絶縁膜をさらに含み、
    前記第1絶縁膜は、前記複数のゲート引出線の上に形成され、
    前記複数のゲート線は、前記第1絶縁膜の上に形成され、
    前記第2絶縁膜は、前記複数のゲート線の上に形成され、
    前記複数のソース線は、前記第2絶縁膜の上に形成される、
    ことを特徴とする請求項2に記載の表示装置。
  5. 前記ゲートドライバが設けられる場所から遠い位置に配置される前記ゲート線に対して電気的に接続される前記ゲート引出線の本数は、前記ゲートドライバが設けられる場所に近い位置に配置される前記ゲート線に対して電気的に接続される前記ゲート引出線の本数よりも多い、
    ことを特徴とする請求項1に記載の表示装置。
  6. 前記ゲートドライバが設けられる場所から遠い位置に配置される第1ゲート線と前記ゲート引出線との接続部は、前記第1ゲート線よりも前記ゲートドライバが設けられる場所に近い位置に配置される第2ゲート線と前記ゲート引出線との接続部よりも表示領域の側面側に配置される、
    ことを特徴とする請求項1に記載の表示装置。
  7. 隣り合う2本の前記ソース線と隣り合う2本の前記ゲート線とこれらが交わる4つの交差部とで区画される画素領域において、画素電極に接続されるトランジスタは、前記ゲート線と前記ゲート引出線との接続部が位置する交差部とは異なる交差部に配置される、
    ことを特徴とする請求項1に記載の表示装置。
  8. 前記複数のゲート引出線のうち所定数のゲート引出線を表示領域外で束ねる複数の結束線をさらに含み、
    前記複数の結束線のそれぞれは、前記ゲートドライバから出力された前記ゲート信号を前記所定数のゲート引出線に伝達する、
    ことを特徴とする請求項1に記載の表示装置。
  9. 前記複数の結束線のそれぞれは、隣り合う複数のゲート引出線を表示領域外で束ねる、
    ことを特徴とする請求項8に記載の表示装置。
  10. 1本の前記ゲート線とこれに電気的に接続される複数の前記ゲート引出線との複数の接続部における該接続部同士の間隔は、他の前記ゲート線とこれに電気的に接続される複数の前記ゲート引出線との複数の接続部における該接続部同士の間隔と同一である、
    ことを特徴とする請求項1に記載の表示装置。
  11. 前記ゲートドライバは、同一の前記ゲート線に電気的に接続される前記複数のゲート引出線に対して、同一の水平走査期間内に前記ゲート信号を出力する、
    ことを特徴とする請求項1に記載の表示装置。
  12. 前記複数のゲート線のそれぞれは、前記第1方向に隣り合う複数の前記ゲート引出線に電気的に接続される、
    ことを特徴とする請求項1に記載の表示装置。
JP2014199436A 2014-09-29 2014-09-29 表示装置 Pending JP2016071082A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014199436A JP2016071082A (ja) 2014-09-29 2014-09-29 表示装置
US14/867,430 US9837443B2 (en) 2014-09-29 2015-09-28 Display device including wider gate lead-out lines
US15/728,116 US10177175B2 (en) 2014-09-29 2017-10-09 Display device including source driver sandwiched between gate drives
US16/207,747 US10707243B2 (en) 2014-09-29 2018-12-03 Display device including gate lines and gate lead-out lines formed in same layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014199436A JP2016071082A (ja) 2014-09-29 2014-09-29 表示装置

Publications (1)

Publication Number Publication Date
JP2016071082A true JP2016071082A (ja) 2016-05-09

Family

ID=55585313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014199436A Pending JP2016071082A (ja) 2014-09-29 2014-09-29 表示装置

Country Status (2)

Country Link
US (3) US9837443B2 (ja)
JP (1) JP2016071082A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018138961A (ja) * 2017-02-24 2018-09-06 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
US11126049B2 (en) 2018-12-04 2021-09-21 Trivale Technologies LLC Display apparatus
TWI747707B (zh) * 2020-08-03 2021-11-21 友達光電股份有限公司 畫素陣列基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108073004B (zh) * 2016-11-11 2019-09-03 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
JP6745732B2 (ja) * 2017-01-30 2020-08-26 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
CN107561799B (zh) * 2017-08-25 2021-07-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
WO2019241993A1 (zh) * 2018-06-22 2019-12-26 惠科股份有限公司 显示设备及其显示面板
CN112180644B (zh) * 2019-07-04 2023-08-04 京东方科技集团股份有限公司 阵列基板及显示装置
TWI733465B (zh) * 2019-08-20 2021-07-11 友達光電股份有限公司 顯示面板
CN110534065B (zh) * 2019-09-03 2021-05-11 京东方科技集团股份有限公司 显示面板及其驱动方法、显示模组
KR20210030773A (ko) 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20210081505A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10996531B1 (en) * 2020-02-12 2021-05-04 Panasonic Liquid Crystal Display Co., Ltd. Display device electrical lines
KR20220030467A (ko) 2020-09-01 2022-03-11 삼성디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
CN114280861B (zh) * 2020-09-27 2023-09-05 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100602361B1 (ko) 2004-09-22 2006-07-19 삼성에스디아이 주식회사 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
US8363192B2 (en) * 2008-09-18 2013-01-29 Japan Display Central Inc. Liquid crystal display device
JP5956600B2 (ja) * 2012-10-30 2016-07-27 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
KR101325325B1 (ko) 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
WO2014155458A1 (ja) 2013-03-29 2014-10-02 パナソニック液晶ディスプレイ株式会社 表示装置
KR20160002511A (ko) * 2014-06-30 2016-01-08 삼성디스플레이 주식회사 표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018138961A (ja) * 2017-02-24 2018-09-06 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
JP7039844B2 (ja) 2017-02-24 2022-03-23 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
US11126049B2 (en) 2018-12-04 2021-09-21 Trivale Technologies LLC Display apparatus
TWI747707B (zh) * 2020-08-03 2021-11-21 友達光電股份有限公司 畫素陣列基板

Also Published As

Publication number Publication date
US10707243B2 (en) 2020-07-07
US20160093640A1 (en) 2016-03-31
US20180040635A1 (en) 2018-02-08
US10177175B2 (en) 2019-01-08
US20190103417A1 (en) 2019-04-04
US9837443B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
US10707243B2 (en) Display device including gate lines and gate lead-out lines formed in same layer
US10185195B2 (en) Horizontal stripe liquid crystal display device
US10176776B2 (en) Display device and driving circuit
CN104977740A (zh) 显示基板及其制备方法、显示装置
KR20100026412A (ko) 표시 장치
JP2015082110A (ja) 表示装置及びマルチパネル表示装置
KR101746862B1 (ko) 액정표시장치
JP6745732B2 (ja) 液晶表示パネルおよび液晶表示装置
KR20060042158A (ko) 액정 패널 및 액정 표시 장치
KR20180028098A (ko) 표시장치
WO2015008696A1 (ja) 表示パネル及び表示装置
JP2017090683A (ja) 表示装置
KR102352305B1 (ko) 표시 장치
JP6799553B2 (ja) 液晶表示装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
KR20160044170A (ko) 수평 전계형 액정 표시장치
JP6324672B2 (ja) 表示装置
JP2020166000A (ja) 表示装置
KR102219773B1 (ko) 수평 전계형 액정 표시장치
KR102156772B1 (ko) 표시장치
JP2008026537A (ja) 電気光学装置及び電子機器
JP2020166001A (ja) 表示装置