TWI733465B - 顯示面板 - Google Patents

Abstract

一種顯示面板包括多條源極線、多條橫向閘極線、多個主畫素單元、多條第一與第二縱向閘極線。橫向閘極線與源極線交錯。這些主畫素單元包括多條並列的第一畫素條、第二畫素條與第三畫素條。各個第一縱向閘極線設置於相鄰的第一畫素條與第二畫素條之間，但不相鄰於任何第三畫素條。各個第二縱向閘極線相鄰於其中一條第三畫素條。最長的第一縱向閘極線與最長的第二縱向閘極線兩者長度比值大於2。

Description

顯示面板

本發明是有關於一種顯示器，且特別是有關於一種顯示面板。

目前有的窄邊框顯示面板（narrow-border display panel）是將閘極驅動電路與源極驅動電路設計在面板的同一側，以進一步縮小左右兩側的邊框尺寸。由於閘極驅動電路與源極驅動電路都在面板同一側，因此這種窄邊框顯示面板會採用與源極線走向一致的多條縱向閘極線來驅動畫素單元。然而，各條縱向閘極線通常與源極線相鄰，以至於相鄰的縱向閘極線與源極線之間會形成寄生電容，而此寄生電容難免會對影像造成不良的影響，進而可能顯著地降低影像品質。

本發明提供一種顯示面板，其能降低上述寄生電容對影像所造成的不良影響。

本發明所提供的顯示面板包括基板、多條源極線、多條橫向閘極線、多個主畫素單元、多條第一縱向閘極線與多條第二縱向閘極線。基板具有顯示區。這些源極線，彼此並列，並設置於顯示區內，其中這些源極線沿著一第一方向延伸。這些橫向閘極線彼此並列，並設置於顯示區內，其中這些橫向閘極線沿著一第二方向延伸，並與這些源極線交錯。這些主畫素單元呈行列排列，並設置於顯示區內，其中這些主畫素單元包括多個第一次畫素單元、多個第二次畫素單元與多個第三次畫素單元。這些第一次畫素單元電連接這些源極線與這些橫向閘極線，並沿著第一方向排列而形成多條第一畫素條。這些第二次畫素單元電連接這些源極線與這些橫向閘極線，並沿著第一方向排列而形成多條第二畫素條。這些第三次畫素單元電連接這些源極線與這些橫向閘極線，並沿著第一方向排列而形成多條第三畫素條，其中各個第二畫素條與其中一個第一畫素條相鄰，而這些第一畫素條、這些第二畫素條與這些第三畫素條沿著第二方向規則地排列。這些第一縱向閘極線彼此並列，並沿著第一方向而延伸，其中各個第一縱向閘極線設置於相鄰的第一畫素條與第二畫素條之間，但不相鄰於任何第三次畫素單元。這些第二縱向閘極線彼此並列，並沿著第一方向而延伸，其中各個第二縱向閘極線相鄰於其中一條第三畫素條。這些橫向閘極線電連接這些第二縱向閘極線與這些第一縱向閘極線，其中最長的第一縱向閘極線與最長的第二縱向閘極線兩者長度比值大於2。

在本發明至少一實施例中，這些第一縱向閘極線的長度平均值大於這些第二縱向閘極線的長度平均值。

在本發明至少一實施例中，上述顯示面板還包括驅動裝置，其連接於基板的一週邊線路區。驅動裝置電連接這些第一縱向閘極線與這些第二縱向閘極線，而週邊線路位於顯示區外。這些橫向閘極線的數量為M條，其中M為正整數。第1條橫向閘極線最遠離週邊線路區，而第M條橫向閘極線最接近週邊線路區。第1至第M條橫向閘極線沿著接近週邊線路區的方向而依序排列，其中第1條橫向閘極線電連接至少一個第一縱向閘極線，但不電連接這些第二縱向閘極線。

在本發明至少一實施例中，上述顯示面板還包括多條走線，其中這些走線設置於基板上，並位於週邊線路區內。這些走線電連接於驅動裝置、這些第一縱向閘極線與這些第二縱向閘極線，其中這些走線包括彼此相鄰的一直線形走線與一波形走線，而直線形走線兩端連線距離大於波狀走線兩端連線距離。

在本發明至少一實施例中，上述驅動裝置包括多個第一驅動器與至少一第二驅動器。這些第一驅動器設置於基板上，並電連接至少部分這些第一縱向閘極線，但不電連接這些第二縱向閘極線。第二驅動器電連接這些第二縱向閘極線。

在本發明至少一實施例中，這些第一驅動器電連接部分這些第一縱向閘極線，而第二驅動器電連接其他這些第一縱向閘極線，其中第二驅動器所電連接的這些第一縱向閘極線與這些第二縱向閘極線的數量大於各個第一驅動器所電連接的這些第一縱向閘極線的數量。

在本發明至少一實施例中，這些第一畫素條、這些第二畫素條與這些第三畫素條三者數量相同，並且為N條，而N為正整數。第1至第N條第三畫素條沿著第二方向而依序排列，而這些第二縱向閘極線分布在第X至第N條第三畫素條之間，但不分布在第1至第X條第三畫素條之間，其中X為小於N的正整數，其中X與N兩者比值大於2/3。

在本發明至少一實施例中，全部或部分這些第一縱向閘極線分布在第1至第N條第三畫素條之間。

在本發明至少一實施例中，這些第三次畫素單元為多個綠色畫素單元。

在本發明至少一實施例中，這些第一縱向閘極線的數量大於這些第二縱向閘極線的數量。

在本發明至少一實施例中，這些第一縱向閘極線與這些第二縱向閘極線其中至少兩條電連接其中一條橫向閘極線。

綜上所述，由於鄰近第三次畫素單元的多條第二縱向閘極線大部分具有較短的長度，因此相鄰的第二縱向閘極線與源極線之間所形成的寄生電容很多是具有偏低的電容值。如此，相鄰的第二縱向閘極線與源極線之間所形成的寄生電容對鄰近的畫素條（例如第三畫素條）所造成的不良影響相當有限，以使灰階不會明顯失真，從而維持顯示面板的影像品質。

雖然本發明已以實施例揭露如上，然其並非用以限制本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明精神和範圍內，當可作些許更動與潤飾，因此本發明保護範圍當視後附的申請專利範圍所界定者為準。

在以下的內文中，為了清楚呈現本案的技術特徵，圖式中的元件（例如層、膜、基板以及區域等）的尺寸（例如長度、寬度、厚度與深度）會以不等比例的方式放大。因此，下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀，而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如，圖式所示的平坦表面可以具有粗糙及/或非線性的特徵，而圖式所示的銳角可以是圓的。所以，本案圖式所呈示的元件主要是用於示意，並非旨在精準地描繪出元件的實際形狀，也非用於限制本案的申請專利範圍。

其次，本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍，而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍，其中此偏差範圍可由測量時所產生的誤差來決定，而此誤差例如是起因於測量系統或製程條件兩者的限制。此外，「約」可表示在上述數值的一個或多個標準偏差內，例如±30％、±20％、±10％或±5％內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差，並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。

圖1是本發明至少一實施例的顯示面板的俯視示意圖。請參閱圖1，顯示面板100包括基板110、多條源極線120與多條橫向閘極線130。基板110可為透明板，例如玻璃板或透明塑膠板，並具有顯示區111（如圖1所示的虛框）與週邊線路區112，而週邊線路區112位於顯示區111外。以圖1為例，週邊線路區112鄰接顯示區111，並位於圖1所示的顯示區111上方，其中這些源極線120與橫向閘極線130皆設置於顯示區111內。

這些源極線120彼此並列，並沿著第一方向D1而延伸，以及沿著第二方向D2排列。這些橫向閘極線130彼此並列，並沿著第二方向D2延伸，以及沿著第一方向D1排列。第一方向D1與第二方向D2彼此不同，以使這些橫向閘極線130與這些源極線120交錯。以圖1為例，第一方向D1可為圖1中的垂直方向，而第二方向D2可為圖1中的水平方向。因此，圖1中的第一方向D1與第二方向D2彼此垂直，而這些橫向閘極線130與這些源極線120可排列成網狀，如圖1所示。

顯示面板100還包括多個主畫素單元150，而這些主畫素單元150設置於顯示區111內，並包括多個第一次畫素單元151、多個第二次畫素單元152與多個第三次畫素單元153，其中圖1以斜線區域表示第三次畫素單元153。以圖1為例，由於這些橫向閘極線130與源極線120排列成網狀，因而形成多個網格，而第一次畫素單元151、第二次畫素單元152與第三次畫素單元153每一個設置於其中一個網格。此外，在圖1所示的實施例中，各個主畫素單元150可包括一個第一次畫素單元151、一個第二次畫素單元152與一個第三次畫素單元153，而這些主畫素單元150呈行列排列。

這些第一次畫素單元151的顏色實質上可彼此相同，這些第二次畫素單元152的顏色實質上可彼此相同，而這些第三次畫素單元153的顏色實質上可彼此相同，但第一次畫素單元151、第二次畫素單元152與第三次畫素單元153三者顏色明顯不同。例如，第一次畫素單元151的顏色可為紅色、第二次畫素單元152的顏色可為藍色，而第三次畫素單元153的顏色可為綠色。所以，這些第一次畫素單元151可為多個紅色畫素單元，這些第二次畫素單元152可為多個藍色畫素單元，而這些第三次畫素單元153可為多個綠色畫素單元。

這些第一次畫素單元151、這些第二次畫素單元152以及這些第三次畫素單元153電連接這些源極線120與這些橫向閘極線130。詳細而言，這些第一次畫素單元151、這些第二次畫素單元152與這些第三次畫素單元153各自具有畫素電極與控制元件（兩者皆未繪示），其中各個控制元件電連接畫素電極、源極線120與橫向閘極線130，並且可以是電晶體，例如薄膜電晶體（Thin Film Transistor，TFT）。

源極線120能經由控制元件輸入電壓至畫素電極，以使次畫素單元（例如第一次畫素單元151、第二次畫素單元152或第三次畫素單元153）能呈現此電壓所對應的灰階，而橫向閘極線130能開啟與關閉控制元件，以控制畫素電極接收源極線120所輸入的電壓。如此，促使顯示面板100得以顯示影像。此外，顯示面板100可以是液晶顯示面板，而輸入至畫素電極的電壓能驅使液晶分子轉動，促使影像顯示。或者，顯示面板100也可以是有機發光二極體面板（Organic Light-Emitting Diode Panel，OLED Panel）或微型發光二極體面板（Micro-LED Panel）。

這些第一次畫素單元151、這些第二次畫素單元152以及這些第三次畫素單元153皆沿著第一方向D1排列而分別形成多條第一畫素條151b、多條第二畫素條152b與多條第三畫素條153b。由於第一次畫素單元151、第二次畫素單元152與第三次畫素單元153三者顏色明顯不同，因此第一畫素條151b、第二畫素條152b與第三畫素條153b三者顏色也明顯不同。

這些第一畫素條151b、這些第二畫素條152b與這些第三畫素條153b可沿著第二方向D2規則地排列。以圖1為例，第一畫素條151b、第二畫素條152b與第三畫素條153b的排列順序從左至右可以是第一畫素條151b、第三畫素條153b與第二畫素條152b，其中各個第二畫素條152b可與其中一個第一畫素條151b相鄰。不過，圖1所示的第一畫素條151b、第二畫素條152b與第三畫素條153b的排列順序不限制本發明。另外，這些第一畫素條151b、這些第二畫素條152b以及這些第三畫素條153b三者數量可以相同。

顯示面板100還包括多條縱向閘極線，其分別是多條第一縱向閘極線141與多條第二縱向閘極線142（圖1以粗黑線表示）。這些橫向閘極線130電連接這些第一縱向閘極線141與這些第二縱向閘極線142，其中圖1中的第一縱向閘極線141與第二縱向閘極線142兩者與橫向閘極線130之間的電連接處會以黑點表示。

這些第一縱向閘極線141與這些第二縱向閘極線142彼此並列，並皆沿著第一方向D1而延伸，所以第一縱向閘極線141與第二縱向閘極線142兩者的走向實質上相同於源極線120的走向。這些第一縱向閘極線141與這些第二縱向閘極線142每一條可與其中一條源極線120相鄰，而在這些第一畫素條151b、第三畫素條153b與第二畫素條152b其中相鄰兩條之間可以僅設置一條第一縱向閘極線141或一條第二縱向閘極線142，如圖1所示。換句話說，在圖1的實施例中，在第一畫素條151b、第三畫素條153b與第二畫素條152b其中相鄰兩條之間可以不設置兩條以上縱向閘極線。

各條第一縱向閘極線141設置於相鄰的第一畫素條151b與第二畫素條152b之間。各條第二縱向閘極線142相鄰於其中一條第三畫素條153b。以圖1為例，各條第二縱向閘極線142可設置於相鄰的第一畫素條151b與第三畫素條153b之間，但此第二縱向閘極線142的設置方式不限制本發明。在本實施例中，由於在第一畫素條151b、第三畫素條153b與第二畫素條152b其中相鄰兩條之間僅設置一條第一縱向閘極線141或一條第二縱向閘極線142，因此第一縱向閘極線141不會相鄰於任何第三次畫素單元153。

在這些縱向閘極線當中，最長的第一縱向閘極線141（如圖1中最左邊的第一縱向閘極線141）的長度L11會大於最長的第二縱向閘極線142（如圖1中最左邊的第二縱向閘極線142）的長度L12，其中長度L11與L12之間的比值（即L11/L12）會大於2。比較圖1中第一縱向閘極線141與第二縱向閘極線142兩者的長度，可以看出與第三次畫素單元153鄰近的第二縱向閘極線142大部分具有較短的長度。因此，這些第一縱向閘極線141的長度平均值可大於這些第二縱向閘極線142的長度平均值。此外，這些第一縱向閘極線141的數量可以大於這些第二縱向閘極線142的數量。

由於鄰近第三次畫素單元153的這些第二縱向閘極線142大部分具有較短的長度，因此大多數第二縱向閘極線142與其相鄰的源極線120之間的重疊區段會小於第一縱向閘極線141與其相鄰的源極線120之間的重疊區段，以至於相鄰的第二縱向閘極線142與源極線120之間所形成的寄生電容很多是具有偏低的電容值。

因此，整體而言，相鄰的第二縱向閘極線142與源極線120之間的寄生電容對第三畫素條153b所造成的不良影響相當有限。換句話說，這些第三次畫素單元153所顯示的灰階整體上不受上述寄生電容所干擾。此外，本實施例中的第三次畫素單元153可為綠色畫素單元，而一般人眼對於綠色相當敏銳，因此在以上寄生電容對第三畫素條153b所造成的不良影響相當有限的情況下，這些第三次畫素單元153所顯示的綠色灰階基本上不會明顯失真，以維持顯示面板100的影像品質。

這些第一畫素條151b、這些第二畫素條152b以及這些第三畫素條153b三者的數量可皆為N條，其中N為正整數。第1至第N條第三畫素條153b是沿著第二方向D2而依序排列。以圖1為例，最左邊的第三畫素條153b為第1條第三畫素條153b，而最右邊的第三畫素條153b為第N條第三畫素條153b，即最後一條第三畫素條153b。在圖1所示的這些第三畫素條153b當中，從最左邊的第1條第三畫素條153b開始，從左到右依序排列第2、第3、第4條第三畫素條153b...，直到第N條(最後一條)第三畫素條153b。

全部或部分這些第一縱向閘極線141可分布在第1至第N條第三畫素條153b之間。在圖1的實施例中，全部第一縱向閘極線141分布在第1條至最後一條(即第N條)第三畫素條153b之間，但在其他實施例中，可以是部分一些第一縱向閘極線141分布在第1條至最後一條第三畫素條153b之間，所以圖1中的第一縱向閘極線141與第三畫素條153b之間的相對位置不限制本發明。

這些第二縱向閘極線142分布在第X至第N條第三畫素條153b之間，但不分布在第1至第X條第三畫素條153b之間，其中X為小於N，大於1的正整數，且X與N兩者比值大於2/3，但小於1。因此，這些第二縱向閘極線142明顯分布在顯示區111內的某一區域。因此，這些第二縱向閘極線142顯然不會平均分布在整個顯示面板100的顯示區111內。

顯示面板100可以還包括驅動裝置160與多條走線170，其中驅動裝置160連接於基板110的週邊線路區112，而這些走線170設置於基板110上，並位於週邊線路區112內，其中圖1所示的這些走線170皆為直線形走線。驅動裝置160可利用走線170而電連接第一縱向閘極線141與第二縱向閘極線142。

具體而言，驅動裝置160可包括多個第一驅動器161。這些第一驅動器161設置於基板110上，並位於週邊線路區112內，其中第一驅動器161可為積體電路(Integrated Circuit，IC)。這些走線170電連接這些第一驅動器161、這些第一縱向閘極線141與第二縱向閘極線142，以使驅動裝置160能經由走線170而電連接第一縱向閘極線141與第二縱向閘極線142。如此，這些第一驅動器161所輸出的閘極訊號能經由走線170而傳遞至第一縱向閘極線141、第二縱向閘極線142與橫向閘極線130，進而控制這些主畫素單元150。

這些橫向閘極線130的數量可為M條，其中M為正整數。第1條橫向閘極線130(如圖1中最下方的橫向閘極線130)最遠離週邊線路區112，而第M條橫向閘極線130(如圖1中最上方的橫向閘極線130)最接近週邊線路區112，其中第1至第M條橫向閘極線130沿著接近週邊線路區112的方向(即圖1中第一方向D1的相反方向)而依序排列。第1條橫向閘極線130電連接至少一條第一縱向閘極線141，但不電連接第二縱向閘極線142，以使最長的第一縱向閘極線141的長度L11與最長的第二縱向閘極線142的長度L12之間的比值能大於2。

第1至K條橫向閘極線130與第一縱向閘極線141電連接，而第(K+1)條至第M條橫向閘極線130分別與第一縱向閘極線141及第二縱向閘極線142交錯地電連接，其中K為小於(M-1)的正整數。以圖1為例，第 K條橫向閘極線130在圖1中的元件符號標示為130’，而第(K+1)條橫向閘極線130在圖1中的元件符號標示為130”。

在圖1中，橫向閘極線130’及其下方的橫向閘極線130僅電連接第一縱向閘極線141，未電連接第二縱向閘極線142，而橫向閘極線130”及其上方的一些橫向閘極線130電連接第一縱向閘極線141，其他在橫向閘極線130”上方的橫向閘極線130則電連接第二縱向閘極線142。此外，在橫向閘極線130”及其上方的橫向閘極線130中，第一縱向閘極線141與第二縱向閘極線142會呈交替排列，如圖1所示。

圖2A是本發明另一實施例的顯示面板的俯視示意圖。請參閱圖2A，本實施例的顯示面板200與前述實施例的顯示面板100相似，兩者功效也相同，也包括一些相同與相似的元件。例如，顯示面板200包括基板210，其材質可相同於基板110。基板210具有顯示區211與週邊線路區212，其中週邊線路區212位於顯示區211外，並鄰接顯示區211。在圖2A中，週邊線路區212可位於顯示區211上方。

以下主要敘述顯示面板200不同於顯示面板100的差異之處，兩者相同特徵原則上不再重複敘述。在本實施例中，顯示面板200區分成多區來驅動。以圖2A為例，顯示面板200可劃分成第一區A21與第二區A22來驅動，其中第一區A21與第二區A2A2內的佈線(layout) 與元件實質上可相同。因此，顯示區211內的第一縱向閘極線141、第二縱向閘極線142與主畫素單元150皆分布於第一區A21與第二區A22。

多條第一縱向閘極線141與多條第二縱向閘極線142其中至少兩條可以電連接其中一條橫向閘極線130。也就是說，同一條橫向閘極線130可電連接多條第一縱向閘極線141或多條第二縱向閘極線142，或者可電連接一條第一縱向閘極線141與一條第二縱向閘極線142。以圖2A為例，最下方的橫向閘極線130電連接第一區A21內的一條第一縱向閘極線141與第二區A22內的一條第一縱向閘極線141，而最上方的橫向閘極線130電連接第一區A21內的一條第二縱向閘極線142與第二區A22內的一條第二縱向閘極線142。

須說明的是，在其他實施例中，同一條橫向閘極線130也可以電連接這些第一縱向閘極線141與這些第二縱向閘極線142其中至少三條。例如，當顯示面板200區分成三區來驅動時，同一條橫向閘極線130可電連接三條第一縱向閘極線141或三條第二縱向閘極線142，或是可電連接一條第一縱向閘極線141與兩條第二縱向閘極線142。因此，圖2A所示的這些橫向閘極線130與這些縱向閘極線之間的電連接方式不限制本發明。

圖2B是圖2A中的局部放大示意圖。請參閱圖2A與圖2B，顯示面板200也包括多條走線，而這些走線包括多條走線170與至少一條波形走線171。在本實施例 中，顯示面板200所包括的波形走線171的數量僅為一條，但在其他實施例中，顯示面板200可以包括多條波形走線171。因此，顯示面板200所包括的波形走線171的數量不限制僅為一條。

走線170為直線形走線，且在形狀方面明顯不同於波形走線171。波形走線171具有多條線段171s其中這些線段171s彼此並列且相連而形成波線，如圖2B所示。波形走線171與其中一條直線形走線(即走線170)相鄰，其中鄰近波形走線171的走線170的兩端連線距離L21明顯大於波形走線171的兩端連線距離L22。

雖然走線170的兩端連線距離L21大於波形走線171的兩端連線距離L22，但由於波形走線171具有這些線段171s，所以波形走線171的路徑長與兩端連線距離L21之間的差距不會很大，以使波形走線171及與其相鄰的走線170兩者的阻抗(例如電阻)可以相同或相近。如此，波形走線171與其相鄰的走線170兩者傳輸的閘極訊號不會差異過大，從而有助維持顯示面板200的影像品質。

圖3是本發明另一實施例的顯示面板的俯視示意圖。請參閱圖3，本實施例的顯示面板300與前述實施例的顯示面板100相似，兩者也包括一些相同元件。然而，有別於前述實施例中的顯示面板100，顯示面板300所包括的驅動裝置360不僅包括第一驅動器161，而且也包括至少一個第二驅動器362。此外，雖然圖3中的顯示面板300僅包括一個第二驅動器362，但在其他實施例中，顯 示面板300也可包括至少兩個第二驅動器362，所以顯示面板300所包括的第二驅動器362的數量不以圖3為限。

這些第一驅動器161與第二驅動器362經由多條走線370而電連接這些第一縱向閘極線141(圖3中以實線表示)以及這些第二縱向閘極線142(圖3中以虛線表示)，其中各條走線370可以是前述實施例的走線170或171。這些第一驅動器161電連接部分這些第一縱向閘極線141，而第二驅動器362電連接其他這些第一縱向閘極線141。

以圖3為例，這些第一驅動器161電連接其中一些第一縱向閘極線141，而第二驅動器362電連接第二縱向閘極線142與其他第一縱向閘極線141。不過，在其他實施例中，這些第一驅動器161也可電連接所有第一縱向閘極線141，而第二驅動器362僅電連接所有第二縱向閘極線142。

另外，單一個第二驅動器362所具有的輸出接點(output pin)可以多於各個第一驅動器161所具有的輸出接點，即第二驅動器362能電連接較多縱向閘極線。因此，第二驅動器362所電連接的第一縱向閘極線141與第二縱向閘極線142的數量可以大於各個第一驅動器161所電連接的第一縱向閘極線141的數量。此外，第二驅動器362也可用於顯示面板100與200，即圖1與圖2A中的至少一個第一驅動器161可替換成第二驅動器362。

綜上所述，由於鄰近第三次畫素單元的多條第二縱 向閘極線大部分具有較短的長度，因此相鄰的第二縱向閘極線與源極線之間所形成的寄生電容很多是具有偏低的電容值。如此，相鄰的第二縱向閘極線與源極線之間所形成的寄生電容對鄰近的畫素條(例如第三畫素條)所造成的不良影響相當有限，以使灰階不會明顯失真，從而維持顯示面板的影像品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明精神和範圍內，當可作些許更動與潤飾，因此本發明保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300:顯示面板

110、210:基板

111、211:顯示區

112、212:週邊線路區

120:源極線

130、130’、130”:橫向閘極線

141:第一縱向閘極線

142:第二縱向閘極線

150:主畫素單元

151:第一次畫素單元

151b:第一畫素條

152:第二次畫素單元

152b:第二畫素條

153:第三次畫素單元

153b:第三畫素條

160、360:驅動裝置

161:第一驅動器

170:走線

171:波形走線

171s:線段

362:第二驅動器

A21:第一區

A22:第二區

D1:第一方向

D2:第二方向

L11、L12:長度

L21、L22:兩端連線距離

圖1是本發明至少一實施例的顯示面板的俯視示意圖。 圖2A是本發明另一實施例的顯示面板的俯視示意圖。 圖2B是圖2A中的局部放大示意圖。 圖3是本發明另一實施例的顯示面板的俯視示意圖。

100:顯示面板

110:基板

111:顯示區

112:週邊線路區

120:源極線

130、130’、130”:橫向閘極線

141:第一縱向閘極線

142:第二縱向閘極線

150:主畫素單元

151:第一次畫素單元

151b:第一畫素條

152:第二次畫素單元

152b:第二畫素條

153:第三次畫素單元

153b:第三畫素條

160:驅動裝置

161:第一驅動器

170:走線

D1:第一方向

D2:第二方向

L11、L12:長度

Claims (11)

1. 一種顯示面板，包括：一基板，具有一顯示區；多條源極線，彼此並列，並設置於該顯示區內，其中該些源極線沿著一第一方向延伸；多條橫向閘極線，彼此並列，並設置於該顯示區內，其中該些橫向閘極線沿著一第二方向延伸，並與該些源極線交錯；多個主畫素單元，呈行列排列，並設置於該顯示區內，其中該些主畫素單元包括：多個第一次畫素單元，電連接該些源極線與該些橫向閘極線，並沿著該第一方向排列而形成多條第一畫素條；多個第二次畫素單元，電連接該些源極線與該些橫向閘極線，並沿著該第一方向排列而形成多條第二畫素條；多個第三次畫素單元，電連接該些源極線與該些橫向閘極線，並沿著該第一方向排列而形成多條第三畫素條，其中各該第二畫素條與其中一該第一畫素條相鄰，而該些第一畫素條、該些第二畫素條與該些第三畫素條沿著該第二方向規則地排列；多條第一縱向閘極線，彼此並列，並沿著該第一方向而延伸，其中各該第一縱向閘極線設置於相鄰的該第一畫素條與該第二畫素條之間，但不相鄰於任何該 第三次畫素單元；以及多條第二縱向閘極線，彼此並列，並沿著該第一方向而延伸，其中各該第二縱向閘極線相鄰於其中一條第三畫素條，該些橫向閘極線電連接該些第二縱向閘極線與該些第一縱向閘極線，其中最長的第一縱向閘極線與最長的第二縱向閘極線兩者長度比值大於2。
2. 如請求項1所述的顯示面板，其中該些第一縱向閘極線的長度平均值大於該些第二縱向閘極線的長度平均值。
3. 如請求項1所述的顯示面板，還包括：一驅動裝置，連接於該基板的一週邊線路區，其中該驅動裝置電連接該些第一縱向閘極線與該些第二縱向閘極線，而該週邊線路區位於該顯示區外；該些橫向閘極線的數量為M條，其中M為正整數，第1條橫向閘極線最遠離該週邊線路區，而第M條橫向閘極線最接近該週邊線路區，第1至第M條橫向閘極線沿著接近該週邊線路區的方向而依序排列，其中第1條橫向閘極線電連接至少一該第一縱向閘極線，但不電連接該些第二縱向閘極線。
4. 如請求項3所述的顯示面板，還包括多條走線，其中該些走線設置於該基板上，並位於該週邊線路區 內，該些走線電連接於該驅動裝置、該些第一縱向閘極線與該些第二縱向閘極線，其中該些走線包括彼此相鄰的一直線形走線與一波形走線，該直線形走線兩端連線距離大於該波狀走線兩端連線距離。
5. 如請求項3所述的顯示面板，其中該驅動裝置包括：多個第一驅動器，設置於該基板上，並電連接至少部分該些第一縱向閘極線，但不電連接該些第二縱向閘極線；以及至少一第二驅動器，電連接該些第二縱向閘極線。
6. 如請求項5所述的顯示面板，其中該些第一驅動器電連接部分該些第一縱向閘極線，而該至少一第二驅動器電連接其他該些第一縱向閘極線，其中該至少一第二驅動器所電連接的該些第一縱向閘極線與該些第二縱向閘極線的數量大於各該第一驅動器所電連接的該些第一縱向閘極線的數量。
7. 如請求項1所述的顯示面板，其中該些第一畫素條、該些第二畫素條與該些第三畫素條三者數量相同，並且為N條，而N為正整數；第1至第N條第三畫素條沿著該第二方向而依序排列，而該些第二縱向閘極線分布在第X至第N條第三畫 素條之間，但不分布在第1至第X條第三畫素條之間，其中X為小於N的正整數，而X與N兩者比值大於2/3。
8. 如請求項7所述的顯示面板，其中全部或部分該些第一縱向閘極線分布在第1至第N條第三畫素條之間。
9. 如請求項1所述的顯示面板，其中該些第三次畫素單元為多個綠色畫素單元。
10. 如請求項1所述的顯示面板，其中該些第一縱向閘極線的數量大於該些第二縱向閘極線的數量。
11. 如請求項1所述的顯示面板，其中該些第一縱向閘極線與該些第二縱向閘極線其中至少兩條電連接其中一該橫向閘極線。

Images