TWI612364B

TWI612364B - 陣列基板

Info

Publication number: TWI612364B
Application number: TW106114715A
Authority: TW
Inventors: 彭世堯; 李忠隆; 李錦旻; 王柏凱; 陳博斌
Original assignee: 友達光電股份有限公司
Priority date: 2017-05-03
Filing date: 2017-05-03
Publication date: 2018-01-21
Also published as: CN107092146A; TW201843514A

Abstract

一種陣列基板包含基板、第一金屬層、絕緣層、第二金屬層與接地線。基板包含主動區與扇出區。扇出區位與主動區之一側。第一金屬層設置於基板上。第一金屬層包含複數掃描線與複數連接線。複數掃描線位於主動區。複數連接線位於扇出區且分別連接複數掃描線。絕緣層設置於第一金屬層上。第二金屬層設置於絕緣層上。第二金屬層包含複數資料線與虛設塊。複數資料線與虛設塊電性分離。複數資料線位於主動區且與複數掃描線交叉設置。虛設塊位於扇出區且與複數連接線交叉設置。接地線耦接虛設塊，並將虛設塊電性連接至參考電位。

Description

陣列基板

本發明是關於一種陣列基板，特別是一種可改善饋通效應（feed through effect）的陣列基板。

隨著光電與半導體技術之演進，帶動了顯示器的蓬勃發展。在諸多顯示器中，尤以液晶顯示面板因具有低功率消耗、薄型量輕、色彩飽和度高、壽命長等優點而被廣泛地使用，進而成為現代顯示器的主流之一。

習知，液晶顯示面板可包含至少二基板（可分別稱之為陣列基板與對向基板）。一般而言，陣列基板可包含多條掃描線與多個畫素單元。此些畫素單元可以陣列形式排列，且同一橫排（即沿著掃描線的延伸方向）的多個畫素單元可因耦接至同一條掃描線而受控於同一個掃描訊號。

在理想狀態下，同一條掃描線上的各點電壓應相同，而使得位於同一橫排的多個畫素單元可同步作動。然而，在實際狀態中，由於各掃描線實際上可視為由多個串聯電阻所構成，並且加上耦合電容之影響，使得各掃描訊號自掃描線的輸入端傳送至掃描線的末端時會受到電阻電容延遲效應（RC Delay）的影響，使得原為方波的掃描訊號之波形上出現圓角化（rounded）（即，掃描訊號的上升時間及/或下降時間變大），因而造成各畫素單元之饋通電壓（feed through voltage）隨著各畫素單元與掃描線之輸入端的距離越遠而越小，進而造成液晶顯示面板於顯示畫面時其左右兩側（即各條掃描線之輸入端與各掃描線之末端）會有畫面閃爍之問題。

在一實施例中，一種陣列基板包含基板、第一金屬層、絕緣層、第二金屬層以及接地線。基板包含主動區與扇出區。扇出區位與主動區之一側。第一金屬層設置於基板上。第一金屬層包含複數掃描線與複數連接線。複數掃描線位於主動區。複數連接線位於扇出區且分別連接於掃描線。絕緣層設置於第一金屬層上。第二金屬層設置於絕緣層上。第二金屬層包含複數資料線與虛設塊。複數資料線與虛設塊電性分離。複數資料線位於主動區且與複數掃描線交叉設置。虛設塊位於扇出區且與複數連接線交叉配置。接地線耦接虛設塊，且接地線將虛設塊電性連接至參考電位。

綜上所述，本發明實施例之陣列基板，其藉由虛設塊與位於扇出區之連接線的交錯設置來增加連接線的等效阻抗，使得自連接線輸入之掃描訊號的下降時間變大，以縮小掃描訊號之下降時間在掃描線之輸入端和末端之間的差異，並使得各畫素單元之饋通電壓的差異縮小，進而可改善其於顯示時因饋通效應（feed through effect）所造成之畫面閃爍等問題。

以下在實施方式中詳細敘述本發明之詳細特徵及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。

圖1為陣列基板之一實施例的概要示意圖，圖2為圖1中在扇出區沿第二方向剖面的側視結構示意圖，且圖3為圖1沿掃描線G _r剖面的側視結構示意圖。請參閱圖1與圖3，陣列基板100包含基板110、至少二金屬層（以下分別稱之為第一金屬層120與第二金屬層130）、絕緣層140以及接地線150。在一些實施例中，基板110可為透明基板，例如玻璃基板、塑膠基板、石英基板、或其他合適材質，但本發明並非僅限於此。

基板110包含主動區A1和扇出區A2。在一些實施例中，扇出區A2位於主動區A1之周邊，例如位於主動區(Active Area)和驅動電路的接合區(bonding area)之間。於此，雖僅繪示一個扇出區A2，但其數量並非用以限制本發明。換言之，扇出區A2可有多個。此外，多個扇出區A2可位於主動區A1之彼此相鄰的二側邊，多個扇出區A2也可以位於主動區A1的相對兩側，本發明不對扇出區A2的位置限制。

第一金屬層120設置於基板110上。第一金屬層120可包含複數掃描線G ₁-G _X與複數連接線L ₁-L _M。各連接線L ₁-L _M耦接至複數掃描線之一G ₁-G _X。其中，X、M均為正整數，且X等於M。

掃描線G ₁-G _X用以傳輸複數掃描訊號S ₁-S _N。掃描線G ₁-G _X沿第一方向V1延伸，且沿第二方向V2排列於基板110之主動區A1中。在一實施例中，第二方向V2實質上正交於第一方向V1。連接線L ₁-L _M沿第二方向V2排列於基板110之扇出區A2中，且每一連接線L ₁-L _M分別連接於複數掃描線G ₁-G _X之一。

在一些實施例中，陣列基板100更包含閘極驅動電路160，且閘極驅動電路160可用以輸出複數掃描訊號S ₁-S _N。在一實施例中， N為正整數，且N等於X等於M。閘極驅動電路160耦接複數連接線L ₁-L _M。閘極驅動電路160所輸出的複數掃描訊號S ₁-S _N可分別經由對應之連接線L ₁-L _M傳輸至掃描線G ₁-G _X。換言之，複數連接線L ₁-L _M是耦接於閘極驅動電路160和複數掃描線G ₁-G _X之間，以協助將閘極驅動電路160所輸出的各個掃描訊號S ₁-S _N傳輸至對應的掃描線G ₁-G _X。

在一些實施例中，可利用化學氣相沉積法或物理氣相沉積法於基板110上覆蓋一整面金屬層，之後再利用蝕刻法對整面金屬層進行蝕刻以在對應於主動區A1和扇出區A2之處分別形成所需的掃描線G ₁-G _X與連接線L ₁-L _M。換言之，掃描線G ₁-G _X與連接線L ₁-L _M可在相同的製程程序中形成，即第一金屬層120為圖案化金屬層，換句話說，第一金屬層120包含掃描線G ₁-G _X與連接線L ₁-L _M，但本發明並非以此為限。

請繼續參照圖1，扇出區A2包含中央區A21和二外側區A22、A23。外側區A22、中央區A21以及外側區A23沿第二方向V2依序配置，且中央區A21位於此二外側區A22、A23之間。在一些實施例中，由於閘極驅動電路160和複數掃描線G ₁-G _X之間的間距大致上相同，且閘極驅動電路160之各個輸出腳之間的間距較小而各掃描線G ₁-G _X之間的間距較大，故至少部分設置於二外側區A22、A23的連接線之延伸長度大於至少部分設置於中央區A21的連接線之延伸長度。舉例而言，複數連接線L ₁-L _M可排列成扇形，且各連接線L ₁-L _M的延伸長度可由扇形的外側（即外側區A22、A23）往內側（即中央區A21）遞減。此外，由於各連接線L ₁-L _M的電阻值大致上和其延伸長度成正比，因此連接線L ₁-L _M的電阻值大致上亦由扇形的外側往內側遞減。

根據圖2的實施例，絕緣層140設置於第一金屬層120上，且第二金屬層130設置於絕緣層140上。於此，絕緣層140用以隔離第一金屬層120與第二金屬層130。在一些實施例中，絕緣層140的材質可為二氧化矽，然而本發明並非僅限於此，亦可以其他具有良好絕緣效果之材質作為絕緣層140，例如：壓克力樹脂、氮化矽或氮氧化矽。

第二金屬層130可包含複數資料線D ₁-D _Y與虛設塊131。虛設塊131和資料線D ₁-D _Y之間具有一間隔且彼此電性分離。換句話說資料線D ₁-D _Y不與虛設塊131直接連接，且資料線D ₁-D _Y和虛設塊131之間有具有良好絕緣效果之材質將資料線D ₁-D _Y和虛設塊131隔開。於此，資料線D ₁-D _Y和掃描線Gr交叉設置。其中，Y為正整數。換言之，在第一金屬層120中和資料線D ₁-D _Y交叉的金屬線段即為掃描線G ₁-G _X，且其餘耦接至閘極驅動電路160的金屬段即為連接線L ₁-L _M。

在一些實施例中，資料線D ₁-D _Y沿第二方向V2延伸，且沿第一方向V1排列於基板110的主動區A1。

在一些實施例中，可利用化學氣相沉積法或物理氣相沉積法於絕緣層140上覆蓋一整面金屬層，之後再利用蝕刻法對整面金屬層進行蝕刻以在對應於主動區A1之處形成彼此間隔的複數資料線D ₁-D _Y，並在對應於扇出區A2之處形成所需的虛設塊131。換言之，資料線D ₁-D _Y與虛設塊131可在相同的製程程序中形成，即第二金屬層130為圖案化金屬層，但本發明並非以此為限。

虛設塊131可對應於基板110之扇出區A2的位置設置，而位於主動區A1和閘極驅動電路160之間。虛設塊131耦接接地線150，以經由接地線150電性連接至一參考電位Vref。在一實施例中，參考電位Vref可為一地電位，例如零伏特（V）。此外，接地線150可藉由第一金屬層120及/或第二金屬層130形成，但本發明並非以此為限。在一實施例中，接地線150可透過其它電子元件，例如軟性電路板，電性連接到一顯示裝置中的一外框以連接到一地電位。

在一實施例中，虛設塊131於第一金屬層120的正投影量可重疊於連接線L ₁-L _M。舉例而言，虛設塊131與連接線L ₁-L _M在扇出區A2可為交叉設置，以使得虛設塊131於第一金屬層120的正投影量可交叉地重疊於連接線L ₁-L _M。此外，虛設塊131可分別和複數連接線L ₁-L _M之間形成複數個耦合電容C ₁-C _M。在一些實施例中，以俯視視角觀看陣列基板100時，虛設塊131可和位於扇出區A2的各條連接線L ₁-L _M分別具有重疊區域。

舉例而言，虛設塊131和連接線L ₁的重疊區域可和連接線L ₁形成耦合電容C ₁，且耦合電容C ₁之大小相關於虛設塊131和連接線L ₁的重疊區域之大小。虛設塊131和連接線L ₂的重疊區域可和連接線L ₂形成耦合電容C ₂，且耦合電容C ₂之大小相關於虛設塊131和連接線L ₂的重疊區域之大小。以此類推，虛設塊131和連接線L _M的重疊區域可和連接線L _M形成耦合電容C _M，且耦合電容C _M之大小相關於虛設塊131和連接線L _M的重疊區域之大小。於此，各耦合電容C _M之大小是正相關於虛設塊131和各連接線L ₁-L _M的重疊區域之大小。換言之，各連接線L ₁-L _M和虛設塊131的重疊區域之尺寸越大者，所形成的耦合電容C ₁-C _M的電容值越大。

如圖3所示，於此，是陣列基板100沿掃描線G _r剖面的側視結構示意圖，虛設塊131在基板110之正投影可重疊於連接線L _r，且虛設塊131和連接線L _r的重疊區域可與連接線L _r形成耦合電容C _r。其中，掃描線G _r為掃描線G ₁-G _X中位於最中間的一條掃描線，亦即掃描線Gr可為第(X/2)條或最接近第(X/2)條的掃描線。同理，連接線L _r為連接線L ₁-L _M中位於最中間的一條連接線，亦即連接線L _r可為第(M/2)條或最接近第(M/2)條的連接線。其中，r為正整數，且r小於X（或M）。

此些耦合電容C ₁-C _M可導致各個掃描線G ₁-G _X在其輸入端（即，掃描線G ₁-G _X用以耦接閘極驅動電路160之一端）的等效阻抗（electrical impedance）提升，而使得各掃描訊號S ₁-S _N在掃描線G ₁-G _X的輸入端之下降時間變大，進而使得各個掃描訊號S ₁-S _N自掃描線G ₁-G _X的輸入端傳送至掃描線G ₁-G _X的末端時，其受到電阻電容延遲效應（RC Delay）之影響所產生的圓角化（rounded）（即，掃描訊號的上升時間及/或下降時間變大）效應較小，藉此來縮小各掃描訊號S ₁-S _N之下降時間在掃描線G ₁-G _X的輸入端和末端之間的差異。

在一實施例中，虛設塊131可沿第二方向V2延伸。換言之，虛設塊131可以第二方向V2作為其延伸方向。此外，虛設塊131在垂直於其延伸方向上（即，第一方向V1）具有延伸寬度W1。在一些實施例中，虛設塊131的延伸寬度W1可為定值，換言之，虛設塊131在垂直於其延伸方向上可具有固定寬度，例如，如圖1所示，虛設塊131可呈矩形，但本發明並非以此為限。

圖4為陣列基板之另一實施例的概要示意圖。請參閱圖4，在另一實施例中，虛設塊131的延伸寬度W1可不為定值，例如根據各連接線L ₁-L _M的延伸長度作變化，藉以使得虛設塊131和接線L ₁-L _M的之間所形的各個耦合電容C ₁-C _M的大小可對應虛設塊131的延伸寬度W1之大小而不同。舉例而言，虛設塊131在扇出區的外側區A22和外側區A23的延伸寬度小於虛設塊131在扇出區的中央區A21的延伸寬度。

在一些實施例中，虛設塊131和位於扇出區A2之中央區A21的各連接線的重疊區域可大於虛設塊131和位於扇出區A2之二外側區A22、A23的各連接線的重疊區域，以使得各掃描訊號S ₁-S _N在掃描線G ₁-G _X的輸入端所受到的電阻電容延遲效應（RC Delay）之影響大致上相同。

舉例而言，由於連接線L ₁-L _M的電阻值可由扇出區A2的二外側區A22、A23朝中央區A21遞減，在一實施例中，虛設塊131與各連接線L ₁-L _M的重疊區域可沿其延伸方向自扇出區A2的中央區A21朝相對的二外側區A22、A23逐漸遞減，以使得虛設塊131和各條連接線L ₁-L _M之間所形成的耦合電容C ₁-C _M的電容值可自扇出區A2的中央區A21朝相對的二外側區A22、A23變小。換言之，各耦合電容C ₁-C _M可用以補償對應之各連接線L ₁-L _M的電阻，以使得在各掃描線G ₁-G _X之輸入端的等效阻抗可大致上相同。

在一實施例中，陣列基板100更包含保護層170。保護層170可設置於第二金屬層130上，以保護第二金屬層130。在一些實施例中，保護層170的材質可為二氧化矽，或其他具有保護防刮功能之合適材質。

綜上所述，本發明實施例之陣列基板，其藉由虛設塊與位於扇出區之連接線的交錯設置來增加連接線的等效阻抗，使得自連接線輸入之掃描訊號的下降時間變大，以縮小掃描訊號之下降時間在掃描線之輸入端和末端之間的差異，並使得各畫素單元之饋通電壓縮小，進而可改善其於顯示時因饋通效應（feed through effect）所造成之畫面閃爍等問題。

雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧陣列基板
110‧‧‧基板
120‧‧‧第一金屬層
130‧‧‧第二金屬層
131‧‧‧虛設塊
140‧‧‧絕緣層
150‧‧‧接地線
160‧‧‧閘極驅動電路
170‧‧‧保護層
A1‧‧‧主動區
A2‧‧‧扇出區
A21‧‧‧中央區
A22、A23‧‧‧外側區
C₁-C_M‧‧‧耦合電容
D₁-D_Y‧‧‧資料線
G₁-G_X‧‧‧掃描線
L₁-L_M‧‧‧連接線
S₁-S_N‧‧‧掃描訊號
V1‧‧‧第一方向
V2‧‧‧第二方向
Vref‧‧‧參考電位
W1‧‧‧延伸寬度

圖1為陣列基板之一實施例的概要示意圖。圖2為圖1中在扇出區沿第二方向剖面的側視結構示意圖。圖3為圖1沿掃描線G _r剖面的側視結構示意圖。圖4為陣列基板之另一實施例的概要示意圖。

100‧‧‧陣列基板

110‧‧‧基板

120‧‧‧第一金屬層

130‧‧‧第二金屬層

131‧‧‧虛設塊

140‧‧‧絕緣層

150‧‧‧接地線

170‧‧‧保護層

C₁-C_M‧‧‧耦合電容

L₁-L_M‧‧‧連接線

Vref‧‧‧參考電位

Claims

一種陣列基板，包含：一基板，包含一主動區與一扇出區，該扇出區位於該主動區之一側；一第一金屬層，設置於基板上，包含複數掃描線以及複數連接線，該複數掃描線位於該主動區，該複數連接線位於該扇出區且分別連接該複數掃描線；一絕緣層，設置於該第一金屬層上；一第二金屬層，設置於該絕緣層上，包含複數資料線與一虛設塊，該複數資料線與該虛設塊間隔配置，該複數資料線位於該主動區且與該複數掃描線交錯設置，該虛設塊位於該扇出區且與該複數連接線交叉設置；及一接地線，耦接該虛設塊，並電性連接至一參考電位。
如請求項1所述的陣列基板，其中該扇出區包含沿著該虛設塊的延伸方向設置的一中央區與二外側區，該中央區位於該二外側區之間，在該二外側區的該複數連接線的延伸長度大於在該中央區的該複數連接線的延伸長度，並且該虛設塊與位於該中央區的各該連接線的重疊區域大於該虛設塊與位於該二外側區的各該連接線的重疊區域。
如請求項1所述的陣列基板，其中該虛設塊與各該連接線的重疊區域係沿著該虛設塊的延伸方向自該扇出區的中央朝相對之二外側遞減。
如請求項1所述的陣列基板，其中該虛設塊在垂直於該虛設塊的延伸方向上具有一固定寬度。
如請求項1所述的陣列基板，其中該虛設塊分別與該複數連接線形成複數耦合電容，並且各該耦合電容的電容值沿該虛設塊的延伸方向自該扇出區的中央朝相對之二外側遞減。
如請求項1所述的陣列基板，更包含：一閘極驅動電路，該閘極驅動電路經由該複數連接線耦接該複數掃描線，且該虛設塊位於該閘極驅動電路與該主動區之間。
如請求項1所述的陣列基板，其中該複數資料線不與該虛設塊電性連接。
一種陣列基板，包含：一基板，包含一主動區與一扇出區，該扇出區位於該主動區之一側；一第一金屬層，設置於基板上，包含複數掃描線以及複數連接線，該複數掃描線位於該主動區，該複數連接線位於該扇出區且分別連接該複數掃描線；一絕緣層，設置於該第一金屬層上；一第二金屬層，設置於該絕緣層上，包含複數資料線與一虛設塊，該虛設塊位於該扇出區且該虛設塊於該第一金屬層的正投影量與該複數連接線重疊；及一接地線，耦接該虛設塊，並電性連接至一參考電位。
如請求項8所述的陣列基板，其中該扇出區包含沿著虛設塊的延伸方向排列的一中央區與二外側區，該中央區位於該二外側區之間，在該二外側區的該複數連接線的延伸長度大於在該中央區的該複數連接線的延伸長度，並且該虛設塊於該第一金屬層的正投影與位於該中央區的各該連接線的重疊面積大於該虛設塊於該第一金屬層的正投影與外於該兩側區的各該連接線的重疊面積。
如請求項8所述的陣列基板，其中該虛設塊具有相對的兩長邊，且該兩長邊互相平行。