KR101157961B1 - 액정 표시 장치 - Google Patents

Abstract

본 발명은 LOG 방식의 구동부 구성에서 게이트 드라이브 IC간 신호선 구조를 변형하여 게이트 드라이브 IC들간의 경계에서 블록 딤(block dim)을 방지하는 액정 표시 장치에 관한 것으로, 서로 인접한 두 변에 각각 게이트 패드부 및 데이터 패드부를 구비한 직사각형의 액정 패널과, 상기 게이트 패드부 상에 형성된 복수개의 게이트 패드 배선과, 상기 데이터 패드부 상에 형성된 복수개의 데이터 패드 배선과, 일측이 상기 게이트 패드 배선들에 연결되는 제 1 내지 제 m 게이트 드라이버와, 일측이 상기 데이터 패드 배선들에 연결되는 제 1 내지 제 n 데이터 드라이버와, 상기 데이터 드라이버들의 타측에 연결되며, 게이트 하이 전압 생성부를 구비한 데이터 PCB와, 상기 데이터 PCB의 게이트 하이 전압 생성부에 연결되어 상기 제 1 데이터 드라이버에 형성된 게이트 하이 전압 인가 라인과, 상기 게이트 하이 전압 인가 라인에 연결되어 상기 제 1 내지 제 m 게이트 드라이버에 각각 게이트 하이 전압 신호를 인가하도록 액정 패널 상에 형성되며, 상기 각 게이트 드라이버 상에서 감지하는 배선 저항이 동일한 제 1 내지 제 m LOG 배선을 포함하여 이루어짐을 특징으로 한다.

게이트 드라이브 IC, 데이터 PCB(Printed Circuit Board), LOG(Line On Glass), VGH 신호, LOG 배선 저항

Description

액정 표시 장치{Liquid Crystal Display Device}

도 1은 종래의 액정 표시 장치 및 이의 구동부 배치를 나타낸 평면도

도 2는 LOG A방식의 구동부 배치를 나타낸 평면도

도 3은 LOG B 방식의 구동부 배치를 나타낸 평면도

도 4는 LOG B 방식의 게이트 하이 전압 신호 인가를 나타낸 평면도

도 5는 도 4의 각 게이트 드라이브 IC의 첫째단과 마지막단 대응 출력 파형을 나타낸 그래프

도 6은 본 발명의 액정 표시 장치 및 이의 구동부 배치를 나타낸 평면도

도 7은 도 6의 게이트 하이 전압 신호 인가를 나타낸 평면도

도 8은 본 발명의 액정 표시 장치의 다른 실시예에 따른 데이터 드라이버와 각 게이트 드라이버간의 LOG 배선 연결을 구체적으로 나타낸 평면도

*도면의 주요 부분에 대한 부호 설명*

100 : 제 1 기판 110a, 110b, 110c : 게이트 드라이브 IC

115a, 115b, 115c, 115d, 115e, 115f : TCP 배선

116a, 116b, 116c : 제 1 LOG 배선

117a, 117b : 제 2 LOG 배선 118 : 제 3 LOG 배선

120a, 120b, 120c, 120d, 120e : 데이터 드라이브 IC

135 : 제 4 LOG 배선 136 : 게이트 하이 전압 인가 라인

140 : 제 2 기판 150 : 데이터 패드 배선

151, 152, 153 : 게이트 패드 배선

본 발명은 액정 표시 장치에 관한 것으로 특히, LOG(Line On Glass) 방식의 구동부 구성에서 게이트 드라이브 IC간 신호선 구조를 변형하여 게이트 드라이브 IC들간의 경계에서 블록 딤(block dim)을 방지하는 액정 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사 용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.

그리고, 제 2 유리 기판(칼라 필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.

상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.

이러한 액정 표시 장치는 박막 트랜지스터와 화소 전극이 배열된 하부의 어레이 기판을 제조하는 공정과 컬러 필터 및 공통 전극을 포함하는 상부의 컬러 필터 기판을 제조하는 공정 및 제조된 두 기판의 배치와 액정 물질의 주입 및 봉지, 편광판 부착으로 이루어진 액정 셀(cell) 공정에 의해 형성된다.

이하, 도면을 참조하여 종래의 액정 표시 장치의 구동부를 설명한다.

도 1은 종래의 액정 표시 장치 및 이의 구동부 배치를 나타낸 평면도이다.

도 1과 같이, 종래의 액정 표시 장치는 크게 박막 트랜지스터 어레이가 형성된 제 1 기판(20)과, 이와 대향되어 컬러 필터 어레이가 형성된 제 2 기판(10) 및 상기 제 1 기판(20)과 제 2 기판(10) 사이에 충진된 액정층(미도시)으로 이루어진 액정 패널을 포함하며, 상기 액정 패널의 패드부에 구동부가 배치된다. 이러한 구동부는 게이트 라인(미도시, 제 1 기판(20) 상에 수평 방향으로 형성)들을 구동하기 위한 게이트 드라이버(21a, 21b, 21c)와, 데이터 라인(미도시, 제 1 기판(20) 상에 수직한 방향으로 형성)들을 구동하기 위한 데이터 드라이버(23a, 23b, 23c, 23d, 23e)와, 게이트 드라이버(21a, 21b, 21c)와 데이터 드라이버(23a, 23b, 23c, 23d, 23e)를 제어하기 위한 타이밍 제어부(미도시)와, 액정 표시 장치에서 사용되는 여러 가지의 구동 전압들을 공급하는 전원 공급부(미도시)를 구비한다. 상기 타이밍 제어부(미도시)는 게이트 드라이버(21a, 21b, 21c) 및 데이터 드라이버(23a, 23b, 23c, 23d, 23e)의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버(23a, 23b, 23c, 23d, 23e)에 화소 데이터 신호를 공급한다. 전원 공급부는 입력 전원을 이용하여 액정 표시 장치에서 필요로 하는 공통 전압(VCOM), 게이트 하이 전압 (VGH), 게이트 로우 전압(VGL) 등과 같은 구동 전압들을 생성한다. 게이트 드라이버(21a, 21b, 21c)는 스캐닝 신호를 게이트 라인들에 순차적으로 공급하여 액정 패널 상의 액정 셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버(23a, 23b, 23c, 23d, 23e)는 게이트 라인들 중 어느 하나에 스캐닝 신호가 공급될 때마다 데이터 라인들 각각에 화소 전압 신호를 공급한다. 이에 따라, 액정 표시 장치는 액정 셀 별로 화소 전압 신호에 따라 화소 전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

이들 중 액정패널과 직접 접속되는 데이터 드라이버(23a, 23b, 23c, 23d, 23e)와 게이트 드라이버(21a, 21b, 21c)는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정 패널에 접속된다.

여기서, 하부 필름면인 TCP를 통해 TAB 방식으로 일측이 액정 패널에 접속되는 각 게이트 드라이버(21a, 21b, 21c) 및 데이터 드라이버(23a, 23b, 23c, 23d, 23e)들은 내부에 드라이브 IC를 구비하여 TCP의 타측에서 게이트 PCB(22) 및 데이터 PCB(24)와 접속한다. 각 드라이브 IC들은 TCP에 접속되어진 각 PCB(Printed Circuit Board)(22, 24)에 실장되어진 신호 라인들을 통해 외부로부터 입력되는 제어 신호들 및 직류 전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 상기 데이터 드라이버들(23a, 23b, 23c, 23d, 23e) 내부의 데이터 드라이브 IC들은 상기 데이터 PCB(24)에 실장된 신호 라인들을 통해 접속됨과 아울러 타이밍 제어부로부 터 제어 신호들 및 화소 데이터 신호와 전원 공급부로부터 구동 전압들을 공통적으로 공급받게된다. 상기 게이트 드라이버(21a, 21b, 21c) 내부의 게이트 드라이브 IC들은 게이트 PCB(22)에 실장된 신호 라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.

또한, 상기 게이트 PCB(22) 및 데이터 PCB(24)는 외부의 신호선(30)을 통해 연결되어 서로 신호에 동기하여 해당 신호를 해당 드라이버 측으로 인가한다.

한편, 근래에는 구동부의 구성을 보다 간략히 하고자 하는 노력이 제기되어 왔는데, 그 한 가지 방법으로, 외부의 신호선 또는 게이트 PCB측을 생략하고 드라이브 IC들간의 신호를 전달하는 신호선을 액정 패널, 즉, 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass : 이하, LOG라 함) 방식이 있다.

이러한 LOG 방식에는 게이트 PCB와 데이터 PCB간의 외부 신호선이 액정 패널 내로 들어오는 LOG A 방식과, 이에 게이트 PCB를 생략하고, 게이트 드라이버들을 연결하도록 게이트 드라이버간 신호선을 액정 패널 상에 구비하는 LOG B 방식이 있다.

이하, 도면을 참조하여 LOG 방식에 대해 설명한다.

도 2는 LOG A방식의 구동부 배치를 나타낸 평면도이다.

도 2와 같이, LOG A 방식의 액정 표시 장치는, 크게 박막 트랜지스터 어레이가 형성된 제 1 기판(50)과, 이와 대향되어 컬러 필터 어레이가 형성된 제 2 기판(40) 및 상기 제 1 기판(50)과 제 2 기판(40) 사이에 충진된 액정층(미도시)으로 이루어진 액정 패널을 포함하며, 상기 액정 패널의 패드부에 구동부가 배치된다. 이러한 구동부는 게이트 라인(미도시, 제 1 기판(50) 상에 수평 방향으로 형성)들을 구동하기 위한 게이트 드라이버(51a, 51b, 51c)와, 데이터 라인(미도시, 제 1 기판(50) 상에 상기 게이트 라인들에 수직한 방향으로 형성)들을 구동하기 위한 데이터 드라이버(53a, 53b, 53c, 53d, 53e)와, 게이트 드라이버(51a, 51b, 51c)와 데이터 드라이버(53a, 53b, 53c, 53d, 53e)를 제어하기 위한 타이밍 제어부(미도시)와, 액정 표시 장치에서 사용되는 여러 가지의 구동 전압들을 공급하는 전원 공급부(미도시)를 구비한다. 또한, 상기 게이트 PCB(52)는 상기 데이터 PCB(54)를 통해 신호를 인가받아 제어되는데, 이 때, 이러한 제어 신호의 인가는 제 1 기판(50) 상에 상기 최상측 게이트 드라이버(51a)와 최좌측 데이터 드라이버(53a)의 사이에 신호선(60)을 연결하여 이루어진다. 이러한 신호선(60)에 인가되는 신호들에는 게이트 제어 신호(GSC, GSP, GOE) 및 Vcc, GND, VGH, VGL 등이 있다.

이러한 LOG A 방식에 있어서는, 상기 데이터 PCB(54) 상에는 타이밍 제어부가 포함되어 각종의 게이트 하이 전압(VGH) 등의 구동 전압들을 공급하는 전원 공급부가 더 포함되어 형성된다.

도 2에는 단일의 신호선(60)만이 도시되어 있지만, 상기 데이터 PCB(54)로부터 상기 게이트 PCB(52)로부터 전달되는 신호들 수만큼 상기 최상측 게이트 드라이버(51a)와 최좌측 데이터 드라이버(53a)의 사이에 신호선(60)이 형성될 수 있다.

도 3은 LOG B 방식의 구동부 배치를 나타낸 평면도이다.

도 3과 같이, LOG 방식의 액정 표시 장치는, 크게 박막 트랜지스터 어레이가 형성된 제 1 기판(80)과, 이와 대향되어 컬러 필터 어레이가 형성된 제 2 기판(70) 및 상기 제 1 기판(80)과 제 2 기판(70) 사이에 충진된 액정층(미도시)으로 이루어진 액정 패널을 포함하며, 상기 액정 패널의 패드부에 구동부가 배치된다. 이러한 구동부는 게이트 라인(미도시, 제 1 기판(80) 상에 수평 방향으로 형성)들을 구동하기 위한 게이트 드라이버(81a, 81b, 81c)와, 데이터 라인(미도시, 제 1 기판(80) 상에 상기 게이트 라인들에 수직한 방향으로 형성)들을 구동하기 위한 데이터 드라이버(83a, 83b, 83c, 83d, 83e)와, 게이트 드라이버(81a, 81b, 81c)와 데이터 드라이버(83a, 83b, 83c, 83d, 83e)를 제어하기 위한 타이밍 제어부(미도시)와, 액정 표시 장치에서 사용되는 여러 가지의 구동 전압들을 공급하는 전원 공급부(미도시)를 구비한다.

LOG B 방식은 게이트 PCB가 생략된 구조로, 상기 게이트 드라이버들(81a, 81b, 81c)은 상기 데이터 PCB(84)를 통해 신호를 인가받아 제어된다. 이 때, 이러한 제어 신호의 인가는 제 1 기판(80) 상에 상기 최상측 게이트 드라이버(81a)와 최좌측 데이터 드라이버(83a)의 사이에 제 1 신호선(85)을 연결하여 이루어진다. 또한, 게이트 PCB의 부재로 상기 게이트 드라이버(81a, 81b, 81c)들간은 제 2 신호선 및 제 3 신호선(86a, 86b)을 연결하여, 상기 데이터 PCB(84)에서 발생된 제어 신호들이 각 게이트 드라이버(81a, 81b, 81c)측으로 전달되도록 한다.

이러한 LOG B 방식에 있어서는, 상기 데이터 PCB(83) 상에는 타이밍 제어부가 포함되어 각종의 게이트 하이 전압(VGH) 등의 구동 전압들을 공급하는 전원 공급부가 더 포함되어 형성된다.

도 4는 LOG B 방식의 게이트 하이 전압 신호 인가를 나타낸 평면도이다.

도 4와 같이, LOG B 방식의 게이트 하이 전압 신호(VGH)의 인가는 데이터 PCB(83)에서 VGH 전원 생성부(90)를 구비하여 이루어진다. 상기 VGH 전원 생성부(90)에서 출력되는 게이트 하이 전압 신호의 전달을 위해, 상기 최좌측의 데이터 드라이버(82a)를 이루는 TCP 배면에는 상기 VGH 전원 생성부(90)와 연결되는 게이트 하이 전압 신호 인가 배선(84)이 구비되고, 상기 최좌측의 제 1 데이터 드라이버(82a)와 상기 최상측의 제 1 게이트 드라이버(81a) 사이의 상기 제 1 기판(80) 상에는 제 1 LOG 배선(85)이 구비되고, 상기 각각의 서로 인접한 게이트 드라이버들(81a, 81b, 81c) 사이의 제 1 기판(80) 상에는 제 2 LOG 배선(86a) 및 제 3 LOG 배선(86b)이 구비된다.

상기 게이트 드라이버들(81a, 81b, 81c) 및 데이터 드라이버(82a, ...) 각각은 TCP(Tape Carrier Package)와, 상기 TCP 상에 형성된 드라이브 IC(93a, 93b, 93c, 92a)를 포함하여 이루어진다. 여기서, 상기 제 1 LOG 배선(85)과 제 2 LOG 배선(86a) 사이의 상기 제 1 게이트 드라이버(81a)의 배면에는 제 1 패턴(93a)이 제 1 드라이브 IC(91a)을 경유하여 형성되며, 상기 제 2 LOG 배선(86a)과 제 3 LOG 배선(86b) 사이의 상기 제 2 게이트 드라이버(81b)의 배면에는 제 2 패턴(93b)이 제 2 드라이브 IC(91b)를 경유하여 형성되며, 상기 제 3 게이트 드라이브(81c) 내에는 제 3 패턴(93c)이 상기 제 3 게이트 IC(91c)를 경유하여 형성되어 서로간의 연결을 꾀한다. 이 때, 상기 제 1 데이터 드라이버(82a)에 형성된 게이트 하이 전압 인가 배선(84)은 상기 제 1 기판(80)의 해당 데이터 패드 배선(미도시)과 접속되어 제 1 기판(80) 상에 연결된다.

이러한 종래의 LOG 적용 구조(LOG A형, LOG B형)는 상기 데이터 PCB(83)의 VGH 전원 생성부(90)에서 생성된 게이트 하이 전압 신호(VGH)가 각 게이트 드라이버(81a, 81b, 81c)로 직렬(serial)로 공급되는 방식을 갖는다.

이러한 LOG B형의 배선 저항(line resistance)이 비교적 높은 이유로 각 게이트 드라이버(81a, 81b, 81c)로 공급되는 게이트 하이 전압 신호(VGH)에 각각 다른 지연(delay)이 존재함을 들 수 있다. 즉, 제 1 내지 제 3 LOG 배선(85, 86a, 86b)에 각각 걸리는 저항이 aΩ, bΩ, cΩ일 때, 상기 제 1 게이트 드라이버(81a)의 게이트 하이 전압 신호(VGH)가 걸리는 저항은 aΩ이며, 제 2 게이트 드라이버(81b)의 게이트 하이 전압 신호(VGH)가 걸리는 저항은 (a+b)Ω이고, 제 3 게이트 드라이버(81c)의 게이트 하이 전압 신호(VGH)가 걸리는 저항은 (a+b+c)Ω이다. 이는 상기 각 게이트 드라이브 IC(93a, 93b, 93c)가 형성되는 각 게이트 드라이버(81a, 81b, 81b)의 TCP 상의 배선 저항은 0Ω에 가깝고, 주로 액정 패널 상에 형성되는 배선 상의 저항이 발생되기 때문에 이와 같은 저항 값이 계산된다.

이와 같이, 각 게이트 드라이버(81a, 81b, 81c)에 걸리는 게이트 하이 전압 신호(VGH)가 다르게 되면, 각 게이트 드라이버(81a, 81b, 81c)에 입력되는 게이트 하이 전압 신호(VGH)간의 지연이 발생한다. 지연된 게이트 하이 전압 신호의 입력 때문에 각 게이트 드라이버(81a, 81b, 81c)에서 제 1 기판(80) 상의 게이트 라인들로 공급되는 게이트 하이 전압 신호(VGH), 특히, 각 게이트 드라이버간의 경계부에서 지연이 발생하여 화면에 블록 딤(block dim)과 같이 보이는 화면 품질 불량이 발생한다. 혹은 블록(block)은 아니지만, 경계에만 선이 존재하는 불량으로 나타나기도 한다.

도 5는 도 4의 각 게이트 드라이버의 첫째단과 마지막단 대응 출력 파형을 나타낸 그래프이다.

도 5에서 살펴볼 수 있는 바와 같이, 제 1 게이트 드라이버 마지막단 출력에서 제 2 게이트 드라이버의 첫째단 출력 값의 차이가 크고, 제 2 게이트 드라이버 마지막단 출력 값과 제 3 게이트 드라이버의 첫째단 출력 값의 차이가 큼을 알 수 있다. 여기서, 상기 제 2 게이트 드라이버 첫째단 출력 값과 제 2 게이트 드라이버 마지막단 출력 값의 차이가 인접한 게이트 드라이버들 경계부간의 출력의 차이를 보여주는 것으로 관찰되는데, 이는 게이트 라인들에 대응하는 상기 제 2 게이트 드라이버 내의 수백개의 출력단 중 첫째단과 마지막단간의 차이로 상기 제 2 게이트 드라이버 내 인접한 출력단간의 저항은 그 수백분의 일이다. 따라서, 문제가 되는 것은 인접한 게이트 드라이버들 중 전 게이트 드라이버의 마지막단과 다음 게이트 드라이버의 첫째단 사이의 저항의 차이이다.

이러한 각 게이트 드라이버간 출력 편차(delay), 특히, 게이트 드라이버간 경계부에서의 온 커런트(on current)의 차이로 휘도 차이가 발생하며 이러한 이유로 화면 상에 게이트 드라이버 간격으로 블록 또는 선 형태의 화면 불량이 발생한다.

상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.

게이트 PCB를 생략하고, 구동 신호를 인가하는 배선을 액정 패널 상에 형성하기 위해 LOG(Line On Glass) 방식을 취하는 데, 이 경우, 인접한 드라이버간의 전기적 연결을 위해 LOG 배선을 액정 패널 상에 형성하기 때문에 저항이 증가하는 문제점이 있다.

특히, 데이터 PCB에서 공급되는 게이트 하이 전압 신호가 각 게이트 드라이버들에 직렬로 공급되기 때문에, 점차적으로 아래에 위치한 게이트 드라이버일수록 감지하는 게이트 하이 전압 신호의 저항 값은 크며, 이에 따라 신호의 지연 인가가 발생한다. 따라서, 아래에 위치한 게이트 드라이버일수록 출력되는 게이트 신호의 온 커런트(on current)의 저감이 발생하며, 이러한 각 게이트 드라이버간 출력 편차(delay) 및 게이트 드라이버간 경계부에서의 온 커런트(on current)의 차이로 인해 게이트 드라이버에 대응되는 각 블록 간 휘도 차이가 발생하며 이러한 이유로 화면 상에 게이트 드라이버 간격으로 블록 또는 선 형태의 화면 불량이 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 LOG 방식의 구동부 구성에서 게이트 드라이브 IC간 신호선 구조를 변형하여 게이트 드라이브 IC들간의 경계에서 블록 딤(block dim)을 방지하는 액정 표시 장치를 제공하는 데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 인접한 두 변에 각각 게이트 패드부 및 데이터 패드부를 구비한 직사각형의 액정 패널과, 상기 게이트 패드부 상에 형성된 복수개의 게이트 패드 배선과, 상기 데이터 패드 부 상에 형성된 복수개의 데이터 패드 배선과, 일측이 상기 게이트 패드 배선들에 연결되는 제 1 내지 제 m 게이트 드라이버와, 일측이 상기 데이터 패드 배선들에 연결되는 제 1 내지 제 n 데이터 드라이버와, 상기 데이터 드라이버들의 타측에 연결되며, 게이트 하이 전압 생성부를 구비한 데이터 PCB와, 상기 데이터 PCB의 게이트 하이 전압 생성부에 연결되어 상기 제 1 데이터 드라이버에 형성된 게이트 하이 전압 인가 라인과, 상기 게이트 하이 전압 인가 라인에 연결되어 상기 제 1 내지 제 m 게이트 드라이버에 각각 게이트 하이 전압 신호를 인가하도록 액정 패널 상에 형성되며, 상기 각 게이트 드라이버 상에서 감지하는 배선 저항이 동일한 제 1 내지 제 m LOG 배선을 포함하여 이루어짐에 그 특징이 있다.

상기 게이트 하이 전압 인가 라인은 상기 제 1 데이터 드라이버의 배면에 형성된다.

상기 제 1 LOG 배선으로부터 제 m LOG 배선으로 갈수록 굵기가 점차적으로 얇아진다.

상기 제 1 LOG 배선으로부터 제 m LOG 배선으로 갈수록 길이가 점차적으로 짧아진다.

상기 게이트 드라이버들 및 데이터 드라이버들은 각각 TCP 필름면과, 그 중앙의 드라이브 IC 및 상기 드라이브 IC로부터 복수개의 입출력 신호에 대응하여 TCP 필름면 상에 형성된 복수개의 신호 라인을 구비한다.

상기 데이터 PCB로부터 상기 제 1 데이터 드라이버를 거쳐 상기 제 1 내지 제 m 게이트 드라이버들로, 상기 게이트 하이 전압 신호 외에 복수개의 제어 신호 및 구동 신호가 인가된다.

상기 복수개의 제어 신호 및 구동 신호를 각 게이트 드라이버에 전달하는 신호 라인은 액정 패널 상에 형성된다.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치를 상세히 설명하면 다음과 같다.

도 6은 본 발명의 액정 표시 장치 및 이의 구동부 배치를 나타낸 평면도이다.

도 6과 같이, 본 발명의 액정 표시 장치는 크게 박막 트랜지스터 어레이가 형성된 제 1 기판(100)과, 이와 대향되어 컬러 필터 어레이가 형성된 제 2 기판(140) 및 상기 제 1 기판(100)과 제 2 기판(140) 사이에 충진된 액정층(미도시)으로 이루어진 액정 패널을 포함하며, 상기 액정 패널의 가장자리인 패드부에 구동부가 배치된다. 이러한 구동부는 게이트 라인(미도시, 제 1 기판(100) 상에 수평 방향으로 형성)들을 구동하기 위한 게이트 드라이버(110a, 110b, 110c)와, 데이터 라인(미도시, 제 1 기판(100) 상에 수직한 방향으로 형성)들을 구동하기 위한 데이터 드라이버(120a, 120b, 120c, 120d, 120e)와, 상기 데이터 드라이버(120a, 120b, 120c, 120d, 120e)에 연결된 데이터 PCB(130)를 포함하여 이루어진다.

여기서, 상기 데이터 PCB(130) 내에는 게이트 드라이버(110a, 110b, 110c)와 상기 데이터 드라이버(120a, 120b, 120c, 120d, 120e)를 제어하기 위한 타이밍 제어부(미도시)와, 액정 표시 장치에서 사용되는 여러 가지의 구동 전압들을 공급하는 전원 공급부(미도시)가 구비된다. 상기 데이터 PCB(130)는 상기 데이터 드라이 버(120a, 120b, 120c, 120d, 120e)에 연결되어 형성되며, 상기 게이트 드라이버(110a, 110b, 110c)와는 상기 제 1 데이터 드라이버(120a)에 구비된 배선(미도시)을 거쳐 제 1 기판(100) 상에 형성된 제 4 LOG 배선(135)을 통해 신호 인가를 주고 받는다.

이 때, 상기 데이터 PCB(130) 내의 상기 타이밍 제어부(미도시)는 게이트 드라이버(110a, 110b, 110c) 및 데이터 드라이버(120a, 120b, 120c, 120d, 120e)의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버(120a, 120b, 120c, 120d, 120e)에 화소 데이터 신호를 공급한다. 또한, 전원 공급부(미도시)는 입력 전원을 이용하여 액정 표시 장치에서 필요로 하는 공통 전압(VCOM), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등과 같은 구동 전압들을 생성한다. 게이트 드라이버(110a, 110b, 110c)는 스캐닝 신호를 게이트 라인들에 순차적으로 공급하여 액정 패널 상의 액정 셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버(120a, 120b, 120c, 120d, 120e)는 게이트 라인들 중 어느 하나에 스캐닝 신호가 공급될 때마다 데이터 라인들 각각에 화소 전압 신호를 공급한다. 이에 따라, 액정 표시 장치는 액정 셀 별로 화소 전압 신호에 따라 화소 전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

이들 중 액정패널과 직접 접속되는 데이터 드라이버(120a, 120b, 120c, 120d, 120e)와 게이트 드라이버(110a, 110b, 110c)는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식 으로 액정 패널에 접속된다.

여기서, 하부 필름면인 TCP를 통해 TAB 방식으로 일측이 액정 패널에 접속되는 각 데이터 드라이버들(120a, 120b, 120c, 120d, 120e)들은 내부에 드라이브 IC를 구비하여 TCP의 타측에서 데이터 PCB(130)와 접속한다. 각 드라이브 IC들은 TCP에 접속되어진 상기 데이터 PCB(Printed Circuit Board)(130)에 실장되어진 신호 라인들(미도시)을 통해 외부로부터 입력되는 제어 신호들 및 직류 전압들을 공급받음과 아울러 상호 접속된다.

도 7은 도 6의 게이트 드라이브 IC 간의 신호선 연결을 나타낸 평면도이다.

한편, 도 6 및 도 7과 같이, 상기 제 1 데이터 드라이버(데이터 드라이버 중 최좌측에 위치한 데이터 드라이버, 120a)와 각 게이트 드라이버(110a, 110b, 110c) 사이에는 데이터 PCB(130)의 VGH 전원 생성부(131)에서 발생하는 게이트 하이 전압 신호(VGH)를 인가하기 위해 제 3 LOG 배선(118), 제 2 LOG 배선(117) 및 제 1 LOG 배선(116)이 차례로 대응되어 형성된다. 이 경우, 각 게이트 드라이버(110a, 110b, 110c)에서 감지하는 해당 LOG 배선들의 배선 저항은 동일하다. 즉, 제 3 LOG배선(118)의 저항이 a'이고, 제 2 LOG 배선(117)의 저항이 b'이고, 제 3 LOG 배선(116)의 저항의 c'라고 할 때, a'=b'=c'로 하여 각각의 배선을 구성한다. 이 경우, 상대적으로 하측에 위치하는 게이트 드라이버일수록 상기 제 1 데이터 드라이버(120a)로부터의 경로가 길기 때문에, 각 LOG 배선간의 동일 저항 수준을 맞추기 위해서는 하측에 위치하는 게이트 드라이버에 대응되는 LOG 배선일수록 굵게 구성하고 상측에 위치하는 게이트 드라이버에 대응되는 LOG 배선일수록 얇게 구성함으로써, 동일 저항으로 조정하도록 한다(도 8 참조). 혹은 상측에 위치하는 게이트 드라이버일수록 상기 제 1 데이터 드라이버(120a)에서 각 게이트 드라이버에 들어가는 라인 길이를 상기 제 1 데이터 드라이버(120a)의 각각의 게이트 드라이버가 갖는 물리적 거리 차보다 상대적으로 길게 형성함(도 7)으로써, 동일 효과를 얻을 수 있을 것이다.

즉, 본 발명의 액정 표시 장치는 구동 회로의 구성을 LOG B 방식과 같이, 게이트 PCB를 생략하고, 제 1 데이터 드라이버(120a)와 제 1 게이트 드라이버(110a) 사이의 액정 패널(제 1 기판)에 제 4 LOG 배선(135)을 형성함으로써, 데이터 PCB(130)에서 발생되는 구동 신호 및 제어 신호를 각 게이트 드라이버로 전달되도록 한다. 또한, 상기 각 게이트 드라이버로 인가되는 게이트 하이 전압 신호를 각 게이트 드라이버별로 순차적으로 인가되지 않게 하고, 병렬로 각각 해당 라인(LOG 배선 및 각 게이트 드라이버의 TCP 배선)을 통해 인가함과 동시에 각 게이트 드라이버로 인가되는 LOG 배선의 저항을 동일하게 유지하여 각 게이트 드라이버에서 감지하는 게이트 하이 전압 신호(VGH)의 편차가 거의 발생하지 않도록 한다.

상기 제 1 데이터 드라이버(120a)에는 상기 데이터 PCB(130)의 구성된 VGH 전원 생성부(131)로부터 발생된 게이트 하이 전압 신호를 드라이브 IC(121a)가 위치한 배면에 구성된 TCP 필름 배면에 구성된 게이트 하이 전압 인가 라인(136)을 통해 각 게이트 드라이버(110a, 110b, 110c)측으로 전달된다. 이 경우, 상기 제 1 데이터 드라이버(120a)와 상기 각 게이트 드라이버(110a, 110b, 110c)간 배선은 실제 해당 LOG 배선 외에 해당 게이트 드라이버의 TCP 배선들의 저항도 있다. 그러 나, 상대적으로 정전기에 취약한 제 1 기판(100) 상에 형성되는 LOG 배선의 저항이 크기 때문에, 상기 해당 게이트 드라이버들(110a, 110b, 110c)에 형성되는 TCP 배선들(115a, 115b, 115c, 115d, 115e, 115f)의 저항은 거의 0Ω에 가까운 수준이다. 따라서, 상기 제 1 데이터 드라이버(120a)와 각 게이트 드라이버(110a, 110b, 110c)간 저항 값은 LOG 배선들의 저항 값에 의존한다.

상기 제 1 데이터 드라이버(120a)에 구비되는 게이트 하이 전압 신호 인가 라인(136)은 각 게이트 드라이버(110a, 110b, 110c)에 대응되는 수만큼 구비하여 해당 게이트 드라이버별로 하나씩 대응되도록 한다. 따라서, 상기 제 1 데이터 드라이버(120a)로부터 상기 제 1 게이트 드라이버(110a)에 걸리는 게이트 하이 전압 신호 인가 경로는 제 3 LOG 배선(118) 및 제 3 TCP 배선(115c)이 되고, 상기 제 1 데이터 드라이버(120a)로부터 상기 제 2 게이트 드라이버(110b)에 걸리는 게이트 하이 전압 신호 인가 경로는 제 2 LOG 배선 제 1 패턴(117a), 제 2 TCP 배선(115b), 제 2 LOG 배선 제 2 패턴(117b) 및 제 5 TCP 배선(115e)이 되며, 상기 제 3 게이트 드라이버(110c)에 걸리는 게이트 하이 전압 신호 인가 경로는 제 1 LOG 배선 제 1패턴(116a), 제 1 TCP 배선(115a), 제 1 LOG 배선 제 2 패턴(116b), 제 제 4 TCP 배선(115d), 제 1 LOG 배선 제 3 패턴(116c) 및 제 6 TCP 배선(115f)이 된다. 이 때, 상기 TCP 배선들(115a~115f)의 배선 저항은 무시할 수 있는 정도이다. 따라서, 이 경우, 각 게이트 드라이버에 인가되는 게이트 하이 전압 인가에 걸리는 배선 저항은 해당 LOG 배선의 패턴 저항의 합에 해당할 것이다.

이 경우, 도 7에서와 같은 구조에서 하측에 위치하는 게이트 드라이버일수록 상측의 게이트 드라이버에 비해 LOG 배선의 패턴의 합이 길게 보인다면, 각 게이트 드라이버에 대응되는 해당 LOG 배선의 패턴이 길이의 합이 각 LOG 배선별로 동일하도록 하여 각 게이트 드라이버간 게이트 하이 전압 인가에 걸리는 배선 저항을 동일수준으로 맞출 수 있을 것이다. 즉, 상기 제 1 게이트 드라이버(110a)에 대응되는 제 3 LOG 배선(118)은 상기 제 1 LOG 배선(116 : 116a+116b+116c)에 비해 상대적으로 짧아보일 때, 상기 제 3 LOG 배선(118)의 길이는 지그재그 형상으로 늘려 상기 제 1 LOG 배선(116)의 길이와 동일 수준으로 맞출 수 있을 것이다. 또한, 상기 제 2 LOG 배선(117)은 상기 제 3 LOG 배선(118)보다는 지그재그 폭이 줄게 하여 상기 제 1 LOG 배선(116)이 갖는 길이와 동일하게 맞출 수 있을 것이다. 이 때, 상기 각 LOG 배선의 굵기는 동일하다고 가정한다.

도 8은 본 발명의 액정 표시 장치의 다른 실시예에 따른 데이터 드라이버와 각 게이트 드라이버간의 LOG 배선 연결을 구체적으로 나타낸 평면도이다.

도 8과 같이, 다른 실시예에 따른 본 발명의 액정 표시 장치는 제 1 데이터 드라이버(미도시)와 각각의 게이트 드라이버를 연결함에 있어서, 상대적으로 경로가 긴 하측에 위치한 게이트 드라이버일수록 대응 LOG 배선을 굵게 형성하며, 상측에 위치한 게이트 드라이버일수록 대응 LOG 배선을 얇게 형성하도록 한다. 즉, 도 8에서 알 수 있는 바와 같이, 상기 제 3 게이트 드라이버(110c)에 대응되는 제 1 LOG 배선(116a, 116b, 116c) 들은 가장 굵게 형성하며, 상기 제 2 게이트 드라이버(110b)에 대응되는 상기 제 2 LOG 배선(117a, 117b)은 이보다 덜 굵은 굵기로 형성하며, 상기 제 1 게이트 드라이버(110a)에 대응되는 제 3 LOG 배선(118)은 가장 얇 게 형성한다. 앞서 설명한 실시예와 마찬가지로, 각 LOG 배선별로 동일한 저항 수준을 갖기 위해 안출된 구조이다.

이 때, 상기 제 1 LOG 배선 제 1 패턴(116a)과, 상기 제 2 LOG 배선 제 1 패턴(117a) 및 제 3 LOG 배선(118)은 상기 제 1 데이터 드라이버(미도시)에 상응하는 위치의 데이터 패드 배선(150)과 제 1 게이트 드라이버(110a)에 상응하는 게이트 패드 배선(151)과의 사이에 연결된다. 또한, 상기 제 1 LOG 배선 제 2 패턴(116b)과, 상기 제 2 LOG 배선 제 1 패턴(117b)은 상기 제 1 게이트 드라이버(110)에 상응하는 위치의 게이트 패드 배선(151)과 제 2 게이트 드라이버(110b)에 상응하는 게이트 패드 배선(152)과의 사이에 연결된다. 또한, 상기 제 1 LOG 배선 제 3 패턴(116c)은 상기 제 2 게이트 드라이버(110b) 및 제 3 게이트 드라이버(110c)의 인접한 해당 게이트 패드 배선들(152, 153) 사이에 인접하여 형성된다.

이와 같이, 본 발명의 액정 표시 장치는 LOG B 방식을 채용하며, 데이터 PCB로부터 공급되는 게이트 하이 전압 신호(VGH)를 액정 패널 내 각 게이트 드라이버별 LOG 배선을 형성하여 공급하며, 이 때, 각 LOG 배선간 저항을 동일 수준으로 유지하여 인접한 게이트 드라이버간 공급되는 게이트 하이 전압의 편차를 최소화할 수 있다. 따라서, 게이트 드라이버간 게이트 하이 전압의 차이로 발생되는 블록 딤 현상을 방지할 수 있으며, 또한 휘도 차이를 개선할 수 있다.

상기와 같은 본 발명의 액정 표시 장치는 다음과 같은 효과가 있다.

LOG B 방식을 채용하며, 데이터 PCB로부터 공급되는 게이트 하이 전압 신호 (VGH)를 액정 패널 내 각 게이트 드라이버별 LOG 배선을 형성하여 공급하며, 이 때, 각 LOG 배선간 저항을 동일 수준으로 유지하여 인접한 게이트 드라이버간 공급되는 게이트 하이 전압의 편차를 최소화할 수 있다.

이에 따라, 상온에서 정상 구동하나 환경 신뢰성 조건, 고온(60℃)과 고온 고습(60℃/50%)에서의 취약한 블록 딤 개선에 효과가 있을 것으로 판단된다.

Claims (7)

1. 서로 인접한 두 변에 각각 게이트 패드부 및 데이터 패드부를 구비한 직사각형의 액정 패널;

   상기 게이트 패드부 상에 형성된 복수개의 게이트 패드 배선;

   상기 데이터 패드부 상에 형성된 복수개의 데이터 패드 배선;

   일측이 상기 게이트 패드 배선들에 연결되는 제 1 내지 제 m(m은 2 이상의 자연수) 게이트 드라이버;

   일측이 상기 데이터 패드 배선들에 연결되는 제 1 내지 제 n(n은 2 이상의 자연수) 데이터 드라이버;

   상기 데이터 드라이버들의 타측에 연결되며, 게이트 하이 전압 생성부를 구비한 데이터 PCB;

   상기 데이터 PCB의 게이트 하이 전압 생성부에 연결되어 상기 제 1 데이터 드라이버의 배면측에 형성된 게이트 하이 전압 인가 라인;

   상기 게이트 하이 전압 인가 라인과 접속된 데이터 패드 배선들과 병렬 연결되어 상기 제 1 내지 제 m 게이트 드라이버에 일대일로 각각 게이트 하이 전압 신호를 인가하도록 하며, 상기 각 게이트 드라이버 상에서 감지하는 배선 저항이 동일한 제 1 내지 제 m LOG 배선을 포함하여 이루어지며,

   상기 제 m LOG 배선은, 상기 데이터 패드에서 제 1 게이트 드라이버 및 인접한 게이트 드라이버들 사이에 대응하여 상기 액정 패널 상에 동일 선폭의 m개의 패턴들로 나뉘어지며, 상기 제 m LOG 배선의 나뉘어진 m개의 패턴들은 각각 인접한 게이트 드라이버들의 TCP 배선과 접속되고,

   상기 제 1 LOG 배선으로부터 상기 제 m LOG 배선으로 갈수록 각 패턴의 선폭이 점차 굵어지는 것을 특징으로 하는 액정 표시 장치.
2. 삭제
3. 삭제
4. 삭제
5. 제 1항에 있어서,

   상기 게이트 드라이버들 및 데이터 드라이버들은 각각 TCP 필름면과, 그 중앙의 드라이브 IC 및 상기 드라이브 IC로부터 복수개의 입출력 신호에 대응하여 TCP 필름면 상에 형성된 복수개의 신호 라인을 구비한 것을 특징으로 하는 액정 표시 장치.
6. 제 1항에 있어서,

   상기 데이터 PCB로부터 상기 제 1 데이터 드라이버를 거쳐 상기 제 1 내지 제 m 게이트 드라이버들로, 상기 게이트 하이 전압 신호 외에 복수개의 제어 신호 및 구동 신호가 인가되는 것을 특징으로 하는 액정 표시 장치.
7. 제 6항에 있어서,

   상기 복수개의 제어 신호 및 구동 신호를 각 게이트 드라이버에 전달하는 신호 라인은 액정 패널 상에 형성되는 것을 특징으로 하는 액정 표시 장치.

Images