KR101073248B1 - 액정표시장치 - Google Patents

Abstract

LOG형 신호라인의 라인저항으로 인해 발생된 리플을 제거할 수 있는 액정표시장치가 개시된다.

본 발명의 액정표시장치는 기판 상에 형성된 다수의 공급라인과 상기 다수의 공급라인 상에 형성된 절연층과 상기 절연층 상에 형성된 리플 방지층을 포함하고, 상기 리플 방지층과 상기 각 공급라인 사이에 캐패시터가 형성되고, 상기 다수의 공급라인으로 인가된 구동전압이 상기 캐패시터를 통해 방전된다.

게이트 드라이버 IC, 리플, 캐패시터

Description

액정표시장치{Liquid Crystal Display device}

도 1은 종래의 액정표시장치를 나타낸 도면.

도 2는 도 1에 도시된 LOG형 신호라인군의 라인저항에 의한 수평라인 블럭간의 분리현상을 나타낸 도면.

도 3은 도 2에 도시된 게이트 드라이버 IC를 상세히 나타낸 도면.

도 4는 도 3에 도시된 I~I'의 단면도를 나타낸 도면.

도 5는 본 발명에 따른 액정표시장치의 게이트 드라이버 IC의 단면도를 나타낸 도면.

도 6은 도 5의 LOG형 신호라인에 형성된 캐패시터를 도시한 도면.

본 발명은 액정표시장치에 관한 것으로, 특히 리플 현상으로 인해 발생하는 불량현상들을 개선하기 위한 액정표시장치에 관한 것이다.

일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 상기 액정패널을 구동하기 위한 구동회로를 구비한다.

상기 액정패널에는 게이트라인들과 데이터 라인들이 교차하게 배열되고 상기 게이트라인들과 상기 데이터라인들의 교차로 마련되는 액정셀들이 위치하게 된다. 상기 액정패널에는 상기 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT)의 소스 및 드레인 단자들을 경유하여 상기 데이터라인들 중 어느 하나에 접속된다. 상기 박막트랜지스터(TFT)의 게이트단자는 화소전압신호가 1라인분씩의 상기 화소전극들에게 인가되게 하는 상기 게이트라인들 중 어느 하나에 접속된다.

구동회로는 상기 게이트라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터라인들을 구동하기 위한 데이터 드라이버와, 상기 데이터 드라이버를 제어하기 위한 타이밍 컨트롤러와, 상기 액정표시장치에서 사용되는 여러가지의 구동 전압들을 공급하는 전원공급부를 구비한다. 상기 타이밍 컨트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 상기 전원공급부는 입력 전원을 이용하여 상기 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL)등과 같은 구동전압들을 생성한다. 상기 게이트 드라이버는 스캔신호를 상기 게이트라인들에 순차적으로 공급하여 상기 액정패널 상의 상기 액정셀들을 1라인분씩 순차적으로 구동한다. 상기 데이터 드라이버는 상기 게이트라인들 중 어느 하나에 스캔신호가 공급될 때마다 상기 데이터라인들 각각에 화소전압신호를 공급한다. 이에따라, 상기 액정표시장치는 상기 액정셀별로 화소전압신호에 따라 상기 화소전극과 상기 공통전극 사이에 인가되는 전계에 의해 광투광율을 조절함으로 써 화상을 표시한다.

이들 중 액정패널과 직접 접속되는 상기 데이터 드라이버와 상기 게이트 드라이버는 다수개의 IC들로 집적화된다. 집적화된 데이터 드라이버 IC와 상기 게이트 드라이버 IC 각각은 TCP(Tape Carrier Package)상에 실장되어 TAB(Tape Automated Bonding)방식으로 상기 액정패널에 접속되거나 COG(Chip On Glass)방식으로 상기 액정패널 상에 실장된다.

여기서 TCP를 통해 TAB방식으로 상기 액정패널에 접속되는 드라이버 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 형성되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 구동전압들을 공급받음과 아울러 상호 접속된다. 상세히 설명 하면, 상기 데이터 드라이버 IC들은 데이터 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 상기 타이밍 컨트롤러로부터의 제어신호들 및 화소데이터 신호와 상기 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 상기 게이트 드라이버 IC들은 게이트 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 상기 타이밍 컨트롤러로부터의 제어신호들과 상기 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.

COG방식으로 상기 액정패널에 실장되는 드라이브 IC들은 신호라인들이 상기 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(LOG)방식으로 상호 접속됨과 아울러 상기 타이밍 컨트롤러 및 상기 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.

최근에는, 드라이버 IC들이 TAB방식으로 상기 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 상기 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히, 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이버 IC 들에 접속되는 신호라인들을 LOG 방식으로 상기 액정패널 상에 형성함으로써 게이트 PCB를 제거하고 있다. 다시 말하여 TCB방식의 게이트 드라이버 IC들은 상기 액정패널의 하부 글라스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.

도 1은 종래의 LOG형 액정표시장치를 나타낸 블록도이다.

실제로, LOG형 신호라인들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이, 액정패널(1)과, 상기 액정패널(1)과 데이터 PCB(12)사이에 접속되어진 다수개의 데이터 TCP들(8)과, 상기 액정패널(1)의 다른 측에 접속되어진 다수 개의 게이트 TCP들(14)과, 상기 다수개의 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이버 IC(10)들과, 상기 다수개의 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이버 IC들(16)을 구비한다.

상기 액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4)사이에 주입된 액정을 포함한다. 상기 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들에 의해 화상을 표시하는 화상표시 영역(5)이 마련된다. 상기 화상표시 영역(5)의 외곽부에 위치하는 상기 하부기판(2)의 외곽영역에는 데이터라인(18)에 접속된 데이터 패드들(미도시)들과, 게 이트라인(20)에 접속된 게이트 패드들(미도시)이 위치하게 된다. 또한 상기 하부기판(2)의 외곽영역에는 상기 게이트 드라이버 IC(16)에 게이트 구동신호들을 LOG형 신호라인군(26)이 형성된다.

상기 데이터 TCP(8)에는 상기 데이터 드라이버 IC(10)가 실장되고, 상기 데이터 드라이버 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 상기 데이터 TCP(8)의 입력패드들(24)은 상기 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 상기 출력패드들(25)은 상기 하부기판(2)상의 데이터 패드들과 전기적으로 접속된다. 또한, 상기 데이터 TCP(8)에는 게이트 구동신호들을 상기 LOG형 신호라인군(26)으로 공급하기 위한 게이트 구동신호 전송군(22)이 추가적으로 형성된다.

상기 데이터 드라이버 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 상기 액정패널(1) 상의 데이터라인들(18)에 공급한다.

상기 게이트 TCP(14)에는 상기 게이트 드라이버 IC(16)가 실장되고, 상기 게이트 드라이버 IC(16)와 전기적으로 접속된 상기 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 상기 게이트 구동신호 전송라인군(28)은 상기 하부기판(2) 상의 LOG 구동신호 라인군(26)과 전기적으로 접속되고, 상기 출력패드들(30)은 상기 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다.

상기 LOG형 신호라인군(26)은 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 공통전압(Vcom), 그라운드 전압(GND), 전원 전압(Vcc)와 같은 전원공급 부(미도시)로부터 공급되는 구동전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 상기 타이밍 컨트롤러(미도시)로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.

상기 LOG형 신호라인군(26)은 화상표시영역(5)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 상기 LOG형 신호라인군(26)은 게이트 라인들(20)과 동일하게 게이트 금속층으로 구성된다. 게이트 금속으로는 통상 AlNd등과 같이 비교적 큰 비저항값을 갖는 금속이 이용된다. 상기 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 또한 LOG형 신호라인군(26)의 저항값은 라인길이에 비례함에 따라 상기 데이터 PCB(12)로부터 멀어질수록 라인 저항값이 증가하여 게이트 구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인군(26)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 상기 화상표시영역(21)에 표시되는 화상의 품질이 저하되게 된다.

도 2는 도 1에 도시된 LOG형 신호라인군의 라인저항에 의한 수평라인 블럭간의 분리현상을 나타낸 도면이다.

종래의 액정표시장치는 게이트 로우 전압(VGL) 및 게이트 하이 전압(VGH)을 각각 공급하는 LOG형 신호라인들 각각은 도 2에 도시된 바와 같이, 제 1 데이터 TCP(8)와 제 1 내지 제 3 게이트 TCP들(14A 내지 14C) 사이 각각에 접속되는 제 1 내지 제 3 LOG형 신호라인들(LVG1 내지 LVG3)로 구성된다. 상기 제 1 내지 제 3 LOG형 신호라인들(LVG1 내지 LVG3)은 그 라인길이에 비례하는 라인저항값(a, b, c)을 갖고 상기 제 1 내지 제 3 게이트 TCP들(14A 내지 14C)을 경유하여 직렬로 연결된다.

즉, 제 1 게이트 TCP(14A)에 실장된 게이트 드라이브 IC(16)에는 제 1 LOG형 신호라인(LVG1)의 제 1 라인저항값(a)에 비례하여 전압강하된 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 포함하는 제 1 게이트 전압(VG1)과, 전원전압(Vcc)과, 기준전압(GND)이 공급된다. 상기 제 1 게이트 전압(VG1)과, 상기 전원전압(Vcc)과, 상기 기준전압(GND)는 제 1 게이트 드라이버 IC(16)를 통해 제 1 수평라인 블록(A)의 게이트라인들에 공급된다.

제 2 게이트 TCP(14B)에 실장된 게이트 드라이버 IC(16)에는 직렬 접속된 제 1 LOG형 신호라인(LVG1) 및 제 2 LOG형 신호라인(LVG2)의 제 2 라인저항값(a+b)에 비례하여 전압강하된 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 포함하는 제 2 게이트 전압(VG2)과, 전원 전압(Vcc)과, 기준 전압(GND)이 공급된다. 상기 제 2 게이트 전압(VG2)과, 상기 전원 전압(Vcc)과, 상기 기준 전압(GND)은 제 2 게이트 드라이버 IC(16)을 통해 제 2 수평라인 블록(B)의 게이트라인들에 공급된다.

제 3 게이트 TCP(14C)에 실장된 게이트 드라이버 IC(16)에는 직렬 접속된 제 1 LOG형 신호라인 내지 제 3 LOG형 신호라인(LVG1 내지 LVG3)의 제 3 라인저항값(a+b+c)에 비례하여 전압강하된 게이트 하이전압(VGH) 및 게이트 로우 전압(VGL)을 포함하는 제 3 게이트 전압(VG3)과, 전원 전압(Vcc)과, 기준 전압 (GND)이 공급된다. 상기 제 3게이트 전압(VG3)과, 상기 전원 전압(Vcc)과, 상기 기준 전압(GND)은 제 3 게이트 드라이버 IC(16)을 통해 제 3 수평라인 블록(C)의 게이트라인들에 공급된다.

도 3은 도 2에 도시된 게이트 드라이버 IC를 상세히 나타낸 도면이고, 도 4는 도 3에 도시된 I-I'의 단면도를 나타낸 도면이다.

도 3 및 도 4에 도시된 바와 같이, 게이트 하이 전압(VGH(a'))과, 게이트 로우 전압(VGL(b'))과, 전원 전압(Vcc(c'))과, 그라운드 전압(GND(d'))이 상기 게이트 드라이버 IC(16)로 공급된다. 상기 게이트 드라이버 IC(16)로 인가되는 구동전압의 공급라인은, 게이트 라인과 같은 재질로 이루어져 있다. 상기 구동전압인 게이트 하이 전압(VGH(a'))과, 게이트 로우 전압(VGL(b'))과 전원 전압(Vcc(c'))과 그라운드 전압(GND(d'))이 상기 게이트 드라이버 IC로 인가되는 공급라인(33 내지 36)위에 게이트 절연층(37)이 형성되어 있다.

이때, 제 1 게이트 드라이버 IC 내지 제 3 게이트 드라이버 IC를 경유하면서 LOG형 신호라인(도 2의 LVG1 내지 LVG3)에 게이트 하이 전압(VGH(a'))과, 게이트 로우 전압(VGL(b'))과, 공급전압(Vcc(c'))과, 그라운드 전압(GND(d'))과 같은 구동전압이 공급될수록 LOG형 신호라인(LVG1 내지 LVG3)의 라인저항값(a, b, c)이 증가되면서 상기 구동전압에 리플(Ripple)이 발생된다.

이에 따라, 상기 제 1 게이트 드라이버 IC로 공급된 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 전원전압(Vcc), 그라운드 전압(GND)과 같은 구동전압과 상기 제 3 게이트 드라이버 IC로 공급된 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 전원 전압(Vcc), 그라운드 전압(GND)와 같은 구동전압 사이에 차이가 발생하여 상기 수평라인 블록(A 내지 C)간의 휘도 차이가 발생하는 등의 문제점이 발생한다.

본 발명은 액정패널의 기판 상에 캐패시터를 형성하여 구동전압 리플을 최소화 하여 화질을 향상시키는 액정표시장치를 제공함에 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 액정표시장치는 기판 상에 형성된 다수의 공급라인과 상기 다수의 공급라인 상에 형성된 절연층과 상기 절연층 상에 형성된 리플 방지층을 포함하고, 상기 리플 방지층과 상기 각 공급라인 사이에 캐패시터가 형성되고, 상기 다수의 공급라인으로 인가된 구동전압이 상기 캐패시터를 통해 방전된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 5는 본 발명에 따른 액정표시장치의 LOG형 신호라인 부분을 간략하게 나타낸 도면이다.

도 5에 도시된 바와 같이, 도 2의 게이트 드라이버 IC로 구동전압이 공급되도록 하는 LOG형 신호라인의 단면도를 살펴보면, 게이트 하이 전압 공급라인(VGH(a'))과, 전원전압(Vcc(c'))과, 그라운드 전압(GND(d'))과, 게이트 로우 전압(VGL(b'))의 공급라인이 있다.

여기서, 상기 공급라인들은 게이트 라인과 같은 재질로 이루어진 것이다.

도 5에 도시된 바와 같이, 상기 게이트 하이 전압(VGH(a'))과, 상기 전원 전압(Vcc(c'))과, 그라운드 전압(GND(d'))과 게이트 로우 전압(VGL(b'))의 공급라인(51 내지 54) 상에 게이트 절연층(55)이 형성된다.

그리고, 상기 그라운드 전압(GND(d'))의 공급라인(54) 상에 대응되는 상기 게이트 절연층(55) 상에 콘택홀이 형성된다. LOG형 신호라인들로 액정표시장치를 구동시키기 위한 구동전압과 제어 신호들이 각각의 게이트 드라이버 IC로 공급되고, 제 1 게이트 드라이버 IC로 공급된 구동전압과 제 2 게이트 드라이버 IC와 제 3 게이트 드라이버 IC로 공급된 구동 전압값은 차이가 발생한다. 그 이유는 LOG형 액정표시장치에서 각 게이트 드라이버 IC 사이에 연결된 상기 LOG형 신호라인의 라인저항에 의해 전압이 강하되기 때문이다.

이러한 문제를 해결하기 위해 본 발명에서는 도 5에 도시된 바와 같이, 상기 게이트 절연층(55) 상에 데이터 라인과 같은 재질을 갖는 금속라인으로 패턴을 형성한다. 이때, 상기 게이트 절연층(55)은 상기 콘택홀을 통해 금속라인과 연결된다.

여기서, 상기 금속라인은 LOG형 신호라인 상에 생기는 라인저항으로 인한 리플을 방지해주는 리플 방지층(56)이라 한다.

따라서, 상기 리플 방지층(56)과 각 공급라인들(51 내지 53) 사이에 캐패시터가 형성된다.

도 6은 도 5의 LOG형 신호라인에 형성된 캐패시터를 도시한 도면이다.

도 6에 도시된 바와 같이, 상기 게이트 드라이버 IC(16)로 게이트 하이 전압(VGH(a"))과, 게이트 로우 전압(VGL(b"))과, 전원 전압(Vcc(c"))이 인가되는 공급라인(33 내지 35)에 서로 상이한 캐패시터(C1, C2, C3)가 형성된다. 상기 캐패시터(C1, C2, C3)에 의해 상기 게이트 하이 전압(VGH(a"))이 인가되는 공급라인(51)과 상기 게이트 로우 전압(VGL(b"))이 인가되는 공급라인(52)과 상기 전원 전압(Vcc(c"))가 인가되는 공급라인(53)과 상기 그라운드 전압(GND(d"))이 인가되는 공급라인(54)이 연결된다. 이때, 앞서설명한 바와 같이, LOG형 신호라인의 라인저항으로 인해 구동전압에 리플이 발생된다. 하지만, 이러한 리플은 상기 캐패시터(C1, C2, C3)를 통해 상기 그라운드 전압(GND(d")) 공급라인(54)을 통해 방전된다.

이와 같이, 게이트 드라이버 IC로 인가되는 구동전압들의 공급라인들(51 내지 54)은 게이트 라인과 같은 재질의 금속라인이고, 그 위에 게이트 절연층(55)이 형성된다. 여기서, 상기 게이트 절연층(55) 콘택홀을 통해 그라운드 전압(GND)의 공급라인이 노출되게 형성된다. 상기 게이트 절연층(55) 위에 액정패널상의 데이터 라인과 같은 재질의 금속라인(리플 방지층)(56)으로 패턴을 형성한다. 이때, 상기 리플 방지층(56)은 상기 그라운드 전압(GND(d"))에 연결된다.

이에 따라, 게이트 하이 전압(VGH(a")), 게이트 로우 전압(VGL(b"))과, 전원 전압(Vcc(c"))이 게이트 드라이버 IC로 인가되는 공급라인(51 내지 53)과 상기 리플 방지층(26) 사이에서 캐패시터(C1, C2, C3)가 형성된다. 상기 캐패시터(C1, C2, C3)는 LOG형 신호라인의 라인저항으로 인해 생성된 구동전압의 리플을 그라운드(GND(d"))를 통해 방전되도록 한다. LOG형 신호라인의 라인저항으로 인해 리플이 발생하여 구동전압이 강하되었다. 그러나 상기 캐패시터(C1, C2, C3)로 인해서 리플이 방전되어 상기 구동전압의 강하가 최소화 되도록 했다.

따라서, 상기 게이트 드라이버 IC로 인가되는 구동전압은 LOG형 신호라인의 라인저항으로 인해 생기는 리플의 영향을 줄일 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 액정표시장치에 의하면, 게이트 드라이버 IC로 인가되는 구동전압의 공급라인들과 상기 공급라인 위에 게이트 절연층이 형성되고, 상기 게이트 절연층 위에 데이터 라인과 같은 재질과 금속라인(리플 방지층)으로 패턴을 형성시킨다. 이때, 구동전압과 상기 리플 방지층 사이에 캐패시터가 형성된다. 이에 따라, LOG형 신호라인의 라인저항으로 인해 게이트 드라이버 IC로 인가되는 구동전압의 리플은 상기 캐패시터로 충전되고, 그라운드(GND)로 방전된다.

따라서, LOG형 신호라인의 라인저항으로 생기는 리플은 구동전압 공급라인과 리플 방지층사이에 형성된 캐패시터에 의해서 감소할 수 있다.

Claims (6)

1. 기판 상에 형성된 다수의 LOG 신호 공급라인들;

   상기 다수의 LOG 신호 공급라인들 상에 형성된 절연층;

   상기 절연층 상에 형성된 리플 방지층을 포함하고, 상기 리플 방지층과 상기 각 공급라인 사이에 캐패시터가 형성되고, 상기 다수의 공급라인으로 인가된 구동전압이 상기 캐패시터를 통해 방전되고,

   상기 다수의 LOG 신호 공급라인들은 게이트 하이 전압 공급라인, 게이트 로우 전압 공급라인, 전원 전압 공급라인 및 그라운드 전압 공급라인을 포함하고,

   상기 그라운드 전압 공급라인의 일부는 상기 절연층 상에 형성된 콘택홀을 통해 외부로 노출되어 상기 리플 방치층과 직접적으로 접속되는 것을 특징으로 하는 액정표시장치.
2. 삭제
3. 제 1항에 있어서,

   상기 다수의 공급라인은 게이트 라인과 동일한 재질로 이루어진것을 특징으로 하는 것을 액정표시장치.
4. 제 1항에 있어서,

   상기 리플 방지층은 데이터라인과 동일한 재질인것을 특징으로 하는 액정표시장치.
5. 삭제
6. 제 1항에 있어서,

   상기 캐패시터는 상기 리플 방지층과 상기 게이트 하이 전압 공급라인사이, 상기 리플 방지층과 상기 게이트 로우 전압 공급라인 사이 그리고 상기 리플 방지층과 상기 전원 전압 공급라인 사이에 각각 형성되는 것을 특징으로 하는 액정표시장치.

Images