KR102291348B1 - 표시장치 및 표시패널 - Google Patents

표시장치 및 표시패널 Download PDF

Info

Publication number
KR102291348B1
KR102291348B1 KR1020150013004A KR20150013004A KR102291348B1 KR 102291348 B1 KR102291348 B1 KR 102291348B1 KR 1020150013004 A KR1020150013004 A KR 1020150013004A KR 20150013004 A KR20150013004 A KR 20150013004A KR 102291348 B1 KR102291348 B1 KR 102291348B1
Authority
KR
South Korea
Prior art keywords
gate
line
gate driver
display panel
gate voltage
Prior art date
Application number
KR1020150013004A
Other languages
English (en)
Other versions
KR20160092586A (ko
Inventor
도오성
홍석현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150013004A priority Critical patent/KR102291348B1/ko
Publication of KR20160092586A publication Critical patent/KR20160092586A/ko
Application granted granted Critical
Publication of KR102291348B1 publication Critical patent/KR102291348B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 실시예들은, 표시패널 상의 게이트 전압 라인에 연결된 안정화 캐패시터를 형성함으로써, 게이트 전압 라인을 통해 공급되는 게이트 전압을 안정화시켜줄 수 있는 표시장치 및 표시패널에 관한 것이다.

Description

표시장치 및 표시패널{DISPLAY DEVICE AND DISPLAY PANEL}
본 실시예들은 표시장치 및 표시패널에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치되고, 서브픽셀들이 배치된 표시패널과, 데이터 라인들을 구동하는 소스 구동부와, 게이트 라인들을 순차적으로 구동하는 게이트 구동부 등을 포함한다.
한편, 게이트 구동부는 전원 공급부로부터 게이트 전압을 공급받아 스캔 신호를 생성하여 출력하는데, 전원 공급부에서 게이트 구동부로 게이트 전압이 전달되는 동안, 경로 상의 저항 성분으로 인해, 게이트 전압에 노이지 및 리플 등이 발생할 수 있다.
이로 인해, 게이트 구동부는 노이즈 및 리플 등을 갖는 게이트 전압을 이용하여 스캔 신호를 생성하기 때문에, 스캔 신호 또한, 노이즈 및 리플 등을 갖게 된다.
따라서, 게이트 전압의 불안정화 현상(예: 노이즈, 리플 등)으로 인해, 게이트 구동부가 오동작하거나, 게이트 구동이 제대로 되지 못하는 문제점이 발생할 수 있다.
이는, 게이트 전압이 전달되는 경로가 길 수밖에 없는 대면적의 표시장치에서 더욱 심하게 발생할 수 있다.
본 실시예들의 목적은, 게이트 전압 전달 경로 상에서 게이트 전압을 안정화시켜줄 수 있는 표시장치 및 표시패널을 제공하는 데 있다.
본 실시예들의 다른 목적은, 표시패널 상의 게이트 전압 라인에 연결된 안정화 캐패시터를 형성함으로써, 게이트 전압 라인을 통해 공급되는 게이트 전압을 안정화시켜줄 수 있는 표시장치 및 표시패널을 제공하는 데 있다.
본 실시예들의 또 다른 목적은, 게이트 전압의 안정화를 위한 안정화 캐패시터를 게이트 전압 라인과 효율적으로 연결할 수 있는 구조를 갖는 표시장치 및 표시패널을 제공하는 데 있다.
일 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널과, 다수의 데이터 라인을 구동하는 적어도 하나의 소스 드라이버와, 게이트 전압을 출력하는 파워 컨트롤러와, 게이트 전압 라인을 통해 게이트 전압을 공급받아 다수의 게이트 라인으로 스캔 신호를 출력하고, 표시패널에 서로 이격 되어 연결된 둘 이상의 게이트 드라이버를 포함하는 표시장치를 제공할 수 있다.
이러한 표시장치의 표시패널에서, 둘 이상의 게이트 드라이버 중 적어도 하나의 게이트 드라이버가 연결된 본딩부의 주변 영역에는, 게이트 전압 라인과 전기적으로 연결된 안정화 캐패시터가 존재할 수 있다.
다른 실시예는, 다수의 게이트 라인과, 다수의 게이트 라인으로 스캔 신호를 공급하는 둘 이상의 게이트 드라이버가 연결되는 둘 이상의 본딩부와, 둘 이상의 게이트 드라이버로 게이트 전압을 공급하기 위한 게이트 전압 라인과, 둘 이상의 게이트 드라이버 중 적어도 하나의 게이트 드라이버가 연결된 본딩부의 주변 영역에는, 게이트 전압 라인과 전기적으로 연결된 안정화 캐패시터가 배치된 표시패널을 제공할 수 있다.
이러한 표시패널에서 각 게이트 드라이버가 연결되는 각 본딩부(본딩 패드)의 최외각에서 게이트 전압 라인이 연결될 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 게이트 전압 전달 경로 상에서 게이트 전압을 안정화시켜줄 수 있는 표시장치 및 표시패널을 제공할 수 있다.
본 실시예들에 의하면, 표시패널 상의 게이트 전압 라인에 연결된 안정화 캐패시터를 형성함으로써, 게이트 전압 라인을 통해 공급되는 게이트 전압을 안정화시켜줄 수 있는 표시장치 및 표시패널을 제공할 수 있다.
본 실시예들에 의하면, 게이트 전압의 안정화를 위한 안정화 캐패시터를 게이트 전압 라인과 효율적으로 연결할 수 있는 구조를 갖는 표시장치 및 표시패널을 제공할 수 있다.
도 1a 및 도 1b는 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치에서, 게이트 구동을 설명하기 위한 도면이다.
도 3은 본 실시예들에 따른 표시장치에서 게이트 전압 인가 경로를 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치에서, COF(Chip On Film) 타입으로 구현된 게이트 드라이버 및 소스 드라이버를 나타낸 도면이다.
도 5는 파워 컨트롤러로부터 이격 거리가 서로 다른 두 지점에 있는 게이트 드라이버에 입력되는 게이트 전압(VGH, VGL)과 출력되는 스캔 신호(SCAN)의 파형을 나타낸 도면이다.
도 6은 본 실시예들에 따른 표시장치에서, 게이트 전압의 안정화를 위한 안정화 캐패시터를 나타낸 도면이다.
도 7은 본 실시예들에 따른 표시장치에서, 안정화 캐패시터의 형성 위치를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서, 게이트 드라이버가 배치된 X 지점의 단면도와, 안정화 캐피시터가 형성된 Y 지점의 단면도이다.
도 9는 본 실시예들에 따른 표시장치에서, COF 타압의 게이트 드라이버에 대한 확대도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1a는 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1a를 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인(DL)을 구동하는 소스 구동부(120)와, 다수의 게이트 라인을 구동하는 게이트 구동부(130)와, 소스 구동부(120) 및 게이트 구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
소스 구동부(120)는, 다수의 데이터 라인으로 데이터 전압을 공급함으로써, 다수의 데이터 라인을 구동한다. 여기서, 소스 구동부(120)는 데이터 구동부라고도 한다.
게이트 구동부(130)는, 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동한다. 여기서, 게이트 구동부(130)는 스캔 드라이버라고도 한다.
타이밍 컨트롤러(140)는, 소스 구동부(120) 및 게이트 구동부(130)로 각종 제어신호를 공급하여, 소스 구동부(120) 및 게이트 구동부(130)를 제어한다.
이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 소스 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.
게이트 구동부(130)는, 도 1a에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있다. 구동 방식, 설계 방식 등에 따라서는, 게이트 구동부(130)는,도 1b에서와 같이 제1 게이트 구동부(130a)와 제2 게이트 구동부(130b)로 나누어져서 양측에 위치할 수도 있다. 이에 대해서는, 도 1b를 참조하여 뒤에서 상세하게 설명한다.
또한, 게이트 구동부(130)는, 둘 이상의 게이트 드라이버(GD: Gate Driver)를 포함할 수 있다. 도 1b에서는, 일 예로, 게이트 구동부(130)가 5개의 게이트 드라이버(GD #1, ... , GD #5)를 포함하는 것으로 도시하였다.
도 1a를 참조하면, 게이트 구동부(130)에 포함된 5개의 게이트 드라이버(GD #1, ... , GD #5)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
또한, 게이트 구동부(130)에 포함된 5개의 게이트 드라이버(GD #1, ... , GD #5) 각각은, 칩 온 필름(COF: Chip On Film) 타입으로 구현될 수 있다.
이 경우, 5개의 게이트 드라이버(GD #1, ... , GD #5) 각각은 필름과 이 필름상의 칩(게이트 드라이버 집적회로)으로 이루어져 있을 수 있다.
5개의 게이트 드라이버(GD #1, ... , GD #5) 각각의 필름의 일 단은 표시패널(110)에 본딩된다.
게이트 구동부(130)에 포함된 5개의 게이트 드라이버(GD #1, ... , GD #5) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
소스 구동부(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인을 구동한다.
소스 구동부(120)는, 적어도 하나의 소스 드라이버(SD: Source Driver)를 포함할 수 있다. 도 1a에서는, 일 예로, 소스 구동부(120)가 8개의 소스 드라이버(SD #1, ... , SD #8)를 포함하는 것으로 도시하였다.
소스 구동부(120)에 포함된 8개의 소스 드라이버(SD #1, ... , SD #8)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
소스 구동부(120)에 포함된 8개의 소스 드라이버(SD #1, ... , SD #8) 각각은, 칩 온 필름(COF: Chip On Film) 타입으로 구현될 수 있다.
이 경우, 소스 구동부(120)에 포함된 8개의 소스 드라이버(SD #1, ... , SD #8) 각각은, 필름과 이 필름상의 칩(소스 드라이버 집적회로)으로 이루어져 있다.
8개의 소스 드라이버(SD #1, ... , SD #8) 각각의 필름의 일 단은 적어도 하나의 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board, 160)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
소스 구동부(120)에 포함된 8개의 소스 드라이버(SD #1, ... , SD #8) 각각은, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버터 등을 포함할 수 있다.
한편, 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 소스 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 소스 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 소스 구동부(120) 및 게이트 구동부(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는, 소스 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 소스 구동부(120)를 구성하는 8개의 소스 드라이버(SD #1, ... , SD #8)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 소스 구동부(120)의 출력 타이밍을 제어한다.
도 1a를 참조하면, 타이밍 컨트롤러(140)는, 8개의 소스 드라이버(SD #1, ... , SD #8)가 본딩된 소스 인쇄회로기판(160)과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체(170)를 통해 연결된 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board, 180)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판(180)에는, 표시패널(110), 소스 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 컨트롤러(150)가 더 배치될 수 있다. 이러한 파워 컨트롤러(150)는 파워 관리 집적회로(PMIC: Power Management IC)라고도 한다.
위에서 언급한 소스 인쇄회로기판(160)과 컨트롤 인쇄회로기판(180)은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.
본 실시예들에 따른 표시장치(100)는, 일 예로, 액정표시장치(Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 중 하나일 수 있다.
이러한 표시장치(100)에서 표시패널(110)에 배치되는 다수의 서브픽셀 각각에는, 트랜지스터(Transistor), 캐패시터(Capacitor) 등의 회로 소자가 배치될 수 있다.
예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀은, 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터, 적어도 하나의 캐패시터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 1b는 본 실시예들에 따른 표시장치(100)의 다른 시스템 구성도로서, 도 1a와는 다르게, 2개의 게이트 구동부(제1 게이트 구동부(130a), 제2 게이트 구동부(130b))가 표시패널(110)의 양측에 나누어져 배치되어 있다.
도 1b를 참조하면, 제1 게이트 구동부(130a)는, 5개의 게이트 드라이버(GD #1a, ... , GD #5a)를 포함하여 구성되고, 제2 게이트 구동부(130b)는, 5개의 게이트 드라이버(GD #1b, ... , GD #5b)를 포함하여 구성된다.
여기서, 도 1b의 제1 게이트 구동부(130a)는, 도 1a의 게이트 구동부(130)와 동일하다. 즉, 도 1b의 제1 게이트 구동부(130a)에 포함된 5개의 게이트 드라이버(GD #1a, ... , GD #5a)는, 도 1a의 게이트 구동부(130)에 포함된 5개의 게이트 드라이버(GD #1, ... , GD #5)와 동일하다.
따라서, 도 1b는, 도 1a의 게이트 구동부(130)에 제2 게이트 구동부(130b)가 추가로 포함된 것으로 볼 수 있다.
또한, 도 1b에 도시된 표시장치(100)에서는, 소스 인쇄회로기판(160)이 제1 소스 인쇄회로기판(160a)과 제2 소스 인쇄회로기판(160b)으로 나누어져 있다.
도 1b를 참조하면, 제1 소스 인쇄회로기판(160a)은 하나 이상의 제1 연결 매체(170a)를 통해 컨트롤 인쇄회로기판(180)과 연결되고, 제2 소스 인쇄회로기판(160b)은 하나 이상의 제2 연결 매체(170b)를 통해 컨트롤 인쇄회로기판(180)과 연결된다.
도 1b를 참조하면, 8개의 소스 드라이버(SD #1, ... , SD #8) 중 제1 게이트 구동부(130a)와 인접한 4개의 소스 드라이버(SD #1, SD #2, SD #3, SD #4)는, 제1 소스 인쇄회로기판(160a)에 본딩되어 연결된다.
도 1b를 참조하면, 8개의 소스 드라이버(SD #1, ... , SD #8) 중 제2 게이트 구동부(130b)와 인접한 4개의 소스 드라이버(SD #5, SD #6, SD #7, SD #8)는, 제2 소스 인쇄회로기판(160b)에 본딩되어 연결된다.
본 실시예들에 따른 표시장치(100)는, 도 1a 및 도 1b 중 하나에 도시된 시스템으로 되어 있을 수 있다. 단, 아래에서는, 본 실시예들에 따른 표시장치(100)가 도 1b의 시스템으로 구현된 것으로 가정한다. 그렇더라도, 이하의 모든 설명은, 도 1a의 시스템으로 구현된 경우에도, 동일하게 적용될 수 있을 것이다.
도 2는 본 실시예들에 따른 표시장치(100)에서, 게이트 구동을 설명하기 위한 도면이고, 도 3은 본 실시예들에 따른 표시장치(100)에서 게이트 전압 인가 경로를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 파워 컨트롤러(150)는, 게이트 전압(VGH, VGL)을 게이트 전압 라인(300a, 300b)으로 출력한다.
도 2 및 도 3을 참조하면, 제1 게이트 구동부(130a)에 포함된 게이트 드라이버들(GD #1a, ... , GD #5a)은, 해당 게이트 전압 라인(300a)을 통해 게이트 전압(VGH, VGL)을 공급받아 스캔 신호(SCAN)를 생성하여 다수의 게이트 라인으로 출력한다.
이와 마찬가지로, 제2 게이트 구동부(130b)에 포함된 게이트 드라이버들(GD #1b, ... , GD #5b)은, 해당 게이트 전압 라인(300b)을 통해 게이트 전압(VGH, VGL)을 공급받아 스캔 신호(SCAN)를 생성하여 다수의 게이트 라인으로 출력한다.
도 2 및 도 3을 참조하면, 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b)은, 서로 이격되어 표시패널(110)에 연결된다.
표시패널(110)에는 다수의 본딩부(본딩 패드라고도 함)가 있어, 이 본딩부들에 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b)이 본딩되어 연결된다.
도 3을 참조하면, 게이트 전압 라인(300a, 300b)은, 파워 컨트롤러(150)에서 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b)로 게이트 전압을 전달해주는 경로이다.
여기서, 게이트 전압은, 하이 레벨 게이트 전압(VGH)과, 로우 레벨 게이트 전압(VGL)을 포함한다.
따라서, 게이트 전압 라인(300a, 300b)은, 하이 레벨 게이트 전압(VGH)을 전달해주는 라인과, 로우 레벨 게이트 전압(VGL)을 전달해주는 라인을 포함할 수 있다.
파워 컨트롤러(150)에서 출력된 게이트 전압의 전달 경로 상에는, 컨트롤 인쇄회로기판(180), 제1, 제2 연결 매체(170a, 170b), 제1, 제2 소스 인쇄회로기판(160a, 160b), 외곽에 배치된 소스 드라이버(SD #1, SD #8), 표시패널(110), 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b)이 있다.
따라서, 게이트 전압 라인(300a, 300b)은, 표시패널(110)에 배치된 부분 이외에, 컨트롤 인쇄회로기판(180)에 배치된 부분과, 제1, 제2 연결 매체(170a, 170b)에 배치된 부분과, 제1, 제2 소스 인쇄회로기판(160a, 160b)에 배치된 부분과, 외곽에 배치된 소스 드라이버(SD #1, SD #8)에 배치된 부분을 포함하는 결합체로 볼 수 있다.
도 2 및 도 3을 참조하면, 표시패널(110)에 연결된 소스 드라이버들(SD #1, ... , SD #8) 및 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b)은, 일 예로, 도 4에 도시된 바와 같이, COF (Chip On Film) 타입으로 구현될 수 있다.
도 4는 본 실시예들에 따른 표시장치(100)에서, COF(Chip On Film) 타입으로 구현된 게이트 드라이버(GD) 및 소스 드라이버를 나타낸 도면이다.
도 4를 참조하면, 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b) 각각은, 표시패널(110)의 화상 비표시 영역에서의 본딩부에 본딩된 필름과 필름상에 배치된 칩으로 이루어진다.
게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b) 각각을 이루는 필름에는 표시패널(110) 상에 배치된 LOG(Line On Glass) 타입의 각종 신호 라인과 칩을 전기적으로 연결해주기 위한 LOF(Line On Film) 타입의 각종 신호 라인이 존재할 수 있다(도 9 참조).
여기서, 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b) 각각을 이루는 칩은, "게이트 드라이버 집적회로"라고도 한다.
그리고, 화상 비표시 영역은, 화상이 표시되는 액티브 영역(Active Area)의 바깥 영역으로서, 각종 신호 라인 등이 배치된다. 이러한 화상 비표시 영역을 베젤(Bezel)이라고도 한다.
도 4를 참조하면, 소스 드라이버들(SD #1, ... , SD #8) 각각은, 일단이 표시패널(110)의 화상 비표시 영역에서의 본딩부에 본딩되고 타단이 소스 인쇄회로기판(160a 또는 160b)에서의 본딩부에 본딩되는 필름과, 이 필름상에 배치되는 칩으로 이루어진다.
소스 드라이버들(SD #1, ... , SD #8) 각각을 이루는 필름에는 표시패널(110) 상에 배치된 LOG(Line On Glass) 타입의 각종 신호 라인과 소스 드라이버들(SD #1, ... , SD #8)에 배치된 각종 신호 라인을 전기적으로 연결해주기 위한 LOF(Line On Film) 타입의 각종 신호 라인이 존재할 수 있다.
여기서, 소스 드라이버들(SD #1, ... , SD #8) 각각을 이루는 칩은, "소스 드라이버 집적회로"라고도 한다.
도 3을 참조하여 전술한 바와 같이, 파워 컨트롤러(150)에서 출력된 게이트 전압(VGH)은, 컨트롤 인쇄회로기판(180)과 제1, 제2 연결 매체(170a, 170b)에 있는 신호 라인 부분을 지나, 제1, 제2 소스 인쇄회로기판(160a, 160b)의 신호 라인 부분을 지나며, 외곽에 배치된 소스 드라이버(SD #1, SD #8)의 필름상의 신호 라인 부분을 지나고, 표시패널(110) 상의 LOG(Line On Glass) 타입의 신호 라인 부분을 지나서, 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b) 각각의 필름 상에 형성된 신호 라인 부분을 지나서, 칩으로 인가된다.
도 3을 참조하면, 게이트 전압이 전달되는 경로가 되는 게이트 전압 라인(300a, 300b)을 이루는 각 신호 라인 부분은, 저항 성분(Rsa, Rsb, R1a, R2a, R3a, R4a, R5a, R1b, R2b, R3b, R4b, R5b)을 가지고 있다.
따라서, 게이트 전압은 게이트 전압 라인(300a, 300b)을 지나면서 게이트 전압 라인(300a, 300b)에서의 저항 성분에 의해, 노이즈(Noise) 및 리플(Ripple)이 발생할 수 있다.
즉, 게이트 드라이버들(GD #1a, ... , GD #5a, GD #1b, ... , GD #5b) 각각이 인가받는 게이트 전압은, 노이즈(Noise) 및 리플(Ripple)이 발생한 게이트 전압일 수 있다.
이와 같은 게이트 전압에 대한 노이즈 및 리플 발생 현상은, 게이트 전압이 전달되는 경로가 길어질수록, 저항이 커져서, 심해진다.
즉, 파워 컨트롤러(150)로부터 멀리 떨어져 있는 게이트 드라이버에서의 칩(게이트 드라이버 집적회로)일수록, 노이즈 및 리플이 심한 게이트 전압을 인가받게 된다.
예를 들어, 도 5에 도시된 바와 같이, 파워 컨트롤러(150)에 가장 가까운 게이트 드라이버(GD #5a, GD #5b)에서의 칩(게이트 드라이버 집적회로)은, 노이즈 및 리플이 가장 조금 발생하거나 거의 발생하지 않은 게이트 전압(VGH, VGL)을 인가받는다.
이에 비해, 도 5에 도시된 바와 같이, 파워 컨트롤러(150)에 가장 멀리 있는 게이트 드라이버(GD #1a, GD #1b)에서의 칩(게이트 드라이버 집적회로)은, 노이즈 및 리플이 가장 심하게 발생한 게이트 전압(VGH, VGL)을 인가받는다.
한편, 게이트 전압의 노이즈 및 리플은, 게이트 전압을 인가받아 스캔 신호를 생성하여 출력하는 게이트 드라이버의 게이트 드라이버 집적회로(칩)의 오동작을 발생시킬 수 있다.
따라서, 게이트 전압의 노이즈 및 리플은, 게이트 드라이버 집적회로(칩)에서 출력된 스캔 신호에서의 노이즈 및 리플을 발생시킬 수 있다.
이러한 스캔 신호에서의 노이즈 및 리플 현상은, 도 5에 도시된 바와 같이, 파워 컨트롤러(150)로부터 멀리 떨어져 있는 게이트 드라이버의 게이트 드라이버 집적회로(칩)에서 출력된 스캔 신호일수록 더욱 심해진다.
이에, 본 실시예들에 따른 표시장치(100)는, 게이트 전압 전달 경로 상의 저항 성분에 의해 게이트 전압에 노이즈 및 리플이 발생하는 현상과, 이에 따른 스캔 신호의 노이즈 및 리플 현상을 제거하거나 줄여주기 위하여, 게이트 전압을 일정하게 유지시켜주는 게이트 전압 안정화 구성을 개시한다.
아래에서는, 게이트 전압 안정화 구성에 대하여, 도 6 내지 도 9를 참조하여 설명한다. 단, 아래에서는, 설명의 편의를 위하여, 도 3에서의 점선 박스 부분을 확대하여 제1 게이트 구동부(130a)와 관련된 게이트 전압 안정화 구성에 대하여 설명한다. 설명하게 될 제1 게이트 구동부(130a)와 관련된 게이트 전압 안정화 구성은, 제2 게이트 구동부(130b)와 관련된 게이트 전압 안정화 구성에 동일하게 적용될 수 있다.
도 6은 본 실시예들에 따른 표시장치(100)에서, 게이트 전압의 안정화를 위한 안정화 캐패시터(Cstb)를 나타낸 도면이다.
도 6을 참조하면, 표시패널(110)에서, 게이트 드라이버들(GD #1a, ... , GD #5a) 중 적어도 하나의 게이트 드라이버(도 6에서는, GD #4a, GD #5a를 포함함)가 연결된 본딩부의 주변 영역에는, 게이트 전압 라인(300a)과 전기적으로 연결된 "안정화 캐패시터(Cstb)"가 배치될 수 있다.
이러한 안정화 캐패시터(Cstb)는, 도 3에서 저항 성분(Rsa, Rsb, R1a, R2a, R3a, R4a, R5a, R1b, R2b, R3b, R4b, R5b)이 표시된 모든 지점에 배치될 수도 있고, 일부 지점에만 배치될 수도 있다.
일부 지점에 배치된 경우, 제1 게이트 구동부(130a)로 인가된 게이트 전압에 대한 안정화를 위해, 제1 게이트 구동부(130a)에 포함된 5개의 게이트 드라이버(GD #1a, ... , GD #5a) 중 적어도 하나의 게이트 드라이버가 연결된 영역에는 안정화 캐패시터(Cstb)가 배치되어야 한다.
즉, 도 3을 참조하면, 제1 게이트 구동부(130a)로 인가된 게이트 전압에 대한 안정화를 위해, 제1 게이트 구동부(130a)에 포함된 5개의 게이트 드라이버(GD #1a, ... , GD #5a)로 게이트 전압을 전달해주는 게이트 전압 라인(300a)에 적어도 하나의 안정화 캐패시터(Cstb)가 연결되어야 한다.
일 예로, 안정화 캐패시터(Cstb)가 1개인 경우, 게이트 전압 라인(300a)의 중간 지점에 안정화 캐패시터(Cstb)가 연결될 수 있다.
마찬가지로, 제2 게이트 구동부(130b)로 인가된 게이트 전압에 대한 안정화를 위해, 제2 게이트 구동부(130b)에 포함된 5개의 게이트 드라이버(GD #1b, ... , GD #5b) 중 적어도 하나의 게이트 드라이버가 연결된 영역에는 안정화 캐패시터(Cstb)가 배치되어야 한다.
즉, 도 3을 참조하면, 제2 게이트 구동부(130b)로 인가된 게이트 전압에 대한 안정화를 위해, 제2 게이트 구동부(130b)에 포함된 5개의 게이트 드라이버(GD #1ab, ... , GD #5b)로 게이트 전압을 전달해주는 게이트 전압 라인(300b)에 적어도 하나의 안정화 캐패시터(Cstb)가 연결되어야 한다. 일 예로, 안정화 캐패시터(Cstb)가 1개인 경우, 게이트 전압 라인(300b)의 중간 지점에 안정화 캐패시터(Cstb)가 연결될 수 있다.
전술한 바와 같이, 게이트 전압 라인(300a, 300b)에 적어도 하나의 안정화 캐패시터(Cstb)를 연결해줌으로써, 게이트 전압을 일정하게 보다 오랫동안 유지시켜 줄 주어, 게이트 전압을 안정화시켜줄 수 있다.
이에 따라, 게이트 전압에서 노이즈 및 리플이 발생하는 것을 방지하거나 줄여주어, 게이트 전압을 안정적으로 각 게이트 드라이버 집적회로(칩)로 공급해줄 수 있다. 이는, 각 게이트 드라이버 집적회로(칩)가 노이즈 및 리플이 제거 또는 저감된 스캔 신호를 출력할 수 있게 하여, 정상적인 게이트 구동을 가능하게 할 수 있다.
도 6을 참조하면, 전술한 바와 같이, 각 게이트 드라이버(GD #4a, GD #5a) 각각은, 표시패널(110)의 화상 비표시 영역에 본딩된 필름과 필름상에 배치된 게이트 드라이버 집적회로로 이루어진다.
도 6을 참조하면, 각 게이트 전압 라인(300a)은, 표시패널(110)의 화상 비표시 영역에 배치되는 다수의 제1유형의 부분 라인(LOG)과, 각 게이트 드라이버(GD #4a, GD #5a)의 필름상에 배치되는 다수의 제2유형의 부분 라인(LOF)으로 이루어진다. 여기서, 제1유형은 LOG(Line On Glass) 타입이고, 제2유형은 LOF(Line On Film) 타입이라고 한다.
도 6을 참조하면, 게이트 전압 라인(300a)에서 다수의 제1유형의 부분 라인(LOG)은, 파워 컨트롤러(150)로부터 출력된 게이트 전압이 표시패널(110)로 인입되는 지점과 인접한 첫 번째 게이트 드라이버(GD #5a) 사이를 연결해주는 1개의 부분 라인(LOG A)과, 2개의 게이트 드라이버(GD #4a, GD #5a) 사이마다 연결된 다수의 부분 라인(LOG B)을 포함한다.
도 6을 참조하면, 안정화 캐패시터(Cstb)는, 각 게이트 전압 라인(300a)에서의 다수의 제1유형의 부분 라인(LOG) 중 적어도 하나의 제1유형의 부분 라인(LOG)에 전기적으로 연결될 수 있다.
전술한 바와 같이, 게이트 전압을 안정화시켜주기 위한 안정화 캐패시터(Cstb)를 큰 저항 성분을 가질 수 있는 제1유형의 부분 라인(LOG)에 연결함으로써, 게이트 전압을 보다 효율적으로 안정화시켜줄 수 있다.
도 7은 본 실시예들에 따른 표시장치(100)에서, 안정화 캐패시터(Cstb)의 형성 위치를 나타낸 도면이다.
도 7을 참조하면, 안정화 캐패시터(Cstb)는, 게이트 전압 라인(300a)에서의 제1유형의 부분 라인(LOG)과 표시패널(110)의 에지의 사이에 해당하는 영역(710, 720, 730)에 존재할 수 있다.
도 7을 참조하면, 게이트 전압 라인(300a)에서의 제1유형의 부분 라인(LOG) 중에서, 게이트 전압이 표시패널(110)로 인입되는 지점과 인접한 첫 번째 게이트 드라이버(GD #5a) 사이를 연결해주는 1개의 부분 라인(LOG A)과, 표시패널(110)의 에지 사이의 영역(710, "LOG A 영역"이라고 함)에 안정화 캐패시터(Cstb)를 형성시킬 수도 있다.
도 7을 참조하면, 게이트 전압 라인(300a)에서의 제1유형의 부분 라인(LOG) 중에서, 2개의 게이트 드라이버(GD #4a, GD #5a) 사이마다 연결된 다수의 부분 라인(LOG B)과, 표시패널(110)의 에지 사이의 영역(720, 730, "LOG B 영역"이라고 함)에 안정화 캐패시터(Cstb)를 형성시킬 수도 있다.
전술한 바와 같이, 표시패널(110)에서 신호 라인, 필요한 패턴 등이 존재하지 않는 LOG A 영역(710), LOG B 영역(720, 730)에 안정화 캐패시터(Cstb)를 형성함으로써, 주변 구조에 전혀 영향을 끼치지 않으면서, 게이트 전압의 안정화를 위한 구조를 만들어줄 수 있다.
도 8은 본 실시예들에 따른 표시장치(100)에서, 게이트 드라이버(GD)가 배치된 X 지점의 단면도와, 안정화 캐피시터가 형성된 Y 지점의 단면도이다.
도 8을 참조하면, 안정화 캐패시터(Cstb)는, 표시패널(110)에 포함되고 서로 이격된 2개의 금속층(M1, M2)으로 이루어질 수 있다.
여기서, 2개의 금속층(M1, M2)은, 게이트 전압 안정화가 아닌 다른 용도를 위해 표시패널(110)에 이미 존재했던 층(Layer)이다.
본 실시예에서는, 이미 존재했던 2개의 금속층(M1, M2)을 이용하여, 게이트 전압 안정화를 위한 안정화 캐패시터(Cstb)를 형성한다.
도 8을 참조하면, 안정화 캐패시터(Cstb)를 형성하기 위한 2개의 금속층(M1, M2) 중 M1은, 컨택 패턴(CTP)을 통해, 게이트 전압 라인(300a)의 제1유형의 부분 라인(LOG, 도 7의 Y 지점을 확대한 도 8의 경우, LOG B)과 전기적으로 연결될 수 있다.
전술한 바와 같이, 표시패널(110)에 이미 존재했던 2개의 금속층(M1, M2)을 이용하여, 게이트 전압 안정화를 위한 안정화 캐패시터(Cstb)를 형성함으로써, 구조적으로 큰 설계 변경 없이, 게이트 전압 안정화 구조를 만들어줄 수 있다.
도 9는 본 실시예들에 따른 표시장치(100)에서, COF 타입의 게이트 드라이버(Gate Driver)에 대한 확대도이다. 단, 도 9에서 예로 든 게이트 드라이버는, 주변에 LOG A 영역(710)과 LOG B 영역(720)을 갖는 도 7에서의 GD #5이다.
도 9를 참조하면, 게이트 드라이버(GD #5)의 필름에는, 표시패널(110) 상의 배치된 여러 가지 종류의 신호 라인과 연결되는 다수의 본딩부들이 존재하는 본딩 영역(900)이 있다.
여기서, 다수의 본딩부들은, 도 9에서, 본딩 영역(900) 내 사각형 형태로 표시된 것들에 해당한다.
도 9를 참조하면, 게이트 드라이버(GD #5)의 필름의 본딩 영역(900) 내 다수의 본딩부들 중에서 게이트 전압 라인(300a)의 제1유형의 부분 라인(LOG A, LOG B)과 연결되는 본딩부(910)는, 최외각에 배치될 수 있다.
이에 따라, 표시패널(110)의 관점에서 보면, 각 게이트 드라이버(GD #5)가 연결되는 표시패널(110) 상의 각 본딩부(본딩 패드)의 최외각에서 게이트 전압 라인(300a)이 연결될 수 있다.
도 9의 예시도는, 게이트 전압 라인(300a)의 제1유형의 부분 라인(LOG A, LOG B)을 하이 레벨 게이트 전압(VGH)을 전달하는 라인으로 예로 든 것으로서, 하이 레벨 게이트 전압(VGH)의 안정화를 위한 게이트 드라이버(GD #5)의 필름에서의 본딩부 배치이다.
이와 같이, 게이트 드라이버(GD #5)의 필름에서의 본딩 영역(900)에 게이트 전압 라인(300a)이 연결되는 본딩부를 최외각에 배치함으로써, 안정화 캐패시터(Cstb)가 형성될 수 있는 위치에 해당하는 LOG A 영역(710) 및 LOG B 영역(720)과 게이트 전압 라인(300a) 사이에, 다른 신호 라인이 존재하지 않게 되어, 안정화 캐패시터(Cstb)를 게이트 전압 라인(300a)에 연결하기가 쉬어지고, 안정화 캐패시터(Cstb)의 형성 공간의 확보에 도움을 줄 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 게이트 전압 전달 경로 상에서 게이트 전압을 안정화시켜줄 수 있는 표시장치(100) 및 표시패널(110)을 제공할 수 있다.
본 실시예들에 의하면, 표시패널 상의 게이트 전압 라인에 연결된 안정화 캐패시터를 형성함으로써, 게이트 전압 라인을 통해 공급되는 게이트 전압을 안정화시켜줄 수 있는 표시장치(100) 및 표시패널(110)을 제공할 수 있다.
본 실시예들에 의하면, 게이트 전압의 안정화를 위한 안정화 캐패시터를 게이트 전압 라인과 효율적으로 연결할 수 있는 구조를 갖는 표시장치(100) 및 표시패널(110)을 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120, 120a, 120b: 소스 구동부
130, 130a, 130b: 게이트 구동부
140: 타이밍 컨트롤러

Claims (7)

  1. 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브 픽셀이 배치된 표시패널;
    상기 다수의 데이터 라인을 구동하는 적어도 하나의 소스 드라이버;
    게이트 전압을 출력하는 파워 컨트롤러; 및
    상기 표시패널의 화상 비표시 영역에 배치된 게이트 전압 라인을 통해 상기 게이트 전압을 공급받아 상기 다수의 게이트 라인으로 스캔 신호를 출력하고, 상기 표시패널에 서로 이격 되어 연결된 둘 이상의 게이트 드라이버를 포함하고,
    상기 스캔 신호는 상기 게이트 전압 라인을 통해 전달되는 상기 게이트 전압을 갖고, 상기 둘 이상의 게이트 드라이버는 제1 게이트 드라이버 및 제2 게이트 드라이버를 포함하고, 상기 제1 게이트 드라이버는 상기 제2 게이트 드라이버보다 상기 적어도 하나의 소스 드라이버와 더 가깝게 위치하고,
    상기 제1 게이트 드라이버 및 상기 제2 게이트 드라이버 각각은, 상기 표시패널의 상기 화상 비표시 영역에 본딩된 필름과 상기 필름 상에 배치된 칩을 포함하고,
    상기 게이트 전압 라인은, 상기 표시패널로 상기 게이트 전압이 인입되는 지점과 상기 제1 게이트 드라이버 사이에 연결된 제1 라인 온 글라스(LOG: Line On Glass) 유형의 부분 라인과, 상기 표시패널의 상기 화상 비표시 영역에 배치되며 상기 제1 게이트 드라이버와 상기 제2 게이트 드라이버 사이에 연결된 제2 라인 온 글라스 유형의 부분 라인과, 상기 제1 게이트 드라이버의 필름 상에 배치되며 상기 제1 라인 온 글라스 유형의 부분 라인과 상기 제2 라인 온 글라스 유형의 부분 라인 사이에 전기적으로 연결된 라인 온 필름(LOF: Line On Film) 유형의 부분 라인을 포함하고,
    상기 표시패널은 상기 제1 게이트 드라이버와 상기 제2 게이트 드라이버 사이에 연결된 상기 제2 라인 온 글라스 유형의 부분 라인과 전기적으로 연결된 안정화 캐패시터를 더 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 표시패널은 상기 제1 라인 온 글라스 유형의 부분 라인과 전기적으로 연결된 다른 안정화 캐패시터를 더 포함하는 표시장치.
  3. 제1항에 있어서,
    상기 안정화 캐패시터는,
    상기 제2 라인 온 글라스 유형의 부분 라인과 상기 표시패널의 에지의 사이에 해당하는 영역에 존재하는 표시장치.
  4. 제1항에 있어서,
    상기 제1 게이트 드라이버 및 상기 제2 게이트 드라이버 각각의 필름은, 상기 표시패널 상의 배치된 여러 가지 종류의 신호 라인과 연결되는 다수의 본딩부들을 포함하고,
    상기 다수의 본딩부들 중에서, 상기 안정화 캐패시터와 전기적으로 연결된 상기 게이트 전압 라인과 연결되는 본딩부는, 상기 게이트 전압 라인과 다른 신호 라인들이 연결되는 본딩부들보다 더 외곽에 배치되는 표시장치.
  5. 제1항에 있어서,
    상기 안정화 캐패시터는,
    상기 표시패널에 포함되고 서로 이격된 2개의 금속층으로 이루어진 표시장치.
  6. 표시패널에 있어서,
    다수의 게이트 라인;
    상기 다수의 게이트 라인으로 스캔 신호를 공급하는 둘 이상의 게이트 드라이버가 연결되는 둘 이상의 본딩부;
    상기 둘 이상의 게이트 드라이버로 게이트 전압을 공급하기 위한 게이트 전압 라인; 및
    상기 표시패널의 화상 비표시 영역에 배치되고, 상기 둘 이상의 게이트 드라이버 중 적어도 하나의 게이트 드라이버가 연결된 본딩부의 주변 영역에 배치되며, 상기 게이트 전압 라인과 전기적으로 연결된 안정화 캐패시터를 포함하고,
    상기 스캔 신호는 상기 게이트 전압 라인을 통해 전달되는 상기 게이트 전압을 갖고, 상기 둘 이상의 게이트 드라이버는 제1 게이트 드라이버 및 제2 게이트 드라이버를 포함하고, 상기 제1 게이트 드라이버는 상기 제2 게이트 드라이버보다 상기 적어도 하나의 소스 드라이버와 더 가깝게 위치하고,
    상기 제1 게이트 드라이버 및 상기 제2 게이트 드라이버 각각은, 상기 표시패널의 상기 화상 비표시 영역에 본딩된 필름과 상기 필름 상에 배치된 칩을 포함하고,
    상기 게이트 전압 라인은, 상기 표시패널의 상기 화상 비표시 영역에 배치되며 상기 표시패널로 상기 게이트 전압이 인입되는 지점과 상기 제1 게이트 드라이버 사이에 연결된 제1 라인 온 글라스 유형의 부분 라인과, 상기 표시패널의 상기 화상 비표시 영역에 배치되며 상기 제1 게이트 드라이버와 상기 제2 게이트 드라이버 사이에 연결된 제2 라인 온 글라스 유형의 부분 라인과, 상기 제1 게이트 드라이버의 필름 상에 배치되며 상기 제1 라인 온 글라스 유형의 부분 라인과 상기 제2 라인 온 글라스 유형의 부분 라인 사이에 전기적으로 연결된 라인 온 필름 유형의 부분 라인을 포함하고,
    상기 안정화 캐패시터는 상기 제1 게이트 드라이버와 상기 제2 게이트 드라이버 사이에 전기적으로 연결된 상기 제2 라인 온 글라스 유형의 부분 라인과 전기적으로 연결된 표시패널.
  7. 제6항에 있어서,
    상기 제1 게이트 드라이버 및 상기 제2 게이트 드라이버 각각의 필름은, 상기 표시패널 상의 배치된 여러 가지 종류의 신호 라인과 연결되는 다수의 본딩부들을 포함하고,
    상기 다수의 본딩부들 중에서, 상기 안정화 캐패시터와 전기적으로 연결된 상기 게이트 전압 라인과 연결되는 본딩부는, 상기 게이트 전압 라인과 다른 신호 라인들이 연결되는 본딩부들보다 더 외곽에 배치되는 표시패널.
KR1020150013004A 2015-01-27 2015-01-27 표시장치 및 표시패널 KR102291348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150013004A KR102291348B1 (ko) 2015-01-27 2015-01-27 표시장치 및 표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150013004A KR102291348B1 (ko) 2015-01-27 2015-01-27 표시장치 및 표시패널

Publications (2)

Publication Number Publication Date
KR20160092586A KR20160092586A (ko) 2016-08-05
KR102291348B1 true KR102291348B1 (ko) 2021-08-20

Family

ID=56711063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150013004A KR102291348B1 (ko) 2015-01-27 2015-01-27 표시장치 및 표시패널

Country Status (1)

Country Link
KR (1) KR102291348B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102664004B1 (ko) * 2016-10-31 2024-05-08 엘지디스플레이 주식회사 표시장치, 데이터 드라이버 및 데이터 드라이버의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884998B1 (ko) 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032279A (ko) * 2003-10-01 2005-04-07 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시소자
KR101073248B1 (ko) * 2004-08-31 2011-10-12 엘지디스플레이 주식회사 액정표시장치
KR101308463B1 (ko) * 2007-08-09 2013-09-16 엘지디스플레이 주식회사 액정 표시 장치
KR101777128B1 (ko) * 2011-04-06 2017-09-11 엘지디스플레이 주식회사 액정 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884998B1 (ko) 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Also Published As

Publication number Publication date
KR20160092586A (ko) 2016-08-05

Similar Documents

Publication Publication Date Title
KR20220134506A (ko) 신호 제어 회로, 전원 제어 회로, 구동 회로, 타이밍 컨트롤러, 터치 시스템, 터치 디스플레이 디바이스 및 그 구동 방법
KR102170556B1 (ko) 표시장치 및 그 구동방법
KR20160078641A (ko) 컨트롤러, 소스 드라이버 집적회로, 표시장치 및 그 신호전송방법
KR102448658B1 (ko) 신호 제어 회로, 전원 제어 회로, 구동 회로, 타이밍 컨트롤러, 터치 시스템, 터치 디스플레이 디바이스 및 그 구동 방법
KR102645930B1 (ko) 표시장치
KR102354076B1 (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 게이트 구동 회로의 구동 방법
KR102581299B1 (ko) 표시장치 및 파워 모니터링 회로
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
KR102262863B1 (ko) 게이트 드라이버 집적회로, 게이트 구동 방법, 표시패널 및 표시장치
KR20160082804A (ko) 패드 구조 및 이를 포함하는 표시장치
KR20160129216A (ko) 표시장치
KR102577409B1 (ko) 리셋회로, 표시장치 및 그 구동방법
KR20190044948A (ko) 표시패널 및 표시장치
JP2006018154A (ja) 液晶表示装置
KR102364096B1 (ko) 표시장치
KR102576534B1 (ko) 게이트 드라이버, 표시장치 및 표시장치의 구동 방법
KR102392889B1 (ko) 표시장치
KR102291348B1 (ko) 표시장치 및 표시패널
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR20180073788A (ko) 표시소자, 표시장치 및 데이터 구동부
KR102244247B1 (ko) 표시장치
US10839749B2 (en) Display device and controller
KR102253685B1 (ko) 표시장치 및 그 구동방법
KR102419655B1 (ko) 전원 공급부와 그 전원 공급부를 포함하는 표시 장치
KR102456790B1 (ko) 게이트 드라이버, 표시패널 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant