KR20160082804A - 패드 구조 및 이를 포함하는 표시장치 - Google Patents

패드 구조 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20160082804A
KR20160082804A KR1020140192206A KR20140192206A KR20160082804A KR 20160082804 A KR20160082804 A KR 20160082804A KR 1020140192206 A KR1020140192206 A KR 1020140192206A KR 20140192206 A KR20140192206 A KR 20140192206A KR 20160082804 A KR20160082804 A KR 20160082804A
Authority
KR
South Korea
Prior art keywords
metal layer
film
log
region
pad structure
Prior art date
Application number
KR1020140192206A
Other languages
English (en)
Other versions
KR102274701B1 (ko
Inventor
김근영
오두환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140192206A priority Critical patent/KR102274701B1/ko
Priority to CN201510563096.7A priority patent/CN105742261B/zh
Priority to EP15184287.9A priority patent/EP3040770B1/en
Priority to US14/918,436 priority patent/US9559128B2/en
Publication of KR20160082804A publication Critical patent/KR20160082804A/ko
Application granted granted Critical
Publication of KR102274701B1 publication Critical patent/KR102274701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판의 비표시영역에 존재하는 필름부착 영역에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층을 포함하며, 다수의 금속층 중 적어도 하나가 필름부착 영역 외부로 연장되어 있는 다수의 LOG 라인 및 필름부착 영역의 외부 영역에 위치하고, 필름부착 영역의 양측 경계에 인접하며, 다수의 LOG 라인 사이마다 제1방향으로 오목하게 파인 오목부가 존재하는 오버코트층을 포함하는 패드 구조와 이를 포함하는 표시장치를 제공한다.

Description

패드 구조 및 이를 포함하는 표시장치{PAD STRUCTURE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 패드 구조 및 이를 포함하는 표시장치에 관한 것이다.
급속도로 발전하고 있다. 이에, 여러가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device, LCD), 플라즈마표시장치(Plasma Display Panel device, PDP), 전계방출표시장치(Field Emission Display device, FED), 전기발광표시장치(Electro Luminescence Display device, ELD), 전기습윤표시장치(Electro-Wetting Display device, EWD) 및 유기발광표시장치(Organic Light Emitting Display device, OLED) 등을 들 수 있다.
통상적으로, 평판 표시장치는 다수의 게이트 라인 및 다수의 데이터 라인의 교차로 화소를 정의하는 표시패널, 다수의 게이트 라인을 구동하는 게이트 구동부, 다수의 데이터 라인을 구동하는 다수의 데이터 구동 집적회로를 포함하는 데이터 구동부, 게이트 구동부 및 데이터 구동부에 각종 제어신호를 공급하는 타이밍 제어부 및 기준전압을 생성하여 데이터 구동부에 공급하는 전압 생성부를 포함한다.
다수의 게이트 구동 집적회로 또는 다수의 데이터 구동 집적회로는 칩 온 필름(Chip On Film) 타입으로 필름에 실장될 수 있다.
한편, 표시장치에서 데이터 구동 집적회로 또는 게이트 구동 집적회로가 실장된 필름과 여러 신호라인들을 연결하는 패드 구조는, 필름이 부착되는 영역 부근에서, 노출된 라인들이 부식되고, 인접한 라인들 혹은 금속층들 간에 쇼트(Short)가 발생하며, 패드 구조에 포함된 절연막의 단차로 인하여 라인에 단선(Open)이 발생하는 문제점이 발생한다.
본 발명의 목적은, LOG 라인의 부식을 차단하고, 절연막 단차 영역에서의 라인의 단선을 방지하며, 이종 금속층 간의 쇼트를 방지하는 패드 구조 및 이를 포함하는 표시장치를 제공함에 있다.
전술한 문제점을 해결하기 위해, 일 측면에서, 본 발명에 따른 패드 구조는, 기판의 비표시영역에 존재하는 필름부착 영역에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층을 포함하며, 다수의 금속층 중 적어도 하나가 필름부착 영역 외부로 연장되어 있는 다수의 LOG 라인 및 필름부착 영역의 외부 영역에 위치하고, 필름부착 영역의 양측 경계에 인접하며, 다수의 LOG 라인 사이마다 제1방향으로 오목하게 파인 오목부가 존재하는 오버코트층을 포함할 수 있다.
다른 측면에서, 본 발명에 따른 표시장치는, 기판의 표시영역에 배열된 다수의 신호라인 및 기판의 비표시영역에 위치하는 패드 구조를 포함할 수 있다.
여기서 패드 구조는, 기판의 비표시영역에 존재하는 필름부착 영역에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층을 포함하며, 다수의 금속층 중 적어도 하나가 필름부착 영역 외부로 연장되어 있는 다수의 LOG 라인과, 필름부착 영역의 외부 영역에 위치하고, 필름부착 영역의 양측 경계에 인접하며, 다수의 LOG 라인 사이마다 제1방향으로 오목하게 파인 오목부가 존재하는 오버코트층을 포함할 수 있다.
본 발명에 따른 패드 구조 및 이를 포함하는 표시장치는, LOG 라인의 부식을 차단하고, 절연막 단차 영역에서의 라인의 단선을 방지하며, 이종 금속층 간의 쇼트를 방지하는 효과를 갖는다.
도 1은 실시예들이 적용되는 표시장치에 관한 개략적인 시스템 구성도이다.
도 2는 실시예들이 적용되는 표시장치의 개략적인 평면도이다.
도 3a 및 도 3b는 일반적인 표시장치의 패드 구조의 예시들을 나타내는 개략적인 단면도들이다.
도 4a는 일실시예에 따른 표시장치의 패드 구조를 나타내는 평면도이다.
도 4b는 도 4a의 패드 구조의 오버코트층을 형성하기 위한 마스크를 나타내는 평면도이다.
도 5는 도 4a의 A 영역의 다른 예를 나타내는 평면도이다.
도 6은 도 5의 B-B' 부분을 절단한 단면도이다.
도 7은 도 5의 C-C' 부분을 절단한 단면도이다.
도 8은 도 5의 D-D' 부분을 절단한 단면도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
도 1은 실시예들이 적용되는 표시장치에 관한 개략적인 시스템 구성도이다.
도 1을 참조하면, 표시장치(100)는 m개의 데이터 라인(DL1, ... , DLm, m: 자연수) 및 n개의 게이트 라인(GL1, ... , GLn, n: 자연수)이 형성된 표시패널(140), m개의 데이터 라인(DL1, ... , DLm)을 구동하는 데이터 구동부(120), n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동하는 게이트 구동부(130), 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 타이밍 컨트롤러(110) 등을 포함한다.
우선, 타이밍 컨트롤러(110)는 호스트 시스템으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync)와 영상데이터(data), 클럭신호(CLK) 등의 외부 타이밍 신호에 기초하여 데이터 구동부(120)를 제어하기 위한 데이터 제어신호(Data Control Signal, DCS)와 게이트 구동부(130)를 제어하기 위한 게이트 제어신호(Gate Control Signal, GCS)를 출력한다. 또한, 타이밍 컨트롤러(110)는 호스트 시스템으로부터 입력되는 영상데이터(data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식으로 변환하고 변환된 영상데이터(data')를 데이터 구동부(120)로 공급할 수 있다.
데이터 구동부(120)는 타이밍 컨트롤러(110)로부터 입력되는 데이터 제어신호(DCS) 및 변환된 영상데이터(data')에 응답하여, 영상데이터(data')를 계조 값에 대응하는 전압 값인 데이터신호(아날로그 화소신호 혹은 데이터 전압)로 변환하여 데이터라인(DL1~DLm)에 공급한다.
다시 말해서, 데이터 구동부(120)는, 타이밍 컨트롤러(110)의 제어에 따라, 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data)를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 m개의 데이터 라인(DL1, ... , DLm)으로 공급함으로써, m개의 데이터 라인(DL1, ... , DLm)을 구동한다.
데이터 구동부(120)는 다수의 데이터 구동 집적회로(Data Driver IC, 소스 구동 집적회로(Source Driver IC)라고도 함)를 포함할 수 있는데, 이러한 다수의 데이터 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(140)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 타입의 구동 칩 패키지(Driving Chip package, 미도시)를 필름 온 글래스(FOG) 방식으로 연결하거나, 표시패널(140)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(140)에 집적화되어 형성될 수도 있다.
한편, 게이트 구동부(130)는 타이밍 컨트롤러(110)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트라인(G1~Gn)에 스캔신호(게이트 펄스 또는 스캔펄스, 게이트 온신호)를 순차적으로 공급한다.
게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(140)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(140)의 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 구동 집적회로(Gate Driver IC)를 포함할 수 있는데, 이러한 다수의 게이트 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(140)의 본딩 패드(Bonding Pad)에 연결되거나, 게이트 인 패널(Gate In Panel, GIP) 타입으로 구현되어 표시패널(140)에 직접 형성될 수도 있으며, 경우에 따라서, 표시패널(140)에 집적화되어 형성될 수도 있다.
본 명세서에서, 게이트 구동부(130)는 게이트 인 패널 타입으로 도시되어 있고, 표시패널(140)의 한 측에만 위치한 경우로 도시되었지만, 본 발명에 따른 표시장치(100)는 이에 제한되지 않음에 유의하여야 한다.
이러한 표시장치(100)의 표시패널(140)의 비표시영역에는, 기판(미도시)의 표시영역에 배열된 다수의 신호라인(DLm, GLn) 및 기판(미도시)의 비표시영역에 위치하는 패드 구조(미도시)가 형성된다. 여기서, 패드 구조(미도시)는, 기판(미도시)의 비표시영역에 존재하는 필름부착 영역(미도시)에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층(미도시)을 포함하며, 다수의 금속층(미도시) 중 적어도 하나가 필름부착 영역(미도시) 외부로 연장되어 있는 다수의 LOG(Line On Glass, 미도시) 라인과, 필름부착 영역(미도시)의 외부 영역에 위치하고, 필름부착 영역(미도시)의 양측 경계에 인접하며, 다수의 LOG 라인(미도시) 사이마다 제1방향으로 오목하게 파인 오목부(미도시)가 존재하는 오버코트층(미도시)을 포함한다.
이러한 오버코트층(미도시)은, 전술한 LOG 라인(미도시)에서 필름부착 영역의 외부로 연장되어 있는 금속층과 중첩된다. 반면, 오버코트층(미도시)의 오목부(미도시)와, LOG 라인(미도시)에서 필름부착 영역의 외부로 연장되어 있는 금속층(미도시)이 중첩되지 않는다. 또한 오목부(미도시)에서 제1방향으로 파인 길이는, 인접한 LOG 라인(미도시) 사이의 폭보다 크다.
실시예들에 따른 패드 구조(미도시) 및 이를 포함하는 표시장치(100)는, 오버코트층(미도시)으로 인하여, LOG 라인(미도시)의 부식을 차단하고, 절연막의 단차 영역에서의 라인의 단선(Open)을 방지하며, 이종 금속층(미도시) 간의 쇼트(Short)를 방지하는 효과를 갖는다.
한편 표시패널(140) 상의 각 화소(P)는, 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)에 의해 정의된 영역에 형성되어 매트릭스 형태로 배치될 수 있다. 예를 들어, 표시패널(140)이 유기발광표시패널인 경우, 제1전극인 픽셀전극(anode), 제2전극인 공통전극(cathode), 유기층 등을 포함하는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 형성되어 있다.
도 2는 실시예들이 적용되는 표시장치의 개략적인 평면도이다.
도 2는 본 발명의 실시예들에 따른 표시장치(100) 및 표시장치(100)에 포함된 패드 구조를 설명하기 위한 예시적인 도면으로서, 본 발명은 이에 한정되지 않는다.
도 2를 참조하면, 표시장치(100)는, 기판(미도시)의 표시영역(Active Area, AA)에 배열된 다수의 신호라인(GL, DL) 및 기판(미도시)의 비표시영역(Non active Area, NA)에 위치하고, 신호라인(GL, DL)과 연결되는 패드 구조(DP)를 포함할 수 있다.
여기서, 도시되지는 않았지만, 기판(미도시)에는 게이트라인(GL)과 데이터라인(DL) 이외에도 다양한 신호라인이 배치될 수 있고, 패드 구조(Pad Structure, PS)의 위치, 형태 및 개수 등은 도면에 제한되지 않고 다양하게 형성될 수 있음에 유의하여야 한다.
여기서 패드 구조(PS)는, 기판의 비표시영역(NA)에 존재하는 필름부착 영역(미도시)에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층(미도시)을 포함하며, 다수의 금속층(미도시) 중 적어도 하나가 필름부착 영역(미도시) 외부로 연장되어 있는 다수의 LOG(Line On Glass, 미도시) 라인 및 필름부착 영역(미도시)의 외부 영역에 위치하고, 필름부착 영역(미도시)의 양측 경계에 인접하며, 다수의 LOG 라인(미도시) 사이마다 제1방향으로 오목하게 파인 오목부(미도시)가 존재하는 오버코트층(미도시)을 포함할 수 있다.
본 명세서에서, 제1방향은, 도면에서 상하 방향 또는 좌우 방향을 의미할 수 있다. 예를 들어, 데이터 구동 집적회로(207)가 실장된 데이터 구동 필름(206)이 부착되는 영역에 위치하는 패드 구조(PS)의 경우, 제1방향은 상하 방향을 의미할 수 있다.
패드 구조(PS)는 다수의 신호라인(GL, DL) 중 데이터라인(DL)과 연결되는 데이터 패드 구조(PS)이거나, 게이트라인(GL)과 연결되는 게이트 패드 구조(PS)일 수 있다.다만, 도 2에서는, 데이터 패드 구조(PS)를 중심으로 기재하였으나, 본 발명은 이에 제한되지 않고, 게이트 패드 구조(PS)에도 적용될 수 있다.
구체적으로, 표시장치(100)의 표시패널(140)은 표시영역(Active Area, AA)과 비표시영역(Non Active Area, NA)으로 이루어질 수 있다. 비표시영역(NA)은 표시영역(AA)의 외곽, 즉 표시패널(140)의 가장자리에 형성된다. 표시영역(AA)에는 전술한 다수의 게이트라인(GL1~GLn)과 데이터라인(DL1~DLm)이 교차하고, 교차 지점마다 화소(P)가 정의된다. 표시영역(AA)에는, 도시되지는 않았지만, 게이트라인(GL1~GLn)과 데이터라인(DL1~DLm) 이외에도 다른 다수의 라인들이 형성될 수 있다.
비표시영역(NA)에는, 한 측(도면에서 왼쪽)에 게이트 구동 집적회로(209)가 실장된 게이트 구동 필름(208)이 게이트 인 패널(이하 GIP로 기재될 수 있음) 방식으로 형성되어 있다.
게이트 구동 필름(208)은 라인 온 글래스(Line On Glass) 방식으로 비표시영역(NA)에 형성된 배선들과 게이트라인들(GL1~GLn)에 연결되도록 표시패널(140)의 기판(미도시)에 접합된다. 게이트 구동 집적회로(209)는 도 2에서 두 개를 예시하였지만, 표시패널(140)이 커지면 그 개수가 더 많아질 수 있다. 또한 게이트 구동 집적회로(209)는 표시패널(140)이 커지면서 표시패널(140)의 좌측과 우측에 접합될 수도 있다. 이러한 게이트 구동 집적회로(209)는 게이트 펄스를 게이트라인들(GL)에 순차적으로 공급한다.
한편, 비표시영역(NA)의 상측(도면에서 위)에는 데이터 구동 필름(206)이 다수 배치되어 있고, 일단이 소스 인쇄회로기판(Source Printed Circuit Board, SPCB, 160)에 연결된다.
데이터 구동 집적회로(207)은, 소스 드라이브 IC(소스 구동 집적회로)일 수 있고, 데이터 구동 필름(206) 상에 내장된다. 여기서 데이터 구동 필름(206)은 소스 연성 회로 필름일 수 있고, 데이터 구동 필름(206)의 입력 단자들은 도전볼(Conductive Ball)을 포함하는 이방성 도전 필름(Anisotropic Conductive Film, ACF, 미도시)으로 소스 인쇄회로기판(160) 및 표시패널(140)의 기판(미도시)에 접합될 수 있다. 영상 데이터(Data) 및 타이밍 제어신호는 소스 인쇄회로기판(160)과 데이터 구동 필름(206) 상에 형성된 라인 온 필름(Line On Film, LOF) 방식의 배선들을 통해 데이터 구동 집적회로(207)로 전송될 수 있다.
데이터 구동 집적회로(207)은 타이밍 컨트롤러(110)로부터 영상 데이터(Data)를 수신하고, 아날로그-디지털 변환기(Analog to Digital Convertor, ADC)를 이용하여 영상 데이터(Data)를 변환하여 데이터전압을 발생시키고, 이를 데이터라인들(DL)에 공급할 수 있다.
한편, 소스 인쇄회로기판(160)은 연성 회로 케이블(170)을 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board, CPCB, 180)에 연결된다. 컨트롤 인쇄회로기판(180)은 타이밍 컨트롤러(110) 및 파워 구동 집적회로(미도시)를 포함할 수 있다.
소스 인쇄회로기판(160)에는 데이터 구동 집적회로(207)과 게이트 구동 집적회로(209)의 구동에 필요한 전원(power)과 신호들을 전송하는 배선들이 형성된다. 표시패널(140)의 크기에 따라 소스 인쇄회로기판(160)은 복수 개로 나뉘어 표시패널(140)에 접합될 수도 있다.
컨트롤 인쇄회로기판(180)에는 타이밍 컨트롤러(110)와 파워 구동 집적회로(미도시) 등의 회로가 실장된다.
타이밍 컨트롤러(110)는, 전술한 바와 같이, 호스트 시스템으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync)와 영상데이터(data), 클럭신호(CLK) 등의 외부 타이밍 신호에 기초하여 데이터 구동부(120)를 제어하기 위한 데이터 제어신호(Data Control Signal, DCS)를 데이터 구동 집적회로(207)로 출력하고, 게이트 구동부(130)를 제어하기 위한 게이트 제어신호(Gate Control Signal, GCS)를 게이트 구동 집적회로(209)로 출력한다. 또한, 타이밍 컨트롤러(110)는 호스트 시스템으로부터 입력되는 영상데이터(data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식으로 변환하고 변환된 영상데이터(data')를 데이터 구동 집적회로(207)로 공급할 수 있다.
여기서 호스트 시스템은 TV 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, PC, 홈 시어터 시스템, 폰 시스템 중 어느 하나일 수 있다.
한편, 파워 구동 칩(미도시)은 화소(P)에 인가되는 전원, 데이터 구동 집적회로(207) 및 게이트 구동 집적회로(209)의 전원, 감마보상전압(VGMA), 게이트 구동 전원(VGH, VGL) 등을 발생시킨다.
이하에서, 패드 구조(PS)는, 데이터 패드 구조(PS) 또는 게이트 패드 구조(PS), 도 2에 도시된 바와 같이, 표시패널(140)의 비표시영역(NA)에서 일측에 위치하는 영역의 구조를 의미한다.
도 3a 및 도 3b는 일반적인 표시장치의 패드 구조의 예시들을 나타내는 개략적인 단면도들이다.
도 3a를 참조하면, 표시장치(100)의 패드 구조(PS)는, 기판(302) 상에 위치하는 제1절연막(304), 제1절연막(304) 상에 위치하는 제1금속층(310), 제1금속층(310)을 덮고, 적어도 하나의 컨택홀(CH)을 구비하는 제2절연막(312), 제2절연막(312) 상에 위치하고, 컨택홀(CH)을 통해 제1금속층(310)과 연결되는 제2금속층(320)을 포함한다. 여기서 제1금속층(310) 및 제2금속층(320)은 데이터 구동 필름(206) 또는 게이트 구동 필름(208)이 부착되는 필름부착 영역(Film Bonding Area, FBA)에 형성된다.
또한 패드 구조(PS)는, 필름부착 영역(FBA)의 외부 영역에, 제2절연막(312) 상에 위치하는 제3절연막(322), 제3절연막(322) 상에 위치하는 오버코트층(330)을 포함한다. 또한 패드 구조(PS)는 오버코트층(330)과 노출된 제2절연막(312)과 제2금속층(320)을 덮는 제3금속층(340)을 포함한다.
전술한 제1금속층(310), 제2금속층(320) 및 제3금속층(340)은 LOG 라인(LOG)을 구성한다.
이러한 일반적인 패드 구조(PS)의 경우, 제2절연막(312) 등의 절연막(312, 322)에 존재하는 단차에 의해, 제3금속층(340)이 끊어지는 단선(Open) 현상이 발생할 수 있다. 다시 말해서, 절연막(312, 322)에 존재할 수 있는 단차 부분에 단선 영역(Open Area, OA)이 형성될 수 있다. 이러한 단선 영역이 발생되면, 구동 필름(206, 208)에서 표시영역의 신호라인들(GL, DL)에 신호들이 전달되는 것에 문제가 발생될 수 있고, 표시패널(140)의 검사 시에도 검사가 원활히 일어날 수 없는 문제점이 생길 수 있다.
한편, 도 3b를 참조하면, 표시장치(100)의 패드 구조(PS)는, 기판(302) 상에 위치하는 제1절연막(304), 제1절연막(304) 상에 위치하는 제1금속층(310), 제1금속층(310)을 덮고, 적어도 하나의 컨택홀(CH)을 구비하는 제2절연막(312), 제2절연막(312) 상에 위치하고, 컨택홀(CH)을 통해 제1금속층(310)과 연결되는 제2금속층(320)을 포함한다.
또한 패드 구조(PS)는, 필름부착 영역(FBA)의 외부 영역에, 제2절연막(312) 상에 위치하는 제3절연막(322), 제3절연막(322) 상에 위치하는 오버코트층(330)을 포함한다. 또한 패드 구조(PS)는 필름부착 영역(FBA)에 위치하고, 제2금속층(320)과 접촉되는 제3금속층(340)을 포함한다.
여기서 제1금속층(310) 및 제2금속층(320)은 데이터 구동 필름(206) 또는 게이트 구동 필름(208)이 부착되는 필름부착 영역(Film Bonding Area, FBA)에 형성된다. 반면 제2금속층(320)은 필름부착 영역(FBA)뿐만 아니라, 필름부착 영역(FBA) 외부로 연장되어 배치된다. 또한 제1금속층(310), 제2금속층(320) 및 제3금속층(340)은 LOG 라인(LOG)을 구성한다.
이러한 일반적인 패드 구조(PS)의 경우, 도면에 도시된 바와 같이, 제2금속층(320)이 외부로 노출되어 부식되는 부식 영역(Corrosion Area, CA)이 발생하는 문제점이 생길 수 있다. 이러한 단선 영역이 발생되면, 구동 필름(206, 208)에서 표시영역의 신호라인들(GL, DL)에 신호들이 전달되지 않을 수 있고, 표시패널(140)의 검사 시에도 검사가 원활히 일어날 수 없는 문제점이 생길 수 있다.
실시예들에 따른 패드 구조(PS) 및 이를 포함하는 표시장치(100)는, 전술한 문제점들을 해결할 수 있는 구조를 갖는다.
도 4a는 일실시예에 따른 표시장치의 패드 구조를 나타내는 평면도이다.
도 4a를 참조하면, 패드 구조(PS)는, 기판(402)의 비표시영역(NA)에 존재하는 필름부착 영역(FBA)에 이격되어 제1방향(도면에서 상하방향)으로 나란하게 배열되고, 다수의 금속층(410, 420, 440)을 포함하며, 다수의 금속층(410, 420, 440) 중 적어도 하나가 필름부착 영역(FBA) 외부로 연장되어 있는 다수의 LOG(Line On Glass) 라인(LOG) 및 필름부착 영역(FBA)의 외부 영역에 위치하고, 필름부착 영역(FBA)의 양측 경계에 인접하며, 다수의 LOG 라인(LOG) 사이마다 제1방향으로 오목하게 파인 오목부(432)가 존재하는 오버코트층(430)을 포함할 수 있다.
여기서, 오버코트층(430)은, 필름부착 영역(FBA) 외부로 연장되어 있는 금속층(410, 420, 440)과 중첩될 수 있다. 반면, 오버코트층(430)의 오목부(432)와, 필름부착 영역(FBA) 외부로 연장되어 있는 금속층(410, 420, 440)은 중첩되지 않을 수 있다.
구체적으로, 패드 구조(PS)는, 데이터 구동 필름(206)이 부착 또는 실장되는 데이터 패드 구조(PS)일 수 있고, 게이트 구동 필름(208)이 부착 또는 실장되는 게이트 패드 구조(PS)일 수도 있다.
패드 구조(PS)는, 전술한 필름들(206, 208)이 부착되는 영역이 필름부착 영역(FBA)을 포함한다. 필름부착 영역(FBA)은, 오버코트층(430)이 형성되어 있지 않은 영역으로서, 다수의 도전볼(Conductive Ball)을 포함하는 이방성 도전 필름(Anisotropic Conductive Fime, ACF)를 통해 데이터 구동 필름(206) 또는 게이트 구동 필름(208)에 배치된 LOF(Line On Film) 타입의 배선들과 접착되는 영역이다.
한편, 표시패널(140)의 패드 구조(PS)에 있어서, 기판(미도시) 상에는 다수의 배선들이 배치되는데, 다수의 LOG 라인(LOG)과 고전압전원라인(411)이 이에 포함될 수 있다. 다만, 이는 예시적으로 도시된 것이고, 실시예들은 이에 제한되지 않음에 유의하여야 한다.
LOG 라인(LOG)은, 제1방향으로 나열된 고전압전원라인(411) 사이마다 다수 개로 배열될 수 있다. 다만, 실시예들은 이에 제한되지 않고, 다양한 개수와 형태로 설계될 수 있다.
LOG 라인(LOG)은, 제1금속층(410), 제2금속층(420) 및 제3금속층(440)으로 이루어지고, 제1금속층(410)과 제2금속층(420) 사이의 절연막(미도시)에 위치하는 적어도 하나의 컨택홀(미도시)을 통해 제1금속층(410)과 제2금속층(420)이 연결되고, 제2금속층(420)과 제3금속층(440)이 접촉되어 있을 수 있다. 다시 말해서, 제1금속층(410)과 제2금속층(420)은 하나 이상의 컨택홀(미도시)을 통해 접촉되고, 제2금속층(420)과 제3금속층(440)은 필름부착 영역(FBA) 전체 영역에서 접촉되어 있다.
또한 다수의 LOG 라인(LOG)에서, 제2금속층(420)과 제3금속층(440)은, 필름부착 영역(FBA) 외부로 교번으로 연장되어 있다. 구체적으로, 도 4a에서 필름부착 영역(FBA)의 상부(도면에서 위쪽)로 제2금속층(420)과 제3금속층(440)이 교대로 표시패널(140)의 끝단으로 연장되어 있다.
이렇게 연장된 부분은, 표시패널(140) 및 표시장치(100)의 각종 검사를 위한 배선 형태로서, 인접한 LOG 라인(LOG) 간의 쇼트를 방지하기 위하여, 다른 층에 위치하는 제2금속층(420)과 제3금속층(440)이 교번으로 위치한다.
한편 필름부착 영역(FBA)의 하부(도면에서 아래쪽)로 연장된 제1금속층(410)은, 표시영역(AA)에 형성되어 있는 신호라인(GL, DL)과 연결되는 링크 라인(Link Line)일 수 있으나,이에 제한되지 않는다.
예를 들어, LOG 라인(LOG)에서, 제1금속층(410)은, 표시영역(AA)의 게이트라인(GL)과 동일한 층에 위치할 수 있고, 게이트라인(GL)과 동일 물질로 동시에 형성될 수 있다. 제1금속층(410)은, 예를 들어, 예를 들면, 구리(Cu) 또는 몰리브덴(Mo) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
제2금속층(420)은, 표시영역(AA)의 데이터라인(DL)과 동일한 층에 위치할 수 있고, 데이터라인(DL)과 동일 물질로 동시에 형성될 수 있다. 제2금속층(420)은, 예를 들어, 구리(Cu) 또는 몰리브덴(Mo) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
또한 제3금속층(440)은, 표시영역(AA)에 위치하는 양극인 픽셀전극(또는 제1전극 또는 애노드 전극)과 동일한 층에 위치할 수 있고, 픽셀전극(미도시)과 동일 물질로 동시에 형성될 수 있다. 제3금속층(440)은, 예를 들어, ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어질 수 있으나 이에 제한되지 않는다.
도 4a에는, 고전압전원라인(411) 사이에 4개의 LOG 라인(LOG)이 배열된 경우를 나타냈지만, 실시예들은 이에 제한되지 않고, 더 많은 개수로 배치될 수 있다.
한편, 오버코트층(430)은, 필름부착 영역(FBA)의 외부에 위치하고, 필름부착 영역(FBA)의 양측 경계에 인접한다. 즉, 오버코트층(430)에서, 오목부(432)를 제외한 부분은 필름부착 영역(FBA)의 상부 경계 또는 하부 경계와 맞닿아 있다.
오버코트층(430)에는, 다수의 LOG 라인(LOG) 사이마다 제1방향으로 오목하게 파인 오목부(432)가 존재한다. 여기서, 제1방향은 도면에서 상하방향을 의미하고, 오목부(432)는 필름부착 영역(FBA)에서 멀어지는 방향으로 오목하게 파여 있다. 오목부(432)의 형상은 도면에 도시된 직사각형 형상 이외에도 다양하게 설계될 수 있다.
오버코트층(430)은, 도 3b에 도시된 일반적인 패드 구조(PS)에 비하여, LOG 라인(LOG)의 노출을 방지하여, LOG 라인의 부식을 차단하는 효과를 발생시킨다. 또한 오버코트층(430)은, 도 3a에 도시된 일반적인 패드 구조(PS)에 비하여, 절연막(312, 322) 의 단차 부분으로 인한 LOG 라인(LOG)의 단선을 방지하는 효과를 발생시킨다.
한편, 오버코트층(430)의 오목부(432)가 존재하지 않고, 오버코트층(430)의 경계가 모두 필름부착 영역(FBA)에 맞닿아 있는 경우, 이웃한 LOG 라인(LOG)의 금속층(410, 420, 440) 물질, 예를 들어, 픽셀전극(미도시)과 같은 물질인 ITO의 잔막이 절연막(312, 322)에 형성되어, 이종 LOG 라인(LOG) 간의 쇼트가 발생할 수 있다. 오버코트층(430)의 오목부(432)는 이러한 쇼트를 방지하는 기능을 수행한다.
한편, 오버코트층(430)의 오목부(432)에서 제1방향으로 파인 길이(d1)는, 인접한 LOG 라인(LOG) 사이의 폭(d2)보다 클 수 있다. 이에 따라, 전술했던 인접한 LOG 라인(LOG) 간의 쇼트 현상을 방지할 수 있게 된다.
도 4b는 도 4a의 패드 구조의 오버코트층을 형성하기 위한 마스크를 나타내는 평면도이다.
도 4b를 참조하면, 패드 구조(PS)의 제조방법이 도시되지는 않았지만, 오목부(432)가 포함된 오버코트층(430)은, 패드 구조(PS) 전면에 오버코트층(430) 형성물질을 증착한 후, 광차단부(460a) 및 광투과부(460b)를 포함하는 마스크(460)를 사용한 노광 및 현상(Development) 과정을 거쳐 형성된다.
도 4b에 도시된 마스크(460)를 사용한 방식은, 네거티브(Negative) 타입의 형성 방식이다. 오버코트층(430) 형성물질은 광 경화성 물질로 이루어질 수 있고, 오버코트층(430) 형성물질 중 광투과부(460b)에 의해 노광된 부분에서 경화가 진행되고, 광차단부(460a)에 대응되는 부분이 현상액에 의해 제거되면서, 오버코트층(430)이 형성될 수 있다. 다만, 이는 설명의 편의를 위한 것으로서, 오버코트층(430)은 포지티브(Positive) 타입의 공정으로도 형성될 수 있다.
도 5는 도 4a의 A 영역의 다른 예를 나타내는 평면도이고, 패드 구조를 보다 상세하게 나타낸 도면이다.
도 5를 참조하면, 패드 구조(PS)는, 기판(402)의 비표시영역(NA)에 존재하는 필름부착 영역(FBA)에 이격되어 제1방향(도면에서 상하방향)으로 나란하게 배열되고, 다수의 금속층(410, 420, 440)을 포함하며, 다수의 금속층(410, 420, 440) 중 적어도 하나가 필름부착 영역(FBA) 외부로 연장되어 있는 다수의 LOG(Line On Glass) 라인(LOG) 및 필름부착 영역(FBA)의 외부 영역에 위치하고, 필름부착 영역(FBA)의 양측 경계에 인접하며, 다수의 LOG 라인(LOG) 사이마다 제1방향으로 오목하게 파인 오목부(432)가 존재하는 오버코트층(430)을 포함할 수 있다.
여기서, 오버코트층(430)은, 필름부착 영역(FBA) 외부로 연장되어 있는 금속층(410, 420, 440)과 중첩될 수 있다. 반면, 오버코트층(430)의 오목부(432)와, 필름부착 영역(FBA) 외부로 연장되어 있는 금속층(410, 420, 440)은 중첩되지 않을 수 있다.
구체적으로, 패드 구조(PS)는, 데이터 구동 필름(206)이 부착 또는 실장되는 데이터 패드 구조(PS)일 수 있고, 게이트 구동 필름(208)이 부착 또는 실장되는 게이트 패드 구조(PS)일 수도 있다.
LOG 라인(LOG)은, 제1금속층(410), 제2금속층(420) 및 제3금속층(440)으로 이루어지고, 제1금속층(410)과 제2금속층(420) 사이의 절연막(미도시)에 위치하는 적어도 하나의 컨택홀(CH)을 통해 제1금속층(410)과 제2금속층(420)이 연결되고, 제2금속층(420)과 제3금속층(440)이 접촉되어 있을 수 있다. 다시 말해서, 제1금속층(410)과 제2금속층(420)은 하나 이상의 컨택홀(CH)을 통해 접촉되고, 제2금속층(420)과 제3금속층(440)은 필름부착 영역(FBA) 전체 영역에서 접촉되어 있다.
또한 다수의 LOG 라인(LOG)에서, 제2금속층(420)과 제3금속층(440)은, 필름부착 영역(FBA) 외부로 교번으로 연장되어 있다. 구체적으로, 도 5에서 필름부착 영역(FBA)의 상부(도면에서 위쪽)로 제2금속층(420)과 제3금속층(440)이 교대로 표시패널(140)의 끝단으로 연장되어 있다.
이렇게 연장된 부분은, 표시패널(140) 및 표시장치(100)의 각종 검사를 위한 배선 형태로서, 인접한 LOG 라인(LOG) 간의 쇼트를 방지하기 위하여, 다른 층에 위치하는 제2금속층(420)과 제3금속층(440)이 교번으로 위치한다.
한편, 오버코트층(430)은, 필름부착 영역(FBA)의 외부에 위치하고, 필름부착 영역(FBA)의 양측 경계에 인접한다. 즉, 오버코트층(430)에서, 오목부(432)를 제외한 부분은 필름부착 영역(FBA)의 상부 경계 또는 하부 경계와 맞닿아 있다.
오버코트층(430)에는, 다수의 LOG 라인(LOG) 사이마다 제1방향으로 오목하게 파인 오목부(432)가 존재한다. 여기서, 제1방향은 도면에서 상하방향을 의미하고, 오목부(432)는 필름부착 영역(FBA)에서 멀어지는 방향으로 오목하게 파여 있다. 오목부(432)의 형상은 도면에 도시된 직사각형 형상 이외에도 다양하게 설계될 수 있다.
오버코트층(430)은, 도 3b에 도시된 일반적인 패드 구조(PS)에 비하여, LOG 라인(LOG)의 노출을 방지하여, LOG 라인의 부식을 차단하는 효과를 발생시킨다. 또한 오버코트층(430)은, 도 3a에 도시된 일반적인 패드 구조(PS)에 비하여, 절연막(312, 322) 의 단차 부분으로 인한 LOG 라인(LOG)의 단선을 방지하는 효과를 발생시킨다.
한편, 오버코트층(430)의 오목부(432)가 존재하지 않고, 오버코트층(430)의 경계가 모두 필름부착 영역(FBA)에 맞닿아 있는 경우, 이웃한 LOG 라인(LOG)의 금속층(410, 420, 440) 물질, 예를 들어, 픽셀전극(미도시)과 같은 물질인 ITO의 잔막이 절연막(312, 322)에 형성되어, 이종 LOG 라인(LOG) 간의 쇼트가 발생할 수 있다. 오버코트층(430)의 오목부(432)는 이러한 쇼트를 방지하는 기능을 수행한다.
한편, 오버코트층(430)의 오목부(432)에서 제1방향으로 파인 길이(d1)는, 인접한 LOG 라인(LOG) 사이의 폭(d2)보다 클 수 있다. 이에 따라, 전술했던 인접한 LOG 라인(LOG) 간의 쇼트 현상을 방지할 수 있게 된다.
도 5에서는, 5개의 LOG 라인(LOG)이 연속으로 나란하게 배열되어 있는 구조를 나타내었지만, 실시예들은 이에 제한되지 않고, 다양한 개수로 형성될 수 있다. 또한 오목부(432)의 형상이나 파여 있는 길이(d1)는, 다양하게 형성될 수 있다.
도 6은 도 5의 B-B' 부분을 절단한 단면도이다.
도 6을 참조하면, 표시장치(100)의 패드 구조(PS)는, 기판(402) 상에 위치하는 제1절연막(404), 제1절연막(404) 상에 위치하는 제1금속층(410), 제1금속층(410)을 덮고, 적어도 하나의 컨택홀(CH)을 구비하는 제2절연막(412), 제2절연막(412) 상에 위치하고, 컨택홀(CH)을 통해 제1금속층(410)과 연결되는 제2금속층(420)을 포함한다. 여기서 제1금속층(410) 및 제2금속층(420)은 데이터 구동 필름(206) 또는 게이트 구동 필름(208)이 부착되는 필름부착 영역(Film Bonding Area, FBA)에 형성된다.
또한 패드 구조(PS)는, 필름부착 영역(FBA)의 외부 영역에, 제2절연막(412) 상에 위치하는 제3절연막(422), 제3절연막(422) 상에 위치하는 오버코트층(430)을 포함한다. 또한 패드 구조(PS)는 오버코트층(430)과 제2금속층(420)을 덮는 제3금속층(440)을 포함한다.
전술한 제1금속층(410), 제2금속층(420) 및 제3금속층(440)은 LOG 라인(LOG)을 구성한다.
이러한 일반적인 패드 구조(PS)의 경우, 도 3a와 비교했을 때, 제2절연막(312) 등의 절연막(312, 322)에 존재하는 단차에 의해, 제3금속층(340)이 끊어지는 단선(Open) 현상이 방지될 수 있다. 다시 말해서, 절연막(312, 322)에 존재할 수 있는 단차 부분에 단선 영역(Open Area, OA)의 발생이 방지된다.
도 7은 도 5의 C-C' 부분을 절단한 단면도이다.
도 7을 참조하면, 패드 구조(PS)는, 기판(402) 상에 형성된 제1절연막(404), 제1절연막(404) 상에 위치하는 제2절연막(412), 제2절연막(412) 상에 위치하는 제3절연막(422) 및 제3절연막(422) 상에 위치하는 오버코트층(430)을 포함한다.
도 7에 도시된 패드 구조(PS)는, LOG 라인(LOG)이 형성되지 않은 영역, 즉 인접한 LOG 라인(LOG) 간의 영역을 나타낸다. 여기서, 제2절연막(412), 제3절연막(422) 및 오버코트층(430)은, 필름부착 영역(FBA)의 외부에 위치하고, 오버코트층(430)의 오목부(432)가 형성된 영역에 대응되어 형성된다.
오버코트층(430)의 오목부(432)의 존재로 인하여, 오버코트층(430)에 형성될 수 있는, 금속층(410, 420, 440)의 잔막을 방지할 수 있는 효과가 발생한다.
도 8은 도 5의 D-D' 부분을 절단한 단면도이다.
도 8을 참조하면, 표시장치(100)의 패드 구조(PS)는, 기판(402) 상에 위치하는 제1절연막(404), 제1절연막(404) 상에 위치하는 제1금속층(410), 제1금속층(410)을 덮고, 적어도 하나의 컨택홀(CH)을 구비하는 제2절연막(412), 제2절연막(412) 상에 위치하고, 컨택홀(CH)을 통해 제1금속층(410)과 연결되는 제2금속층(420)을 포함한다.
또한 패드 구조(PS)는, 필름부착 영역(FBA)의 외부 영역에, 제2절연막(412) 상에 위치하는 제3절연막(422), 제3절연막(422) 상에 위치하는 오버코트층(430)을 포함한다. 또한 패드 구조(PS)는 필름부착 영역(FBA)에 위치하고, 제2금속층(420)과 접촉되는 제3금속층(440)을 포함한다.
여기서 제1금속층(410) 및 제2금속층(420)은 데이터 구동 필름(206) 또는 게이트 구동 필름(208)이 부착되는 필름부착 영역(Film Bonding Area, FBA)에 형성된다. 반면 제2금속층(420)은 필름부착 영역(FBA)뿐만 아니라, 필름부착 영역(FBA) 외부로 연장되어 배치된다. 또한 제1금속층(410), 제2금속층(420) 및 제3금속층(440)은 LOG 라인(LOG)을 구성한다.
이러한 패드 구조(PS)의 경우, 도 3b에 도시된 일반적인 패드 구조(PS)와 비교하면, 제2금속층(320)이 외부로 노출되어 부식되는 부식 영역(Corrosion Area, CA)이 발생하는 문제점이 방지할 수 있다.
정리하면, 실시예들에 따른 패드 구조(PS) 및 이를 포함하는 표시장치(100)는, 오목부(432)를 포함하는 오버코트층(430)으로 인해, LOG 라인(LOG)의 부식을 방지하고, 절연막(412, 422) 단차 영역에서의 LOG 라인(LOG)의 단선을 방지하며, 이종 금속층(410, 420, 440) 간의 쇼트를 방지하는 효과를 갖는다.
이상 도면을 참조하여 실시예들을 설명하였으나 본 발명은 이에 제한되지 않는다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
402: 기판 404: 제1절연막
410: 제1금속층 412: 제2절연막
420: 제2금속층 422: 제3절연막
430: 오버코트층 440: 제3금속층

Claims (11)

  1. 기판의 비표시영역에 존재하는 필름부착 영역에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층을 포함하며, 상기 다수의 금속층 중 적어도 하나가 상기 필름부착 영역 외부로 연장되어 있는 다수의 LOG(Line On Glass) 라인; 및
    상기 필름부착 영역의 외부 영역에 위치하고, 상기 필름부착 영역의 양측 경계에 인접하며, 상기 다수의 LOG 라인 사이마다 상기 제1방향으로 오목하게 파인 오목부가 존재하는 오버코트층을 포함하는 패드 구조.
  2. 제 1항에 있어서,
    상기 오버코트층은,
    상기 필름부착 영역 외부로 연장되어 있는 상기 금속층과 중첩되는 패드 구조.
  3. 제 1항에 있어서,
    상기 오버코트층의 상기 오목부와, 상기 필름부착 영역 외부로 연장되어 있는 상기 금속층이 중첩되지 않은 패드 구조.
  4. 제 1항에 있어서,
    상기 오버코트층의 상기 오목부에서 상기 제1방향으로 파인 길이는,
    인접한 상기 LOG 라인 사이의 폭보다 큰 패드 구조.
  5. 제 1항에 있어서,
    상기 LOG 라인은, 제1금속층, 제2금속층 및 제3금속층으로 이루어지고,
    상기 제1금속층과 상기 제2금속층 사이의 절연막에 위치하는 적어도 하나의 컨택홀을 통해 상기 제1금속층과 상기 제2금속층이 연결되고,
    상기 제2금속층과 상기 제3금속층이 접촉되어 있는 패드 구조.
  6. 제 5항에 있어서,
    상기 다수의 LOG 라인에서,
    상기 제2금속층 및 상기 제3금속층은,
    상기 필름부착 영역 외부로 교번으로 연장되어 있는 패드 구조.
  7. 기판의 표시영역에 배열된 다수의 신호라인; 및
    상기 기판의 비표시영역에 위치하는 패드 구조를 포함하되,
    상기 패드 구조는,
    상기 기판의 비표시영역에 존재하는 필름부착 영역에 이격되어 제1방향으로 나란하게 배열되고, 다수의 금속층을 포함하며, 상기 다수의 금속층 중 적어도 하나가 상기 필름부착 영역 외부로 연장되어 있는 다수의 LOG(Line On Glass) 라인과,
    상기 필름부착 영역의 외부 영역에 위치하고, 상기 필름부착 영역의 양측 경계에 인접하며, 상기 다수의 LOG 라인 사이마다 상기 제1방향으로 오목하게 파인 오목부가 존재하는 오버코트층을 포함하는 표시장치.
  8. 제 7항에 있어서,
    상기 오버코트층은,
    상기 필름부착 영역 외부로 연장되어 있는 상기 금속층과 중첩되는 표시장치.
  9. 제 7항에 있어서,
    상기 오버코트층의 상기 오목부와, 상기 필름부착 영역 외부로 연장되어 있는 상기 금속층이 중첩되지 않은 표시장치.
  10. 제 7항에 있어서,
    상기 오버코트층의 상기 오목부에서 상기 제1방향으로 파인 길이는,
    인접한 상기 LOG 라인 사이의 폭보다 큰 표시장치.
  11. 제 7항에 있어서,
    상기 다수의 신호라인과, 상기 LOG 라인의 적어도 하나의 금속층은 연결되어 있는 표시장치.
KR1020140192206A 2014-12-29 2014-12-29 패드 구조 및 이를 포함하는 표시장치 KR102274701B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140192206A KR102274701B1 (ko) 2014-12-29 2014-12-29 패드 구조 및 이를 포함하는 표시장치
CN201510563096.7A CN105742261B (zh) 2014-12-29 2015-09-07 焊盘结构以及具有该焊盘结构的显示装置
EP15184287.9A EP3040770B1 (en) 2014-12-29 2015-09-08 Pad structure and display device having the same
US14/918,436 US9559128B2 (en) 2014-12-29 2015-10-20 Pad structure and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192206A KR102274701B1 (ko) 2014-12-29 2014-12-29 패드 구조 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20160082804A true KR20160082804A (ko) 2016-07-11
KR102274701B1 KR102274701B1 (ko) 2021-07-08

Family

ID=54105653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192206A KR102274701B1 (ko) 2014-12-29 2014-12-29 패드 구조 및 이를 포함하는 표시장치

Country Status (4)

Country Link
US (1) US9559128B2 (ko)
EP (1) EP3040770B1 (ko)
KR (1) KR102274701B1 (ko)
CN (1) CN105742261B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079176A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 케이블, 컨넥터, 그를 이용한 인쇄회로기판 및 표시장치
US10923510B2 (en) 2018-03-27 2021-02-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN116704941A (zh) * 2023-08-07 2023-09-05 苏州华星光电技术有限公司 显示面板和显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102593485B1 (ko) * 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
CN108735777B (zh) * 2017-04-21 2020-11-06 群创光电股份有限公司 显示装置
CN107104202B (zh) 2017-06-02 2019-09-17 京东方科技集团股份有限公司 Oled显示器件的封装结构、封装方法、显示装置
JP7068800B2 (ja) * 2017-10-30 2022-05-17 株式会社ジャパンディスプレイ 表示装置
CN110619815B (zh) * 2019-09-26 2021-09-03 京东方科技集团股份有限公司 显示面板及显示装置
TWI717911B (zh) * 2019-11-25 2021-02-01 友達光電股份有限公司 顯示裝置
KR20210085121A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시패널 및 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260389A (ja) * 1996-01-18 1997-10-03 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
US20030122979A1 (en) * 2001-11-26 2003-07-03 Kabushiki Kaisha Toshiba Liquid crystal display device and method of manufacturing the same
KR100532906B1 (ko) * 2002-06-13 2005-12-02 티에프피디 코포레이션 표시 장치용 어레이 기판 및 그 제조 방법
US20070083784A1 (en) * 2005-09-24 2007-04-12 Seung-Kyu Park Display device with improved brightness
JP2008122913A (ja) * 2006-11-09 2008-05-29 Samsung Electronics Co Ltd タッチパネル一体型液晶表示装置
US20090231534A1 (en) * 2008-03-14 2009-09-17 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398601B2 (ja) * 2001-05-18 2010-01-13 エーユー オプトロニクス コーポレイション 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP5125140B2 (ja) * 2007-02-21 2013-01-23 セイコーエプソン株式会社 反射型液晶装置および電子機器
KR101728497B1 (ko) * 2010-04-16 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101307260B1 (ko) * 2012-03-29 2013-09-10 엘지디스플레이 주식회사 라인 온 글라스형 액정표시장치 및 그 제조방법
KR101942850B1 (ko) * 2013-02-27 2019-04-17 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260389A (ja) * 1996-01-18 1997-10-03 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
US20030122979A1 (en) * 2001-11-26 2003-07-03 Kabushiki Kaisha Toshiba Liquid crystal display device and method of manufacturing the same
KR100532906B1 (ko) * 2002-06-13 2005-12-02 티에프피디 코포레이션 표시 장치용 어레이 기판 및 그 제조 방법
US20070083784A1 (en) * 2005-09-24 2007-04-12 Seung-Kyu Park Display device with improved brightness
JP2008122913A (ja) * 2006-11-09 2008-05-29 Samsung Electronics Co Ltd タッチパネル一体型液晶表示装置
US20090231534A1 (en) * 2008-03-14 2009-09-17 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079176A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 케이블, 컨넥터, 그를 이용한 인쇄회로기판 및 표시장치
US10923510B2 (en) 2018-03-27 2021-02-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN116704941A (zh) * 2023-08-07 2023-09-05 苏州华星光电技术有限公司 显示面板和显示装置
CN116704941B (zh) * 2023-08-07 2023-10-17 苏州华星光电技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
EP3040770B1 (en) 2020-01-01
KR102274701B1 (ko) 2021-07-08
US20160190179A1 (en) 2016-06-30
US9559128B2 (en) 2017-01-31
EP3040770A1 (en) 2016-07-06
CN105742261B (zh) 2019-04-09
CN105742261A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
KR102274701B1 (ko) 패드 구조 및 이를 포함하는 표시장치
US9373299B2 (en) Display device and method of forming a display device
KR102192227B1 (ko) 패드 구조 및 이를 포함하는 표시장치
KR102645930B1 (ko) 표시장치
KR102583403B1 (ko) 디스플레이 장치 및 디스플레이 패널
KR102379775B1 (ko) 표시장치
KR20150113304A (ko) 데이터 구동부 및 이를 구비한 표시 장치
KR20170052719A (ko) 표시 장치
US10008444B2 (en) Driving chip package and display device including the same
KR102613421B1 (ko) 칩온필름 및 그를 구비한 표시장치
US11876100B2 (en) Array substrate and method of manufacturing the same, pixel driving method, and display panel
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR101712204B1 (ko) 표시장치 및 그 제조방법
KR102470898B1 (ko) 칩 온 필름 및 이를 포함하는 유기발광 다이오드 표시장치
US20240290276A1 (en) Display device and display panel
US20240206258A1 (en) Display panel
KR20230069540A (ko) 표시장치
CN118574461A (zh) 显示设备和显示面板
KR20210028619A (ko) 데이터 구동부 및 이를 구비한 표시 장치
KR20200082008A (ko) 패널 및 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant