JPH09260389A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPH09260389A JPH09260389A JP9007669A JP766997A JPH09260389A JP H09260389 A JPH09260389 A JP H09260389A JP 9007669 A JP9007669 A JP 9007669A JP 766997 A JP766997 A JP 766997A JP H09260389 A JPH09260389 A JP H09260389A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- pad
- integrated circuit
- opening
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ベアチップと配線基板とのフリップチップ接続
を低コスト化でき、チップと配線基板との接続不良を防
止できる半導体集積回路装置及びその製造方法を提供す
ることを目的とする。 【解決手段】Ｉ／Ｏパッド１２が形成された集積回路チ
ップ１１上に第１の絶縁膜１３を形成し、Ｉ／Ｏパッド
上に第１の開口部１３Ａを形成する。この第１の絶縁膜
上に、第１の開口部を介してＩ／Ｏパッドと電気的に接
続される導電層１４とバリアメタル層１６を積層形成す
る。導電層とバリアメタル層は、同一のマスクでパター
ニングする。全面に第２の絶縁膜１５を形成し、第１の
開口部と異なる位置に第２の開口部１５Ａを形成する。
そして、第２の開口部内の上記バリアメタル層１６上
に、ハンダバンプ１７または金属パッドを形成すること
を特徴とする。ハンダバンプ１７または金属パッドの位
置は、上記第２の開口部で規定する。
を低コスト化でき、チップと配線基板との接続不良を防
止できる半導体集積回路装置及びその製造方法を提供す
ることを目的とする。 【解決手段】Ｉ／Ｏパッド１２が形成された集積回路チ
ップ１１上に第１の絶縁膜１３を形成し、Ｉ／Ｏパッド
上に第１の開口部１３Ａを形成する。この第１の絶縁膜
上に、第１の開口部を介してＩ／Ｏパッドと電気的に接
続される導電層１４とバリアメタル層１６を積層形成す
る。導電層とバリアメタル層は、同一のマスクでパター
ニングする。全面に第２の絶縁膜１５を形成し、第１の
開口部と異なる位置に第２の開口部１５Ａを形成する。
そして、第２の開口部内の上記バリアメタル層１６上
に、ハンダバンプ１７または金属パッドを形成すること
を特徴とする。ハンダバンプ１７または金属パッドの位
置は、上記第２の開口部で規定する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置を配線基板にバンプによって直接接続する、いわゆ
るフリップチップ接続型の半導体集積回路装置及びその
製造方法に関する。
装置を配線基板にバンプによって直接接続する、いわゆ
るフリップチップ接続型の半導体集積回路装置及びその
製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置のＩ／Ｏ数の
増加や小型化傾向に対応するため、集積回路チップのＩ
／Ｏパッドをベアチップのまま直接配線基板の対応する
パッドと電気的に接続するフリップチップ接続による実
装方法が用いられている。フリップチップ接続法では、
まず、ベアチップの各Ｉ／Ｏパッド上にハンダの突起
（バンプ）を形成し、ベアチップを裏向きにして配線基
板上に配置して各ハンダバンプと配線基板の各パッドと
を精度良く位置合わせする。そして、荷重を加えること
でチップを配線基板に仮止めマウントする。しかる後、
ハンダバンプの融点より高い温度雰囲気に晒してハンダ
をリフローすることで、ハンダバンプとパッドどうしを
それぞれ直接接続する。この方法により、Ｉ／Ｏパッド
の数を増加させたり、各Ｉ／Ｏパッド間のピッチを微細
化することができる。また、集積回路チップと配線基板
間の接続距離が短くなるため、実装状態において集積回
路の高速動作が可能になる。
増加や小型化傾向に対応するため、集積回路チップのＩ
／Ｏパッドをベアチップのまま直接配線基板の対応する
パッドと電気的に接続するフリップチップ接続による実
装方法が用いられている。フリップチップ接続法では、
まず、ベアチップの各Ｉ／Ｏパッド上にハンダの突起
（バンプ）を形成し、ベアチップを裏向きにして配線基
板上に配置して各ハンダバンプと配線基板の各パッドと
を精度良く位置合わせする。そして、荷重を加えること
でチップを配線基板に仮止めマウントする。しかる後、
ハンダバンプの融点より高い温度雰囲気に晒してハンダ
をリフローすることで、ハンダバンプとパッドどうしを
それぞれ直接接続する。この方法により、Ｉ／Ｏパッド
の数を増加させたり、各Ｉ／Ｏパッド間のピッチを微細
化することができる。また、集積回路チップと配線基板
間の接続距離が短くなるため、実装状態において集積回
路の高速動作が可能になる。
【０００３】上記フリップチップ接続法を採用するにあ
たっては、半導体集積回路装置のＩ／Ｏパッドのピッチ
が微細（１５０μｍ以下）であるため、配線基板側のパ
ッドを集積回路チップのパッドと同じピッチで十分精度
良く形成する必要がある。しかしながら、配線基板側の
パッドを高精度に形成することは難しく、たとえこのよ
うな高精度のパッドを有する配線基板を作成することが
可能であったとしても、配線基板のコストが大幅に上昇
する。しかも、微細なパッドピッチのために、隣接する
パッド間のバンプがショートする危険性も増大する。
たっては、半導体集積回路装置のＩ／Ｏパッドのピッチ
が微細（１５０μｍ以下）であるため、配線基板側のパ
ッドを集積回路チップのパッドと同じピッチで十分精度
良く形成する必要がある。しかしながら、配線基板側の
パッドを高精度に形成することは難しく、たとえこのよ
うな高精度のパッドを有する配線基板を作成することが
可能であったとしても、配線基板のコストが大幅に上昇
する。しかも、微細なパッドピッチのために、隣接する
パッド間のバンプがショートする危険性も増大する。
【０００４】この問題に対処するために、集積回路チッ
プの上層に配線を追加し、集積回路チップの元のＩ／Ｏ
パッドと新たに設けたＩ／Ｏパッドとを１対１で配線接
続することによって、元来の集積回路チップのＩ／Ｏパ
ッドとは別の位置に、フリップチップ接続のためのＩ／
Ｏパッド（ハンダバンプ）を再配置して設ける方法が提
案されている。
プの上層に配線を追加し、集積回路チップの元のＩ／Ｏ
パッドと新たに設けたＩ／Ｏパッドとを１対１で配線接
続することによって、元来の集積回路チップのＩ／Ｏパ
ッドとは別の位置に、フリップチップ接続のためのＩ／
Ｏパッド（ハンダバンプ）を再配置して設ける方法が提
案されている。
【０００５】図１７は、Ｉ／Ｏパッドを再配置した従来
のフリップチップ接続型の半導体集積回路装置のＩ／Ｏ
パッド近傍の構造を抽出して示す断面図である。集積回
路チップ１上のＩ／Ｏパッド２とパッシベーション膜３
の上に、導電層４、絶縁膜５、ハンダボール位置規定金
属層（ＢＬＭ）あるいはバリアメタル層６、及びハンダ
バンプ７等が積層形成されている。Ｉ／Ｏパッド２は、
上記導電層４と上記バリアメタル層６を介してハンダバ
ンプ７と１対１で配線接続される。
のフリップチップ接続型の半導体集積回路装置のＩ／Ｏ
パッド近傍の構造を抽出して示す断面図である。集積回
路チップ１上のＩ／Ｏパッド２とパッシベーション膜３
の上に、導電層４、絶縁膜５、ハンダボール位置規定金
属層（ＢＬＭ）あるいはバリアメタル層６、及びハンダ
バンプ７等が積層形成されている。Ｉ／Ｏパッド２は、
上記導電層４と上記バリアメタル層６を介してハンダバ
ンプ７と１対１で配線接続される。
【０００６】しかしながら、このような構成を採用した
フリップチップ接続型の半導体集積回路装置は、導電層
４、絶縁膜５、バリアメタル層６及びハンダバンプ７を
それぞれ別々に形成する工程が必要であり、製造コスト
が上昇するという問題がある。また、ハンダバンプ７を
電解メッキで形成する場合には、バリアメタル層６を絶
縁膜５上の全面に形成してメッキ電極として使用し、し
かる後にハンダバンプ７の下部以外に露出したバリアメ
タル層６をエッチングして除去するという方法がしばし
ば用いられる。この際、バリアメタル層６だけでなくハ
ンダバンプ７の表面もエッチングされて接続に支障をき
たしたり、バリアメタル層６のハンダバンプ７下の領域
がサイドエッチングされてハンダバンプ７とバリアメタ
ル層６との接続の信頼性が低下するという問題が生じ
る。
フリップチップ接続型の半導体集積回路装置は、導電層
４、絶縁膜５、バリアメタル層６及びハンダバンプ７を
それぞれ別々に形成する工程が必要であり、製造コスト
が上昇するという問題がある。また、ハンダバンプ７を
電解メッキで形成する場合には、バリアメタル層６を絶
縁膜５上の全面に形成してメッキ電極として使用し、し
かる後にハンダバンプ７の下部以外に露出したバリアメ
タル層６をエッチングして除去するという方法がしばし
ば用いられる。この際、バリアメタル層６だけでなくハ
ンダバンプ７の表面もエッチングされて接続に支障をき
たしたり、バリアメタル層６のハンダバンプ７下の領域
がサイドエッチングされてハンダバンプ７とバリアメタ
ル層６との接続の信頼性が低下するという問題が生じ
る。
【０００７】
【発明が解決しようとする課題】上記のように従来のフ
リップチップ接続型の半導体集積回路装置及びその製造
方法では、製造工程の増加により製造コストが上昇した
り、ハンダバンプの下部以外に露出したバリアメタル層
をエッチングする際、ハンダバンプの表面がエッチング
されたり、ハンダバンプ下のバリアメタル層がサイドエ
ッチングされて信頼性が低下するという問題が生ずる。
リップチップ接続型の半導体集積回路装置及びその製造
方法では、製造工程の増加により製造コストが上昇した
り、ハンダバンプの下部以外に露出したバリアメタル層
をエッチングする際、ハンダバンプの表面がエッチング
されたり、ハンダバンプ下のバリアメタル層がサイドエ
ッチングされて信頼性が低下するという問題が生ずる。
【０００８】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、ベアチップと配
線基板とのフリップチップ接続を低コストで実現でき、
且つチップと配線基板との接続不良を防止できるフリッ
プチップ接続型の半導体集積回路装置及びその製造方法
を提供することである。
れたもので、その目的とするところは、ベアチップと配
線基板とのフリップチップ接続を低コストで実現でき、
且つチップと配線基板との接続不良を防止できるフリッ
プチップ接続型の半導体集積回路装置及びその製造方法
を提供することである。
【０００９】
【課題を解決するための手段】この発明の請求項１に記
載した半導体集積回路装置は、集積回路チップと、この
集積回路チップ上に形成されたＩ／Ｏパッドと、上記集
積回路チップ上及び上記Ｉ／Ｏパッド上に形成され、上
記Ｉ／Ｏパッド上に第１の開口部を有する第１の絶縁膜
と、上記第１の絶縁膜上に形成され、上記第１の開口部
を介して上記Ｉ／Ｏパッドと電気的に接続される導電層
と、この導電層上に形成され、上記導電層と同じパター
ンを有するハンダボール位置規定金属層またはバリアメ
タル層と、上記ハンダボール位置規定金属層またはバリ
アメタル層上及び上記第１の絶縁膜上に形成され、上記
ハンダボール位置規定金属層またはバリアメタル層上の
上記第１の開口部と異なる位置に第２の開口部を有する
第２の絶縁膜と、上記第２の開口部内の上記ハンダボー
ル位置規定金属層またはバリアメタル層上に形成された
ハンダバンプまたは金属パッドとを具備し、上記ハンダ
バンプまたは金属パッドの位置を上記第２の開口部で規
定することを特徴としている。
載した半導体集積回路装置は、集積回路チップと、この
集積回路チップ上に形成されたＩ／Ｏパッドと、上記集
積回路チップ上及び上記Ｉ／Ｏパッド上に形成され、上
記Ｉ／Ｏパッド上に第１の開口部を有する第１の絶縁膜
と、上記第１の絶縁膜上に形成され、上記第１の開口部
を介して上記Ｉ／Ｏパッドと電気的に接続される導電層
と、この導電層上に形成され、上記導電層と同じパター
ンを有するハンダボール位置規定金属層またはバリアメ
タル層と、上記ハンダボール位置規定金属層またはバリ
アメタル層上及び上記第１の絶縁膜上に形成され、上記
ハンダボール位置規定金属層またはバリアメタル層上の
上記第１の開口部と異なる位置に第２の開口部を有する
第２の絶縁膜と、上記第２の開口部内の上記ハンダボー
ル位置規定金属層またはバリアメタル層上に形成された
ハンダバンプまたは金属パッドとを具備し、上記ハンダ
バンプまたは金属パッドの位置を上記第２の開口部で規
定することを特徴としている。
【００１０】このような構成によれば、元来の集積回路
チップのＩ／Ｏパッドとは別の位置に、フリップチップ
接続のためのＩ／Ｏパッドを再配置して設けるので、接
続パッドピッチを大きくして隣接パッド間のバンプのシ
ョートを防止するとともに、配線基板を低コスト化でき
る。また、ハンダバンプまたは金属パッドの位置をハン
ダボール位置規定金属層あるいはバリアメタルによって
規定する代わりに、第２の絶縁膜に形成した第２の開口
部によって規定するので、高精度に設定できる。
チップのＩ／Ｏパッドとは別の位置に、フリップチップ
接続のためのＩ／Ｏパッドを再配置して設けるので、接
続パッドピッチを大きくして隣接パッド間のバンプのシ
ョートを防止するとともに、配線基板を低コスト化でき
る。また、ハンダバンプまたは金属パッドの位置をハン
ダボール位置規定金属層あるいはバリアメタルによって
規定する代わりに、第２の絶縁膜に形成した第２の開口
部によって規定するので、高精度に設定できる。
【００１１】また、請求項２に記載したこの発明の半導
体集積回路装置は、集積回路チップと、この集積回路チ
ップ上に形成されたＩ／Ｏパッドと、上記集積回路チッ
プ上及び上記Ｉ／Ｏパッド上に形成され、上記Ｉ／Ｏパ
ッド上に第１の開口部を有する第１の絶縁膜と、上記第
１の絶縁膜上に形成され、上記第１の開口部を介して上
記Ｉ／Ｏパッドと電気的に接続される導電層と、この導
電層上に形成され、上記導電層と同じパターンを有する
ハンダボール位置規定金属層またはバリアメタル層と、
上記ハンダボール位置規定金属層またはバリアメタル層
上に形成され、上記導電層及びハンダボール位置規定金
属層またはバリアメタル層と同じパターンを有し、上記
ハンダボール位置規定金属層またはバリアメタル層上の
上記第１の開口部と異なる位置に第２の開口部を備えた
第２の絶縁膜と、上記第２の開口部内の上記ハンダボー
ル位置規定金属層またはバリアメタル層上に形成された
ハンダバンプまたは金属パッドとを具備し、上記ハンダ
バンプまたは金属パッドの位置を上記第２の開口部で規
定することを特徴とする。
体集積回路装置は、集積回路チップと、この集積回路チ
ップ上に形成されたＩ／Ｏパッドと、上記集積回路チッ
プ上及び上記Ｉ／Ｏパッド上に形成され、上記Ｉ／Ｏパ
ッド上に第１の開口部を有する第１の絶縁膜と、上記第
１の絶縁膜上に形成され、上記第１の開口部を介して上
記Ｉ／Ｏパッドと電気的に接続される導電層と、この導
電層上に形成され、上記導電層と同じパターンを有する
ハンダボール位置規定金属層またはバリアメタル層と、
上記ハンダボール位置規定金属層またはバリアメタル層
上に形成され、上記導電層及びハンダボール位置規定金
属層またはバリアメタル層と同じパターンを有し、上記
ハンダボール位置規定金属層またはバリアメタル層上の
上記第１の開口部と異なる位置に第２の開口部を備えた
第２の絶縁膜と、上記第２の開口部内の上記ハンダボー
ル位置規定金属層またはバリアメタル層上に形成された
ハンダバンプまたは金属パッドとを具備し、上記ハンダ
バンプまたは金属パッドの位置を上記第２の開口部で規
定することを特徴とする。
【００１２】上記構成によれば、元来の集積回路チップ
のＩ／Ｏパッドとは別の位置に、フリップチップ接続の
ためのＩ／Ｏパッドを再配置して設けるので、接続パッ
ドピッチを大きくして隣接パッド間のバンプのショート
を防止するとともに、配線基板を低コスト化できる。ま
た、ハンダバンプまたは金属パッドの位置をハンダボー
ル位置規定金属層あるいはバリアメタルによって規定す
る代わりに、第２の絶縁膜に形成した第２の開口部によ
って規定するので、高精度に設定できる。
のＩ／Ｏパッドとは別の位置に、フリップチップ接続の
ためのＩ／Ｏパッドを再配置して設けるので、接続パッ
ドピッチを大きくして隣接パッド間のバンプのショート
を防止するとともに、配線基板を低コスト化できる。ま
た、ハンダバンプまたは金属パッドの位置をハンダボー
ル位置規定金属層あるいはバリアメタルによって規定す
る代わりに、第２の絶縁膜に形成した第２の開口部によ
って規定するので、高精度に設定できる。
【００１３】この発明の請求項３に記載した半導体集積
回路装置の製造方法は、集積回路チップを形成する工程
と、この集積回路チップ上にＩ／Ｏパッドを形成する工
程と、上記集積回路チップ上及び上記Ｉ／Ｏパッド上に
第１の絶縁膜を形成する工程と、上記第１の絶縁膜にお
ける上記Ｉ／Ｏパッド上に第１の開口部を形成する工程
と、上記第１の絶縁膜上及び上記開口部内に導電層を形
成する工程と、上記導電層上にハンダボール位置規定金
属層またはバリアメタル層を形成する工程と、上記ハン
ダボール位置規定金属層またはバリアメタル層と上記導
電層を同一のマスクを用いてパターニングする工程と、
上記ハンダボール位置規定金属層またはバリアメタル層
上及び上記第１の絶縁膜上に第２の絶縁膜を形成する工
程と、上記第２の絶縁膜の上記第１の開口部と異なる位
置に第２の開口部を形成し、上記ハンダボール位置規定
金属層またはバリアメタル層を露出させる工程と、上記
第２の開口部内の上記ハンダボール位置規定金属層また
はバリアメタル層上にハンダバンプまたは金属パッドを
形成する工程とを具備することを特徴としている。
回路装置の製造方法は、集積回路チップを形成する工程
と、この集積回路チップ上にＩ／Ｏパッドを形成する工
程と、上記集積回路チップ上及び上記Ｉ／Ｏパッド上に
第１の絶縁膜を形成する工程と、上記第１の絶縁膜にお
ける上記Ｉ／Ｏパッド上に第１の開口部を形成する工程
と、上記第１の絶縁膜上及び上記開口部内に導電層を形
成する工程と、上記導電層上にハンダボール位置規定金
属層またはバリアメタル層を形成する工程と、上記ハン
ダボール位置規定金属層またはバリアメタル層と上記導
電層を同一のマスクを用いてパターニングする工程と、
上記ハンダボール位置規定金属層またはバリアメタル層
上及び上記第１の絶縁膜上に第２の絶縁膜を形成する工
程と、上記第２の絶縁膜の上記第１の開口部と異なる位
置に第２の開口部を形成し、上記ハンダボール位置規定
金属層またはバリアメタル層を露出させる工程と、上記
第２の開口部内の上記ハンダボール位置規定金属層また
はバリアメタル層上にハンダバンプまたは金属パッドを
形成する工程とを具備することを特徴としている。
【００１４】このような製造方法によれば、ハンダボー
ル位置規定金属層またはバリアメタル層と導電層を同一
のマスクを用いてパターニングするので、ＰＥＰ工程を
削減して低コスト化できる。また、ハンダボール位置規
定金属層あるいはバリアメタル層をエッチングする際に
は、ハンダバンプや金属パッドは形成されていないの
で、これらがエッチングされて腐食することはなく、ハ
ンダボール位置規定金属層あるいはバリアメタル層のハ
ンダバンプ下あるいは金属パッド下の領域がサイドエッ
チングされ、接続の信頼性が低下することもない。
ル位置規定金属層またはバリアメタル層と導電層を同一
のマスクを用いてパターニングするので、ＰＥＰ工程を
削減して低コスト化できる。また、ハンダボール位置規
定金属層あるいはバリアメタル層をエッチングする際に
は、ハンダバンプや金属パッドは形成されていないの
で、これらがエッチングされて腐食することはなく、ハ
ンダボール位置規定金属層あるいはバリアメタル層のハ
ンダバンプ下あるいは金属パッド下の領域がサイドエッ
チングされ、接続の信頼性が低下することもない。
【００１５】更に、請求項４に記載したこの発明の半導
体集積回路装置は、集積回路チップを形成する工程と、
この集積回路チップ上にＩ／Ｏパッドを形成する工程
と、上記集積回路チップ上及び上記Ｉ／Ｏパッド上に第
１の絶縁膜を形成する工程と、上記第１の絶縁膜におけ
る上記Ｉ／Ｏパッド上に第１の開口部を形成する工程
と、上記第１の絶縁膜上及び上記開口部内に導電層を形
成する工程と、上記導電層上にハンダボール位置規定金
属層またはバリアメタル層を形成する工程と、上記ハン
ダボール位置規定金属層またはバリアメタル層上に第２
の絶縁膜を形成する工程と、上記第２の絶縁膜、ハンダ
ボール位置規定金属層またはバリアメタル層、及び上記
導電層を同一のマスクを用いてパターニングする工程
と、上記第２の絶縁膜の上記第１の開口部と異なる位置
に第２の開口部を形成し、上記ハンダボール位置規定金
属層またはバリアメタル層を露出させる工程と、上記第
２の開口部内の上記ハンダボール位置規定金属層または
バリアメタル層上にハンダバンプまたは金属パッドを形
成する工程とを具備することを特徴とする。
体集積回路装置は、集積回路チップを形成する工程と、
この集積回路チップ上にＩ／Ｏパッドを形成する工程
と、上記集積回路チップ上及び上記Ｉ／Ｏパッド上に第
１の絶縁膜を形成する工程と、上記第１の絶縁膜におけ
る上記Ｉ／Ｏパッド上に第１の開口部を形成する工程
と、上記第１の絶縁膜上及び上記開口部内に導電層を形
成する工程と、上記導電層上にハンダボール位置規定金
属層またはバリアメタル層を形成する工程と、上記ハン
ダボール位置規定金属層またはバリアメタル層上に第２
の絶縁膜を形成する工程と、上記第２の絶縁膜、ハンダ
ボール位置規定金属層またはバリアメタル層、及び上記
導電層を同一のマスクを用いてパターニングする工程
と、上記第２の絶縁膜の上記第１の開口部と異なる位置
に第２の開口部を形成し、上記ハンダボール位置規定金
属層またはバリアメタル層を露出させる工程と、上記第
２の開口部内の上記ハンダボール位置規定金属層または
バリアメタル層上にハンダバンプまたは金属パッドを形
成する工程とを具備することを特徴とする。
【００１６】上記製造方法によれば、第２の絶縁膜、ハ
ンダボール位置規定金属層またはバリアメタル層、及び
導電層を同一のマスクを用いてパターニングするので、
ＰＥＰ工程を削減して低コスト化できる。また、ハンダ
ボール位置規定金属層あるいはバリアメタル層をエッチ
ングする際には、ハンダバンプや金属パッドは形成され
ていないので、これらがエッチングされて腐食すること
はなく、ハンダボール位置規定金属層あるいはバリアメ
タル層のハンダバンプ下あるいは金属パッド下の領域が
サイドエッチングされ、接続の信頼性が低下することも
ない。
ンダボール位置規定金属層またはバリアメタル層、及び
導電層を同一のマスクを用いてパターニングするので、
ＰＥＰ工程を削減して低コスト化できる。また、ハンダ
ボール位置規定金属層あるいはバリアメタル層をエッチ
ングする際には、ハンダバンプや金属パッドは形成され
ていないので、これらがエッチングされて腐食すること
はなく、ハンダボール位置規定金属層あるいはバリアメ
タル層のハンダバンプ下あるいは金属パッド下の領域が
サイドエッチングされ、接続の信頼性が低下することも
ない。
【００１７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１ないし図３はそれぞ
れ、この発明の第１の実施の形態に係るフリップチップ
接続型の半導体集積回路装置について説明するためのも
ので、図１は集積回路チップにおけるハンダバンプ形成
面側の平面図、図２は上記図１における一つのハンダバ
ンプ部、引き出し配線部及びＩ／Ｏパッド部に着目し拡
大して示す平面図、図３は上記図２の４−４線に沿った
断面構成図である。
いて図面を参照して説明する。図１ないし図３はそれぞ
れ、この発明の第１の実施の形態に係るフリップチップ
接続型の半導体集積回路装置について説明するためのも
ので、図１は集積回路チップにおけるハンダバンプ形成
面側の平面図、図２は上記図１における一つのハンダバ
ンプ部、引き出し配線部及びＩ／Ｏパッド部に着目し拡
大して示す平面図、図３は上記図２の４−４線に沿った
断面構成図である。
【００１８】図１に示す集積回路チップ１１中には、各
種の半導体素子が形成されている。周辺部のハンダバン
プ１７は、集積回路チップ１１の上層に形成された引き
出し用の配線２１を介してＩ／Ｏパッド１２と１対１に
接続され、元来の集積回路チップ１１のＩ／Ｏパッドと
は別の位置にフリップチップ接続のためのＩ／Ｏパッド
（ハンダバンプ１７）が再配置して設けられている。こ
の周辺部のハンダバンプ１７下の集積回路チップ１１中
には、α線やα粒子の影響を受け易い回路、例えばＤＲ
ＡＭのメモリセル部、及びフローティング状態のノード
を有するロジック回路等のダイナミック型の回路が設け
られている。中央部のハンダバンプ１７は、内部回路の
電源端子や電源線に接続され、これらのハンダバンプ１
７を介して複数箇所から電源を与えることにより電源ノ
イズを低減するようになっている。
種の半導体素子が形成されている。周辺部のハンダバン
プ１７は、集積回路チップ１１の上層に形成された引き
出し用の配線２１を介してＩ／Ｏパッド１２と１対１に
接続され、元来の集積回路チップ１１のＩ／Ｏパッドと
は別の位置にフリップチップ接続のためのＩ／Ｏパッド
（ハンダバンプ１７）が再配置して設けられている。こ
の周辺部のハンダバンプ１７下の集積回路チップ１１中
には、α線やα粒子の影響を受け易い回路、例えばＤＲ
ＡＭのメモリセル部、及びフローティング状態のノード
を有するロジック回路等のダイナミック型の回路が設け
られている。中央部のハンダバンプ１７は、内部回路の
電源端子や電源線に接続され、これらのハンダバンプ１
７を介して複数箇所から電源を与えることにより電源ノ
イズを低減するようになっている。
【００１９】各々のハンダバンプ部、引き出し配線部及
びＩ／Ｏパッド部は、図２及び図３に示す如く構成され
ている。集積回路チップ１１上には、厚さが０．８〜１
μｍのアルミニウム（Ａｌ）層やＡｌ合金層等からなる
Ｉ／Ｏパッド１２が設けられている。上記集積回路チッ
プ１１上及びＩ／Ｏパッド１２上には、シリコン酸化膜
またはシリコン窒化膜で形成された厚さが１〜２μｍの
パッシベーション膜１３が形成され、このパッシベーシ
ョン膜１３のＩ／Ｏパッド１２上に対応する部分に開口
部１３Ａが形成されている。上記Ｉ／Ｏパッド１２上及
びパッシベーション膜１３上には、配線２１が形成され
ている。この配線２１は、Ａｌ、Ａｌ合金及び銅（Ｃ
ｕ）の少なくともいずれか１つを含む材料で形成された
厚さ１〜２μｍの導電層１４と、クロム（Ｃｒ）、Ｃ
ｕ、ニッケル（Ｎｉ）及びチタン（Ｔｉ）の少なくとも
いずれか１つを含む材料で形成され、拡散による金属間
化合物の生成を防止、接着強度の向上、並びに良好な電
気的接触を得るための厚さ０．５〜１μｍのバリアメタ
ル層１６とが積層されて形成されている。上記導電層１
４とバリアメタル層１６は、単一のマスクを用いた同一
のパターンによるエッチング工程でパターニングされ、
一体構造をなしている。Ｉ／Ｏパッド１２とハンダバン
プ１７は、上記配線２１を介して１対１で結線されてい
る。この配線２１及び上記パッシベーション膜１３上に
は、厚さが数μｍ〜２０μｍの絶縁膜１５が形成されて
いる。この絶縁膜１５の材料としては、例えばシリコン
酸化膜、シリコン窒化膜、あるいはポリイミド膜等があ
げられる。上記絶縁膜１５は上記パッシベーション膜１
３の開孔部１３Ａと異なる位置に開口部１５Ａを有し、
この開口部１５Ａ内に露出したバリアメタル層１６に接
して直径が５０〜１００μｍ程度のハンダバンプ１７が
形成されている。このハンダバンプ１７の平面的な位置
は、絶縁膜１５の開口部１５Ａによって規定される。
びＩ／Ｏパッド部は、図２及び図３に示す如く構成され
ている。集積回路チップ１１上には、厚さが０．８〜１
μｍのアルミニウム（Ａｌ）層やＡｌ合金層等からなる
Ｉ／Ｏパッド１２が設けられている。上記集積回路チッ
プ１１上及びＩ／Ｏパッド１２上には、シリコン酸化膜
またはシリコン窒化膜で形成された厚さが１〜２μｍの
パッシベーション膜１３が形成され、このパッシベーシ
ョン膜１３のＩ／Ｏパッド１２上に対応する部分に開口
部１３Ａが形成されている。上記Ｉ／Ｏパッド１２上及
びパッシベーション膜１３上には、配線２１が形成され
ている。この配線２１は、Ａｌ、Ａｌ合金及び銅（Ｃ
ｕ）の少なくともいずれか１つを含む材料で形成された
厚さ１〜２μｍの導電層１４と、クロム（Ｃｒ）、Ｃ
ｕ、ニッケル（Ｎｉ）及びチタン（Ｔｉ）の少なくとも
いずれか１つを含む材料で形成され、拡散による金属間
化合物の生成を防止、接着強度の向上、並びに良好な電
気的接触を得るための厚さ０．５〜１μｍのバリアメタ
ル層１６とが積層されて形成されている。上記導電層１
４とバリアメタル層１６は、単一のマスクを用いた同一
のパターンによるエッチング工程でパターニングされ、
一体構造をなしている。Ｉ／Ｏパッド１２とハンダバン
プ１７は、上記配線２１を介して１対１で結線されてい
る。この配線２１及び上記パッシベーション膜１３上に
は、厚さが数μｍ〜２０μｍの絶縁膜１５が形成されて
いる。この絶縁膜１５の材料としては、例えばシリコン
酸化膜、シリコン窒化膜、あるいはポリイミド膜等があ
げられる。上記絶縁膜１５は上記パッシベーション膜１
３の開孔部１３Ａと異なる位置に開口部１５Ａを有し、
この開口部１５Ａ内に露出したバリアメタル層１６に接
して直径が５０〜１００μｍ程度のハンダバンプ１７が
形成されている。このハンダバンプ１７の平面的な位置
は、絶縁膜１５の開口部１５Ａによって規定される。
【００２０】このような構成によれば、元来の集積回路
チップ１１のＩ／Ｏパッド１２とは別の位置に、フリッ
プチップ接続のためのＩ／Ｏパッド（ハンダバンプ１
７）を再配置して設けるので、ハンダバンプ１７間のピ
ッチを大きくして隣接するバンプ１７のショートを防止
することができる。また、配線基板側のパッドのピッチ
が広くても済み、且つ高い精度も要求されないので配線
基板を低コスト化できる。更に、ハンダバンプ１７は、
ハンダボール位置規定金属層やバリアメタル層１６によ
って位置を規定する代わりに、絶縁膜１５に形成した開
口部１５Ａによって位置を規定するので、高精度な位置
合わせが可能である。
チップ１１のＩ／Ｏパッド１２とは別の位置に、フリッ
プチップ接続のためのＩ／Ｏパッド（ハンダバンプ１
７）を再配置して設けるので、ハンダバンプ１７間のピ
ッチを大きくして隣接するバンプ１７のショートを防止
することができる。また、配線基板側のパッドのピッチ
が広くても済み、且つ高い精度も要求されないので配線
基板を低コスト化できる。更に、ハンダバンプ１７は、
ハンダボール位置規定金属層やバリアメタル層１６によ
って位置を規定する代わりに、絶縁膜１５に形成した開
口部１５Ａによって位置を規定するので、高精度な位置
合わせが可能である。
【００２１】なお、上記第１の実施の形態では、バリア
メタル層１６が１層の場合を例に取って説明したが、図
４に示すように、Ｃｒ、Ｃｕ、Ｎｉ及びＴｉの少なくと
もいずれか１つの材料を含む金属層１６−１に、プラチ
ナ（Ｐｔ）、Ａｕ及びパラジウム（Ｐｄ）の少なくとも
いずれか１つの材料を含む金属層１６−２を積層した２
層構造のバリアメタル層であっても同様な作用効果が得
られる。更に、上記材料を組み合わせた３層以上の構造
のバリアメタル層であっても良い。
メタル層１６が１層の場合を例に取って説明したが、図
４に示すように、Ｃｒ、Ｃｕ、Ｎｉ及びＴｉの少なくと
もいずれか１つの材料を含む金属層１６−１に、プラチ
ナ（Ｐｔ）、Ａｕ及びパラジウム（Ｐｄ）の少なくとも
いずれか１つの材料を含む金属層１６−２を積層した２
層構造のバリアメタル層であっても同様な作用効果が得
られる。更に、上記材料を組み合わせた３層以上の構造
のバリアメタル層であっても良い。
【００２２】また、図５に示すように、バリアメタル層
１６に代えてハンダボール位置規定金属層（ＢＬＭ）２
３を設けても良い。上記ハンダボール位置規定金属層２
３としては、ハンダ濡れ性が高い金属、例えばＡｕやＰ
ｄ等が好適である。
１６に代えてハンダボール位置規定金属層（ＢＬＭ）２
３を設けても良い。上記ハンダボール位置規定金属層２
３としては、ハンダ濡れ性が高い金属、例えばＡｕやＰ
ｄ等が好適である。
【００２３】図６は、この発明の第２の実施の形態に係
るフリップチップ接続型の半導体集積回路装置について
説明するためのもので、金属パッド部、引き出し配線部
及びＩ／Ｏパッド部を示している。図３に示した半導体
集積回路装置との相違は、ハンダバンプ１７の代わりに
フリップチップ接続用Ｉ／Ｏパッドとして電解メッキで
形成した厚さ１０〜２０μｍの金属パッド１８を設けて
いる点である。上記金属パッド１８としてはＡｕ、Ｎｉ
及びＣｕ等が採用できる。
るフリップチップ接続型の半導体集積回路装置について
説明するためのもので、金属パッド部、引き出し配線部
及びＩ／Ｏパッド部を示している。図３に示した半導体
集積回路装置との相違は、ハンダバンプ１７の代わりに
フリップチップ接続用Ｉ／Ｏパッドとして電解メッキで
形成した厚さ１０〜２０μｍの金属パッド１８を設けて
いる点である。上記金属パッド１８としてはＡｕ、Ｎｉ
及びＣｕ等が採用できる。
【００２４】このように、ハンダバンプ１７に代えて金
属パッド１８を設けても上記第１の実施の形態と同様な
作用効果が得られるのは勿論である。なお、ハンダバン
プ１７に代えて金属パッド１８を設ける場合にも、図７
に示すようにバリアメタル層を２層の金属層１６−１，
１６−２で形成しても良く（３層以上でも良い）、図８
に示すようにバリアメタル層に代えて金属パッド位置規
定金属層２３´を設けても良いのはもちろんである。
属パッド１８を設けても上記第１の実施の形態と同様な
作用効果が得られるのは勿論である。なお、ハンダバン
プ１７に代えて金属パッド１８を設ける場合にも、図７
に示すようにバリアメタル層を２層の金属層１６−１，
１６−２で形成しても良く（３層以上でも良い）、図８
に示すようにバリアメタル層に代えて金属パッド位置規
定金属層２３´を設けても良いのはもちろんである。
【００２５】図９（ａ）ないし（ｃ）はそれぞれ、上記
図３及び図６に示したフリップチップ接続型の半導体集
積回路装置の製造工程を順次示している。まず、集積回
路チップ１１中に周知の製造工程により各種の半導体素
子や回路（図示せず）を形成した後、この集積回路チッ
プ１１上にＩ／Ｏパッド１２を形成する。次に、集積回
路チップ１１上及びＩ／Ｏパッド１２上にＣＶＤ法等に
よりパッシベーション膜１３を形成し、このパッシベー
ション膜１３の上記Ｉ／Ｏパッド１２上に対応する部分
を選択的にウェットエッチングして開口部１３Ａを形成
することによりＩ／Ｏパッド１２の表面を露出させる。
引き続き、上記Ｉ／Ｏパッド１２上及びパッシベーショ
ン膜１３上に、導電層１４とバリアメタル層１６を順次
積層形成する（図９（ａ））。
図３及び図６に示したフリップチップ接続型の半導体集
積回路装置の製造工程を順次示している。まず、集積回
路チップ１１中に周知の製造工程により各種の半導体素
子や回路（図示せず）を形成した後、この集積回路チッ
プ１１上にＩ／Ｏパッド１２を形成する。次に、集積回
路チップ１１上及びＩ／Ｏパッド１２上にＣＶＤ法等に
よりパッシベーション膜１３を形成し、このパッシベー
ション膜１３の上記Ｉ／Ｏパッド１２上に対応する部分
を選択的にウェットエッチングして開口部１３Ａを形成
することによりＩ／Ｏパッド１２の表面を露出させる。
引き続き、上記Ｉ／Ｏパッド１２上及びパッシベーショ
ン膜１３上に、導電層１４とバリアメタル層１６を順次
積層形成する（図９（ａ））。
【００２６】その後、上記バリアメタル層１６上にフォ
トレジスト１９を塗布し、露光及び現像を行ってフォト
レジスト１９のパターンを形成する。このフォトレジス
ト１９をマスクにしてバリアメタル層１６と導電層１４
をエッチングすることにより、集積回路チップ１１のＩ
／Ｏパッド１２とハンダバンプ１７とを１対１で結線接
続するための配線２１を形成する（図９（ｂ））。
トレジスト１９を塗布し、露光及び現像を行ってフォト
レジスト１９のパターンを形成する。このフォトレジス
ト１９をマスクにしてバリアメタル層１６と導電層１４
をエッチングすることにより、集積回路チップ１１のＩ
／Ｏパッド１２とハンダバンプ１７とを１対１で結線接
続するための配線２１を形成する（図９（ｂ））。
【００２７】次に、上記フォトレジスト１９を除去し、
配線２１上及びパッシベーション膜１３上の全面に例え
ばＣＶＤ法を用いて絶縁膜１５を形成する。そして、フ
リップチップ接続用Ｉ／Ｏパッドを再配置して設けるた
めに、絶縁膜１５上にフォトレジスト２０を塗布し、露
光及び現像を行ってフォトレジスト２０のパターンを形
成する。このフォトレジスト２０をマスクとして上記絶
縁膜１５をウェットエッチングすることによって、上記
パッシベーション膜１３に形成した開口部１３Ａとは別
の位置に開口部１５Ａを形成し、バリアメタル層１６の
表面を露出させる（図９（ｃ））。
配線２１上及びパッシベーション膜１３上の全面に例え
ばＣＶＤ法を用いて絶縁膜１５を形成する。そして、フ
リップチップ接続用Ｉ／Ｏパッドを再配置して設けるた
めに、絶縁膜１５上にフォトレジスト２０を塗布し、露
光及び現像を行ってフォトレジスト２０のパターンを形
成する。このフォトレジスト２０をマスクとして上記絶
縁膜１５をウェットエッチングすることによって、上記
パッシベーション膜１３に形成した開口部１３Ａとは別
の位置に開口部１５Ａを形成し、バリアメタル層１６の
表面を露出させる（図９（ｃ））。
【００２８】そして、上記フォトレジスト２０を除去し
た後、バリアメタル層１６の露出面上に、電解メッキと
リフロー、あるいはハンダボール転写法やスクリーン印
刷法等の手法でハンダバンプ１７を形成すると図３に示
したような構造が形成できる。
た後、バリアメタル層１６の露出面上に、電解メッキと
リフロー、あるいはハンダボール転写法やスクリーン印
刷法等の手法でハンダバンプ１７を形成すると図３に示
したような構造が形成できる。
【００２９】一方、バリアメタル層１６の露出面上に、
電解メッキでフリップチップ接続用Ｉ／Ｏパッドとして
の金属パッド１８を形成すると図６に示したような構造
が得られる。
電解メッキでフリップチップ接続用Ｉ／Ｏパッドとして
の金属パッド１８を形成すると図６に示したような構造
が得られる。
【００３０】上記のような製造方法では、バリアメタル
層１６と導電層１４を単一のマスクを用いて同一のパタ
ーンによるエッチング工程でパターニングできるので、
図１７に示した構成を製造する場合に比してＰＥＰ工程
が３回から２回に削減でき、低コスト化できる。しか
も、バリアメタル層１６のエッチングの際にはハンダバ
ンプ１７あるいは金属パッド１８は形成されていないの
で、ハンダバンプ１７や金属パッド１８がエッチングさ
れて腐食したり、ハンダバンプ１７下または金属パッド
１８下のバリアメタル層１６がサイドエッチングされて
接続の信頼性が低下することもない。
層１６と導電層１４を単一のマスクを用いて同一のパタ
ーンによるエッチング工程でパターニングできるので、
図１７に示した構成を製造する場合に比してＰＥＰ工程
が３回から２回に削減でき、低コスト化できる。しか
も、バリアメタル層１６のエッチングの際にはハンダバ
ンプ１７あるいは金属パッド１８は形成されていないの
で、ハンダバンプ１７や金属パッド１８がエッチングさ
れて腐食したり、ハンダバンプ１７下または金属パッド
１８下のバリアメタル層１６がサイドエッチングされて
接続の信頼性が低下することもない。
【００３１】なお、図４または図７に示した構造を形成
する場合には、上記図９（ａ）に示した工程において、
第１層目のバリアメタル層１６−１を形成した後、この
バリアメタル層１６−１上に第２層目のバリアメタル層
を積層形成すれば良い。以降の工程は図９（ｂ），
（ｃ）と実質的に同様である。そして、図９（ｃ）の工
程の後にハンダバンプ１７を形成すれば図４に示した構
造が得られ、金属パッド１８を形成すれば図７に示した
構造となる。また、図５または図８に示した構造を形成
する場合には、上記図９（ａ）に示した工程において、
バリアメタル層１６に代えてハンダボール位置規定金属
層（ＢＬＭ）２３または金属パッド位置規定金属層２３
´を形成すれば良い。以降の製造工程は図９（ｂ），
（ｃ）と同様である。そして、図９（ｃ）の工程の後に
ハンダバンプ１７を形成すれば図５に示した構造が得ら
れ、金属パッド１８を形成すれば図８に示した構造とな
る。
する場合には、上記図９（ａ）に示した工程において、
第１層目のバリアメタル層１６−１を形成した後、この
バリアメタル層１６−１上に第２層目のバリアメタル層
を積層形成すれば良い。以降の工程は図９（ｂ），
（ｃ）と実質的に同様である。そして、図９（ｃ）の工
程の後にハンダバンプ１７を形成すれば図４に示した構
造が得られ、金属パッド１８を形成すれば図７に示した
構造となる。また、図５または図８に示した構造を形成
する場合には、上記図９（ａ）に示した工程において、
バリアメタル層１６に代えてハンダボール位置規定金属
層（ＢＬＭ）２３または金属パッド位置規定金属層２３
´を形成すれば良い。以降の製造工程は図９（ｂ），
（ｃ）と同様である。そして、図９（ｃ）の工程の後に
ハンダバンプ１７を形成すれば図５に示した構造が得ら
れ、金属パッド１８を形成すれば図８に示した構造とな
る。
【００３２】図１０は、この発明の第３の実施の形態に
係るフリップチップ接続型の半導体集積回路装置につい
て説明するためのもので、ハンダバンプ部、引き出し配
線部及びＩ／Ｏパッド部を示している。集積回路チップ
１１上にはＩ／Ｏパッド１２が形成されている。上記集
積回路チップ１１上及び上記Ｉ／Ｏパッド１２上には、
Ｉ／Ｏパッド１２上に対応する部分に開口部１３Ａを有
するパッシベーション膜１３が形成されている。上記Ｉ
／Ｏパッド１２及びパッシベーション膜１３上には、引
き出し用の配線部２１´が形成されている。この配線部
２１´は、導電層１４、バリアメタル層１６及び絶縁膜
１５の順に積層形成されており、これら導電層１４、バ
リアメタル層１６及び絶縁膜１５は単一のマスクで同一
のパターンにパターニングされて一体構造をなしてい
る。集積回路チップ１１のＩ／Ｏパッド１２とハンダバ
ンプ１７とは、上記配線部２１´によって１対１で結線
接続されている。
係るフリップチップ接続型の半導体集積回路装置につい
て説明するためのもので、ハンダバンプ部、引き出し配
線部及びＩ／Ｏパッド部を示している。集積回路チップ
１１上にはＩ／Ｏパッド１２が形成されている。上記集
積回路チップ１１上及び上記Ｉ／Ｏパッド１２上には、
Ｉ／Ｏパッド１２上に対応する部分に開口部１３Ａを有
するパッシベーション膜１３が形成されている。上記Ｉ
／Ｏパッド１２及びパッシベーション膜１３上には、引
き出し用の配線部２１´が形成されている。この配線部
２１´は、導電層１４、バリアメタル層１６及び絶縁膜
１５の順に積層形成されており、これら導電層１４、バ
リアメタル層１６及び絶縁膜１５は単一のマスクで同一
のパターンにパターニングされて一体構造をなしてい
る。集積回路チップ１１のＩ／Ｏパッド１２とハンダバ
ンプ１７とは、上記配線部２１´によって１対１で結線
接続されている。
【００３３】このような構成であっても上記第１，第２
の実施の形態と実質的に同じ作用効果が得られる。ま
た、図４に示したようにバリアメタル層を２層以上の構
造にしたり、図５に示したようにバリアメタル層に代え
てハンダボール位置規定金属層（ＢＬＭ）２３を設けて
も良い。
の実施の形態と実質的に同じ作用効果が得られる。ま
た、図４に示したようにバリアメタル層を２層以上の構
造にしたり、図５に示したようにバリアメタル層に代え
てハンダボール位置規定金属層（ＢＬＭ）２３を設けて
も良い。
【００３４】図１１は、この発明の第４の実施の形態に
係るフリップチップ接続型の半導体集積回路装置につい
て説明するためのもので、金属パッド部、引き出し配線
部及びＩ／Ｏパッド部を示している。この第４の実施の
形態は、上記第３の実施の形態におけるハンダバンプ１
７に代えて、金属パッド１８を設けたものである。他の
構成は図１０に示した第３の実施の形態と同様である。
よって、このような構成であっても上記第１ないし第３
の実施の形態と実質的に同じ作用効果が得られる。ま
た、図７に示したようにバリアメタル層を２層以上の構
造にしたり、図８に示したようにバリアメタル層に代え
て金属パッド位置規定金属層２３´を設けても良い。
係るフリップチップ接続型の半導体集積回路装置につい
て説明するためのもので、金属パッド部、引き出し配線
部及びＩ／Ｏパッド部を示している。この第４の実施の
形態は、上記第３の実施の形態におけるハンダバンプ１
７に代えて、金属パッド１８を設けたものである。他の
構成は図１０に示した第３の実施の形態と同様である。
よって、このような構成であっても上記第１ないし第３
の実施の形態と実質的に同じ作用効果が得られる。ま
た、図７に示したようにバリアメタル層を２層以上の構
造にしたり、図８に示したようにバリアメタル層に代え
て金属パッド位置規定金属層２３´を設けても良い。
【００３５】図１２（ａ）ないし（ｄ）はそれぞれ、上
記図１１に示したフリップチップ接続型の半導体集積回
路装置の製造方法について説明するためのもので、製造
工程を順次示している。まず、集積回路チップ１１中に
周知の製造工程により各種の半導体素子や回路（図示せ
ず）を形成した後、この集積回路チップ１１上にＩ／Ｏ
パッド１２を形成する。上記集積回路チップ１１及びＩ
／Ｏパッド１２上にＣＶＤ法等によりパッシベーション
膜１３を形成し、Ｉ／Ｏパッド１２上に対応する部分に
開口部１３Ａを形成する。次に、上記Ｉ／Ｏパッド１２
及びパッシベーション膜１３上に、導電層１４、バリア
メタル層１６、及び絶縁膜１５を順次積層形成する（図
１２（ａ））。
記図１１に示したフリップチップ接続型の半導体集積回
路装置の製造方法について説明するためのもので、製造
工程を順次示している。まず、集積回路チップ１１中に
周知の製造工程により各種の半導体素子や回路（図示せ
ず）を形成した後、この集積回路チップ１１上にＩ／Ｏ
パッド１２を形成する。上記集積回路チップ１１及びＩ
／Ｏパッド１２上にＣＶＤ法等によりパッシベーション
膜１３を形成し、Ｉ／Ｏパッド１２上に対応する部分に
開口部１３Ａを形成する。次に、上記Ｉ／Ｏパッド１２
及びパッシベーション膜１３上に、導電層１４、バリア
メタル層１６、及び絶縁膜１５を順次積層形成する（図
１２（ａ））。
【００３６】フリップチップ接続用のＩ／Ｏパッドを再
配置して設けるために、ＰＥＰによりフォトレジスト２
０のパターン形成を行い、このフォトレジスト２０をマ
スクとして上記絶縁膜１５をエッチングし、上記パッシ
ベーション膜１３に形成した開口部１３Ａと異なる位置
に、フリップチップ接続用の金属パッドの位置を規定す
るための開口部１５Ａを形成する（図１２（ｂ））。
配置して設けるために、ＰＥＰによりフォトレジスト２
０のパターン形成を行い、このフォトレジスト２０をマ
スクとして上記絶縁膜１５をエッチングし、上記パッシ
ベーション膜１３に形成した開口部１３Ａと異なる位置
に、フリップチップ接続用の金属パッドの位置を規定す
るための開口部１５Ａを形成する（図１２（ｂ））。
【００３７】その後、上記フォトレジスト２０を除去
し、電解メッキで金属パッド１８を形成する（図１２
（ｃ））。この際、導電層１４とバリアメタル層１６が
集積回路チップ１１上の全面に形成され、電解メッキ用
の電極に導電層１４とバリアメタル層１６の積層構造を
使用することができるので、電解メッキを安定して行う
ことができる。
し、電解メッキで金属パッド１８を形成する（図１２
（ｃ））。この際、導電層１４とバリアメタル層１６が
集積回路チップ１１上の全面に形成され、電解メッキ用
の電極に導電層１４とバリアメタル層１６の積層構造を
使用することができるので、電解メッキを安定して行う
ことができる。
【００３８】引き続き、ＰＥＰによるフォトレジスト２
２のパターン形成とこのフォトレジスト２２をマスクと
したエッチングによって、集積回路チップ１１のＩ／Ｏ
パッド１２と金属パッド１８とを１対１で結線接続する
ための配線部２１´を形成する（図１２（ｄ））。そし
て、上記フォトレジスト２２を除去することで図１１に
示した構造を得る。
２のパターン形成とこのフォトレジスト２２をマスクと
したエッチングによって、集積回路チップ１１のＩ／Ｏ
パッド１２と金属パッド１８とを１対１で結線接続する
ための配線部２１´を形成する（図１２（ｄ））。そし
て、上記フォトレジスト２２を除去することで図１１に
示した構造を得る。
【００３９】なお、図１２（ｃ）に示した工程におい
て、フリップチップ接続用の金属パッド１８の代わりに
ハンダバンプ１７を電解メッキとリフロー、ハンダボー
ル転写、あるいはスクリーン印刷法等の手法で形成すれ
ば図１０に示した構造が形成できる。
て、フリップチップ接続用の金属パッド１８の代わりに
ハンダバンプ１７を電解メッキとリフロー、ハンダボー
ル転写、あるいはスクリーン印刷法等の手法で形成すれ
ば図１０に示した構造が形成できる。
【００４０】このような製造方法によれば、ＰＥＰ工程
が従来の３回から２回に削減できるため、従来の製造方
法よりも工程が短くて済み、低コスト化が可能となる。
また、バリアメタル層１６のエッチングの際に、ハンダ
バンプ１７あるいは金属パッド１８がエッチングされて
腐食したり、ハンダバンプ１７下あるいは金属パッド１
８下のバリアメタル層１６がサイドエッチングされて信
頼性が低下することもない。更に、ハンダバンプ１７
は、従来のようなハンダボール位置規定金属層やバリア
メタル層によって位置を規定する代わりに、絶縁膜１５
に形成した開口部１５Ａによって位置を規定するので高
精度な位置合わせが可能である。
が従来の３回から２回に削減できるため、従来の製造方
法よりも工程が短くて済み、低コスト化が可能となる。
また、バリアメタル層１６のエッチングの際に、ハンダ
バンプ１７あるいは金属パッド１８がエッチングされて
腐食したり、ハンダバンプ１７下あるいは金属パッド１
８下のバリアメタル層１６がサイドエッチングされて信
頼性が低下することもない。更に、ハンダバンプ１７
は、従来のようなハンダボール位置規定金属層やバリア
メタル層によって位置を規定する代わりに、絶縁膜１５
に形成した開口部１５Ａによって位置を規定するので高
精度な位置合わせが可能である。
【００４１】なお、図１０に示した構成において、図４
と同様にバリアメタル層を２層以上の構造で形成しても
良く、図５のようにバリアメタル層に代えてハンダボー
ル位置規定金属層２３を設けても良いのはもちろんであ
る。同様に、図１１に示した構成において、図７と同様
にバリアメタル層を２層以上の構造で形成しても良く、
図８のようにバリアメタル層に代えて金属パッド位置規
定金属層２３´を設けても良い。
と同様にバリアメタル層を２層以上の構造で形成しても
良く、図５のようにバリアメタル層に代えてハンダボー
ル位置規定金属層２３を設けても良いのはもちろんであ
る。同様に、図１１に示した構成において、図７と同様
にバリアメタル層を２層以上の構造で形成しても良く、
図８のようにバリアメタル層に代えて金属パッド位置規
定金属層２３´を設けても良い。
【００４２】図１３ないし図１６はそれぞれ、この発明
の第５の実施の形態に係るフリップチップ接続型の半導
体集積回路装置について説明するためのものである。図
１３は、上記図３におけるバリアメタル層１６上に、ハ
ンダバンプ１７中のα粒子やα線が集積回路チップ１１
中の半導体素子に到達するのを遮断するためのバリアメ
タル層２４を設けたものである。図１４は、上記図１０
におけるバリアメタル層１６上に、ハンダバンプ１７中
のα粒子やα線が集積回路チップ１１中の半導体素子に
到達するのを遮断するためのバリアメタル層２４を設け
たものである。図１５は、上記図１３におけるバリアメ
タル層２４を導電層１４とバリアメタル層１６との間に
介在させたものである。同様に図１６は、上記図１４に
おけるバリアメタル層２４を導電層１４とバリアメタル
層１６との間に介在させたものである。
の第５の実施の形態に係るフリップチップ接続型の半導
体集積回路装置について説明するためのものである。図
１３は、上記図３におけるバリアメタル層１６上に、ハ
ンダバンプ１７中のα粒子やα線が集積回路チップ１１
中の半導体素子に到達するのを遮断するためのバリアメ
タル層２４を設けたものである。図１４は、上記図１０
におけるバリアメタル層１６上に、ハンダバンプ１７中
のα粒子やα線が集積回路チップ１１中の半導体素子に
到達するのを遮断するためのバリアメタル層２４を設け
たものである。図１５は、上記図１３におけるバリアメ
タル層２４を導電層１４とバリアメタル層１６との間に
介在させたものである。同様に図１６は、上記図１４に
おけるバリアメタル層２４を導電層１４とバリアメタル
層１６との間に介在させたものである。
【００４３】上記バリアメタル層２４としては、重金
属、例えばＡｕやＰｔ等が好適である。このような構成
によれば、バリアメタル層２４によってハンダバンプ１
７中のα粒子やα線が集積回路チップ１１中の半導体素
子に到達するのを阻止できるので、この配線層２１ある
いは２１´下の集積回路チップ１１中にα線やα粒子の
影響を受け易い回路、例えばＤＲＡＭのメモリセル部、
及びフローティング状態のノードを有するロジック回路
等のダイナミック型の回路を設けることで、ハンダバン
プ１７によるα線やα粒子の影響を抑制できる。
属、例えばＡｕやＰｔ等が好適である。このような構成
によれば、バリアメタル層２４によってハンダバンプ１
７中のα粒子やα線が集積回路チップ１１中の半導体素
子に到達するのを阻止できるので、この配線層２１ある
いは２１´下の集積回路チップ１１中にα線やα粒子の
影響を受け易い回路、例えばＤＲＡＭのメモリセル部、
及びフローティング状態のノードを有するロジック回路
等のダイナミック型の回路を設けることで、ハンダバン
プ１７によるα線やα粒子の影響を抑制できる。
【００４４】なお、図１３及び図１４に示した構造と図
１５及び図１６に示した構造のいずれを選択するかは、
バリアメタル層１６と２４の材料、これらの材料のハン
ダ濡れ性、ハンダバンプとの接着強度及び電気的な接触
特性等を考慮して選択すれば良い。
１５及び図１６に示した構造のいずれを選択するかは、
バリアメタル層１６と２４の材料、これらの材料のハン
ダ濡れ性、ハンダバンプとの接着強度及び電気的な接触
特性等を考慮して選択すれば良い。
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、ベアチップと配線基板とのフリップチップ接続を低
コストで実現でき、且つチップと配線基板との接続不良
を防止できるフリップチップ接続型の半導体集積回路装
置及びその製造方法が得られる。
ば、ベアチップと配線基板とのフリップチップ接続を低
コストで実現でき、且つチップと配線基板との接続不良
を防止できるフリップチップ接続型の半導体集積回路装
置及びその製造方法が得られる。
【図１】この発明の第１の実施の形態に係るフリップチ
ップ接続型の半導体集積回路装置について説明するため
のもので、集積回路チップにおけるハンダバンプ形成面
側の平面図。
ップ接続型の半導体集積回路装置について説明するため
のもので、集積回路チップにおけるハンダバンプ形成面
側の平面図。
【図２】図１における一つのハンダバンプ部、引き出し
配線部及びＩ／Ｏパッド部に着目し拡大して示す平面
図。
配線部及びＩ／Ｏパッド部に着目し拡大して示す平面
図。
【図３】図２の４−４線に沿った断面図。
【図４】図２の４−４線に沿った他の構成例を示す断面
図。
図。
【図５】図２の４−４線に沿った更に他の構成例を示す
断面図。
断面図。
【図６】この発明の第２の実施の形態に係るフリップチ
ップ接続型の半導体集積回路装置について説明するため
のもので、金属パッド部、引き出し配線部及びＩ／Ｏパ
ッド部の断面図。
ップ接続型の半導体集積回路装置について説明するため
のもので、金属パッド部、引き出し配線部及びＩ／Ｏパ
ッド部の断面図。
【図７】図６の他の構成例を示す断面図。
【図８】図６の更に他の構成例を示す断面図。
【図９】図３及び図６に示したフリップチップ接続型の
半導体集積回路装置の製造工程を順次示す断面図。
半導体集積回路装置の製造工程を順次示す断面図。
【図１０】この発明の第３の実施の形態に係るフリップ
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部を示す断面図。
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部を示す断面図。
【図１１】この発明の第４の実施の形態に係るフリップ
チップ接続型の半導体集積回路装置について説明するた
めのもので、金属パッド部、引き出し配線部及びＩ／Ｏ
パッド部を示す断面図。
チップ接続型の半導体集積回路装置について説明するた
めのもので、金属パッド部、引き出し配線部及びＩ／Ｏ
パッド部を示す断面図。
【図１２】図１１に示したフリップチップ接続型の半導
体集積回路装置の製造方法について説明するためのもの
で、製造工程を順次示す断面図。
体集積回路装置の製造方法について説明するためのもの
で、製造工程を順次示す断面図。
【図１３】この発明の第５の実施の形態に係るフリップ
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の構成例を示す断面図。
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の構成例を示す断面図。
【図１４】この発明の第５の実施の形態に係るフリップ
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の他の構成例を示す断面図。
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の他の構成例を示す断面図。
【図１５】この発明の第５の実施の形態に係るフリップ
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の更に他の構成例を示す断面図。
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の更に他の構成例を示す断面図。
【図１６】この発明の第５の実施の形態に係るフリップ
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の別の構成例を示す断面図。
チップ接続型の半導体集積回路装置について説明するた
めのもので、ハンダバンプ部、引き出し配線部及びＩ／
Ｏパッド部の別の構成例を示す断面図。
【図１７】従来のフリップチップ接続型の半導体集積回
路装置及びその製造方法について説明するためのもの
で、Ｉ／Ｏパッド近傍の構造を抽出して示す断面図。
路装置及びその製造方法について説明するためのもの
で、Ｉ／Ｏパッド近傍の構造を抽出して示す断面図。
１１…集積回路チップ、１２…Ｉ／Ｏパッド、１３…パ
ッシベーション膜（第１の絶縁膜）、１３Ａ…第１の開
口部、１４…導電層、１５…絶縁膜（第２の絶縁膜）、
１５Ａ…第２の開口部、１６…バリアメタル層、１６−
１，１６−２…金属層、１７…ハンダバンプ、１８…金
属パッド、１９，２０，２２…フォトレジスト、２１…
配線、２１´…配線部、２３…ハンダボール位置規定金
属層、２３´…金属パッド位置規定金属層、２４…バリ
アメタル層。
ッシベーション膜（第１の絶縁膜）、１３Ａ…第１の開
口部、１４…導電層、１５…絶縁膜（第２の絶縁膜）、
１５Ａ…第２の開口部、１６…バリアメタル層、１６−
１，１６−２…金属層、１７…ハンダバンプ、１８…金
属パッド、１９，２０，２２…フォトレジスト、２１…
配線、２１´…配線部、２３…ハンダボール位置規定金
属層、２３´…金属パッド位置規定金属層、２４…バリ
アメタル層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 土井 一英 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 平野 尚彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 田窪 知章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 細美 英一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (4)
- 【請求項１】 集積回路チップと、この集積回路チップ
上に形成されたＩ／Ｏパッドと、上記集積回路チップ上
及び上記Ｉ／Ｏパッド上に形成され、上記Ｉ／Ｏパッド
上に第１の開口部を有する第１の絶縁膜と、上記第１の
絶縁膜上に形成され、上記第１の開口部を介して上記Ｉ
／Ｏパッドと電気的に接続される導電層と、この導電層
上に形成され、上記導電層と同じパターンを有するハン
ダボール位置規定金属層またはバリアメタル層と、上記
ハンダボール位置規定金属層またはバリアメタル層上及
び上記第１の絶縁膜上に形成され、上記ハンダボール位
置規定金属層またはバリアメタル層上の上記第１の開口
部と異なる位置に第２の開口部を有する第２の絶縁膜
と、上記第２の開口部内の上記ハンダボール位置規定金
属層またはバリアメタル層上に形成されたハンダバンプ
または金属パッドとを具備し、上記ハンダバンプまたは
金属パッドの位置を上記第２の開口部で規定することを
特徴とする半導体集積回路装置。 - 【請求項２】 集積回路チップと、この集積回路チップ
上に形成されたＩ／Ｏパッドと、上記集積回路チップ上
及び上記Ｉ／Ｏパッド上に形成され、上記Ｉ／Ｏパッド
上に第１の開口部を有する第１の絶縁膜と、上記第１の
絶縁膜上に形成され、上記第１の開口部を介して上記Ｉ
／Ｏパッドと電気的に接続される導電層と、この導電層
上に形成され、上記導電層と同じパターンを有するハン
ダボール位置規定金属層またはバリアメタル層と、上記
ハンダボール位置規定金属層またはバリアメタル層上に
形成され、上記導電層及びハンダボール位置規定金属層
またはバリアメタル層と同じパターンを有し、上記ハン
ダボール位置規定金属層またはバリアメタル層上の上記
第１の開口部と異なる位置に第２の開口部を備えた第２
の絶縁膜と、上記第２の開口部内の上記ハンダボール位
置規定金属層またはバリアメタル層上に形成されたハン
ダバンプまたは金属パッドとを具備し、上記ハンダバン
プまたは金属パッドの位置を上記第２の開口部で規定す
ることを特徴とする半導体集積回路装置。 - 【請求項３】 集積回路チップを形成する工程と、この
集積回路チップ上にＩ／Ｏパッドを形成する工程と、上
記集積回路チップ上及び上記Ｉ／Ｏパッド上に第１の絶
縁膜を形成する工程と、上記第１の絶縁膜における上記
Ｉ／Ｏパッド上に第１の開口部を形成する工程と、上記
第１の絶縁膜上及び上記開口部内に導電層を形成する工
程と、上記導電層上にハンダボール位置規定金属層また
はバリアメタル層を形成する工程と、上記ハンダボール
位置規定金属層またはバリアメタル層と上記導電層を同
一のマスクを用いてパターニングする工程と、上記ハン
ダボール位置規定金属層またはバリアメタル層上及び上
記第１の絶縁膜上に第２の絶縁膜を形成する工程と、上
記第２の絶縁膜の上記第１の開口部と異なる位置に第２
の開口部を形成し、上記ハンダボール位置規定金属層ま
たはバリアメタル層を露出させる工程と、上記第２の開
口部内の上記ハンダボール位置規定金属層またはバリア
メタル層上にハンダバンプまたは金属パッドを形成する
工程とを具備することを特徴とする半導体集積回路装置
の製造方法。 - 【請求項４】 集積回路チップを形成する工程と、この
集積回路チップ上にＩ／Ｏパッドを形成する工程と、上
記集積回路チップ上及び上記Ｉ／Ｏパッド上に第１の絶
縁膜を形成する工程と、上記第１の絶縁膜における上記
Ｉ／Ｏパッド上に第１の開口部を形成する工程と、上記
第１の絶縁膜上及び上記開口部内に導電層を形成する工
程と、上記導電層上にハンダボール位置規定金属層また
はバリアメタル層を形成する工程と、上記ハンダボール
位置規定金属層またはバリアメタル層上に第２の絶縁膜
を形成する工程と、上記第２の絶縁膜、上記ハンダボー
ル位置規定金属層またはバリアメタル層、及び上記導電
層を同一のマスクを用いてパターニングする工程と、上
記第２の絶縁膜の上記第１の開口部と異なる位置に第２
の開口部を形成し、上記ハンダボール位置規定金属層ま
たはバリアメタル層を露出させる工程と、上記第２の開
口部内の上記ハンダボール位置規定金属層またはバリア
メタル層上にハンダバンプまたは金属パッドを形成する
工程とを具備することを特徴とする半導体集積回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00766997A JP3323091B2 (ja) | 1996-01-18 | 1997-01-20 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP665996 | 1996-01-18 | ||
| JP8-6659 | 1996-01-18 | ||
| JP00766997A JP3323091B2 (ja) | 1996-01-18 | 1997-01-20 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260389A true JPH09260389A (ja) | 1997-10-03 |
| JP3323091B2 JP3323091B2 (ja) | 2002-09-09 |
Family
ID=26340844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00766997A Expired - Fee Related JP3323091B2 (ja) | 1996-01-18 | 1997-01-20 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323091B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542619A (ja) * | 1999-04-16 | 2002-12-10 | エイブイエックス コーポレイション | 逆向き面装着用超小型レジスタ−キャパシタ薄膜回路網 |
| JP2006294761A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 半導体装置，電子機器および半導体装置の製造方法 |
| KR20160082804A (ko) * | 2014-12-29 | 2016-07-11 | 엘지디스플레이 주식회사 | 패드 구조 및 이를 포함하는 표시장치 |
| USRE46147E1 (en) | 1998-05-22 | 2016-09-13 | Sony Corporation | Semiconductor device and method of fabricating the same |
-
1997
- 1997-01-20 JP JP00766997A patent/JP3323091B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE46147E1 (en) | 1998-05-22 | 2016-09-13 | Sony Corporation | Semiconductor device and method of fabricating the same |
| JP2002542619A (ja) * | 1999-04-16 | 2002-12-10 | エイブイエックス コーポレイション | 逆向き面装着用超小型レジスタ−キャパシタ薄膜回路網 |
| JP2006294761A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 半導体装置，電子機器および半導体装置の製造方法 |
| KR20160082804A (ko) * | 2014-12-29 | 2016-07-11 | 엘지디스플레이 주식회사 | 패드 구조 및 이를 포함하는 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3323091B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940169B2 (en) | Torch bump | |
| KR100228039B1 (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US11955459B2 (en) | Package structure | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| US6455408B1 (en) | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| US6683384B1 (en) | Air isolated crossovers | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| US20020031880A1 (en) | Circuit probing contact pad formed on a bond pad in a flip chip package | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP2003068779A (ja) | 半導体装置及びその製造方法 | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US6956293B2 (en) | Semiconductor device | |
| JP2004146728A (ja) | 半導体装置とその製造方法 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP2005150578A (ja) | 半導体装置及びその製造方法 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11354578A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |