JP3339472B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3339472B2
JP3339472B2 JP23691799A JP23691799A JP3339472B2 JP 3339472 B2 JP3339472 B2 JP 3339472B2 JP 23691799 A JP23691799 A JP 23691799A JP 23691799 A JP23691799 A JP 23691799A JP 3339472 B2 JP3339472 B2 JP 3339472B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
conductive pattern
semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23691799A
Other languages
English (en)
Other versions
JP2001068603A (ja
Inventor
修一 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23691799A priority Critical patent/JP3339472B2/ja
Publication of JP2001068603A publication Critical patent/JP2001068603A/ja
Application granted granted Critical
Publication of JP3339472B2 publication Critical patent/JP3339472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、一方の主面に導電パターン
と異方性導電膜が形成された基板に半導体チップをフェ
ース・ダウン・ボンディングした半導体装置及びその製
造方法に関するものである。
【０００２】
【従来の技術】図２は、従来の半導体装置（エリアアレ
イパッケージ）の一例を示す断面図である。
【０００３】この半導体装置はポリイミド基板１１を有
し、このポリイミド基板１１の上面にはメッキを施した
銅配線１３が形成されている。また、ポリイミド基板１
１には接続孔が設けられており、この接続孔は銅配線１
３に接続されている。ポリイミド基板１１の下面には半
田ボール１５が取り付けられており、半田ボール１５は
接続孔を介して銅配線１３に接続されている。銅配線１
３及びポリイミド基板１１の上には異方性導電膜（Anis
otropic Conductive Film）７が配置されている。
【０００４】ポリイミド基板１１の上面上には半導体チ
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は銅配線１３に電気的に接続され
ている。半導体チップ１の裏面のマーク印刷部４にはマ
ークが印刷されている。
【０００５】次に、図２に示す半導体装置の製造方法に
ついて説明する。
【０００６】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。
【０００７】この後、上面に銅配線１３と異方性導電膜
７が形成されたポリイミド基板１１を準備し、このポリ
イミド基板１１の上面側に複数の半導体チップ１をフェ
ース・ダウン・ボンディングする。これにより、半導体
チップ１は金バンプ５を介して銅配線１３に電気的に接
続される。
【０００８】次に、半導体チップ１の裏面のマーク印刷
部４にマーク（図示せず）を印刷する。この後、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。
【０００９】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図２に示す半導体装置を製造する。
【００１０】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、半導体チップ１の裏面のＳｉがむき出
しの状態となっているため、半導体チップ１にクラック
が発生することがあり、そのクラックが半導体チップの
能動面に達して半導体チップ１が不良となることがあ
る。
【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、半導体チップにクラック
が生じることによるチップ不良の発生を抑制した半導体
装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
は、基板上に形成された導電パターンと、前記導電パタ
ーン上に形成された異方性導電膜と、前記異方性導電膜
上に形成された半導体チップと、前記半導体チップの裏
面全体に設けられた保護膜と、前記基板と前記半導体チ
ップとの間に形成され、前記半導体チップと前記導電パ
ターンとを電気的に接続するバンプと、前記基板に形成
された接続孔と、前記基板の下に形成され、前記接続孔
を介して前記導電パターンに接続された接続端子と、を
具備し、前記保護膜は、ＣｕまたはＡｌからなることを
特徴とする。
【００１３】上記半導体装置では、半導体チップの裏面
全体にＣｕまたはＡｌからなる保護膜を設け、この保護
膜により半導体チップの裏面がむき出しになることがな
いように保護している。このため、半導体チップにクラ
ックが発生することを抑えることができ、そのクラック
が半導体チップの能動面に達して半導体チップが不良と
なることを抑制できる。
【００１４】本発明に係る半導体装置は、基板上に形成
された導電パターンと、前記導電パターン上に形成され
た異方性導電膜と、前記異方性導電膜上に形成された半
導体チップと、前記基板と前記半導体チップとの間に形
成され、前記半導体チップと前記導電パターンとを電気
的に接続するバンプと、前記基板に形成された接続孔
と、前記基板の下に形成され、前記接続孔を介して前記
導電パターンに接続された接続端子と、前記半導体チッ
プの裏面全体に設けられたニッケルメッキされた金属板
と、を具備することを特徴とする。
【００１５】上記半導体装置では、半導体チップの裏面
全体にニッケルメッキされた金属板を設け、この保護膜
により半導体チップの裏面がむき出しになることがない
ように保護している。このため、半導体チップにクラッ
クが発生することを抑えることができ、そのクラックが
半導体チップの能動面に達して半導体チップが不良とな
ることを抑制できる。
【００１６】本発明にかかる半導体装置の製造方法は、
バンプを有する半導体ウエハを準備する工程と、前記半
導体ウエハをダイシングすることにより、半導体チップ
を形成する工程と、前記半導体チップの裏面の形状に切
断されたポリイミド・テープを準備する工程と、前記ポ
リイミド・テープを前記半導体チップの裏面に貼り付け
る工程と、一方の主面に導電パターンと異方性導電膜が
形成された基板を準備する工程と、 前記基板の一方の
主面側に前記半導体チップをフェース・ダウン・ボンデ
ィングする工程と、を具備することを特徴とする。
【００１７】また、本発明に係る半導体装置の製造方法
において、前記基板を準備する工程における基板には前
記導電パターンに接続する接続孔が設けられており、前
記フェース・ダウン・ボンディングする工程の後に、前
記基板の他方の主面側の接続孔上に半田ボールを取り付
け、この半田ボールを接続孔を介して導電パターンに接
続する工程をさらに含むことが好ましい。
【００１８】また、本発明に係る半導体装置の製造方法
において、前記基板を準備する工程における基板には前
記導電パターンに接続する接続孔が設けられており、前
記貼り付ける工程の後に、前記基板の他方の主面側の接
続孔上に半田ボールを取り付け、この半田ボールを接続
孔を介して導電パターンに接続する工程をさらに含むこ
とが好ましい。
【００１９】上記半導体装置の製造方法では、半導体チ
ップの裏面全体に保護膜を設け、この保護膜により半導
体チップの裏面がむき出しになることがないように保護
している。このため、半導体チップにクラックが発生す
ることを抑えることができ、そのクラックが半導体チッ
プの能動面に達して半導体チップが不良となることを抑
制できる。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
【００２１】図１は、本発明の実施の形態による半導体
装置を示す断面図である。
【００２２】この半導体装置はポリイミド基板１１を有
し、このポリイミド基板１１の上面には配線パターン１
３が形成されている。この配線パターン１３としては、
例えばメッキを施した銅配線が用いられる。また、ポリ
イミド基板１１には接続孔が設けられており、この接続
孔は配線パターン１３に接続されている。ポリイミド基
板１１の下面には接続端子１５が取り付けられており、
接続端子１５としては例えば半田ボールが用いられる。
接続端子１５は接続孔を介して配線パターン１３に接続
されている。配線パターン１３及びポリイミド基板１１
の上には異方性導電膜７が配置されている。
【００２３】ポリイミド基板１１の上面上には半導体チ
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は配線パターン１３に電気的に接
続されている。
【００２４】半導体チップ１の裏面全体には厚さ数ミク
ロン〜数十ミクロン程度の保護膜９が設けられている。
この保護膜９としては、例えば、ポリイミド、エポキシ
樹脂又はセラミックからなる膜、もしくは、Ｃｕ板、Ａ
ｌ板又は金属板がニッケルメッキされたもの等を用いる
ことが可能である。この保護膜９のマーク印刷部３には
マークが印刷されている。
【００２５】上記実施の形態によれば、半導体チップ１
の裏面全体に保護膜９を設け、この保護膜９により半導
体チップの裏面のＳｉがむき出しになることがないよう
に保護している。このため、従来の半導体装置のように
半導体チップにクラックが発生することを抑えることが
できる。したがって、そのクラックが半導体チップの能
動面に達して半導体チップ１が不良となることを抑制で
きる。
【００２６】また、保護膜９としてＣｕ板等がニッケル
メッキされたものを用いると、クラックの発生を抑える
だけでなく、半導体チップの放熱性を向上させることも
できる。
【００２７】次に、図１に示す半導体装置を製造する第
１の方法について説明する。
【００２８】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハを回転させる。この後、回転
する半導体ウエハの裏面上に液状のポリイミドを滴下す
る。これにより、半導体ウエハの裏面全体にポリイミド
が塗布される。次に、半導体ウエハを所定の温度でベー
クすることにより、半導体ウエハの裏面全体に厚さ数ミ
クロン〜数十ミクロン程度のポリイミドからなる保護膜
９が形成される。
【００２９】この後、半導体ウエハをダイシングするこ
とにより、裏面に保護膜９を有する複数の半導体チップ
１が形成される。
【００３０】次に、上面にメッキを施した銅配線１３と
異方性導電膜７が形成されたポリイミド基板１１を準備
する。このポリイミド基板１１には、銅配線１３に接続
された接続孔が形成されている。この後、このポリイミ
ド基板１１の上面側に複数の半導体チップ１をフェース
・ダウン・ボンディングする。これにより、半導体チッ
プ１は金バンプ５を介して銅配線１３に電気的に接続さ
れる。
【００３１】この後、保護膜９のマーク印刷部３にマー
ク（図示せず）を印刷する。次に、ポリイミド基板１１
の下面側の接続孔上に半田ボール１５を取り付け、この
半田ボールを接続孔を介して銅配線１３に電気的に接続
する。
【００３２】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図１に示す半導体装置を製造する。
【００３３】次に、図１に示す半導体装置を製造する第
２の方法について説明する。
【００３４】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。
【００３５】また、厚さ６０〜９０ミクロン程度のポリ
イミド・テープを準備し、このポリイミド・テープを半
導体チップ１の裏面の形状（例えば矩形）に切断する。
この後、切断されたポリイミド・テープを半導体チップ
１の裏面に貼り付ける。これにより、半導体チップ１の
裏面全体にポリイミド・テープからなる保護膜９が形成
される。
【００３６】次に、上面にメッキを施した銅配線１３と
異方性導電膜７が形成されたポリイミド基板１１を準備
する。この後、このポリイミド基板１１の上面側に複数
の半導体チップ１をフェース・ダウン・ボンディングす
る。
【００３７】この後、保護膜９のマーク印刷部３にマー
ク（図示せず）を印刷する。次に、ポリイミド基板１１
の下面側の接続孔上に半田ボール１５を取り付け、この
半田ボールを接続孔を介して銅配線１３に電気的に接続
する。
【００３８】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図１に示す半導体装置を製造する。
【００３９】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
本実施の形態は、種々のエリアアレイパッケージに適用
することが可能である。
【００４０】また、本実施の形態では、ポリイミド基板
１１を用いているが、他の基板を用いることも可能であ
り、例えばセラミック基板を用いることも可能である。
【００４１】また、本実施の形態による半導体装置を製
造する第２の方法では、半導体ウエハをダイシングした
後に、ポリイミド・テープを半導体チップ１の裏面に貼
り付けているが、半導体チップ１をフェース・ダウン・
ボンディングした後に、ポリイミド・テープを半導体チ
ップ１の裏面に貼り付け、マークを印刷することも可能
である。
【００４２】
【発明の効果】以上説明したように本発明によれば、半
導体チップの裏面全体に保護膜を設けている。したがっ
て、半導体チップにクラックが生じることによるチップ
不良の発生を抑制した半導体装置及びその製造方法を提
供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置を示す断
面図である。
【図２】従来の半導体装置（エリアアレイパッケージ）
の一例を示す断面図である。
【符号の説明】
１半導体チップ ３，４ マーク印刷部 ５ 金バンプ ７ 異方性導電膜 ９保護膜 １１ ポリイミド基板 １３ 配線パターン（銅配線） １５ 接続端子（半田ボール）
フロントページの続き (56)参考文献 特開 平11−176861（ＪＰ，Ａ) 特開 平９−116251（ＪＰ，Ａ) 特開 平11−67979（ＪＰ，Ａ) 特開 平10−313072（ＪＰ，Ａ) 特開 平６−216194（ＪＰ，Ａ) 特開 平６−244243（ＪＰ，Ａ) 特開 平９−219421（ＪＰ，Ａ) 特開 平11−214434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 H01L 21/56

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に形成された導電パターンと、 前記導電パターン上に形成された異方性導電膜と、 前記異方性導電膜上に形成された半導体チップと、 前記半導体チップの裏面全体に設けられた保護膜と、 前記基板と前記半導体チップとの間に形成され、前記半
    導体チップと前記導電パターンとを電気的に接続するバ
    ンプと、 前記基板に形成された接続孔と、 前記基板の下に形成され、前記接続孔を介して前記導電
    パターンに接続された接続端子と、を具備し、 前記保護膜は、ＣｕまたはＡｌからなることを特徴とす
    る半導体装置 。
  2. 【請求項２】 基板上に形成された導電パターンと、 前記導電パターン上に形成された異方性導電膜と、 前記異方性導電膜上に形成された半導体チップと、 前記基板と前記半導体チップとの間に形成され、前記半
    導体チップと前記導電パターンとを電気的に接続するバ
    ンプと、 前記基板に形成された接続孔と、 前記基板の下に形成され、前記接続孔を介して前記導電
    パターンに接続された接続端子と、 前記半導体チップの裏面全体に設けられたニッケルメッ
    キされた金属板と、を具備することを特徴とする半導体
    装置 。
  3. 【請求項３】 バンプを有する半導体ウエハを準備する
    工程と、 前記半導体ウエハをダイシングすることにより、半導体
    チップを形成する工程と、 前記半導体チップの裏面の形状に切断されたポリイミド
    ・テープを準備する工程と、 前記ポリイミド・テープを前記半導体チップの裏面に貼
    り付ける工程と、 一方の主面に導電パターンと異方性導電膜が形成された
    基板を準備する工程と、 前記基板の一方の主面側に前記半導体チップをフェース
    ・ダウン・ボンディングする工程と、 を具備することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記基板を準備する工程における基板に
    は前記導電パターンに接続する接続孔が設けられてお
    り、前記フェース・ダウン・ボンディングする工程の後
    に、前記基板の他方の主面側の接続孔上に半田ボールを
    取り付け、この半田ボールを接続孔を介して導電パター
    ンに接続する工程をさらに含むことを特徴とする請求項
    ３記載の半導体装置の製造方法。
  5. 【請求項５】 前記基板を準備する工程における基板に
    は前記導電パターンに接続する接続孔が設けられてお
    り、前記貼り付ける工程の後に、前記基板の他方の主面
    側の接続孔上に半田ボールを取り付け、この半田ボール
    を接続孔を介して導電パターンに接続する工程をさらに
    含むことを特徴とする請求項３記載の半導体装置の製造
    方法。
JP23691799A 1999-08-24 1999-08-24 半導体装置及びその製造方法 Expired - Fee Related JP3339472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23691799A JP3339472B2 (ja) 1999-08-24 1999-08-24 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23691799A JP3339472B2 (ja) 1999-08-24 1999-08-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001068603A JP2001068603A (ja) 2001-03-16
JP3339472B2 true JP3339472B2 (ja) 2002-10-28

Family

ID=17007676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23691799A Expired - Fee Related JP3339472B2 (ja) 1999-08-24 1999-08-24 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3339472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866295B2 (en) 2012-04-12 2014-10-21 Samsung Electronics Co., Ltd. Semiconductor memory modules and methods of fabricating the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512742B (zh) 2006-09-27 2011-10-19 富士通半导体股份有限公司 半导体器件的制造方法
JP4762959B2 (ja) * 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置
JP2010093295A (ja) * 2010-01-25 2010-04-22 Rohm Co Ltd 半導体装置
US9196537B2 (en) * 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866295B2 (en) 2012-04-12 2014-10-21 Samsung Electronics Co., Ltd. Semiconductor memory modules and methods of fabricating the same

Also Published As

Publication number Publication date
JP2001068603A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
US8216934B2 (en) Semiconductor device suitable for a stacked structure
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6765299B2 (en) Semiconductor device and the method for manufacturing the same
US6362532B1 (en) Semiconductor device having ball-bonded pads
US7045391B2 (en) Multi-chips bumpless assembly package and manufacturing method thereof
JP3526788B2 (ja) 半導体装置の製造方法
KR100290193B1 (ko) 반도체장치및그제조방법
JP3918681B2 (ja) 半導体装置
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
JPH08213427A (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3651346B2 (ja) 半導体装置およびその製造方法
JPH10326806A (ja) 半導体装置およびその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6911737B2 (en) Semiconductor device package and method
KR101014577B1 (ko) 반도체 장치, 및 반도체 장치를 제조하는 방법
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
JPH053183A (ja) 半導体装置及びその製造方法
JP3339472B2 (ja) 半導体装置及びその製造方法
US20040259290A1 (en) Method for improving the mechanical properties of BOC module arrangements
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP4506168B2 (ja) 半導体装置およびその実装構造
JP3743216B2 (ja) 半導体装置及びその製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP2002158315A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070816

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees