JP4506168B2 - 半導体装置およびその実装構造 - Google Patents

半導体装置およびその実装構造 Download PDF

Info

Publication number
JP4506168B2
JP4506168B2 JP2003426174A JP2003426174A JP4506168B2 JP 4506168 B2 JP4506168 B2 JP 4506168B2 JP 2003426174 A JP2003426174 A JP 2003426174A JP 2003426174 A JP2003426174 A JP 2003426174A JP 4506168 B2 JP4506168 B2 JP 4506168B2
Authority
JP
Japan
Prior art keywords
columnar electrode
dummy
semiconductor substrate
semiconductor device
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003426174A
Other languages
English (en)
Other versions
JP2005183868A (ja
Inventor
富夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003426174A priority Critical patent/JP4506168B2/ja
Publication of JP2005183868A publication Critical patent/JP2005183868A/ja
Application granted granted Critical
Publication of JP4506168B2 publication Critical patent/JP4506168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、柱状電極を有する半導体装置およびその実装構造に関する。
従来の半導体装置には、半導体基板の上面周辺部に複数の接続パッドが設けられ、接続パッドを除く半導体基板の上面に絶縁膜が設けられ、絶縁膜の上面に配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられたものがある（例えば、特許文献１参照）。
特開平５−２１８０４２号公報
そして、上記従来の半導体装置を回路基板上に実装する場合、柱状電極を回路基板上の接続端子に接合させて、実装している。この場合、上記従来の半導体装置では、半導体基板と回路基板との間の熱膨張係数差に起因して発生する応力による破損を防止するため、特に破損しやすい領域である半導体基板上の４隅には柱状電極が設けられていない。
ところで、上記従来の半導体装置では、柱状電極を電解メッキにより形成するとき、メッキ電流密度が一定であるため、半導体基板上の４隅に柱状電極を形成しない領域が存在すると、当該領域付近のメッキ電流が増大し、柱状電極の高さにバラツキが生じ、柱状電極の回路基板上の接続端子に対する接合不良が発生しやすいという問題があった。
そこで、この発明は、電解メッキにより形成される柱状電極の高さにバラツキが生じにくいようにすることができ、且つ、回路基板上に実装したとき、半導体基板と回路基板との間の熱膨張係数差に起因して発生する応力による破損を防止することができる半導体装置およびその実装構造を提供することを目的とする。
請求項１に記載の発明は、半導体基板と、前記半導体基板上にマトリックス状に設けられた柱状電極と、前記マトリックス状に設けられた柱状電極の４隅の内、少なくとも１つの隅に設けられた円形のダミー柱状電極と、前記半導体基板上のダミー柱状電極が形成された１領域を除く領域に設けられた複数の円形の柱状電極と、前記半導体基板上の前記柱状電極および前記ダミー柱状電極を除く領域に設けられた封止膜と、前記柱状電極上に設けられた半田層とを備え、前記ダミー柱状電極上には半田層が設けられていないことを特徴とするものである。
請求項２に記載の発明は、半導体基板と、前記半導体基板上にマトリックス状に設けられた柱状電極と、前記マトリックス状に設けられた柱状電極の４隅の内、少なくとも１つの隅に設けられた円形のダミー柱状電極と、前記半導体基板上のダミー柱状電極が形成された１領域を除く領域に設けられた複数の円形の柱状電極と、前記半導体基板上の前記柱状電極および前記ダミー柱状電極を除く領域に設けられた封止膜とを備えた半導体装置と、前記半導体装置の前記柱状電極に対応して配置された接続端子を有する回路基板と、前記半導体装置の前記柱状電極と前記回路基板の前記接続端子を接合する半田層とを備え、前記半導体装置の前記ダミー柱状電極は、前記回路基板には接合されていないことを特徴とするものである。
この発明によれば、半導体基板上の４隅の領域中、少なくとも１領域にダミー柱状電極を設け、半導体基板上のダミー柱状電極が形成された１領域を除く領域に複数の柱状電極を設けているので、電解メッキにより形成されるダミー柱状電極を含む柱状電極の高さにバラツキが生じにくいようにすることができる。また、柱状電極上に半田層を設け、ダミー柱状電極上に半田層を設けていないため、この半導体装置を回路基板上に実装するとき、柱状電極をその上に設けられた半田層を介して回路基板上の接続端子に接合しても、ダミー柱状電極は、その上に半田層を有していないため、回路基板上に接合されず、したがって、半導体基板と回路基板との間の熱膨張係数差に起因して発生する応力による破損を防止することができる。
図１はこの発明の一実施形態としての半導体装置の平面図を示し、図２は図１のＡ−Ａ線にほぼ沿う断面図を示す。この半導体装置１は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、平面正方形状のシリコン基板等からなる半導体基板２を備えている。半導体基板２の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド３が集積回路に接続されて設けられている。
接続パッド３の中央部を除く半導体基板２の上面には酸化シリコン等からなる絶縁膜４が設けられ、接続パッド３の中央部は絶縁膜４に設けられた開口部５を介して露出されている。絶縁膜４の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）６が設けられている。この場合、絶縁膜４の開口部５に対応する部分における保護膜６には開口部７が設けられている。
保護膜６の上面には銅等からなる下地金属層８およびダミー下地金属層９が設けられている。下地金属層８およびダミー下地金属層９の上面全体には銅からなる配線１０およびダミー接続パッド部１１が設けられている。下地金属層８を含む配線１０の一端部は、両開口部５、７を介して接続パッド３に接続されている。ダミー下地金属層９を含むダミー接続パッド部１１は、島状に設けられている。ダミー下地金属層９を含むダミー接続パッド部１１は、半導体基板２の集積回路に接続されていてもよく、接続されていなくてもよいが、後述する如く、電気的に外部回路には接続されないものであるため、島状に形成するものであるが、半導体基板２の集積回路に接続させる場合には、配線９の接続パッド３と共に接続させる必要がある。
配線１０の接続パッド部上面には銅からなる柱状電極１２が設けられている。ダミー接続パッド部１１の上面には銅からなるダミー柱状電極１３が設けられている。ここで、図１に示すように、ダミー柱状電極１３は、特に破損しやすい領域である半導体基板２上の４隅に設けられている。そして、柱状電極１２は、半導体基板２上の４隅を除く領域にマトリックス状に設けられている。
配線１０およびダミー接続パッド部１１を含む保護膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４がその上面が柱状電極１２およびダミー柱状電極１３の上面と面一となるように設けられている。封止膜１４から露出された柱状電極１２の上面には半田ボール（半田層）１５が設けられているが、封止膜１４から露出されたダミー柱状電極１３の上面には半田ボールは設けられていない。
次に、この半導体装置１の製造方法の一例について説明する。まず、図３および図４に示すように、シリコン等の半導体からなるウエハ２１上にアルミニウム系金属等からなる接続パッド３、酸化シリコン等からなる絶縁膜４およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜６が設けられ、接続パッド３の中央部が絶縁膜４および保護膜６に形成された開口部５、７を介して露出されたものを用意する。
この場合、ウエハ２１には、各半導体装置１が形成される領域に所定の機能の集積回路が形成され、接続パッド３は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。また、ウエハ２１の各半導体装置１が形成される領域間はダイシングライン２２となっている。
次に、図５に示すように、両開口部５、７を介して露出された接続パッド３の上面を含む保護膜６の上面全体に下地金属層２３を形成する。この場合、下地金属層２３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層２３の上面にメッキレジスト膜２４をパターン形成する。この場合、配線１０形成領域およびダミー接続パッド部１１形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５、２６が形成されている。次に、下地金属層２３をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５、２６内の下地金属層２３の上面に配線１０およびダミー接続パッド部１１を形成する。次に、メッキレジスト膜２４を剥離する。
次に、図６および図７に示すように、配線１０およびダミー接続パッド部１１を含む下地金属層２３の上面にメッキレジスト膜２７をパターン形成する。この場合、柱状電極１２形成領域およびダミー柱状電極１３形成領域に対応する部分におけるメッキレジスト膜２７には開口部２８、２９が形成されている。ここで、開口部２８は、ウエハ２１の各半導体装置１形成領域上の４隅を除く領域にマトリックス状に設けられている。開口部２９は、ウエハ２１の各半導体装置１形成領域上の４隅に設けられている。
次に、下地金属層２４をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２７の開口部２８内の配線１０の接続パッド部上面に柱状電極１２を形成し、また、メッキレジスト膜２７の開口部２９内のダミー接続パッド部１１の上面にダミー柱状電極１３を形成する。この状態では、柱状電極１２は、ウエハ２１の各半導体装置１形成領域上の４隅を除く領域にマトリックス状に形成されている。ダミー柱状電極１３は、ウエハ２１の各半導体装置１形成領域上の４隅に形成されている。
次に、メッキレジスト膜２７を剥離し、次いで、柱状電極１２を含む配線１０およびダミー柱状電極１３を含むダミー接続パッド部１１をマスクとして下地金属層２３の不要な部分をエッチングして除去すると、図８に示すように、配線１０下にのみ下地金属層８が残存され、また、ダミー接続パッド部１１下にのみダミー下地金属層１０が残存される。
次に、図９に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１２、配線１０およびダミー柱状電極１３を含む保護膜６の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４をその厚さが柱状電極１２およびダミー柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２およびダミー柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４、柱状電極１２およびダミー柱状電極１３の上面側を適宜に研磨し、図１０に示すように、柱状電極１２およびダミー柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１２およびダミー柱状電極１３の上面を含む封止膜１４の上面を平坦化する。これにより、柱状電極１２およびダミー柱状電極１３の高さは均一になる。
ここで、図６に示すように、半導体基板２上の４隅を除く領域に柱状電極１２をマトリックス状に形成し、半導体基板２上の４隅にダミー柱状電極１３を形成しているので、柱状電極１２およびダミー柱状電極１３は縦横に等ピッチのマトリックス状に配置されることになり、電解メッキ時の電流密度が均一になるので、電解メッキにより形成したダミー柱状電極１３を含む柱状電極１２の高さにバラツキが生じにくいようにすることができる。この結果、柱状電極１２およびダミー柱状電極１３の上面側を研磨する際の研磨量を少なくすることができる。
次に、図１１および図１２に示すように、封止膜１４から露出された柱状電極１２の上面のみに半田ボール１５を形成する。この場合、例えば、柱状電極１２に対応する部分に半田ボール吸着孔を有し、且つ、ダミー柱状電極１３に対応する部分に半田ボール吸着孔を有していない半田ボール吸着治具を用いて、柱状電極１２の上面のみに半田ボールを供給して、リフローにより半田ボール１５を形成するようにしてもよい。
また、柱状電極１２に対応する部分に半田ペースト印刷用開口部を有し、且つ、ダミー柱状電極１３に対応する部分に半田ペースト印刷用開口部を有していない半田ペースト印刷マスクを用いて、柱状電極１２の上面のみに半田ペーストを印刷して、リフローにより半田ボール１５を形成するようにしてもよい。
次に、ウエハ２１をダイシングテープ（図示せず）に貼り付け、図１３に示すように、ウエハ２１、絶縁膜４、保護膜６および封止膜１４をダイシングライン２２に沿って切断した後に、ダイシングテープから剥がすと、図１および図２に示す半導体装置１が複数個得られる。
次に、図１４は図２に示す半導体装置１を回路基板３１上に実装した状態の断面図を示す。半導体装置１は、半田ボール１５が回路基板３１の上面に設けられた接続端子３２に接合されていることにより、回路基板３１上に実装されている。
この場合、半導体装置１においては、半導体基板２上の４隅を除く領域にマトリックス状に設けられた柱状電極１２上に半田ボール１５を設け、半導体基板２上の４隅に設けられたダミー柱状電極１３上に半田ボールを設けていないため、この半導体装置１を回路基板３１上に実装するとき、柱状電極１２をその上に設けられた半田ボール１５を介して回路基板３１上の接続端子３２に接合しても、ダミー柱状電極１３は、その上に半田ボールを有していないため、回路基板３１上に接合されず、したがって、半導体基板２と回路基板３１との間の熱膨張係数差に起因して発生する応力による破損を防止することができる。
なお、半導体装置１を回路基板３１に実装する際、回路基板３１の接続端子３２上に印刷、転写等により半田層を形成しておき、柱状電極１２上に半田ボール１５が形成されていない半導体装置１を接合するようにしてもよい。ここで、半田ボールあるいは半田層は低融点金属からなるもので、Ｐｂを含んでいても含んでいなくてもよい。
また、上記実施形態では、半導体基板１の４隅の領域全てにダミー柱状電極１３を形成したものとしたが、半導体基板１の形状や、回路基板３１の材質、あるいは適用される温度、湿度等の使用環境により応力の作用は変動するので、４隅の全ての領域が応力により破損することでもないので、ダミー柱状電極１３は４隅の領域の中、少なくとも１領域に形成するようにすればよい。また、柱状電極１２を等ピッチのマトリックス状に配列するために半導体基板１の４隅以外の領域にダミー柱状電極１３を設けるようにしてもよい。この場合、半導体基板１の４隅以外の領域に形成したダミー柱状電極１３は、回路基板３１に接合してもよいし、接合しなくてもよい。
この発明の一実施形態としての半導体装置の平面図。 図１のＡ−Ａ線にほぼ沿う断面図。 図１および図２に示す半導体装置の製造に際し、当初用意したものの一部の平面図。 図３のＢ−Ｂ線にほぼ沿う断面図。 図３および図４に続く工程の断面図。 図５に続く工程の平面図。 図６のＣ−Ｃ線にほぼ沿う断面図。 図６および図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の平面図。 図１１のＤ−Ｄ線にほぼ沿う断面図。 図１２に続く工程の断面図。 図２に示す半導体装置を回路基板上に実装した状態の断面図。
符号の説明
１ 半導体装置
２ 半導体基板
３ 接続パッド
４ 絶縁膜
６ 保護膜
１０ 配線
１１ ダミー接続パッド部
１２ 柱状電極
１３ ダミー柱状電極
１４ 封止膜
１５ 半田ボール
３１ 回路基板
３２ 接続端子

Claims (2)

  1. 半導体基板と、前記半導体基板上にマトリックス状に設けられた柱状電極と、前記マトリックス状に設けられた柱状電極の４隅の内、少なくとも１つの隅に設けられた円形のダミー柱状電極と、前記半導体基板上のダミー柱状電極が形成された１領域を除く領域に設けられた複数の円形の柱状電極と、前記半導体基板上の前記柱状電極および前記ダミー柱状電極を除く領域に設けられた封止膜と、前記柱状電極上に設けられた半田層とを備え、前記ダミー柱状電極上には半田層が設けられていないことを特徴とする半導体装置。
  2. 半導体基板と、前記半導体基板上にマトリックス状に設けられた柱状電極と、前記マトリックス状に設けられた柱状電極の４隅の内、少なくとも１つの隅に設けられた円形のダミー柱状電極と、前記半導体基板上のダミー柱状電極が形成された１領域を除く領域に設けられた複数の円形の柱状電極と、前記半導体基板上の前記柱状電極および前記ダミー柱状電極を除く領域に設けられた封止膜とを備えた半導体装置と、前記半導体装置の前記柱状電極に対応して配置された接続端子を有する回路基板と、前記半導体装置の前記柱状電極と前記回路基板の前記接続端子を接合する半田層とを備え、前記半導体装置の前記ダミー柱状電極は、前記回路基板には接合されていないことを特徴とする半導体装置の実装構造。
JP2003426174A 2003-12-24 2003-12-24 半導体装置およびその実装構造 Expired - Fee Related JP4506168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426174A JP4506168B2 (ja) 2003-12-24 2003-12-24 半導体装置およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426174A JP4506168B2 (ja) 2003-12-24 2003-12-24 半導体装置およびその実装構造

Publications (2)

Publication Number Publication Date
JP2005183868A JP2005183868A (ja) 2005-07-07
JP4506168B2 true JP4506168B2 (ja) 2010-07-21

Family

ID=34785783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426174A Expired - Fee Related JP4506168B2 (ja) 2003-12-24 2003-12-24 半導体装置およびその実装構造

Country Status (1)

Country Link
JP (1) JP4506168B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214165A (ja) * 2006-02-07 2007-08-23 Casio Comput Co Ltd リフロー装置およびリフロー方法
JP4773864B2 (ja) * 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2007288038A (ja) * 2006-04-19 2007-11-01 Casio Comput Co Ltd 半導体装置
JP2010212575A (ja) * 2009-03-12 2010-09-24 Casio Computer Co Ltd 半導体装置の製造方法
JP6189901B2 (ja) * 2015-08-26 2017-08-30 京セラ株式会社 弾性波装置および回路基板
JP6608882B2 (ja) * 2017-08-02 2019-11-20 京セラ株式会社 弾性波装置および回路基板
JP6527269B2 (ja) * 2018-04-18 2019-06-05 ラピスセミコンダクタ株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945807A (ja) * 1995-08-03 1997-02-14 Sony Corp 半導体装置
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945807A (ja) * 1995-08-03 1997-02-14 Sony Corp 半導体装置
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法

Also Published As

Publication number Publication date
JP2005183868A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
JP2002026198A (ja) 半導体装置及びその製造方法
JP4379102B2 (ja) 半導体装置の製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2001015628A (ja) 半導体装置及び半導体装置用基板
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
JP2002231854A (ja) 半導体装置およびその製造方法
JP4494249B2 (ja) 半導体装置
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP2002231749A (ja) 半導体装置およびその接合構造
JP4506168B2 (ja) 半導体装置およびその実装構造
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
US20040106235A1 (en) Method for manufacturing circuit devices
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
US20010010947A1 (en) Film ball grid array (BGA) semiconductor package
JP3457926B2 (ja) 半導体装置およびその製造方法
US8742575B2 (en) Semiconductor device and fabrication method thereof
JP4084737B2 (ja) 半導体装置
JP4232613B2 (ja) 半導体装置の製造方法
JP2007059493A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees