JP2002231854A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002231854A JP2002231854A JP2001025307A JP2001025307A JP2002231854A JP 2002231854 A JP2002231854 A JP 2002231854A JP 2001025307 A JP2001025307 A JP 2001025307A JP 2001025307 A JP2001025307 A JP 2001025307A JP 2002231854 A JP2002231854 A JP 2002231854A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- semiconductor substrate
- manufacturing
- columnar electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ＣＳＰと呼ばれる半導体装置において、半導
体基板の下面を電気的および機械的に保護する。 【解決手段】 半導体基板２１の下面には銀ペースト等
からなる導電性樹脂膜３０が形成されている。
体基板の下面を電気的および機械的に保護する。 【解決手段】 半導体基板２１の下面には銀ペースト等
からなる導電性樹脂膜３０が形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置およびその製造方法に関する。
る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】例えばＣＳＰ(Chip Size Package)と呼
ばれる半導体装置には、図１０に示すようなものがあ
る。この半導体装置では、シリコン等からなる半導体基
板１の上面に接続パッド２が形成され、その上面の接続
パッド２の中央部を除く部分に絶縁膜３が形成され、絶
縁膜３に形成された開口部４を介して露出された接続パ
ッド２の上面から絶縁膜３の上面の所定の箇所にかけて
再配線５が形成され、再配線５の先端のパッド部上面に
柱状電極６が形成され、柱状電極６を除く上面全体に封
止膜７が形成され、柱状電極６の上面に電解メッキまた
は無電解メッキにより酸化防止用の表面処理層８が形成
され、表面処理層８の表面に半田ボール９が形成された
構造となっている。
ばれる半導体装置には、図１０に示すようなものがあ
る。この半導体装置では、シリコン等からなる半導体基
板１の上面に接続パッド２が形成され、その上面の接続
パッド２の中央部を除く部分に絶縁膜３が形成され、絶
縁膜３に形成された開口部４を介して露出された接続パ
ッド２の上面から絶縁膜３の上面の所定の箇所にかけて
再配線５が形成され、再配線５の先端のパッド部上面に
柱状電極６が形成され、柱状電極６を除く上面全体に封
止膜７が形成され、柱状電極６の上面に電解メッキまた
は無電解メッキにより酸化防止用の表面処理層８が形成
され、表面処理層８の表面に半田ボール９が形成された
構造となっている。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、半導体基板１の下面がむき出しとなっ
ているので、外部からの静電気等に起因するノイズを半
導体基板１自体で吸収することができない場合、電気的
なノイズが発生することがあり、また回路基板等の他の
電子部品に搭載する等の各種の作業時に半導体基板１に
クラックが発生することがあるという問題があった。特
に、半導体装置の厚さを薄くするために、半導体基板１
の下面を適宜に研磨した場合には、電気的なノイズが発
生しやすく、また半導体基板１にクラックが発生しやす
い。この発明の課題は、半導体基板の下面を電気的およ
び機械的に保護することである。
半導体装置では、半導体基板１の下面がむき出しとなっ
ているので、外部からの静電気等に起因するノイズを半
導体基板１自体で吸収することができない場合、電気的
なノイズが発生することがあり、また回路基板等の他の
電子部品に搭載する等の各種の作業時に半導体基板１に
クラックが発生することがあるという問題があった。特
に、半導体装置の厚さを薄くするために、半導体基板１
の下面を適宜に研磨した場合には、電気的なノイズが発
生しやすく、また半導体基板１にクラックが発生しやす
い。この発明の課題は、半導体基板の下面を電気的およ
び機械的に保護することである。
【０００４】
【課題を解決するための手段】請求項１に記載の発明に
係る半導体装置は、上面に柱状電極が形成された半導体
基板と、前記柱状電極を除く前記半導体基板の上面に形
成された封止膜と、前記半導体基板の下面に形成された
導電性樹脂膜とを具備することを特徴とするものであ
る。請求項２に記載の発明に係る半導体装置は、請求項
１に記載の発明において、前記柱状電極の上面に酸化防
止用の表面処理層が形成されていることを特徴とするも
のである。請求項３に記載の発明に係る半導体装置は、
請求項２に記載の発明において、前記表面処理層の表面
に半田ボールが形成されていることを特徴とするもので
ある。請求項４に記載の発明に係る半導体装置は、請求
項１〜３のいずれかに記載の発明において、前記半導体
基板の厚さは当該半導体基板を得るためのウエハの当初
の厚さよりも薄くなっていることを特徴とするものであ
る。請求項５に記載の発明に係る半導体装置の製造方法
は、上面に柱状電極を有するウエハの前記柱状電極を除
く上面全体に封止膜を形成し、前記ウエハをダイシング
して個々のチップからなる半導体装置を得る半導体装置
の製造方法において、前記ウエハの下面に導電性樹脂膜
を形成した後、前記ウエハをダイシングするすることを
特徴とするものである。請求項６に記載の発明に係る半
導体装置の製造方法は、請求項５に記載の発明におい
て、前記封止膜を形成した後に、前記柱状電極の上面に
酸化防止用の表面処理層を形成することを特徴とするも
のである。請求項７に記載の発明に係る半導体装置の製
造方法は、請求項６に記載の発明において、前記表面処
理層を形成した後に、該表面処理層の表面に半田ボール
を形成することを特徴とするものである。請求項８に記
載の発明に係る半導体装置の製造方法は、請求項５〜７
のいずれかに記載の発明において、前記ウエハの下面を
研磨してウエハを薄くした後、該ウエハの下面に前記導
電性樹脂膜を形成することを特徴とするものである。請
求項９に記載の発明に係る半導体装置の製造方法は、請
求項５〜７のいずれかに記載の発明において、前記ウエ
ハ上の前記封止膜および前記柱状電極を研磨した後、前
記ウエハの下面を研磨してウエハを薄くし、該ウエハの
下面に前記導電性樹脂膜を形成することを特徴とするも
のである。そして、この発明によれば、半導体基板の下
面に導電性樹脂膜を形成しているので、半導体基板の下
面を電気的および機械的に保護することができる。
係る半導体装置は、上面に柱状電極が形成された半導体
基板と、前記柱状電極を除く前記半導体基板の上面に形
成された封止膜と、前記半導体基板の下面に形成された
導電性樹脂膜とを具備することを特徴とするものであ
る。請求項２に記載の発明に係る半導体装置は、請求項
１に記載の発明において、前記柱状電極の上面に酸化防
止用の表面処理層が形成されていることを特徴とするも
のである。請求項３に記載の発明に係る半導体装置は、
請求項２に記載の発明において、前記表面処理層の表面
に半田ボールが形成されていることを特徴とするもので
ある。請求項４に記載の発明に係る半導体装置は、請求
項１〜３のいずれかに記載の発明において、前記半導体
基板の厚さは当該半導体基板を得るためのウエハの当初
の厚さよりも薄くなっていることを特徴とするものであ
る。請求項５に記載の発明に係る半導体装置の製造方法
は、上面に柱状電極を有するウエハの前記柱状電極を除
く上面全体に封止膜を形成し、前記ウエハをダイシング
して個々のチップからなる半導体装置を得る半導体装置
の製造方法において、前記ウエハの下面に導電性樹脂膜
を形成した後、前記ウエハをダイシングするすることを
特徴とするものである。請求項６に記載の発明に係る半
導体装置の製造方法は、請求項５に記載の発明におい
て、前記封止膜を形成した後に、前記柱状電極の上面に
酸化防止用の表面処理層を形成することを特徴とするも
のである。請求項７に記載の発明に係る半導体装置の製
造方法は、請求項６に記載の発明において、前記表面処
理層を形成した後に、該表面処理層の表面に半田ボール
を形成することを特徴とするものである。請求項８に記
載の発明に係る半導体装置の製造方法は、請求項５〜７
のいずれかに記載の発明において、前記ウエハの下面を
研磨してウエハを薄くした後、該ウエハの下面に前記導
電性樹脂膜を形成することを特徴とするものである。請
求項９に記載の発明に係る半導体装置の製造方法は、請
求項５〜７のいずれかに記載の発明において、前記ウエ
ハ上の前記封止膜および前記柱状電極を研磨した後、前
記ウエハの下面を研磨してウエハを薄くし、該ウエハの
下面に前記導電性樹脂膜を形成することを特徴とするも
のである。そして、この発明によれば、半導体基板の下
面に導電性樹脂膜を形成しているので、半導体基板の下
面を電気的および機械的に保護することができる。
【０００５】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける半導体装置の断面図を示したものである。この半導
体装置では、シリコン等からなる半導体基板２１の上面
に接続パッド２２が形成され、その上面の接続パッド２
２の中央部を除く部分に絶縁膜２３が形成され、絶縁膜
２３に形成された開口部２４を介して露出された接続パ
ッド２２の上面から絶縁膜２３の上面の所定の箇所にか
けて再配線２５が形成され、再配線２５の先端のパッド
部上面に柱状電極２６が形成され、柱状電極２６を除く
上面全体に該柱状電極の上面と同一の高さの上面を有す
る封止膜２７が形成され、柱状電極２６の上面に電解メ
ッキまたは無電解メッキにより酸化防止用の表面処理層
２８が形成され、表面処理層２８の表面に半田ボール２
９が形成され、半導体基板２１の下面に導電性樹脂膜３
０が形成された構造となっている。
ける半導体装置の断面図を示したものである。この半導
体装置では、シリコン等からなる半導体基板２１の上面
に接続パッド２２が形成され、その上面の接続パッド２
２の中央部を除く部分に絶縁膜２３が形成され、絶縁膜
２３に形成された開口部２４を介して露出された接続パ
ッド２２の上面から絶縁膜２３の上面の所定の箇所にか
けて再配線２５が形成され、再配線２５の先端のパッド
部上面に柱状電極２６が形成され、柱状電極２６を除く
上面全体に該柱状電極の上面と同一の高さの上面を有す
る封止膜２７が形成され、柱状電極２６の上面に電解メ
ッキまたは無電解メッキにより酸化防止用の表面処理層
２８が形成され、表面処理層２８の表面に半田ボール２
９が形成され、半導体基板２１の下面に導電性樹脂膜３
０が形成された構造となっている。
【０００６】次に、この半導体装置の製造方法の一例に
ついて、図２〜図７を順に参照して説明する。まず、図
２に示すように、図１に示す半導体基板２１を複数個得
るためのウエハ３１の上面に接続パッド２２が形成さ
れ、その上面の接続パッド２２の中央部を除く部分に絶
縁膜２３が形成され、絶縁膜２３に形成された開口部２
４を介して露出された接続パッド２２の上面から絶縁膜
２３の上面の所定の箇所にかけて再配線２５が形成さ
れ、再配線２５の先端のパッド部上面に高さ１００〜２
００μｍの柱状電極２６が形成されたものを用意する。
なお、図２において符号３２で示す領域は、ダイシング
ストリートに対応する領域である。
ついて、図２〜図７を順に参照して説明する。まず、図
２に示すように、図１に示す半導体基板２１を複数個得
るためのウエハ３１の上面に接続パッド２２が形成さ
れ、その上面の接続パッド２２の中央部を除く部分に絶
縁膜２３が形成され、絶縁膜２３に形成された開口部２
４を介して露出された接続パッド２２の上面から絶縁膜
２３の上面の所定の箇所にかけて再配線２５が形成さ
れ、再配線２５の先端のパッド部上面に高さ１００〜２
００μｍの柱状電極２６が形成されたものを用意する。
なお、図２において符号３２で示す領域は、ダイシング
ストリートに対応する領域である。
【０００７】次に、図３に示すように、柱状電極２６お
よび再配線２５を含む絶縁膜２３の上面全体にエポキシ
系樹脂からなる封止膜２７をディスペンサ法、スクリー
ン印刷法、トランスファモールド法等により厚さが柱状
電極２６の高さよりもやや厚くなるように形成する。し
たがって、この状態では、柱状電極２６の上面は封止膜
２７によって覆われている。次に、ウエハ３１の下面全
体にカーボンインク、銀ペースト等からなる導電性樹脂
膜３０をスピンコート法、ディスペンサ法、スクリーン
印刷法、トランスファモールド法等により形成する。
よび再配線２５を含む絶縁膜２３の上面全体にエポキシ
系樹脂からなる封止膜２７をディスペンサ法、スクリー
ン印刷法、トランスファモールド法等により厚さが柱状
電極２６の高さよりもやや厚くなるように形成する。し
たがって、この状態では、柱状電極２６の上面は封止膜
２７によって覆われている。次に、ウエハ３１の下面全
体にカーボンインク、銀ペースト等からなる導電性樹脂
膜３０をスピンコート法、ディスペンサ法、スクリーン
印刷法、トランスファモールド法等により形成する。
【０００８】次に、封止膜２７の上面側および柱状電極
２６の上面側を適宜に研磨することにより、図４に示す
ように、柱状電極２６の上面を露出させる。次に、図５
に示すように、柱状電極２６の上面に無電解メッキまた
はスパッタ等により酸化防止用の表面処理層２８を形成
する。スパッタによる場合は、マスクを用いて柱状電極
２６上のみに形成するか或いは、全面に成膜後マスクを
形成して封止膜２７上の表面処理層を除去する。次に、
図６に示すように、表面処理層２８の表面に半田ボール
２９を形成する。図５に戻って、表面処理層２８は、均
一な厚さに形成してもよく、その場合、封止膜２７と同
一の高さでは半田ボール２９との境界面に応力が集中す
るため、柱状電極２６の上面をエッチングにより除去し
た後、表面処理層２８を形成してもよい。次に、ウエハ
３１をダイシングストリート３２に沿って切断すると、
図７および図１に示すように、個々のチップからなる半
導体装置が得られる。
２６の上面側を適宜に研磨することにより、図４に示す
ように、柱状電極２６の上面を露出させる。次に、図５
に示すように、柱状電極２６の上面に無電解メッキまた
はスパッタ等により酸化防止用の表面処理層２８を形成
する。スパッタによる場合は、マスクを用いて柱状電極
２６上のみに形成するか或いは、全面に成膜後マスクを
形成して封止膜２７上の表面処理層を除去する。次に、
図６に示すように、表面処理層２８の表面に半田ボール
２９を形成する。図５に戻って、表面処理層２８は、均
一な厚さに形成してもよく、その場合、封止膜２７と同
一の高さでは半田ボール２９との境界面に応力が集中す
るため、柱状電極２６の上面をエッチングにより除去し
た後、表面処理層２８を形成してもよい。次に、ウエハ
３１をダイシングストリート３２に沿って切断すると、
図７および図１に示すように、個々のチップからなる半
導体装置が得られる。
【０００９】このようにして得られた半導体装置では、
半導体基板２１の下面に導電性樹脂膜３０が形成されて
いるので、半導体基板２１の下面を電気的および機械的
に保護することができる。したがって、外部からの静電
気等に起因するノイズを半導体基板１自体で吸収するこ
とができない場合でも、電気的なノイズの発生を軽減す
ることができる。また、この半導体装置を回路基板等の
他の電子部品に搭載する等の各種の作業時において、半
導体基板２１にクラックが発生しにくいようにすること
ができる。
半導体基板２１の下面に導電性樹脂膜３０が形成されて
いるので、半導体基板２１の下面を電気的および機械的
に保護することができる。したがって、外部からの静電
気等に起因するノイズを半導体基板１自体で吸収するこ
とができない場合でも、電気的なノイズの発生を軽減す
ることができる。また、この半導体装置を回路基板等の
他の電子部品に搭載する等の各種の作業時において、半
導体基板２１にクラックが発生しにくいようにすること
ができる。
【００１０】なお、上記実施形態では、図６に示すよう
に、半田ボール２９を形成し、この後ウエハ３１をダイ
シングストリート３２に沿って切断し、図１に示す半導
体装置を得る場合について説明したが、これに限定され
るものではない。例えば、図５に示すように、表面処理
層２８を形成し、この後ウエハ３１をダイシングストリ
ート３２に沿って切断し、図８に示す半導体装置を得る
ようにしてもよい。また、図４に示すように、柱状電極
２６の上面を露出させ、この後ウエハ３１をダイシング
ストリート３２に沿って切断し、図９に示す半導体装置
を得るようにしてもよい。
に、半田ボール２９を形成し、この後ウエハ３１をダイ
シングストリート３２に沿って切断し、図１に示す半導
体装置を得る場合について説明したが、これに限定され
るものではない。例えば、図５に示すように、表面処理
層２８を形成し、この後ウエハ３１をダイシングストリ
ート３２に沿って切断し、図８に示す半導体装置を得る
ようにしてもよい。また、図４に示すように、柱状電極
２６の上面を露出させ、この後ウエハ３１をダイシング
ストリート３２に沿って切断し、図９に示す半導体装置
を得るようにしてもよい。
【００１１】また、上記実施形態では、図３に示すよう
に、導電性樹脂膜３０を封止膜２７を形成した後に形成
する場合について説明したが、これに限らず、要は、ウ
エハ３１をダイシングする前のいずれかの工程後であれ
ばよい。また、個々のチップである半導体装置の厚さを
薄くする場合には、ウエハ３１の下面に導電性樹脂膜３
０を形成する前にウエハ３１の下面を研磨することが能
率的である。その場合には、ウエハ３１の下面を研磨し
た後でウエハ３１をダイシングする前のいずれかの工程
で、ウエハ３１の下面に導電性樹脂膜３０を形成すれば
よいが、封止膜形成時の加熱などによりウエハ３１が変
形され且つ図４に示す封止膜２７の上面側および柱状電
極２６の上面側を研磨した後ならば、ウエハ３１の下面
を研磨することによりウエハ３１を能率的に平坦化でき
るので、封止膜２７の上面側および柱状電極２６の研磨
後、半田ボール２９を形成する前が好ましい。
に、導電性樹脂膜３０を封止膜２７を形成した後に形成
する場合について説明したが、これに限らず、要は、ウ
エハ３１をダイシングする前のいずれかの工程後であれ
ばよい。また、個々のチップである半導体装置の厚さを
薄くする場合には、ウエハ３１の下面に導電性樹脂膜３
０を形成する前にウエハ３１の下面を研磨することが能
率的である。その場合には、ウエハ３１の下面を研磨し
た後でウエハ３１をダイシングする前のいずれかの工程
で、ウエハ３１の下面に導電性樹脂膜３０を形成すれば
よいが、封止膜形成時の加熱などによりウエハ３１が変
形され且つ図４に示す封止膜２７の上面側および柱状電
極２６の上面側を研磨した後ならば、ウエハ３１の下面
を研磨することによりウエハ３１を能率的に平坦化でき
るので、封止膜２７の上面側および柱状電極２６の研磨
後、半田ボール２９を形成する前が好ましい。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、半導体基板の下面に導電性樹脂膜を形成しているの
で、半導体基板の下面を電気的および機械的に保護する
ことができる。
ば、半導体基板の下面に導電性樹脂膜を形成しているの
で、半導体基板の下面を電気的および機械的に保護する
ことができる。
【図１】この発明の一実施形態における半導体装置の断
面図。
面図。
【図２】図１に示す半導体装置の製造に際し、当初用意
したものの断面図。
したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】この発明の他の実施形態おける半導体装置の断
面図。
面図。
【図９】この発明のさらに他の実施形態おける半導体装
置の断面図。
置の断面図。
【図１０】従来の半導体装置の一例の断面図。
２１ 半導体基板 ２２ 接続パッド ２３ 絶縁膜 ２５ 再配線 ２６ 柱状電極 ２７ 封止膜 ２８ 表面処理層 ２９ 半田ボール ３０ 導電性樹脂膜 ３１ ウエハ ３２ ダイシングストリート
Claims (9)
- 【請求項１】 上面に柱状電極が形成された半導体基板
と、前記柱状電極を除く前記半導体基板の上面に形成さ
れた封止膜と、前記半導体基板の下面に形成された導電
性樹脂膜とを具備することを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の発明において、前記柱
状電極の上面に酸化防止用の表面処理層が形成されてい
ることを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の発明において、前記表
面処理層の表面に半田ボールが形成されていることを特
徴とする半導体装置。 - 【請求項４】 請求項１〜３のいずれかに記載の発明に
おいて、前記半導体基板の厚さは当該半導体基板を得る
ためのウエハの当初の厚さよりも薄くなっていることを
特徴とする半導体装置。 - 【請求項５】 上面に柱状電極を有するウエハの前記柱
状電極を除く上面全体に封止膜を形成し、前記ウエハを
ダイシングして個々のチップからなる半導体装置を得る
半導体装置の製造方法において、前記ウエハの下面に導
電性樹脂膜を形成した後、前記ウエハをダイシングする
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５に記載の発明において、前記封
止膜を形成した後に、前記柱状電極の上面に酸化防止用
の表面処理層を形成することを特徴とする半導体装置の
製造方法。 - 【請求項７】 請求項６に記載の発明において、前記表
面処理層を形成した後に、該表面処理層の表面に半田ボ
ールを形成することを特徴とする半導体装置の製造方
法。 - 【請求項８】 請求項５〜７のいずれかに記載の発明に
おいて、前記ウエハの下面を研磨してウエハを薄くした
後、該ウエハの下面に前記導電性樹脂膜を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項９】 請求項５〜７のいずれかに記載の発明に
おいて、前記ウエハ上の前記封止膜および前記柱状電極
を研磨した後、前記ウエハの下面を研磨してウエハを薄
くし、該ウエハの下面に前記導電性樹脂膜を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025307A JP3459234B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025307A JP3459234B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231854A true JP2002231854A (ja) | 2002-08-16 |
| JP3459234B2 JP3459234B2 (ja) | 2003-10-20 |
Family
ID=18890322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025307A Expired - Fee Related JP3459234B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3459234B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165190A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004165192A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004165194A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004165189A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004207306A (ja) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2004214543A (ja) * | 2003-01-08 | 2004-07-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004320061A (ja) * | 2004-08-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004320059A (ja) * | 2004-08-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004356649A (ja) * | 2004-08-16 | 2004-12-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| JP2006128658A (ja) * | 2004-09-29 | 2006-05-18 | Rohm Co Ltd | 半導体装置 |
| JP2006128171A (ja) * | 2004-10-26 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US7183639B2 (en) | 2003-01-16 | 2007-02-27 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| CN100375232C (zh) * | 2003-11-25 | 2008-03-12 | 新光电气工业株式会社 | 半导体器件及其制造方法 |
| CN100395886C (zh) * | 2004-07-16 | 2008-06-18 | 新光电气工业株式会社 | 半导体器件的制造方法 |
| US7459343B2 (en) | 2004-05-28 | 2008-12-02 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device and support structure for semiconductor substrate |
| JP2010251791A (ja) * | 2010-06-24 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2021077684A (ja) * | 2019-11-06 | 2021-05-20 | 株式会社ディスコ | ウエーハの処理方法 |
-
2001
- 2001-02-01 JP JP2001025307A patent/JP3459234B2/ja not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165190A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004165192A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004165194A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004165189A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7193330B2 (en) | 2002-11-08 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7109579B2 (en) | 2002-11-08 | 2006-09-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US8039310B2 (en) | 2002-11-08 | 2011-10-18 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor device with improved design freedom of external terminal |
| US7053486B2 (en) | 2002-11-08 | 2006-05-30 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7323778B2 (en) | 2002-11-08 | 2008-01-29 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| JP2004207306A (ja) * | 2002-12-24 | 2004-07-22 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| USRE41369E1 (en) | 2002-12-24 | 2010-06-08 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7192805B2 (en) | 2002-12-24 | 2007-03-20 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7736944B2 (en) | 2003-01-08 | 2010-06-15 | Oki Semiconductor Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| JP2004214543A (ja) * | 2003-01-08 | 2004-07-29 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7151320B2 (en) | 2003-01-08 | 2006-12-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US7183639B2 (en) | 2003-01-16 | 2007-02-27 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6876064B2 (en) | 2003-01-30 | 2005-04-05 | Nec Electronics Corporation | Semiconductor device having superior resistance to moisture |
| US7417311B2 (en) | 2003-11-25 | 2008-08-26 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN100375232C (zh) * | 2003-11-25 | 2008-03-12 | 新光电气工业株式会社 | 半导体器件及其制造方法 |
| US7468292B2 (en) | 2003-11-25 | 2008-12-23 | Shinko Electric Industries Co., Ltd. | Method of making wafer level package structure by grinding the backside thereof and then forming metal layer on the ground side |
| US7459343B2 (en) | 2004-05-28 | 2008-12-02 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device and support structure for semiconductor substrate |
| US7811857B2 (en) | 2004-07-16 | 2010-10-12 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| CN100395886C (zh) * | 2004-07-16 | 2008-06-18 | 新光电气工业株式会社 | 半导体器件的制造方法 |
| JP2004320061A (ja) * | 2004-08-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004356649A (ja) * | 2004-08-16 | 2004-12-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004320059A (ja) * | 2004-08-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006128658A (ja) * | 2004-09-29 | 2006-05-18 | Rohm Co Ltd | 半導体装置 |
| JP2006128171A (ja) * | 2004-10-26 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2010251791A (ja) * | 2010-06-24 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2021077684A (ja) * | 2019-11-06 | 2021-05-20 | 株式会社ディスコ | ウエーハの処理方法 |
| JP7430515B2 (ja) | 2019-11-06 | 2024-02-13 | 株式会社ディスコ | ウエーハの処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3459234B2 (ja) | 2003-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271466B2 (en) | Semiconductor device with sidewall wiring | |
| TW587316B (en) | Semiconductor device and manufacturing method the same | |
| KR100222299B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 | |
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| JP4212293B2 (ja) | 半導体装置の製造方法 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000068401A (ja) | 半導体装置およびその製造方法 | |
| JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| TWM597977U (zh) | 面板組件、晶圓封裝體以及晶片封裝體 | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| EP1478021A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2004153260A (ja) | 半導体装置及びその製造方法 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP2004273561A (ja) | 半導体装置及びその製造方法 | |
| JP2002359324A (ja) | 半導体装置及びその製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP2004320059A (ja) | 半導体装置の製造方法 | |
| JP2006191152A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060530 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |