JP3945380B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3945380B2 JP3945380B2 JP2002324973A JP2002324973A JP3945380B2 JP 3945380 B2 JP3945380 B2 JP 3945380B2 JP 2002324973 A JP2002324973 A JP 2002324973A JP 2002324973 A JP2002324973 A JP 2002324973A JP 3945380 B2 JP3945380 B2 JP 3945380B2
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- semiconductor device
- connection pad
- insulating film
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は、再配線を有する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置には、CSP(chip size package)と呼ばれるもので、上面に接続パッドを有する半導体基板上に絶縁膜を介して銅からなる再配線を前記接続パッドに接続させて設け、前記再配線の接続パッド部上に銅からなる柱状電極を設け、前記再配線を含む前記絶縁膜上に封止膜をその上面が前記柱状電極の上面と面一となるように設けたものがある(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2000−22052号公報(図8)
【0004】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、絶縁膜のほぼ平坦な上面に再配線を設けているので、使用環境中の水分が封止膜に浸透すると、プラス電圧が印加されている再配線あるいは柱状電極から溶け出した銅イオンが絶縁膜と封止膜との界面を移動してマイナス電圧が印加されている再配線あるいは柱状電極に析出し、いわゆるイオンマイグレーションによるショートが発生することがあるという問題があった。
そこで、この発明は、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、上面に接続パッドが設けられた半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられた半導体装置において、前記再配線は前記絶縁膜の上面に設けられた側面のある凹部内に該凹部の側面と離間して設けられていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記再配線の接続パッド部上に柱状電極が設けられ、前記再配線を含む前記絶縁膜の上面の前記柱状電極間に封止膜が設けられていることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記再配線は前記接続パッド上に設けられた接続パッド部からなり、該接続パッド部上に柱状電極が設けられ、前記絶縁膜の上面の前記柱状電極間に封止膜が設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記再配線は前記凹部の底面のみに設けられていることを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記絶縁膜は有機樹脂からなることを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記凹部の深さは前記再配線の厚さとほぼ同じかそれよりも深く形成されていることを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記絶縁膜の厚さは10〜30μm程度であることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記凹部の深さは5〜15μm程度であることを特徴とするものである。
請求項9に記載の発明は、請求項7に記載の発明において、前記凹部の部分における前記絶縁膜の厚さは1μm以上であることを特徴とするものである。
請求項10に記載の発明は、上面に接続パッドが設けられた半導体基板上に、前記接続パッドに対応する部分に開口部を有し、且つ、上面の再配線形成領域に側面のある凹部を有する絶縁膜を形成する工程と、前記絶縁膜の凹部内に再配線を前記開口部を介して前記接続パッドに接続させるとともに前記凹部の側面と離間して形成する工程とを有することを特徴とするものである。
請求項11に記載の発明は、請求項10に記載の発明において、前記再配線を前記凹部の底面のみに形成することを特徴とするものである。
請求項12に記載の発明は、請求項10に記載の発明において、前記凹部の深さを形成すべき再配線の厚さとほぼ同じかそれより深く形成することを特徴とするものである。
請求項13に記載の発明は、請求項10に記載の発明において、前記再配線の接続パッド部上に柱状電極を形成する工程と、前記再配線を含む前記絶縁膜の上面の前記柱状電極間に封止膜を形成する工程とを有することを特徴とするものである。
請求項14に記載の発明は、請求項13に記載の発明において、前記柱状電極の上面に半田ボールを形成する工程を有することを特徴とするものである。
そして、この発明によれば、絶縁膜の上面に設けられた凹部内に再配線を設けているので、再配線間に絶縁膜が存在することとなり、これによりいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【0006】
【発明の実施の形態】
図1はこの発明の第1実施形態としての半導体装置の断面図を示したものである。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属からなる複数の接続パッド2が集積回路に接続されて設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンからなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。
【0007】
絶縁膜3の上面にはポリイミド等の有機樹脂からなる保護膜(絶縁膜)5が設けられている。保護膜5の絶縁膜3の開口部4に対応する部分には開口部6が設けられている。保護膜5の上面の再配線形成領域には凹部7が設けられている。
凹部7は開口部6に連通されている。
【0008】
両開口部4、6を介して露出された接続パッド2の上面から保護膜5の凹部7内の上面の所定の箇所にかけて下地金属層8aおよび該下地金属層8a上に設けられた上層金属層8bからなる再配線8が設けられている。この場合、下地金属層8aは、詳細には図示していないが、下から順に、チタン層と銅層との2層構造となっている。上層金属層8bは銅層のみからなっている。また、凹部7の深さは再配線8の厚さよりも深くなっている。さらに、再配線8と凹部7の内壁面との間には若干の隙間9が設けられている。
【0009】
再配線8の接続パッド部上面には銅からなる柱状電極10が設けられている。
再配線8を含む保護膜5の上面にはエポキシ系樹脂等の有機樹脂からなる封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。したがって、柱状電極10の上面は露出されている。柱状電極10の上面には半田ボール12が設けられている。
【0010】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板1の上面にアルミニウム系金属からなる接続パッド2が形成され、その上面の接続パッド2の中央部を除く部分に酸化シリコンからなる絶縁膜3が形成され、接続パッド2の中央部が絶縁膜3に形成された開口部4を介して露出されたものを用意する。
【0011】
次に、開口部4を介して露出された接続パッド2の上面を含む絶縁膜3の上面全体に有機樹脂からなる保護膜5を塗布法により形成する。次に、保護膜5の上面において凹部7(つまり再配線8)形成領域以外の領域にレジスト膜21を形成する。次に、レジスト膜21をマスクとして保護膜5をハーフエッチングすると、図3に示すように、レジスト膜21下以外の領域における保護膜21の上面に凹部7が形成される。次に、レジスト膜21を剥離する。
【0012】
次に、図4に示すように、保護膜5の上面にレジスト膜22をパターン形成する。この場合、絶縁膜3の開口部4に対応する部分におけるレジスト膜22には開口部23が形成されている。次に、レジスト膜22をマスクとして保護膜5をエッチングすると、図5に示すように、レジスト膜22の開口部23に対応する部分つまり絶縁膜3の開口部4に対応する部分における保護膜5に開口部6が形成される。次に、レジスト膜22を剥離する。
【0013】
次に、図6に示すように、両開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層8aを形成する。この場合、下地金属層8aは、詳細には図示していないが、スパッタにより形成されたチタン層上にスパッタにより銅層を形成したものである。なお、下地金属層8aは、無電解メッキにより形成された銅層のみであってもよい。
【0014】
次に、下地金属層8aの上面にメッキレジスト膜24をパターン形成する。この場合、再配線8形成領域に対応する部分におけるメッキレジスト膜24には開口部25が形成されている。また、保護膜5の凹部7の内壁面に形成された下地金属層8aはメッキレジスト膜24によって覆われている。次に、下地金属層8aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜24の開口部25内の下地金属層8aの上面に上層金属層8bを形成する。次に、メッキレジスト膜24を剥離する。
【0015】
次に、図7に示すように、上層金属層8bを含む下地金属層8aの上面にメッキレジスト膜27をパターン形成する。この場合、上層金属層8bの接続パッド部に対応する部分におけるメッキレジスト膜27には開口部28が形成されている。また、上層金属層8bの周囲において保護膜5の凹部7の内壁面に形成された下地金属層8aはメッキレジスト膜27によって覆われている。次に、下地金属層8aをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜27の開口部28内の上層金属層8bの接続パッド部上面に柱状電極10を形成する。
【0016】
次に、メッキレジスト膜27を剥離し、次いで、柱状電極10および上層金属層8bをマスクとして下地金属層8aの不要な部分をエッチングして除去すると、図8に示すように、上層金属層8b下にのみ下地金属層8aが残存され、この残存された下地金属層8aおよびその上面全体に形成された上層金属層8bにより再配線8が形成される。また、再配線8と凹部7の内壁面との間には若干の隙間9が形成される。
【0017】
この隙間9は、メッキレジスト膜27を印刷する際の位置ずれ量であり、通常、数μmあるいはそれ以下となる。また、上記において、下地金属層8aは、後述する如く、上層金属層8bに比し遙かに薄いので、表面全体にエッチング液を短時間噴射すれば、下地金属層8aの柱状電極10および上層金属層8bから露出した部分のみが除去されるのである。
【0018】
次に、図9に示すように、柱状電極10および再配線8を含む保護膜5の上面に有機樹脂からなる封止膜11をその厚さが柱状電極10の高さよりもやや厚くなるように形成する。この状態では、隙間7を含む凹部7内にも封止膜11が形成されている。また、柱状電極10の上面は封止膜11によって覆われている。
【0019】
次に、封止膜11および柱状電極10の上面側を適宜に研磨することにより、図10に示すように、柱状電極10の上面を露出させる。次に、図11に示すように、柱状電極10の上面に半田ボール12を形成する。次に、ダイシング工程を経ると、図1に示す半導体装置が複数個得られる。
【0020】
このようにして得られた半導体装置では、保護膜5の上面に設けられた凹部7内に再配線8を設け、凹部7の深さを再配線8の厚さよりも深くしているので、柱状電極10の下部を含む再配線8間に再配線8の上面よりも高い保護膜5が存在することとなり、これによりいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【0021】
ここで、寸法の一例について説明する。下地金属層8aの厚さは400〜800nm程度である。上層金属層8bの厚さは1〜10μm程度である。保護膜5の厚さは10〜30μm程度であり、凹部7の深さは5〜15μm程度(ただし、再配線8の厚さよりも深い。)であり、凹部7の部分における保護膜5の厚さは1μm程度以上である。柱状電極10の高さは80〜150μm程度である。
【0022】
再配線8の幅等は、それぞれの半導体装置の端子数や引き回し等により所望の値に設定されるものであるが、一例をあげれば、再配線8の幅は20〜40μm程度、開口部4、6の直径は再配線8の幅よりも大きく30〜60程度である。
また、再配線8の接続パッド部およびその上に設けられた柱状電極10の直径は、参考として200〜400μm程度を、一例とする。また、再配線8間の間隔および再配線8とその近傍の別の再配線8の接続パッド部との間の間隔は10μm程度またはそれ以下にすることが可能である。
【0023】
次に、保護膜42の他の形成方法について説明する。図12に示すように、絶縁膜3の上面に有機樹脂からなる第1の保護膜5Aを塗布し、フォトリソグラフィ法により開口部6aを形成する。次に、第1の保護膜5Aの上面に、スクリーン印刷法により、開口部(つまり凹部)7aを有する有機樹脂からなる第2の保護膜5Bを形成する。なお、開口部6aを有する第1の保護膜5Aをスクリーン印刷法により形成するようにしてもよい。
【0024】
なお、上記実施形態では、図1に示すように、凹部7の深さを再配線8の厚さよりも深くした場合について説明したが、これに限ることなく、例えば図13に示すこの発明の第2実施形態のように、凹部7の深さを再配線8の厚さとほぼ同じとなるようにしてもよい。
【0025】
また、上記実施形態では、図1に示すように、柱状電極10の配置位置を接続パッド2の配置位置と異ならせた場合について説明したが、これに限ることなく、例えば図14に示すこの発明の第3実施形態のように、接続パッド2上にそれよりも平面サイズが大きい接続パッド部のみからなる再配線8を設け、その上に、横断面サイズが接続パッド2の平面サイズよりも大きい柱状電極10を設けるようにしてもよい。
【0026】
この場合、図1における再配線8は、図15においては柱状電極10のバリア層および接着層の機能を有する台座として形成されており、隣接の柱状電極10およびその台座とは、凹部7において隙間分離間しているので、イオンマイグレーションを防止することができる。
【0027】
図14に示す実施形態の場合、上層金属層8bと柱状電極10が同じ材料であれば、図15に示すこの発明の第4実施形態のように、柱状電極10の台座を下地金属層8aのみとし、この下地金属層8a上に直接柱状電極10を形成するようにしてもよい。
【0028】
なお、図14および図15に示す実施形態と、図1の実施形態とを組み合わせ、一部の接続パッド2上には図1の如く再配線8を延出してこの延出部上に柱状電極10を形成し、残りの接続パッド2上には、図14および図15に示すように当該接続パッド2上のみに再配線(台座)を形成し、この再配線上に柱状電極10を形成するようにしてもよい。
【0029】
【発明の効果】
以上説明したように、この発明によれば、絶縁膜の上面に設けられた凹部内に再配線を設けているので、再配線間に絶縁膜が存在することとなり、これによりいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態としての半導体装置の断面図。
【図2】図1に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図3】図2に続く製造工程の断面図。
【図4】図3に続く製造工程の断面図。
【図5】図4に続く製造工程の断面図。
【図6】図5に続く製造工程の断面図。
【図7】図6に続く製造工程の断面図。
【図8】図7に続く製造工程の断面図。
【図9】図8に続く製造工程の断面図。
【図10】図9に続く製造工程の断面図。
【図11】図10に続く製造工程の断面図。
【図12】保護膜の他の形成方法を説明するために示す断面図。
【図13】この発明の第2実施形態としての半導体装置の断面図。
【図14】この発明の第3実施形態としての半導体装置の断面図。
【図15】この発明の第4実施形態としての半導体装置の断面図。
【符号の説明】
1 シリコン基板
2 接続パッド
3 絶縁膜
4 開口部
5 保護膜
6 開口部
7 凹部
8 再配線
8a 下地金属層
8b 上層金属層
9 隙間
10 柱状電極
11 封止膜
12 半田ボール
Claims (14)
- 上面に接続パッドが設けられた半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられた半導体装置において、前記再配線は前記絶縁膜の上面に設けられた側面のある凹部内に該凹部の側面と離間して設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記再配線の接続パッド部上に柱状電極が設けられ、前記再配線を含む前記絶縁膜の上面の前記柱状電極間に封止膜が設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記再配線は前記接続パッド上に設けられた接続パッド部からなり、該接続パッド部上に柱状電極が設けられ、前記絶縁膜の上面の前記柱状電極間に封止膜が設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記再配線は前記凹部の底面のみに設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜は有機樹脂からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記凹部の深さは前記再配線の厚さとほぼ同じかそれよりも深く形成されていることを特徴とする半導体装置。
- 請求項6に記載の発明において、前記絶縁膜の厚さは10〜30μm程度であることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記凹部の深さは5〜15μm程度であることを特徴とする半導体装置。
- 請求項7に記載の発明において、前記凹部の部分における前記絶縁膜の厚さは1μm以上であることを特徴とする半導体装置。
- 上面に接続パッドが設けられた半導体基板上に、前記接続パッドに対応する部分に開口部を有し、且つ、上面の再配線形成領域に側面のある凹部を有する絶縁膜を形成する工程と、
前記絶縁膜の凹部内に再配線を前記開口部を介して前記接続パッドに接続させるとともに前記凹部の側面と離間して形成する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項10に記載の発明において、前記再配線を前記凹部の底面のみに形成することを特徴とする半導体装置。
- 請求項10に記載の発明において、前記凹部の深さを形成すべき再配線の厚さとほぼ同じかそれより深く形成することを特徴とする半導体装置。
- 請求項10に記載の発明において、前記再配線の接続パッド部上に柱状電極を形成する工程と、前記再配線を含む前記絶縁膜の上面の前記柱状電極間に封止膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
- 請求項13に記載の発明において、前記柱状電極の上面に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324973A JP3945380B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置およびその製造方法 |
US10/700,136 US7285867B2 (en) | 2002-11-08 | 2003-11-03 | Wiring structure on semiconductor substrate and method of fabricating the same |
KR1020030078524A KR100595885B1 (ko) | 2002-11-08 | 2003-11-07 | 반도체장치 및 그 제조방법 |
TW092131167A TWI235439B (en) | 2002-11-08 | 2003-11-07 | Wiring structure on semiconductor substrate and method of fabricating the same |
CNB200310103500XA CN100375255C (zh) | 2002-11-08 | 2003-11-10 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324973A JP3945380B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158758A JP2004158758A (ja) | 2004-06-03 |
JP3945380B2 true JP3945380B2 (ja) | 2007-07-18 |
Family
ID=32804352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002324973A Expired - Fee Related JP3945380B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3945380B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100481A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | 半導体装置 |
JP2008028109A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP4726744B2 (ja) * | 2006-08-29 | 2011-07-20 | Okiセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
JP4506767B2 (ja) * | 2007-02-28 | 2010-07-21 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP2010062176A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
KR101585217B1 (ko) * | 2009-10-30 | 2016-01-14 | 삼성전자주식회사 | 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들 |
JP5068830B2 (ja) * | 2010-01-29 | 2012-11-07 | 株式会社テラミクロス | 半導体装置 |
JP5310947B2 (ja) | 2010-06-02 | 2013-10-09 | 株式会社村田製作所 | Esd保護デバイス |
JP5532137B2 (ja) | 2010-08-18 | 2014-06-25 | 株式会社村田製作所 | Esd保護デバイス |
CN206250192U (zh) | 2013-02-28 | 2017-06-13 | 株式会社村田制作所 | Esd 保护电路用半导体装置 |
JPWO2014132938A1 (ja) | 2013-02-28 | 2017-02-02 | 株式会社村田製作所 | 半導体装置およびesd保護デバイス |
WO2014132937A1 (ja) | 2013-02-28 | 2014-09-04 | 株式会社村田製作所 | Esd保護デバイス |
JP5686838B2 (ja) * | 2013-04-02 | 2015-03-18 | スパンション エルエルシー | 半導体装置およびその製造方法 |
CN205104477U (zh) | 2013-04-05 | 2016-03-23 | 株式会社村田制作所 | Esd保护器件 |
-
2002
- 2002-11-08 JP JP2002324973A patent/JP3945380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004158758A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
JP2004186187A (ja) | 半導体装置およびその製造方法 | |
JP4055015B2 (ja) | 半導体装置の製造方法 | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
US20120211884A1 (en) | Wafer chip scale package connection scheme | |
JP2002231854A (ja) | 半導体装置およびその製造方法 | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
CN109727942B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2004349610A (ja) | 半導体装置およびその製造方法 | |
JP7201296B2 (ja) | 半導体装置およびその製造方法 | |
US11869844B2 (en) | Semiconductor device | |
EP1003209A1 (en) | Process for manufacturing semiconductor device | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP4084737B2 (ja) | 半導体装置 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
US7910478B2 (en) | Method of manufacturing semiconductor devices | |
JP4686962B2 (ja) | 半導体装置の製造方法 | |
JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 | |
JP2000195890A (ja) | 半導体装置の製造方法 | |
TWI406374B (zh) | 銅製程晶片之封裝構造 | |
JP3526529B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |