JP2006100481A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006100481A
JP2006100481A JP2004283292A JP2004283292A JP2006100481A JP 2006100481 A JP2006100481 A JP 2006100481A JP 2004283292 A JP2004283292 A JP 2004283292A JP 2004283292 A JP2004283292 A JP 2004283292A JP 2006100481 A JP2006100481 A JP 2006100481A
Authority
JP
Japan
Prior art keywords
potential side
side electrode
semiconductor device
groove
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004283292A
Other languages
English (en)
Inventor
Tomonori Kato
友規 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004283292A priority Critical patent/JP2006100481A/ja
Priority to US11/236,563 priority patent/US7397126B2/en
Publication of JP2006100481A publication Critical patent/JP2006100481A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】イオンマイグレーションによるリーク等を抑制する。
【解決手段】ソース電極４とゲート電極５との間に、イオンマイグレーション防止帯として溝部１５を設ける。溝部１５は、ソース電極４の周囲を取り囲むように形成する。
【選択図】 図１

Description

本発明は、半導体チップを備える半導体装置に関し、特にパワーＭＯＳＦＥＴを搭載した半導体装置に関するものである。
パワーＭＯＳＦＥＴ等の半導体チップを搭載する半導体装置に係る従来技術として特許文献１に記載されたものがある。図８は、特許文献１記載の半導体パッケージに搭載されたパワーＭＯＳＦＥＴの平面図、図９は同じくそのＡ−Ａ線による断面図、図１０は電極間の部分の拡大断面図である。パワーＭＯＳＦＥＴの半導体チップ１０１が、リードフレーム１０２のアイランド部１０３上に搭載されており、この半導体チップ１０１の上面にはトランジスタのソース電極１０４とゲート電極１０５とが形成されており、これらの金属電極はアルミニウム又はアルミニウム合金で形成されている。半導体チップ１０１の下面にドレイン端子（図示せず）が設けられており、このドレイン端子は、アイランド部１０３に接続されている。これらのソース電極１０４とゲート電極１０５とソースリード１０６、ゲートリード１０７とを接続する接続導体として、帯状の銅又は銅合金箔等からなるクリップ状金属板１０８、１０９が使用され、ソース電極１０４及びゲート電極１０５の夫々は導電ペースト１１０を介してこのクリップ状金属板１０８、１０９に接合されている。また、クリップ状金属板１０８の他方の端部も、導電ペースト１１０によって夫々ソースリード１０６及びゲートリード１０７に接続されている。そして、半導体チップ１０１は、アイランド部１０３、ソースリード１０６、ゲートリード１０７及びドレインリード１１１を含めて樹脂１１２により封止される。通常、ソース電極１０４とゲート電極１０５との間は、窒化シリコンやリンガラス等の絶縁性のカバー膜１１３で電気的に分離されている。これらのソース電極１０４とゲート電極１０５の最表面となる金属は、外部端子との接続を良好に取るために、ある程度限られた材料しか選択することができない。特に、通常の金やアルミニウムのボンディング線による接続方法ではなく、導電ペースト材による接続や、ハンダを用いた接合を行う場合には、AgやCu、Pb-Snといった電極材料が選択される。
しかしながら、これらのAgやCu、Pb-Snといった電極材料は、特許文献２に開示されるように、Alに比較して、高温、高湿において電位勾配があると金属イオンは電位の低い方へ移動すると言う所謂、金属イオンマイグレーションを起こし易い材料であるため、電極間に電圧がかかった状態で、高温高湿下で通電試験を行うと、陽極側の高電位側電極がイオン化して移動して陰極側の低電位側電極に析出・成長してリークや短絡不良にいたる不具合を生じ易い。
特開２００１−２７４２０６号公報（第３頁〜第４頁、図１、図２）
特開平０９−１４８５２０号公報（第２頁〜第３頁）
本発明は、上記事情に鑑みなされたものであって、イオンマイグレーションによるリーク等を抑制するものである。
本発明によれば、半導体チップと、前記半導体チップの一表面に設けられた複数の電極と、前記複数の電極のうち隣接する高電位側電極と低電位側電極との間に設けられたイオンマイグレーション防止帯と、を有することを特徴とする半導体装置が提供される。
本発明に係る半導体装置は、高電位側電極と低電位側電極との間にイオンマイグレーション防止帯を設けている。イオンマイグレーション防止帯とは、高電位側電極および低電位側電極の間に生じる電界に沿うイオンの移動を阻害する機能を有する領域をいう。イオンマイグレーション防止帯の具体的構成としては、高電位側電極と低電位側電極との間に設けられた、溝部を有する絶縁体等が挙げられる。
本発明においては、このようなイオンマイグレーション防止帯を設けているため、イオンマイグレーションによるリークや短絡不良が有効に抑制される。
本発明によれば、イオンマイグレーション防止帯を設けることにより、イオンマイグレーションによるリークや短絡不良が有効に抑制される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
［第１の実施形態］
本実施形態では、イオンマイグレーション防止帯として複数の溝を形成した例について説明する。
図１は、本実施形態に係る半導体装置の平面図である。図２は、図１に示す半導体装置のＡ−Ａ断面図である。図３は図１における半導体チップ１の平面図であり、図４は図３のＢ−Ｂ断面図である。
本実施形態に係る半導体装置は、図１に示す平面構造を有している。パワーＭＯＳＦＥＴの半導体チップ１が、リードフレーム２のアイランド部３上に搭載されており、この半導体チップ１の上面にトランジスタのソース電極４とゲート電極５とが形成されている。これらの金属電極はアルミニウム又はアルミニウム合金で形成されている。これらの電極の表面には、図３および図４に示すように、銀層１４が形成されている。銀層１４は、たとえば蒸着法により形成することができる。
半導体チップ１の下面には、不図示のドレイン端子が設けられている。このドレイン端子はアイランド部３に接続されている。
ソース電極４、ゲート電極５とソースリード６、ゲートリード７とを接続する接続導体として、帯状の銅又は銅合金箔等からなるクリップ状金属板８、９が使用され、ソース電極４及びゲート電極５の夫々は導電ペースト１０を介してこのクリップ状金属板に接合されている。また、クリップ状金属板８の他方の端部も、導電ペースト１０によって夫々ソースリード６及びゲートリード７に接続されている。
半導体チップ１は、アイランド部３、ソースリード６、ゲートリード７及びドレインリード１１を含めて樹脂１２により封止されている。ソース電極４とゲート電極５との間は、窒化シリコンやリンガラス等の絶縁性のカバー膜１３で電気的に分離されている。従来技術の項で述べたように、これらのソース電極４とゲート電極５の最表面の金属材料としては、外部端子との接続を良好に取るため、AgやCu、Pb-Sn合金等が用いられる。
ソース電極４とゲート電極５との間には、溝部１５が設けられている。溝部１５は、窒化シリコンやリンガラス等からなる絶縁性カバー膜１３の一部を、ドライエッチングまたはウエットエッチングにより選択的に除去することにより形成される。溝部１５は、ソース電極４とゲート電極５を分断する方向に平行に設けられた２本の溝により構成されており、ソース電極４とゲート電極５との間に発生する電界の向きと略直行する壁面を有している。各溝は、それぞれソース電極４の周囲を取り囲むように設けられている。溝部１５の内部は、封止樹脂１２によって埋められている。
以下、本実施形態に係る半導体装置の作用効果について説明する。
本実施形態に係る半導体装置では、溝部１５の設けられた部分が、イオンマイグレーション防止帯として機能する。ソース電極４を高電位側電極として陽極電位を、ゲート電極５を低電位側電極として陰極電位を印加した場合に、イオンマイグレーションによる金属イオンは、絶縁性カバー膜１３と封止樹脂１２との界面に沿って絶縁性カバー膜１３の表面上を陽極側のソース電極４から陰極側のゲート電極５に向かって移動するが、これらの溝部１５は、金属イオンの移動距離を実効的に長くする。また、溝部１５の壁面の方向は陰極側から陽極側に向かう電界の方向とほぼ直交する方向であるため、溝部１５の壁面においては、壁面のいずれの方向にも金属イオンを移動させる電界は存在しないか、存在したとしても極めて微弱であるため、金属イオンの移動速度を大幅に低下させることができる。
ソース電極４とゲート電極５の最表面となる金属は、外部端子との接続を良好に取るために銀や銅等により構成される。ところが、たとえば銀は周囲雰囲気中から表面に吸着された水の存在により、電解が起こり、銀イオンAg+となる。このようにしてイオン化した金属イオン（Ａｇ+、Ｃｕ+ 等）は、隣接する電極間に生じた電界により、陽極側の電極から陰極側の電極に、絶縁性カバー膜１３と封止樹脂１２との界面を移動し、陰極側の電極やカバー膜上に樹枝状の銀を析出する。本実施形態では、陽極側の高電位側電極と陰極側の低電位側電極との間にイオンマイグレーション防止帯を設けているため、高温高湿の条件下で半導体チップ１の電極間に電圧がかかる通電試験を行っても、イオンマイグレーション不良の発生を防止することが可能となり、これによるリーク不良や短絡不良の発生を低減することができる。
［第２の実施形態］
本実施形態では、イオンマイグレーション防止帯として、オーバーハング形状の壁部を有する溝を設けた例について説明する。
図５は、本実施形態に係るイオンマイグレーション防止帯の断面構造である。
溝部１５は、絶縁性カバー膜１３の一部を選択的に除去することにより形成することができる。溝部１５は、第１の実施の形態と同様、ソース電極４とゲート電極５を分断する方向に、並行する２本の溝として形成され、それぞれソース電極４の周囲を取り囲むように設けられている。溝部１５は、図５に示すように、断面オーバーハング形状に形成される。溝部１５の内部は、封止樹脂１２によって埋められている。
図６は、上記のようなオーバーハング形状の壁部を有する溝の形成方法を説明するための図である。図６におけるシリコン層５０、第１絶縁膜５２および第２絶縁膜５４からなる積層膜が、図５における絶縁性カバー膜１３に対応する。
まず図６（ａ）に示すように、シリコン層５０上に第１絶縁膜５２を形成する。シリコン層５０は下地となる膜である。第１絶縁膜５２は、フッ酸等でエッチング可能なＳｉＯ２やＰＳＧ（Phospho-Silicate Glass）等により形成する。
次いで図６（ｂ）に示すように、第１絶縁膜５２上に第２絶縁膜５４を形成する。第２絶縁膜５４は、フッ酸等でエッチングされないＳｉＮ等により形成する。
つづいて図６（ｃ）に示すように、第２絶縁膜５４上に、開口部５８を有するレジスト５６を形成する。このレジスト５６をマスクとしてドライエッチング等により第２絶縁膜５４を選択的に除去し、底部に第１絶縁膜５２が露出する開口部を形成する（図６（ｄ））。レジスト５６をアッシング等により剥離した後、前工程で開口部を形成した第２絶縁膜５４をマスクとして第１絶縁膜５２をウエットエッチングする。エッチング液は第１絶縁膜５２の材料に応じて適宜選択することができるが、ここではバッファードフッ酸を用いる。このウエットエッチングにより第１絶縁膜５２のサイドエッチングが進行するため、図６（ｅ）に示すように断面盃状の凹部６０が形成される。
以上により、第２絶縁膜５４に形成された開口部と第１絶縁膜５２に形成された凹部６０とをあわせてオーバーハング形状の壁部を有する溝が形成される。
本実施形態に係る半導体装置では、溝部１５の設けられた部分がイオンマイグレーション防止帯として機能する。本実施形態の構成では、オーバーハング部分１６の下面において上面と反対の方向に金属イオンを移動させる方向に電界が存在しないため、金属イオンはオーバーハング部分１６の下面を通過することが原理的に困難となる。したがって、これらのオーバーハング部分１６を設けることによって、金属イオンを陰極側に移動させることを防止する効果を一層増大させることができる。
［第３の実施形態］
本実施形態では、イオンマイグレーション防止帯として、ゲート電極を取り囲む溝を設けた例について説明する。図７は、本実施形態に係る半導体装置の半導体チップ部分の平面図である。本実施形態に係る半導体装置の基本構造は、第１の実施の形態と同様であり、溝部１５の形態のみこれと相違する。
イオンマイグレーション防止帯は、陽極電位の高電位側電極と陰極電位の低電位側電極とが近接する領域の両電極の間に設ければ良い。したがって、第1及び第２の実施形態の様に、防止帯は必ずしもガードリングとして電極を取り囲むように設ける必要はないが、ガードリングを形成すれば全方位に対してより完璧にマイグレーションの発生を防止することが出来る。ガードリングは、第１の実施形態のように陽極側のソース電極４を取り囲むように形成しても良いが、本実施形態のように陰極側のゲート電極５を取り囲むように形成した場合には、ゲート電極５がソース電極４より小面積であるため、ガードリング状の溝部１５の形成領域を第1の実施形態よりも削減することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施の形態では、イオンマイグレーション防止帯として溝の設けられた絶縁体の例を挙げたが、これ以外の構成を採用することもできる。イオンマイグレーション防止帯とは、イオンの移動を阻害する機能を有する領域であり、たとえば、溝に代えて凸構造を採用してもよい。たとえば、高電位側電極または低電位側電極のいずれかの周囲を囲むように凸構造（リッジ部）を設けてもよい。
また、イオンマイグレーション防止帯として溝の設けられた絶縁体を用いる場合においても、溝の設け方には様々な態様を採用することができる。たとえば、電極の周囲を取り囲むのではなく、電極間に、互いの電極を遮断するようにストライプ状に設ける構成としてもよい。
実施の形態に係る半導体装置の平面図である。 実施の形態に係る半導体装置の断面図である。 図１における半導体チップの平面図である。 図３における半導体チップの断面図である。 イオンマイグレーション防止帯の断面構造の一例を示す図である。 実施の形態に係る半導体装置の製造工程の一例を示す図である。 実施の形態に係る半導体装置の半導体チップ部分の平面図である。 従来の半導体装置の平面図である。 図８に示す半導体装置のＡ−Ａ断面図である。 図８に示す半導体装置の電極間の部分の拡大断面図である。
符号の説明
１ 半導体チップ
２ リードフレーム
３ アイランド部
４ ソース電極
５ ゲート電極
６ ソースリード
７ ゲートリード
８ クリップ状金属板
９ クリップ状金属板
１０ 導電ペースト
１１ ドレインリード
１２ 封止樹脂
１３ 絶縁性カバー膜
１４ 銀層
１５ 溝部
１６ オーバーハング部分
５０ シリコン層
５２ 第１絶縁膜
５４ 第２絶縁膜
５６ レジスト
６０ 凹部
１０１ 半導体チップ
１０２ リードフレーム
１０３ アイランド部
１０４ ソース電極
１０５ ゲート電極
１０６ ソースリード
１０７ ゲートリード
１０８ クリップ状金属板
１０９ クリップ状金属板
１１０ 導電ペースト
１１１ ドレインリード
１１２ 樹脂
１１３ 絶縁性カバー膜

Claims (9)

  1. 半導体チップと、
    前記半導体チップの一表面に設けられた複数の電極と、
    前記複数の電極のうち隣接する高電位側電極と低電位側電極との間に設けられたイオンマイグレーション防止帯と、
    を有することを特徴とする半導体装置。
  2. 前記高電位側電極と前記低電位側電極との間に、溝部の設けられた絶縁体を有し、
    前記溝部の設けられた領域が前記イオンマイグレーション防止帯を構成することを特徴とする請求項１記載の半導体装置。
  3. 前記溝部が、前記高電位側電極と前記低電位側電極とを分断するように設けられたことを特徴とする請求項２記載の半導体装置。
  4. 前記溝部の壁面がオーバーハング形状を有することを特徴とする請求項２または３記載の半導体装置。
  5. 前記溝部は、平行に設けられた複数の溝を含むことを特徴とする請求項２乃至４いずれかに記載の半導体装置。
  6. 前記溝部は、前記高電位側電極と前記低電位側電極との間に発生する電界の向きと略直交する壁面を有することを特徴とする請求項２乃至５いずれかに記載の半導体装置。
  7. 前記高電位側電極は銀を含む金属からなり、前記低電位側電極はアルミニウムを含む金属からなることを特徴とする請求項１乃至６いずれかに記載の半導体装置。
  8. 前記イオンマイグレーション防止帯は、前記高電位側電極、又は前記低電位側電極のいずれかを取り囲むことを特徴とする請求項１乃至７いずれかに記載の半導体装置。
  9. 前記半導体チップは絶縁ゲート型電界効果トランジスタを有し、
    前記高電位側電極は前記絶縁ゲート型電界効果トランジスタのソース電極を構成するとともに、
    前記低電位側電極は前記絶縁ゲート型電界効果トランジスタのゲート電極を構成する
    ことを特徴とする請求項１乃至８いずれかに記載の半導体装置。
JP2004283292A 2004-09-29 2004-09-29 半導体装置 Pending JP2006100481A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004283292A JP2006100481A (ja) 2004-09-29 2004-09-29 半導体装置
US11/236,563 US7397126B2 (en) 2004-09-29 2005-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283292A JP2006100481A (ja) 2004-09-29 2004-09-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2006100481A true JP2006100481A (ja) 2006-04-13

Family

ID=36124714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283292A Pending JP2006100481A (ja) 2004-09-29 2004-09-29 半導体装置

Country Status (2)

Country Link
US (1) US7397126B2 (ja)
JP (1) JP2006100481A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034472A (ja) * 2006-07-26 2008-02-14 Sony Corp 半導体装置及びその製造方法
CN111149250A (zh) * 2017-09-25 2020-05-12 罗伯特·博世有限公司 组件和蓄能器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960845B2 (en) * 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317403A (ja) * 1998-01-20 1999-11-16 Rohm Co Ltd 半導体装置
JP2000183468A (ja) * 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd 樹脂成形配線板及びその製造方法
JP2001274309A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003168759A (ja) * 2001-11-29 2003-06-13 Kyocera Corp 配線基板
JP2003188317A (ja) * 2001-12-20 2003-07-04 Kyocera Corp 配線基板
JP2003332483A (ja) * 2002-05-16 2003-11-21 Hitachi Ltd 配線基板とそれを用いた電子装置
JP2004140115A (ja) * 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US20040094841A1 (en) * 2002-11-08 2004-05-20 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004158758A (ja) * 2002-11-08 2004-06-03 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125034A (ja) * 1993-12-03 1996-05-17 Mitsubishi Electric Corp 半導体記憶装置
JP2758873B2 (ja) 1995-11-24 1998-05-28 九州日本電気株式会社 テーピングリードフレーム
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
US6335561B2 (en) * 1998-01-20 2002-01-01 Rohm Co., Ltd. Semiconductor device having a passivation film
JP3439417B2 (ja) 2000-03-23 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317403A (ja) * 1998-01-20 1999-11-16 Rohm Co Ltd 半導体装置
JP2000183468A (ja) * 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd 樹脂成形配線板及びその製造方法
JP2001274309A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003168759A (ja) * 2001-11-29 2003-06-13 Kyocera Corp 配線基板
JP2003188317A (ja) * 2001-12-20 2003-07-04 Kyocera Corp 配線基板
JP2003332483A (ja) * 2002-05-16 2003-11-21 Hitachi Ltd 配線基板とそれを用いた電子装置
JP2004140115A (ja) * 2002-10-16 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US20040094841A1 (en) * 2002-11-08 2004-05-20 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004158758A (ja) * 2002-11-08 2004-06-03 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034472A (ja) * 2006-07-26 2008-02-14 Sony Corp 半導体装置及びその製造方法
CN111149250A (zh) * 2017-09-25 2020-05-12 罗伯特·博世有限公司 组件和蓄能器
CN111149250B (zh) * 2017-09-25 2023-03-24 罗伯特·博世有限公司 组件和蓄能器

Also Published As

Publication number Publication date
US7397126B2 (en) 2008-07-08
US20060071309A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP3868777B2 (ja) 半導体装置
TWI467721B (zh) 晶圓級晶片尺寸封裝
US20220115342A1 (en) Electronic component and semiconductor device
US11842971B2 (en) Semiconductor device with electrodes having a columnar portion
TW200929408A (en) Wafer level chip scale packaging
JP2007019215A (ja) 半導体装置及びその製法
JP2018117054A (ja) 半導体装置および電力変換装置
US7397126B2 (en) Semiconductor device
US10888941B2 (en) Power semiconductor module
US6133625A (en) Semiconductor device and method for manufacturing the same
JP6736902B2 (ja) 半導体装置の製造方法
CN114008775A (zh) 半导体装置及其制造方法
JP7422799B2 (ja) パワー半導体デバイス、パッケージ構造および電子デバイス
JPH06177242A (ja) 半導体集積回路装置
JP2013045973A (ja) 半導体装置
JP6894544B2 (ja) 半導体装置の製造方法
JP2009135354A (ja) 半導体装置の製造方法および半導体装置
JP4962409B2 (ja) 半導体装置及びその製法
KR20190085587A (ko) 고열전도성 반도체 패키지
US11004807B2 (en) Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
WO2023166827A1 (ja) 半導体装置および半導体モジュール
JP2009049414A (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
US20220399292A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2009212438A (ja) 半導体装置およびその製造方法
WO2019123931A1 (ja) パワー半導体装置、モジュール及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004