JP2003332483A - 配線基板とそれを用いた電子装置 - Google Patents

配線基板とそれを用いた電子装置

Info

Publication number
JP2003332483A
JP2003332483A JP2002141160A JP2002141160A JP2003332483A JP 2003332483 A JP2003332483 A JP 2003332483A JP 2002141160 A JP2002141160 A JP 2002141160A JP 2002141160 A JP2002141160 A JP 2002141160A JP 2003332483 A JP2003332483 A JP 2003332483A
Authority
JP
Japan
Prior art keywords
wiring
metal
wiring board
layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002141160A
Other languages
English (en)
Inventor
Junpei Kusukawa
順平 楠川
Ryozo Takeuchi
良三 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002141160A priority Critical patent/JP2003332483A/ja
Priority to TW92106941A priority patent/TWI236736B/zh
Priority to CN03122238A priority patent/CN1461181A/zh
Priority to US10/437,901 priority patent/US7355127B2/en
Priority to KR10-2003-0030861A priority patent/KR20030089471A/ko
Publication of JP2003332483A publication Critical patent/JP2003332483A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks

Abstract

(57)【要約】 【課題】配線間の絶縁抵抗値が高く、高温，高湿環境下
でもイオンマイグレーションによるリークや短絡と云う
不具合が生じない配線基板を提供する。 【解決手段】絶縁基板１の少なくとも一方の面に絶縁樹
脂層４が形成され、該絶縁樹脂層上に下地金属層２，５
を形成し、該下地金属層上に金属導体による回路が形成
されてなる配線基板において、前記金属導体間１１にあ
る前記絶縁樹脂層上面の少なくとも一部分を、前記下地
金属層５と前記絶縁樹脂層４とが接する面よりも低く形
成したことを特徴とする配線基板。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板およびそ
れを用いた半導体装置，マルチチップモジュール等の電
子装置に関する。
【０００２】
【従来の技術】近年、携帯電話を始め携帯情報端末機
器、ノート型パーソナルコンピュータ、デジタルカメ
ラ、ビデオカメラ等の電子機器は益々小型化，軽量化，
高機能化が進んでいる。その結果、これらを構成する電
子部品を固定支持，回路を形成する配線基板や、該配線
基板を用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）／ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）等の半導体装置，マルチチップモジュールにおいて
も一層の高密度化が要求されている。
【０００３】この高密度化に対応するために、ビルドア
ップ基板やガラス基板等の新しい配線基板が提案され、
既に実用化されている。
【０００４】これらの配線基板の一例として、図９に絶
縁基板の片面に２層の配線層を形成した配線基板の模式
断面図を示す。
【０００５】基本的には、絶縁基板１の表面に下地金属
層２と金属導体３が形成され、その上に絶縁樹脂層（層
間絶縁層）４を形成し、さらにその上に下地金属層５と
金属導体６を形成し、保護絶縁樹脂層７を形成してい
る。
【０００６】図９では、下地金属層２，５を有する場合
を示すが、製法によってはこれらが無いものがある。
【０００７】このような配線基板の製法の一例を図１２
に基づき説明する。まず、図１２（ａ）のように、絶縁
基板１の表面に下地金属層２を形成する。下地金属層２
は電気めっき等を行うための導通用と、絶縁基板１と金
属導体３との密着性を高めるために形成される。下地金
属材料としては、絶縁基板および絶縁樹脂層との密着性
がよいクロム等の金属が好ましいが、特に限定されな
い。
【０００８】形成方法としては真空蒸着，スパッタ，無
電解めっき等があるが、いずれを用いて行ってもよい。
また、金属導体３を無電解めっきで形成する場合には、
下地金属層２は必要としない。
【０００９】次いで（ｂ）では、レジスト９をスピンコ
ート法等により形成し、パターンマスクを用い露光，現
像し、形成したい回路パターンのネガパターンのレジス
ト９を得る。
【００１０】次に（ｃ）で、下地金属層２を電極にし
て、レジスト９が形成されていない部分に金属導体３を
電気めっきで成長させ、所望の回路を得る。さらに
（ｄ）では、レジスト９を薬品等により除去する。
【００１１】次に（ｅ）では、金属導体３で形成された
回路部以外の下地金属層２を薬品等により除去する。
【００１２】次いで（ｆ）では、ポリイミド等の絶縁樹
脂をスピンコート等により塗布し、絶縁樹脂層（層間絶
縁層）４を形成する。これで１層目の配線が完成され
る。
【００１３】続いて（ａ）〜（ｆ）と同様にして（ｇ）
〜（ｌ）の工程により２層目の配線を形成する。なお、
配線層をさらに増やしたい場合には、（ｇ）〜（ｌ）工
程を追加すればよい。図９，図１２には示してないが、
１層目と２層目を導通するために、ビアホールやスルー
ホールを形成し、配線層間を導通させることで配線基板
が完成する。
【００１４】
【発明が解決しようとする課題】前記製法で作製された
配線基板において、高密度化のために金属導体（配線）
間１１の狭ピッチ化を進めると、以下のような問題が生
ずる恐れがあることが分かった。図１０および図１１
は、図９の配線基板のＡ部拡大図であり、図１０，１１
により上記問題を詳細に説明する。
【００１５】図１２のような製法で作製された配線基板
では、図１２（ｅ）の絶縁基板１上の回路以外の不要部
分の下地金属層２を除去する工程、および、（ｋ）の絶
縁樹脂層（層間絶縁層）４上の回路以外の不要部分の下
地金属層５を除去する工程において、図１０に示すよう
に金属導体（配線）間１１が狭くなると、下地金属層
２，５が除去しにくくなり、下地金属層が配線間に残存
する（残存下地金属層１２）。
【００１６】この残存下地金属層１２によって、金属導
体（配線）間１１の絶縁抵抗値が低くなる。さらに、下
地金属層２，５をスパッタ等により形成した場合には、
絶縁基板１および絶縁樹脂層（層間絶縁層）４中に下地
金属層が這入り込むため、絶縁抵抗値が低くなると云う
傾向がある。
【００１７】また、下地金属層２，５が完全に除去でき
たとしても、エッチング液等の薬品が金属導体（配線）
間１１に残留し、イオン性不純物１３となる。その結
果、金属導体（配線）間１１の絶縁抵抗値が低くなるこ
とが第一の問題点である。
【００１８】また、高温，高湿の環境において、図９，
図１１に示すように金属導体（配線）間１１に電圧を印
加した場合、下地金属層２，５および金属導体３，６が
溶融イオン化し、絶縁基板１と絶縁樹脂層（層間絶縁
層）４の界面部分、または、絶縁樹脂層（層間絶縁層）
４と保護絶縁層７の界面部分を移動（イオンマイグレー
ション１５）する。その結果、配線間に電流リーク，シ
ョートと云った劣化現象が現れる。これが第二の問題点
である。
【００１９】なお、配線間の絶縁性を向上させる方法と
して、特開２０００−１８３４６８号公報では、樹脂接
合面に凸状のリブまたは凹状の溝を形成することが提案
されている。
【００２０】しかし、これは金属フレームを樹脂により
インサート成形した樹脂成形配線板（モールド配線板）
における絶縁性の向上が目的である。本発明で対象とし
ているアディティブ法、セミアディティブ法、サブトラ
クティブ法で作製する高密度配線基板とは製法、配線密
度等が全く異なるものであり、上記のような問題は製法
上からも全く起こらないものである。
【００２１】本発明の目的は、上記第一および第二の問
題点を解決し、金属導体（配線）間の絶縁抵抗値が高
く、イオンマイグレーション等によるリークやショート
と云った不具合が生じにくい配線基板を提供することに
ある。
【００２２】また、上記の配線基板を用いた半導体装置
やマルチチップモジュール等の電子機器を提供すること
にある。
【００２３】
【課題を解決するための手段】前記目的を達成する本発
明の要旨は次ぎのとおりである。
【００２４】（１） 絶縁基板の少なくとも一方の面に
レジストを形成し、該レジスト以外の部分に金属を付与
する（いわゆるアディティブ法にて）ことにより、金属
導体（配線）を形成する配線基板において、前記金属導
体（配線）間の前記絶縁基板上面の少なくとも一部を、
前記金属導体（配線）と前記絶縁基板との界面よりも低
く形成したことを特徴とする。
【００２５】（２） 縁基板の少なくとも一方の面に金
属層を形成し、該金属層の金属導体（配線）となる部分
以外を除去する（いわゆるサブトラクティブ法にて）こ
とにより、金属導体（配線）を形成した配線基板におい
て、前記金属導体（配線）間の前記絶縁基板上面の少な
くとも一部を、前記金属導体（配線）と前記絶縁基板と
の界面よりも低く形成したことを特徴とする。
【００２６】（３） 絶縁基板の少なくとも一方の面に
下地金属層を形成し、該下地金属層上にレジストを形成
し、該レジスト以外の部分に金属を付与後、レジストを
除去し、金属導体（配線）となる部分以外の下地金属層
を除去する（いわゆるセミアディティブ法にて）ことに
より、金属導体（配線）を得る配線基板において、前記
金属導体（配線）間の前記絶縁基板上面の少なくとも一
部を、前記下地金属層と前記絶縁基板との界面よりも低
く形成したことを特徴とする。
【００２７】（４） 絶縁基板の少なくとも一方の面に
絶縁樹脂層を形成し、該絶縁樹脂層上にレジストを形成
し、該レジスト以外の部分に金属を付与することにより
（いわゆるアディティブ法にて）、金属導体（配線）を
形成する配線基板において、前記金属導体（配線）間の
前記絶縁樹脂層上面の少なくとも一部を、前記金属導体
（配線）と前記絶縁樹脂層との界面よりも低く形成した
ことを特徴とする。 （５） 絶縁基板の少なくとも一方の面に絶縁樹脂層を
形成し、該絶縁樹脂層上に金属層を形成し、該金属層の
金属導体（配線）となる部分以外を除去する（いわゆる
サブトラクティブ法にて）ことにより、金属導体（配
線）を形成する配線基板において、前記金属導体（配
線）間の前記絶縁樹脂層上面の少なくとも一部を、前記
金属導体（配線）と前記絶縁樹脂層との界面よりも低く
形成したことを特徴とする。 （６） 絶縁基板の少なくとも一方の面に絶縁樹脂層を
形成し、該絶縁樹脂層上に下地金属層を形成し、該下地
金属層上にレジストを形成し、該レジスト以外の部分に
金属を付与後、レジストを除去し、金属導体（配線）と
なる部分以外の下地金属層を除去する（いわゆるセミア
ディティブ法にて）ことにより、金属導体（配線）を形
成する配線基板において、前記金属導体（配線）間の前
記絶縁樹脂層上面の少なくとも一部を、前記下地金属層
と前記絶縁樹脂層との界面よりも低く形成したことを特
徴とする。
【００２８】（７） 絶縁基板の少なくとも一方の面に
レジストを形成し、該レジスト以外の部分に金属を付与
する（いわゆるアディティブ法にて）ことにより、金属
導体（配線）を形成する配線基板において、前記絶縁基
板の少なくとも金属導体（配線）を形成する部分に、予
め、前記絶縁基板面よりも高い段差部を設け、該段差部
の上面に金属導体（配線）を形成したことを特徴とす
る。
【００２９】（８） 絶縁基板の少なくとも一方の面に
下地金属層を形成し、該下地金属層上にレジストを形成
し、該レジスト以外の部分に金属を付与後、レジストを
除去し、金属導体（配線）となる部分以外の下地金属層
を除去することにより（いわゆるセミアディティブ法に
て）、金属導体（配線）を形成する配線基板において、
前記絶縁基板の少なくとも金属導体（配線）を形成する
部分に、予め、前記絶縁基板面よりも高い段差部を設
け、該段差部の上面に下地金属層を形成し、該下地金属
層上に金属導体（配線）を形成したことを特徴とする。
【００３０】（９） 絶縁基板の少なくとも一方の面に
絶縁樹脂層を形成し、該絶縁樹脂層上にレジストを形成
し、該レジスト以外の部分に金属を付与することにより
（いわゆるアディティブ法にて）、金属導体（配線）を
形成する配線基板において、前記絶縁樹脂層上の少なく
とも金属導体（配線）を形成する部分に、予め、前記絶
縁基板面よりも高い段差部を設け、該段差部の上面に金
属導体（配線）を形成したことを特徴とする。
【００３１】（１０） 絶縁基板の少なくとも一方の面
に絶縁樹脂層を形成し、該絶縁樹脂層上に下地金属層を
形成し、該下地金属層上にレジストを形成し、該レジス
ト以外の部分に金属を付与後、レジストを除去し、金属
導体（配線）となる部分以外の下地金属層を除去する
（いわゆるセミアディティブ法にて）ことにより、金属
導体（配線）を形成する配線基板において、前記絶縁樹
脂層上の少なくとも下地金属層を形成する部分に、予
め、前記絶縁基板面よりも高い段差部を設け、該段差部
の上面に下地金属層を形成し、該下地金属層上に金属導
体（配線）を形成したことを特徴とする。
【００３２】本発明の絶縁基板としてはガラス基板，シ
リコン基板，ガラス繊維強化樹脂基板，アラミド繊維強
化樹脂基板またはセラミック基板が適する。
【００３３】本発明の絶縁樹脂層や保護絶縁層または段
差部を形成する絶縁樹脂には、エポキシ樹脂を主体とす
る樹脂，ポリイミドを主体とする樹脂，カルド樹脂を主
体とする樹脂、ＢＣＢ（ベンゾシクロブテン）を主体と
する樹脂等が好適であるが、絶縁性を有するものであれ
ば特に限定しない。
【００３４】
【発明の実施の形態】次ぎに、本発明の実施例を図面に
基づき説明する。なお、説明の便宜上、初めに比較例を
挙げ、次に本発明の実施例１〜８を図面を用いて説明す
る。
【００３５】〔比較例１〕図９は本比較例（従来例）の
配線基板の模式断面図である。図９では金属導体（配
線）間１１にある絶縁樹脂層４と保護絶縁層７との界
面、および、下地金属層５と絶縁樹脂層４とが接する面
が同じ高さにある。
【００３６】〔実施例１〕図１は、本実施例の配線基板
の模式断面図である。金属導体（配線）間１１にある絶
縁樹脂層４の上面部分を、下地金属層５の下面と絶縁樹
脂層４の上面とが接する面よりも低く形成し、その上に
保護絶縁層７を形成した。
【００３７】即ち、金属導体（配線）間１１にある絶縁
樹脂層４と保護絶縁層７の界面が、下地金属層５と絶縁
樹脂層４とが接する面よりも段差１０だけ低い位置にあ
る。
【００３８】図１３は、金属導体間１１にある絶縁樹脂
層４の上面部分を、下地金属層５と絶縁樹脂層４とが接
する面よりも低く形成するために、図１２の従来の製法
の（ｋ）の工程以降に追加した追加工程図である。
【００３９】つまり、ドライエッチング装置により、図
１３（ｋ）'のように金属導体間１１にある絶縁樹脂層
４の上面、および、導体金属６の上面（鎖線部）をドラ
イエッチングし、（ｋ）''のように金属導体間１１にあ
る絶縁樹脂層４の上面部分を、下地金属層５と絶縁樹脂
層４とが接する面よりも段差１０で示す分だけ低く形成
した。なお、段差１０の高さを測定したところ約１００
ｎｍであった。
【００４０】その後、工程（ｌ）において保護絶縁層７
を形成し、配線基板を完成させた。なお、金属導体間１
１にある絶縁樹脂層４の上面部分を、下地金属層５と絶
縁樹脂層４とが接する面よりも低く形成する方法として
は、ドライエッチング以外に、イオンビームによる加
工、レーザーによる加工、アッシング装置による加工、
化学薬品によるエッチング等、絶縁樹脂層４の一部を除
去できる方法ならば、特に限定しない。
【００４１】なお、段差部１０によって絶縁抵抗初期
値、並びに、耐マイグレーション性が向上するが、その
段差部の高さは５０ｎｍ以上あることが望ましく、さら
に好ましくは１００ｎｍ以上あることが望ましい。
【００４２】〔実施例２〕図２は、本実施例の配線基板
の模式断面図である。金属導体間１１にある絶縁樹脂層
４の中央部上面をイオンビーム加工により除去し、下地
金属層５と絶縁樹脂層４とが接する面よりも低く形成
し、その上に保護絶縁層７を形成した。
【００４３】金属導体（配線）間１１にある絶縁樹脂層
４と保護絶縁層７との界面の一部が、下地金属層５と絶
縁樹脂層４が接する面よりも段差１０だけ低い位置にあ
る。なお、段差１０の高さは約５００ｎｍであった。
【００４４】〔実施例３〕図３は、本実施例の配線基板
の模式断面図である。金属導体間１１にある絶縁樹脂層
４の中央部上面をレーザー加工により凹部状に除去，形
成した。該凹部の底部が、下地金属層５と絶縁樹脂層４
とが接する面よりも低く形成し、その上に保護絶縁層７
を形成した。
【００４５】金属導体（配線）間１１にある絶縁樹脂層
４と保護絶縁層７との凹部状界面が、下地金属層５と絶
縁樹脂層４が接する面よりも段差１０だけ低い位置にあ
る。なお、段差１０の高さは約１μｍであった。
【００４６】〔実施例４〕図４は、本実施例の配線基板
の模式断面図である。金属導体（配線）間１１にある絶
縁樹脂層４の表面をアッシング装置により梨地状の凹凸
を形成し、下地金属層５と絶縁樹脂層４とが接する面よ
りも実質的に低くなるように形成し、その上に保護絶縁
層７を形成した。
【００４７】金属導体（配線）間１１にある絶縁樹脂層
４と保護絶縁層７との間の梨地状凹凸が、下地金属層５
と絶縁樹脂層４が接する面よりも、段差１０分だけ低い
位置に成るように形成した。なお、上記段差１０部分の
高さは約５０ｎｍであった。
【００４８】〔実施例５〕図５は、本実施例の配線基板
の模式断面図である。予め、金属導体を形成しようとす
る位置にある絶縁樹脂層４上に段差１０を形成し、該段
差の上面に下地金属層５および金属導体６を形成し、さ
らに、その上に保護絶縁層７を形成した。
【００４９】金属導体（配線）間１１にある絶縁樹脂層
４と保護絶縁層７の界面が、下地金属層５と絶縁樹脂層
４とが接する面よりも、段差１０だけ低い位置にある。
なお、段差１０の高さは約１μｍであった。
【００５０】図１４は、金属導体を形成する部分に当る
段差部８を形成するために、図１２の従来の製法の
（ｆ）の工程以下に追加した工程を説明するための模式
断面図である。つまり、図１４（ｆ’）で金属導体を形
成しようとする位置に、予め、感光性ポリイミド樹脂に
より段差部８を形成した。その後は、工程（ｇ）〜
（ｌ）により配線基板を完成させた。
【００５１】なお、段差部８には、感光性ポリイミド樹
脂だけでなくエポキシ樹脂を主体とする樹脂、ポリイミ
ドを主体とする樹脂、カルド樹脂を主体とする樹脂、ベ
ンゾシクロブテン（ＢＣＢ）を主体とする樹脂等でもよ
い。また、樹脂等の有機物以外に絶縁性を有するもの、
例えば、無機化合物でもよい。
【００５２】段差１０の高さが僅かでも、絶縁抵抗初期
値，耐マイグレーション性の向上に寄与する。特に、そ
の高さが５０ｎｍ以上あることが望ましく、さらに好ま
しくは１００ｎｍ以上がよい。
【００５３】〔実施例６〕図６は、本実施例の配線基板
の模式断面図である。予め、金属導体を形成しようとす
る位置にある絶縁基板１上に段差部８を形成し、その上
に下地金属層２および金属導体３を形成し、その上に絶
縁樹脂層（層間絶縁層）４を形成した。そして２層目の
配線も実施例５と同じように形成した。
【００５４】金属導体（配線）間１１にある絶縁基板１
と絶縁樹脂層（層間絶縁層）４の界面が、下地金属層２
と段差部８が接する面よりも段差１０だけ低い位置にあ
る。また、金属導体（配線）間１１にある絶縁樹脂層４
と保護絶縁層７の界面が、下地金属層５と段差部８が接
する面よりも段差１０だけ低い位置にある。なお、段差
１０の高さは約１μｍであった。
【００５５】〔実施例７〕図７は、本実施例の配線基板
の模式断面図である。本実施例は、図１に示す実施例１
の下地金属層２，５が無いだけで、金属導体（配線）間
１１にある絶縁樹脂層４と保護絶縁層７との界面が、金
属導体６と絶縁樹脂層４が接する面よりも段差１０だけ
低い位置にある。なお、段差１０の高さは約１００ｎｍ
であった。
【００５６】〔実施例８〕図８は、本実施例の配線基板
の模式断面図である。本実施例は、図１に示す実施例１
の下地金属層２，５が無いだけで、金属導体（配線）間
１１にある絶縁樹脂層４と保護絶縁層７の界面が、金属
導体６と段差部８が接する面よりも段差１０だけ低い位
置にある。なお、段差１０の高さは約１μｍであった。
【００５７】〔絶縁信頼性評価試験〕金属導体（配線）
間１１の絶縁抵抗初期値と、高温，高湿環境における絶
縁信頼性の評価として実施した環境加速試験の結果を表
１に併せて示す。なお、評価に用いた配線基板の電極形
状は、１０対の櫛型電極であり、金属導体（配線）間１
１の距離は１０μｍである。
【００５８】絶縁抵抗初期値は、金属導体（配線）間１
１に１００Ｖの電圧を印加し、１分後の絶縁抵抗値で示
す。また、環境加速試験の条件は８５℃／８５％ＲＨ
で、金属導体（配線）間１１に印加する電圧は２０Ｖで
ある。
【００５９】
【表１】 表１に示すように、従来の配線基板である比較例１で
は、２層目の絶縁抵抗値は６.８×１０8Ωと低く（前記
第一の問題点）、環境加速試験によりイオンマイグレー
ションが発生し、試験開始から５００時間経過後には評
価下限の１×１０ 6Ω未満のショート状態（前記第二の
問題点）となった。
【００６０】これに対し、実施例１〜８では、絶縁抵抗
初期値が１×１０12Ωよりも大きく、良好な結果が得ら
れた。また、環境加速試験においても、試験開始から１
０００時間経過後も、１０9Ω以上の抵抗値を有してお
り、良好な結果が得られた。
【００６１】〔実施例９〕図１５は、本実施例の配線基
板を用いた半導体装置の模式断面図である。本実施例１
〜８のいずれかの配線基板１６上に半導体（ＩＣ）チッ
プ１７を搭載、チップ出力端子と配線基板電極間を、例
えば、金属細線２０等の接続部材で電気的に接続、そし
てチップと接続部材をエポキシ樹脂等の封止樹脂２３で
封止し、さらに、配線基板下面にはんだボール等で外部
電極２４を形成した構造となっている。
【００６２】〔実施例１０〕図１６は、本実施例の配線
基板を用いたマルチチップモジュールの模式断面図であ
る。本実施例１〜８のいずれかの配線基板１６の電極と
半導体（ＩＣ）チップ１７、抵抗１８、コンデンサ１９
の出力端子を、それぞれ突起電極２１（金バンプ）、は
んだ２２等の接続部材で電気的に接続し、チップ、抵
抗、コンデンサ、接続部材をエポキシ樹脂等の封止樹脂
２３で封止し、さらに配線基板下面にはんだボール等で
外部電極２４を形成した構造となっている。
【００６３】
【発明の効果】本発明によれば、クロム等の残存下地金
属層やめっき液，エッチング液等の薬品残留によるイオ
ン性不純物による影響が殆ど無く、配線間絶縁抵抗値の
高い配線基板を得ることができる。
【００６４】また、高温，高湿環境においても、樹脂界
面距離が配線間距離よりも大きいため、絶縁樹脂界面へ
のイオンマイグレーションの発生が抑制され、リークや
短絡が生じにくい高信頼性の配線基板を得ることが可能
となる。
【００６５】さらに、イオンマイグレーションが生じな
いため、より配線間隔が微細な高密度配線基板を提供す
ることが可能となる。
【図面の簡単な説明】
【図１】実施例１の配線基板の模式断面図である。
【図２】実施例２の配線基板の模式断面図である。
【図３】実施例３の配線基板の模式断面図である。
【図４】実施例４の配線基板の模式断面図である。
【図５】実施例５の配線基板の模式断面図である。
【図６】実施例６の配線基板の模式断面図である。
【図７】実施例７の配線基板の模式断面図である。
【図８】実施例８の配線基板の模式断面図である。
【図９】従来の配線基板の模式断面図である。
【図１０】図９の配線基板のＡ部拡大図である。
【図１１】図９の配線基板のＡ部拡大図である。
【図１２】従来の配線基板の製法の一例を示す模式断面
図である。
【図１３】本発明の配線基板の製法の一例を示す模式断
面図である。
【図１４】本発明の配線基板の製法の一例を示す模式断
面図である。
【図１５】本発明の実施例９に係る半導体装置の構造を
示す模式断面図である。
【図１６】本発明の実施例１０に係るマルチチップモジ
ュールの構造を示す模式断面図である。
【符号の説明】
１…絶縁基板、２，５…下地金属層、３，６…金属導体
（配線）、４…絶縁樹脂層（層間絶縁層）、７…保護絶
縁樹脂層、８…段差部、９…レジスト、１０…段差、１
１…金属導体（配線）間、１２…残存下地金属層、１３
…イオン性不純物、１４…電源、１５…イオンマイグレ
ーション、１６…配線基板、１７…半導体（ＩＣ）チッ
プ、１８…抵抗、１９…コンデンサ、２０…接続部材
（金属細線）、２１…接続部材（突起電極）、２２…接
続部材（はんだ）、２３…封止樹脂、２４…外部電極
（はんだボール）。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板の少なくとも一方の面にレジス
    トを形成し、該レジスト以外の部分に金属を付与する
    （アディティブ法）ことにより、金属導体（配線）を形
    成する配線基板において、 前記金属導体（配線）間の前記絶縁基板上面の少なくと
    も一部を、前記金属導体（配線）と前記絶縁基板との界
    面よりも低く形成したことを特徴とする配線基板。
  2. 【請求項２】 絶縁基板の少なくとも一方の面に金属層
    を形成し、該金属層の金属導体（配線）となる部分以外
    を除去する（サブトラクティブ法）ことにより、金属導
    体（配線）を形成した配線基板において、 前記金属導体（配線）間の前記絶縁基板上面の少なくと
    も一部を、前記金属導体（配線）と前記絶縁基板との界
    面よりも低く形成したことを特徴とする配線基板。
  3. 【請求項３】 絶縁基板の少なくとも一方の面に下地金
    属層を形成し、該下地金属層上にレジストを形成し、該
    レジスト以外の部分に金属を付与後、レジストを除去
    し、金属導体（配線）となる部分以外の下地金属層を除
    去する（セミアディティブ法）ことにより、金属導体
    （配線）を得る配線基板において、 前記金属導体（配線）間の前記絶縁基板上面の少なくと
    も一部を、前記下地金属層と前記絶縁基板との界面より
    も低く形成したことを特徴とする配線基板。
  4. 【請求項４】 絶縁基板の少なくとも一方の面に絶縁樹
    脂層を形成し、該絶縁樹脂層上にレジストを形成し、該
    レジスト以外の部分に金属を付与する（アディティブ
    法）ことにより、金属導体（配線）を形成する配線基板
    において、 前記金属導体（配線）間の前記絶縁樹脂層上面の少なく
    とも一部を、前記金属導体（配線）と前記絶縁樹脂層と
    の界面よりも低く形成したことを特徴とする配線基板。
  5. 【請求項５】 絶縁基板の少なくとも一方の面に絶縁樹
    脂層を形成し、該絶縁樹脂層上に金属層を形成し、該金
    属層の金属導体（配線）となる部分以外を除去する（サ
    ブトラクティブ法）ことにより、金属導体（配線）を形
    成する配線基板において、 前記金属導体（配線）間の前記絶縁樹脂層上面の少なく
    とも一部を、前記金属導体（配線）と前記絶縁樹脂層と
    の界面よりも低く形成したことを特徴とする配線基板。
  6. 【請求項６】 絶縁基板の少なくとも一方の面に絶縁樹
    脂層を形成し、該絶縁樹脂層上に下地金属層を形成し、
    該下地金属層上にレジストを形成し、該レジスト以外の
    部分に金属を付与後、レジストを除去し、金属導体（配
    線）となる部分以外の下地金属層を除去する（セミアデ
    ィティブ法）ことにより、金属導体（配線）を形成する
    形成する配線基板において、 前記金属導体（配線）間の前記絶縁樹脂層上面の少なく
    とも一部を、前記下地金属層と前記絶縁樹脂層との界面
    よりも低く形成したことを特徴とする配線基板。
  7. 【請求項７】 絶縁基板の少なくとも一方の面にレジス
    トを形成し、該レジスト以外の部分に金属を付与する
    （アディティブ法）ことにより、金属導体（配線）を形
    成する配線基板において、 前記絶縁基板の少なくとも金属導体（配線）を形成する
    部分に、予め、前記絶縁基板面よりも高い段差部を設
    け、該段差部の上面に金属導体（配線）を形成したこと
    を特徴とする配線基板。
  8. 【請求項８】 絶縁基板の少なくとも一方の面に下地金
    属層を形成し、該下地金属層上にレジストを形成し、該
    レジスト以外の部分に金属を付与後、レジストを除去
    し、金属導体（配線）となる部分以外の下地金属層を除
    去する（セミアディティブ法）ことにより、金属導体
    （配線）を形成する配線基板において、 前記絶縁基板の少なくとも金属導体（配線）を形成する
    部分に、予め、前記絶縁基板面よりも高い段差部を設
    け、該段差部の上面に下地金属層を形成し、該下地金属
    層上に金属導体（配線）を形成したことを特徴とする配
    線基板。
  9. 【請求項９】 絶縁基板の少なくとも一方の面に絶縁樹
    脂層を形成し、該絶縁樹脂層上にレジストを形成し、該
    レジスト以外の部分に金属を付与する（アディティブ
    法）ことにより、金属導体（配線）を形成する配線基板
    において、 前記絶縁樹脂層上の少なくとも金属導体（配線）を形成
    する部分に、予め、前記絶縁基板面よりも高い段差部を
    設け、該段差部の上面に金属導体（配線）を形成したこ
    とを特徴とする配線基板。
  10. 【請求項１０】 絶縁基板の少なくとも一方の面に絶縁
    樹脂層を形成し、該絶縁樹脂層上に下地金属層を形成
    し、該下地金属層上にレジストを形成し、該レジスト以
    外の部分に金属を付与後、レジストを除去し、金属導体
    （配線）となる部分以外の下地金属層を除去する（セミ
    アディティブ法）ことにより、金属導体（配線）を形成
    する配線基板において、 前記絶縁樹脂層上の少なくとも下地金属層を形成する部
    分に、予め、前記絶縁基板面よりも高い段差部を設け、
    該段差部の上面に下地金属層を形成し、該下地金属層上
    に金属導体（配線）を形成したことを特徴とする配線基
    板。
  11. 【請求項１１】 前記絶縁基板がガラス基板，シリコン
    基板，ガラス繊維強化樹脂基板，アラミド繊維強化樹脂
    基板またはセラミック基板である請求項１〜１０のいず
    れかに記載の配線基板。
  12. 【請求項１２】 半導体チップの出力部と配線基板の端
    子とが、接続部材を介して接続されてなる半導体装置に
    おいて、 前記配線基板が請求項１〜１１のいずれかに記載の配線
    基板であることを特徴とする半導体装置。
  13. 【請求項１３】 コンデンサ、抵抗、または、ＩＣが配
    線基板に実装されたマルチチップモジュールにおいて、 前記配線基板が請求項１〜１１のいずれかに記載の配線
    基板であることを特徴とするマルチチップモジュール。
JP2002141160A 2002-05-16 2002-05-16 配線基板とそれを用いた電子装置 Pending JP2003332483A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002141160A JP2003332483A (ja) 2002-05-16 2002-05-16 配線基板とそれを用いた電子装置
TW92106941A TWI236736B (en) 2002-05-16 2003-03-27 Wiring substrate and electronic device using the same
CN03122238A CN1461181A (zh) 2002-05-16 2003-04-23 配线基板和使用它的电子装置
US10/437,901 US7355127B2 (en) 2002-05-16 2003-05-15 Printed wiring board and electronic device using the same
KR10-2003-0030861A KR20030089471A (ko) 2002-05-16 2003-05-15 배선 기판과 그것을 이용한 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002141160A JP2003332483A (ja) 2002-05-16 2002-05-16 配線基板とそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2003332483A true JP2003332483A (ja) 2003-11-21

Family

ID=29416971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141160A Pending JP2003332483A (ja) 2002-05-16 2002-05-16 配線基板とそれを用いた電子装置

Country Status (5)

Country Link
US (1) US7355127B2 (ja)
JP (1) JP2003332483A (ja)
KR (1) KR20030089471A (ja)
CN (1) CN1461181A (ja)
TW (1) TWI236736B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100481A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置
JP2008004960A (ja) * 2003-12-05 2008-01-10 Mitsui Mining & Smelting Co Ltd プリント配線基板および回路装置
TWI384917B (zh) * 2003-12-05 2013-02-01 Simpal Electronics Co Ltd 印刷配線基板，其製造方法及電路裝置
JP2013048195A (ja) * 2011-08-29 2013-03-07 Fujitsu Ltd 配線構造及びその製造方法並びに電子装置及びその製造方法
JP2020107860A (ja) * 2018-12-28 2020-07-09 新光電気工業株式会社 配線基板及びその製造方法
WO2023135959A1 (ja) * 2022-01-17 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347411A (ja) 2004-06-01 2005-12-15 Sanyo Electric Co Ltd 素子搭載基板およびそれを用いる半導体装置
GB2427751A (en) * 2005-06-28 2007-01-03 Bookham Technology Plc High power semiconductor opto-electronic device
TWI335792B (en) * 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
TWI354523B (en) 2007-05-25 2011-12-11 Princo Corp Method for manufacturing metal lines in multi-laye
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3640760A1 (de) 1986-11-28 1988-06-01 Richard Landgraf Anordnung mit elektrischen leiterbahnen und verfahren zur herstellung der anordnung
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
JP2760952B2 (ja) * 1994-12-27 1998-06-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 回路板の製造方法
JP3754217B2 (ja) 1999-01-13 2006-03-08 日本特殊陶業株式会社 プリント配線板の製造方法
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004960A (ja) * 2003-12-05 2008-01-10 Mitsui Mining & Smelting Co Ltd プリント配線基板および回路装置
JP4709813B2 (ja) * 2003-12-05 2011-06-29 三井金属鉱業株式会社 プリント配線基板、回路装置およびプリント配線基板の製造方法
TWI384917B (zh) * 2003-12-05 2013-02-01 Simpal Electronics Co Ltd 印刷配線基板，其製造方法及電路裝置
JP2006100481A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置
JP2013048195A (ja) * 2011-08-29 2013-03-07 Fujitsu Ltd 配線構造及びその製造方法並びに電子装置及びその製造方法
JP2020107860A (ja) * 2018-12-28 2020-07-09 新光電気工業株式会社 配線基板及びその製造方法
JP7145068B2 (ja) 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法
WO2023135959A1 (ja) * 2022-01-17 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
CN1461181A (zh) 2003-12-10
KR20030089471A (ko) 2003-11-21
US7355127B2 (en) 2008-04-08
TW200405528A (en) 2004-04-01
US20030213616A1 (en) 2003-11-20
TWI236736B (en) 2005-07-21

Similar Documents

Publication Publication Date Title
US7138294B2 (en) Circuit substrate device, method for producing the same, semiconductor device and method for producing the same
US6864586B2 (en) Padless high density circuit board
US6605524B1 (en) Bumping process to increase bump height and to create a more robust bump structure
US7705471B2 (en) Conductive bump structure of circuit board and method for forming the same
US20030071331A1 (en) Semiconductor device and structure for mounting the same
JP2003332483A (ja) 配線基板とそれを用いた電子装置
US6593649B1 (en) Methods of IC rerouting option for multiple package system applications
JP2002231854A (ja) 半導体装置およびその製造方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
US20230369193A1 (en) Package Substrate Insulation Opening Design
JP2001298120A (ja) 半導体装置及び半導体装置の製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
KR20010085234A (ko) 반도체 장치 및 그 제조방법
US5811883A (en) Design for flip chip joint pad/LGA pad
US6492715B1 (en) Integrated semiconductor package
US20050109533A1 (en) Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2005183868A (ja) 半導体装置およびその実装構造
KR20090132186A (ko) 전자부품 내장 기판 형성방법
JP2002359324A (ja) 半導体装置及びその製造方法
JP2019012771A (ja) 回路基板、電子装置、及び、回路基板の製造方法
JP2001168124A (ja) 半導体装置の製造方法
JP3723524B2 (ja) 半導体装置の製造方法
JP2001223325A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403