CN1461181A - 配线基板和使用它的电子装置 - Google Patents

配线基板和使用它的电子装置 Download PDF

Info

Publication number
CN1461181A
CN1461181A CN03122238A CN03122238A CN1461181A CN 1461181 A CN1461181 A CN 1461181A CN 03122238 A CN03122238 A CN 03122238A CN 03122238 A CN03122238 A CN 03122238A CN 1461181 A CN1461181 A CN 1461181A
Authority
CN
China
Prior art keywords
substrate
mentioned
metallic conductor
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03122238A
Other languages
English (en)
Inventor
楠川順平
武内良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1461181A publication Critical patent/CN1461181A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

提供一种配线间的绝缘电阻值高，即使在高温、高湿环境下，也不会发生由离子迁徒引起的泄露和短路等问题的配线基板。在绝缘基板1的至少1面上形成绝缘树脂层4，在该绝缘树脂层上形成基底金属层2、5，在该基底金属层上形成由金属导体形成的电路，其特征在于：把位于上述金属导体间11上的上述绝缘树脂层上面的至少一部分，形成得比上述基底金属层5和上述绝缘树脂层4连接的面还低。

Description

配线基板和使用它的电子装置
技术领域
本发明涉及配线基板以及使用它的半导体装置、多芯片模块等的电子装置。
背景技术
近年，手机以及便携信息终端机器、笔记本型个人计算机、数字照相机、视频照相机等的电子机器日益小型化、轻量化、高性能化。其结果，在固定支撑构成它们的电子零件、形成电路的配线基板，和使用该配线基板的BGA(网格焊球阵列)/CSP(芯片尺寸封装)等的半导体装置、多芯片模块中也要求进一步的高密度化。
为了与此高密度化相对应，提出了组合基板和玻璃基板等并已经实用化。
作为这些配线基板的一例，图9展示在绝缘基板的单面上形成2层配线图案的配线基板的模式断面图。
基本上，在绝缘基板1的表面上形成基底金属层2和金属导体3，在其上形成绝缘树脂层(层间绝缘膜)4，而且在其上形成基底金属层5和金属导体6，形成保护绝缘树脂层7。
在图9中，展示具有基底金属层2、5的情况，但根据制造方法也有没有它们的情况。
根据图12说明这种配线基板的制造方法的一例。首先，如图12(a)所示，在绝缘基板1的表面上形成基底金属层2。形成基底金属层2，是为了进行电镀等的导通用，和为了提高绝缘基板1和金属导体3的密合性。作为基底金属材料，理想的是和绝缘基板以及绝缘树脂层的密合性好的铬等的金属，但没有特别限定。
作为形成方法有真空蒸镀、溅射、无电解电镀等，但也可以用任何方法进行。另外，当用无电解电镀形成金属导体3的情况下，基底金属层2不是必需的。
以下在(b)中，用旋转涂布法等形成抗蚀剂9，用图案掩模曝光、显影，得到想形成的电路图案的负图案的抗蚀剂9。
以下在(c)中，把基底金属层2作为电极，在未形成抗蚀剂9的部分上用电镀使金属导体3成长，得到所希望的电路。而且在(d)中，用药品等除去抗蚀剂9。
以下在(e)中，用药品等除去用金属导体3形成的电路部以外的基底金属层2。
以下在(f)中，用旋转涂布等涂布聚酰亚胺等的绝缘树脂，形成绝缘树脂层(层间绝缘膜)4。由此完成第1层的配线。
接着与(a)～(f)一样，通过(g)～(l)的工序形成第2层配线。而且，当想进一步增加配线层的情况下，只要追加(g)～(l)工序即可。虽然在图9、图12中未图示，但为了导通第1层和第2层，形成了通路孔和通孔，通过使配线层间导通完成配线基板。
在用上述制造方法制造的配线基板中，如果为了高密度化而使金属导体(配线)间11窄间距化，则可知有可能产生以下那样的问题。图10以及图11是图9的配线基板的A部放大图，用图10、图11详细说明上述问题。
在用图12那样的制造方法制造的配线基板中，在图12(e)除去的绝缘基板1上的电路以外的不需要部分的基底金属层2的工序，以及，(k)的除去绝缘树脂层(层间绝缘层)4上的电路以外的不需要部分的基底金属层5的工序中，如图10所示如果金属导体(配线)间11变窄，则基底金属层2、5难以除去，基底金属层残留在配线间(残留基底金属层12)。
该残存基底金属层12使金属导体(配线)间11的绝缘电阻值变低。而且，当用溅射等形成了基底金属层2、5的情况下，因为基底金属层进入到绝缘基板1以及绝缘树脂层(层间绝缘层)4中，所以有绝缘电阻值下降的趋势。
另外，即使可以完全除去基底金属层2、5，蚀刻液等的药品残留在金属导体(配线)间11上，成为离子性杂质13。其结果，金属导体(配线)间11的绝缘电阻值降低是第一个问题。
另外，在高温、高湿度的环境下，如图9、图11所示当向金属导体(配线)间11施加电压的情况下，基底金属层2、5以及金属导体3、6熔融离子化，使绝缘基板1和绝缘树脂层(层间绝缘层)4的界面部分，或者绝缘树脂层(层间绝缘层)4和保护绝缘层7的界面部分移动(离子迁徙15)。其结果，在配线间出现被称为电流泄露、短路的劣化现象。这是第二个问题。
而且，作为提高配线间的绝缘性的方法，在特开2000-183468号公报中，提出了在树脂接合面上形成凸状的筋或者凹状的沟。
但是，这样的目的是提高在用树脂嵌入形成了金属框的树脂成形配线板(模压配线板)中的绝缘性。和用在本发明中作为对象的添加法、半添加法、减法制作的高密度配线基板，制造方法、配线密度等完全不同，由制造方法完全不会引起上述那样的问题。
发明内容
本发明的目的在于，解决上述第一以及第二问题，提供一种金属导体(配线)间的绝缘电阻值高，由离子迁徙等引起的泄露和短路这些问题难以产生的配线基板。
另外，提供一种使用了上述配线基板的半导体装置和多芯片模块等的电子机器。
实现上述目的的本发明的主旨如下。
(1)在绝缘基板的至少一面上形成抗蚀剂，通过在该抗蚀剂以外的部分上赋予金属(用所谓的添加法)，形成金属导体(配线)的配线基板上，其特征在于：
形成上述金属导体(配线)间的上述绝缘基板上面的至少一部分，比上述金属导体(配线)和上述绝缘基板的界面还低。
(2)在绝缘基板的至少一个面上形成金属层，通过除去成为该金属层的金属导体(配线)的部分以外(用所谓的减法)的金属层，形成金属导体(配线)的配线基板中，其特征在于：
形成上述金属导体(配线)间的上述绝缘基板上面的至少一部分，比上述金属导体(配线)和上述绝缘基板的界面还低。
(3)在绝缘基板的至少一个面上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后，除去抗蚀剂，除去成为金属导体(配线)的部分以外的基底金属层(所谓的半添加法)得到金属导体(配线)的配线基板中，其特征在于：
形成上述金属导体(配线)间的上述绝缘基板上面的至少一部分，比上述基底金属层(配线)和上述绝缘基板的界面还低。
(4)在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成抗蚀剂，通过在该抗蚀剂以外的部分上赋予金属后(所谓的添加法)，形成金属导体(配线)的配线基板中，其特征在于：
形成上述金属导体(配线)间的上述绝缘树脂层上面的至少一部分，比上述金属导体(配线)和上述绝缘树脂层的界面还低。
(5)在绝缘基板的至少一个面上形成树脂绝缘层，在该绝缘树脂层上形成金属层，通过除去成为金属导体(配线)的部分以外(用所谓的减法)的金属层，形成金属导体(配线)的配线基板中，其特征在于：
形成上述金属导体(配线)间的上述绝缘树脂层上面的至少一部分，比上述金属导体(配线)和上述绝缘树脂层的界面还低。
(6)在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后，除去抗蚀剂，除去成为金属导体(配线)的部分以外的基底金属层(所谓的半添加法)，得到金属导体(配线)的配线基板中，其特征在于：
形成上述金属导体(配线)间的上述绝缘树脂层上面的至少一部分，比上述基底金属层(配线)和上述绝缘树脂层的界面还低。
(7)在绝缘基板的至少一个面上形成抗蚀剂，通过在该抗蚀剂以外的部分上赋予金属后(所谓的添加法)，形成金属导体(配线)的配线基板中，其特征在于：
在上述绝缘基板的至少形成金属导体(配线)的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成金属导体(配线)。
(8)在绝缘基板的至少一个面上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后，除去抗蚀剂，除去成为金属导体(配线)的部分以外的基底金属层(所谓的半添加法)，形成金属导体(配线)的配线基板中，其特征在于：
在上述绝缘基板的至少形成金属导体(配线)的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成基底金属层，在该基底金属层上形成金属导体(配线)。
(9)在通过在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成抗蚀剂(所谓的添加法)形成金属导体(配线)的配线基板中，其特征在于：
在上述绝缘树脂层的至少形成金属导体(配线)的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面金属导体(配线)。
(10)在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后，除去抗蚀剂，除去成为金属导体(配线)的部分以外的基底金属层(所谓的半添加法)，形成金属导体(配线)的配线基板中，其特征在于：
在上述绝缘树脂层的至少形成金属导体(配线)的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成基底金属层，在该基底金属层上形成金属导体(配线)。
作为本发明的绝缘基板，玻璃基板、硅基板、玻璃纤维强化树脂基板、芳族聚酰胺纤维强化树脂基板或者陶瓷基板。
在形成本发明的绝缘树脂层和保护绝缘层或者高差部的绝缘树脂上，以环氧树脂为主体的树脂，以聚酰亚胺为主体的树脂，以卡尔多(カルド)树脂为主体的树脂，以BCB(苯并环丁烯)为主体的树脂等适宜，如果具有绝缘性则没有特别限定。
附图说明
图1是实施例1的配线基板的模式断面图。
图2是实施例2的配线基板的模式断面图。
图3是实施例3的配线基板的模式断面图。
图4是实施例4的配线基板的模式断面图。
图5是实施例5的配线基板的模式断面图。
图6是实施例6的配线基板的模式断面图。
图7是实施例7的配线基板的模式断面图。
图8是实施例8的配线基板的模式断面图。
图9是以往的配线基板的模式断面图。
图10是图9的配线基板的A部放大图。
图11是图9的配线基板的A部放大图。
图12是展示以往的配线基板的制造方法的一例的模式断面图。
图13是展示本发明的配线基板的制造方法的一例的模式断面图。
图14是展示本发明的配线基板的制造方法的一例的模式断面图。
图15是展示本发明的实施例9的半导体装置的构造的模式断面图。
图16是展示本发明的实施例10的多芯片模块构造的模式断面图。
具体实施方式
以下，根据附图说明本发明的实施例。而且，为了便于说明，首先举比较例，其次用附图说明本发明的实施例1～8。
[比较例1]
图9是本比较例(以往例)的配线基板的模式断面图。在图9中处于金属导体(配线)间11的绝缘树脂层4和保护绝缘层7的界面，以及，基底金属层5和绝缘树脂层4连接的面高度相同。
[实施例1]
图1是本实施例的配线基板的模式断面图。处于金属导体(配线)间11上的绝缘树脂层4的上部部分，形成为比基底层5的下面和绝缘层4的上面连接的面还低，在其上形成保护绝缘层7。
即，处于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的界面，位于比基底金属层5和绝缘树脂层4连接的面只低高差10的位置。
图13是为了把位于金属导体间11的绝缘树脂层4的上面部分，形成得比基底金属层5和绝缘树脂层4连接的面还低，在图12的以往的制造方法的(k)工序以后追加的追加工序图。
即，用干蚀刻装置，如图13(k)’那样干蚀刻位于金属导体间11上的绝缘树脂层4的上面，以及导体金属6的上面(虚线)，如(k)”那样把位于金属导体层间11上的绝缘树脂层4的上面部分，形成得比基底金属层5和绝缘树脂层4连接的面还低高差10所示的部分。而且，测定高差10的高度的结果是约100nm。
其后，在工序(1)中形成保护绝缘层7，完成配线基板。而且，作为把处于金属导体间11上的绝缘树脂层4上面部分，形成得比基底金属层5和绝缘树脂4的连接面还低的方法，在干蚀刻以外，如果是采用离子束的加工、采用激光的加工、采用灰化装置的加工、采用化学药品的蚀刻等，可以除去绝缘树脂层4的一部分的方法，则没有特别限制。
而且，通过高差部10提高了绝缘电阻初始值以及耐迁徙性，而该高差部的高度希望在50nm以上，理想的是在100nm以上。
[实施例2]
图2是本实施例的配线基板的模式断面图。用离子束加工除去位于金属导体间11上的绝缘树脂层4的中央部分上面，形成比基底金属层5和绝缘树脂层4连接的面还低，在其上形成保护绝缘层7。
位于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的界面的一部分，处于比基底金属层5和绝缘树脂层4连接的面只低高差10的位置。而且，高差10的高度是约500nm。
[实施例3]
图3是本实施例的配线基板的模式断面图。用激光加工除去位于金属导体间11上的绝缘树脂层4的中央部分上面形成凹部形状。该凹部的底部，形成为比基底金属层5和绝缘树脂层4连接的面还低，在其上形成保护绝缘层7。
位于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的凹部状界面，处于比基底金属层5和绝缘树脂层4连接的面只低高差10的位置。而且，高差10的高度是约1μm。
[实施例4]
图4是本实施例的配线基板的模式断面图。用灰化装置加工位于金属导电间11上的绝缘树脂层4的表面形成皱纹状的凹凸，形成实际上比基底金属层5和绝缘树脂层4连接的面还低，在其上形成保护绝缘层7。
位于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的皱纹状凹凸，形成为比基底金属层5和绝缘树脂层4连接的面只低高差10的位置。而且，高差10部分的高度是约50nm。
[实施例5]
图5是本实施例的配线基板的模式断面图。预先，在处于要形成金属导体的位置上的绝缘树脂层4上形成高差10，在该高差的上面形成基底金属层5以及金属导体6，而且，在其上形成保护绝缘层7。
处于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的界面，位于比基底金属层5和绝缘树脂层4连接的面只低高差10的位置上。而且，高差10的高度是约1μm。
图14是用于说明为了形成位于形成金属导体的部分上的高差部8，在图12的以往的制造方法的(f)工序之后追加的工序的模式断面图。即，在要用图14(f′)形成金属导体的位置上，预先，用感光性聚酰亚胺树脂形成高差部8。其后，用工序(g)～(l)完成配线基板。
而且，在高差部8中，不仅是感光性聚酰亚胺树脂，也可以是以环氧树脂为主体的树脂，以聚酰亚胺为主体的树脂，以卡尔多(カルド)树脂为主体的树脂，以苯并环丁烯(BCB)为主体的树脂。另外，除了树脂等的有机物以外，还可以是具有绝缘性的例如无机化合物。
高差10的高度即便很小，也有助于绝缘电阻初始值和耐迁徒性的提高。尤其是希望高度是50nm以上，最佳是100nm以上。
[实施例6]
图6是本实施例的配线基板的模式断面图。预先，在处于要形成金属导体的位置上的绝缘基板1上形成高差部8，在其上形成基底金属层2以及金属导体3，在其上形成绝缘树脂层(层间绝缘层)4。而后第2层配线也和实施例5一样形成。
处于金属导体(配线)间11上的绝缘基板1和绝缘树脂层(层间绝缘层)4的界面，位于比基底金属层2和高差部8连接的面只低高差10的位置上。另外，位于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的界面，位于比基底金属层5和高差部8连接的面只低高差10的位置。而且，高差10的高度是约1μm。
[实施例7]
图7是本实施例的配线基板的模式断面图。在本实施例，只是没有图1所示的实施例1的基底金属层2、5，位于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的界面，位于比金属导体6和绝缘树脂层4连接的面只低高差10的位置上。而且，高差10的高度是约100nm。
[实施例8]
图8是本实施例的配线基板的模式断面图。本实施例，只是没有图1所示的实施例1的基底金属层2、5，位于金属导体(配线)间11上的绝缘树脂层4和保护绝缘层7的界面，位于比金属导体6和高差部8连接的面只低高差10的位置上。而且，高差10的高度是约1μm。
[绝缘可靠性评价试验]
把作为金属导体(配线)间11的绝缘电阻初始值、在高温、高湿环境下的绝缘可靠性的评价实施的环境加速实验的结果一并展示在表1中。而且，在评价中使用的配线基板的电极形状，是10对梳型电极，金属导体(配线)间11的距离是10μm。
绝缘初始电阻值，是在金属导体(配线)间11上施加100V的电压，用1分钟后的绝缘电阻值表示。另外，环境加速试验的条件，在85℃/85％RH下，在金属导体(配线)间11施加的电压是20V。
[表1]
  基板构造   配线层 初始绝缘电阻(Ω)                        加速劣化试验后的绝缘电阻(Ω)
  100h后   200h后   300h后   500h后   1000h后
实施例 1 图1     1 ＞1×1012   7.9×1010   6.4×1010   4.6×1010   2.3×1010   7.9×109
2 ″ 1.8×1011 8.9×1010 7.9×1010 6.2×1010 3.9×1010
2 图2     1 ″   7.6×1010   6.2×1010   4.2×1010   2.3×1010   8.5×109
2 ″ 2.2×1011 1.1×1011 9.8×1010 8.2×1010 6.0×1010
3 图3     1 ″   8.2×1010   6.9×1010   4.9×1010   3.1×1010   8.6×109
2 ″ 1.9×1011 9.9×1010 8.5×1010 7.0×1010 4.9×1010
4 图4     1 ″   7.8×1010   6.3×1010   4.8×1010   2.3×1010   8.7×109
2 ″ 9.2×1010 8.1×1010 6.9×1010 4.7×1010 2.3×1010
5 图5     1 ″   8.1×1010   6.9×1010   5.3×1010   3.6×1010   9.3×109
2 ″ 1.2×1011 9.0×1010 7.9×1010 8.1×1010 5.0×1010
6 图6     1 ″   8.5×1010   7.6×1010   7.0×1010   4.9×1010   2.3×1010
2 ″ 7.7×1010 7.1×1010 6.6×1010 4.9×1010 3.7×1010
7 图7     1 ″   7.6×1010   6.3×1010   4.8×1010   2.2×1010   7.6×109
2 ″ 7.9×1010 7.2×1010 6.5×1010 5.5×1010 4.0×1010
8 图8     1 ″   7.9×1010   6.7×1010   5.9×1010   3.4×1010   9.6×109
    2 ″   8.2×1010   7.0×1010   6.2×1010   4.9×1010   2.2×1010
比较例1 图9     1 ″   8.0×1010   6.5×1010   5.1×1010   2.9×1010   8.9×109
    2 6.8×108   1.2×108   8.3×107   7.8×107   ＜1×106   ＜1×108
如表1所示，在以往的配线基板的比较例1中，第2层的绝缘电阻低至6.8×108Ω(上述第二点问题)，通过环境加速试验产生离子迁徒，在从试验开始到经过500小时后，变为不足评价下限的1×106Ω的短路状态(上述第二问题点)。
与此相反，在实施例1～8中，绝缘电阻初始值比1×1012Ω还大，可以得到良好的结果。另外，即使在环境加速试验中，在从试验开始到结果1000小时后，也具有109Ω以上的电阻值，可以得到良好的结果。
[实施例9]
图15是使用本实施例的配线基板的半导体装置的模式断面图。在本实施例1～8之一的配线基板16上安装半导体(IC)芯片17，把芯片输出端子和配线基板电极间，例如，用金属细线20等的连接部件电气连接，而后用环氧树脂等密封树脂23密封芯片和连接部件，而且，成为用焊锡球等在配线基板下面形成外部电极24的构造。
[实施例10]
图16是使用本实施例的配线基板的多芯片模块的模式断面图。把本实施例1～8之一的配线基板16的电极和半导体(IC)芯片17、电阻18、电容器19的输出端子，分别用突起电极21(金突起)、焊锡22等的连接部件电气连接，用环氧树脂等的密封树脂23密封芯片、电阻、电容器、连接部件，而且在配线基板下面用焊锡球等形成外部电极24。
如果采用本发明，则几乎没有铬等的残留基底金属层和电镀液、由蚀刻液等的药品残留引起的离子性杂质的影响，可以得到配线间绝缘电阻值高的配线基板。
另外，即使在高温、高湿环境下，因为树脂界面距离比配线间距离还大，所以可以抑制对绝缘数值界面的离子迁徒的发生，可以得到难以产生泄露和短路的高可靠性的配线基板。
而且，因为不产生离子迁徒，所以可以提供配线间隔更致密的高密度配线基板。

Claims (13)

1.一种配线基板，通过在绝缘基板的至少一面上形成抗蚀剂并对该抗蚀剂以外的部分赋予金属形成金属导体，其特征在于：
上述金属导体间的上述绝缘基板上面的至少一部分，形成得比上述金属导体和上述绝缘基板的界面还低。
2.一种配线基板，通过在绝缘基板的至少一个面上形成金属层并除去成为金属导体部分以外的金属层形成金属导体，其特征在于：
上述金属导体间的上述绝缘基板上面的至少一部分，形成得比上述金属导体和上述绝缘基板的界面还低。
3.一种配线基板，通过在绝缘基板的至少一个面上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后除去抗蚀剂并除去成为金属导体部分以外的基底金属层(半添加法)得到金属导体，其特征在于：
上述金属导体间的上述绝缘基板上面的至少一部分，形成得比上述基底金属层和上述绝缘基板的界面还低。
4.一种配线基板，通过在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成抗蚀剂并在该抗蚀剂以外的部分上赋予金属形成金属导体，其特征在于：
上述金属导体间的上述绝缘树脂层上面的至少一部分，形成得比上述金属导体和上述绝缘树脂层的界面还低。
5.一种配线基板，通过在绝缘基板的至少一个面上形成树脂绝缘层，在该绝缘树脂层上形成金属层并除去成为金属导体部分以外的金属层形成金属导体，其特征在于：
形成上述金属导体间的上述绝缘树脂层上面的至少一部分，形成得比上述金属导体和上述绝缘树脂层的界面还低。
6.一种配线基板，通过在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后，除去抗蚀剂并除去成为金属导体部分以外的基底金属层形成金属导体，其特征在于：
上述金属导体间的上述绝缘树脂层上面的至少一部分，形成得比上述基底金属层和上述绝缘树脂层的界面还低。
7.一种配线基板，通过在绝缘基板的至少一个面上形成抗蚀剂并在该抗蚀剂以外的部分上赋予金属形成金属导体，其特征在于：
在上述绝缘基板的至少形成金属导体的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成金属导体。
8.一种配线基板，通过在绝缘基板的至少一个面上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后除去抗蚀剂并除去成为金属导体部分以外的基底金属层形成金属导体，其特征在于：
在上述绝缘基板的至少形成金属导体的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成基底金属层，在该基底金属层上形成金属导体。
9.一种配线基板，通过在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成抗蚀剂并在该抗蚀剂以外的部分上赋予金属形成金属导体，其特征在于：
在上述绝缘树脂层的至少形成金属导体的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成金属导体。
10.一种配线基板，通过在绝缘基板的至少一个面上形成绝缘树脂层，在该绝缘树脂层上形成基底金属层，在该基底金属层上形成抗蚀剂，在该抗蚀剂以外的部分上赋予金属后除去抗蚀剂并除去成为金属导体部分以外的基底金属层形成金属导体，其特征在于：
在上述绝缘树脂层的至少形成基底金属层的部分上，预先设置比上述绝缘基板表面还高的高差部，在该高差部的上面形成基底金属层，在该基底金属层上形成金属导体。
11.权利要求1所述的配线基板，上述绝缘基板是玻璃基板、硅基板、玻璃纤维强化基板、芳族聚酰胺纤维强化树脂基板或者陶瓷基板。
12.一种半导体装置，其中半导体芯片的输出部和配线基板的端子经由连接部件连接，上述配线基板是权利要求1所述的配线基板。
13.一种多芯片模块，其中在配线基板上安装有电容器、电阻或者IC，其特征在于：上述配线基板是权利要求1所示的配线基板。
CN03122238A 2002-05-16 2003-04-23 配线基板和使用它的电子装置 Pending CN1461181A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP141160/2002 2002-05-16
JP2002141160A JP2003332483A (ja) 2002-05-16 2002-05-16 配線基板とそれを用いた電子装置

Publications (1)

Publication Number Publication Date
CN1461181A true CN1461181A (zh) 2003-12-10

Family

ID=29416971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03122238A Pending CN1461181A (zh) 2002-05-16 2003-04-23 配线基板和使用它的电子装置

Country Status (5)

Country Link
US (1) US7355127B2 (zh)
JP (1) JP2003332483A (zh)
KR (1) KR20030089471A (zh)
CN (1) CN1461181A (zh)
TW (1) TWI236736B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433306C (zh) * 2004-06-01 2008-11-12 三洋电机株式会社 元件搭载基板以及使用该基板的半导体装置
US7931973B2 (en) 2007-05-25 2011-04-26 Princo Corp. Manufacturing method of metal structure in multi-layer substrate and structure thereof
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4709813B2 (ja) * 2003-12-05 2011-06-29 三井金属鉱業株式会社 プリント配線基板、回路装置およびプリント配線基板の製造方法
JP4081052B2 (ja) * 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP2006100481A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置
GB2427751A (en) * 2005-06-28 2007-01-03 Bookham Technology Plc High power semiconductor opto-electronic device
TWI335792B (en) * 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
JP7145068B2 (ja) * 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法
CN118525367A (zh) * 2022-01-17 2024-08-20 索尼半导体解决方案公司 半导体设备和用于制造半导体设备的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3640760A1 (de) 1986-11-28 1988-06-01 Richard Landgraf Anordnung mit elektrischen leiterbahnen und verfahren zur herstellung der anordnung
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
JP2760952B2 (ja) * 1994-12-27 1998-06-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 回路板の製造方法
JP3754217B2 (ja) 1999-01-13 2006-03-08 日本特殊陶業株式会社 プリント配線板の製造方法
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433306C (zh) * 2004-06-01 2008-11-12 三洋电机株式会社 元件搭载基板以及使用该基板的半导体装置
US8039948B2 (en) 2004-06-01 2011-10-18 Sanyo Electric Co., Ltd. Device mounting board and semiconductor apparatus using the same
US7931973B2 (en) 2007-05-25 2011-04-26 Princo Corp. Manufacturing method of metal structure in multi-layer substrate and structure thereof
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate

Also Published As

Publication number Publication date
US20030213616A1 (en) 2003-11-20
TWI236736B (en) 2005-07-21
US7355127B2 (en) 2008-04-08
JP2003332483A (ja) 2003-11-21
KR20030089471A (ko) 2003-11-21
TW200405528A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
CN1293790C (zh) 元件内置模块及其制造方法
CN1266920C (zh) 摄像机模块
CN101080958A (zh) 部件内置模块及其制造方法
CN1444269A (zh) 多层半导体器件及其制造方法
CN1977574A (zh) 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
CN1835661A (zh) 配线基板的制造方法
CN1744799A (zh) 布线电路基板
CN1774804A (zh) 用于电子元件封装的emi屏蔽
CN1929123A (zh) 多层配线基板及其制造方法
CN1461181A (zh) 配线基板和使用它的电子装置
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1411055A (zh) 用于小电子部件的布线基板及其制造方法
CN1805657A (zh) 配线电路基板
CN1630454A (zh) 印刷线路板及半导体装置
CN1191619C (zh) 电路装置及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1575096A (zh) 电子电路装置及其制造方法
CN1830233A (zh) 制造印刷电路板的方法以及印刷电路板
CN1489429A (zh) 制造电路板和通信设备的方法
CN1757103A (zh) 用于具有遵循表面轮廓的电绝缘材料层的功率半导体的布线工艺
CN1333562A (zh) 半导体模块及其制造方法
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN1369912A (zh) 半导体集成电路及其制备方法
CN1578597A (zh) 布线基板、布线基板的制造装置和布线基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1060014

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1060014

Country of ref document: HK