CN1830233A - 制造印刷电路板的方法以及印刷电路板 - Google Patents

制造印刷电路板的方法以及印刷电路板 Download PDF

Info

Publication number
CN1830233A
CN1830233A CNA2004800216918A CN200480021691A CN1830233A CN 1830233 A CN1830233 A CN 1830233A CN A2004800216918 A CNA2004800216918 A CN A2004800216918A CN 200480021691 A CN200480021691 A CN 200480021691A CN 1830233 A CN1830233 A CN 1830233A
Authority
CN
China
Prior art keywords
hole
coating
base substrate
via conductors
cap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800216918A
Other languages
English (en)
Other versions
CN100505991C (zh
Inventor
大隈孝一
小林馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1830233A publication Critical patent/CN1830233A/zh
Application granted granted Critical
Publication of CN100505991C publication Critical patent/CN100505991C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的目的是提供一种能够用添加方法或减去方法制造的具有通孔导体的印刷电路板。根据本发明的印刷电路板(100)具有形成在形成于(1)中的通孔(5)的表面上以及通孔(5)的窗口附近的(1)的表面上的通孔导体(6)。用正性光敏树脂(7)来填充通孔导体(6)。帽层导体(镀层)(8)被形成在正性光敏树脂(7)和通孔导体(6)上。而且，电路图形(14)被形成在(1)的表面上。绝缘层(3)被形成在(1)的表面、帽层导体(镀层)(8)、以及电路图形(14)上，并形成有从绝缘层(3)的表面延伸到帽层导体(镀层)(8)的通道孔(16)。通道导体(10)被形成在通道孔(16)内部以及通道孔(16)窗口附近的绝缘层(3)的表面上。

Description

制造印刷电路板的方法以及印刷电路板
技术领域
本发明涉及到制造印刷电路板的方法，更具体地说是涉及到制造具有通孔导体的印刷电路板的方法。
背景技术
近年来，随着IC芯片的导体焊盘间距变窄，在印刷电路板上的高密度安装已经有了进展。参照图44A，通道导体50被形成来覆盖树脂60并连接到通孔导体51的环形部分511。假设通孔导体51的内径是D51，且通道导体50的通道直径是D50，则通道导体50被形成为满足D50＞D51的关系。这是为了将通道导体50连接到通孔导体51，以便在其间得到电连续性。
为了高密度安装在印刷电路板上，优选使通孔导体51的内径D51和通道导体50的通道直径D50小。有可能使通道导体50的直径减小，但不容易使通孔导体51的直径减小。因此，基于不容易减小通孔导体51的内径D51但有可能减小通道导体50的通道直径D50的事实，能够如图44B所示来形成满足D50＜D51关系的通道导体50。通道导体50直径的减小使得能够高密度安置在印刷电路板上。然而，在此情况下，通道导体50不被连接到通孔导体51，因而在其间得不到电连续性。
作为解决上述问题的一种方法，如图44C所示，存在着这样一种方法，此方法形成覆盖树脂60的帽层导体(镀层)52并连接到通孔导体51的环形部分511，进一步在帽层导体(镀层)52上形成通道导体50。在此情况下，即使D50＜D51，通道导体50也经由帽层导体(镀层)52被电连接到通孔导体51。结果，能够减小通道导体50的尺寸，从而使得能够高密度安装在印刷电路板上。
然而，具有帽层导体(镀层)52的印刷电路板的生产包括在通孔400中形成通孔导体51之后用树脂60填充其中形成通孔导体51的通孔400，然后形成帽层导体(镀层)52的各个过程。因而产生了下列问题。
(1)当用层叠方法，用膜状热固化树脂填充其中形成通孔导体的通孔时，无法清除不必要的树脂部分。
通常，用丝网印刷方法或层叠方法来将树脂填充到其中形成通孔导体的通孔中。但当制造具有帽层导体(镀层)的印刷电路板时，不能采用层叠方法来填充树脂。如图45所示，在层叠方法中，用树脂60填充其中形成通孔导体51的通孔400的工艺以及在基底衬底70表面上形成树脂层80的工艺被同时进行。因此，树脂层80被形成来覆盖通孔导体51，因而无法形成帽层导体(镀层)
(2)当用丝网印刷方法填充树脂时，不可能用添加方法来形成电路图形。
在用丝网印刷方法将树脂填充到其中形成通孔导体的通孔中的情况下，当用添加方法来形成电路图形时，如图46A所示，用铜电镀通孔400表面以形成通孔导体51的工艺以及形成电路图形90的工艺被同时进行。随后，如图46B所示，利用丝网印刷方法，用树脂60来填充其中形成通孔导体51的通孔400。如图46C所示，在填充和干燥之后，用砂带磨光机之类来研磨从通孔导体51的环形部分511伸出的树脂60部分。在研磨时，难以仅仅研磨环形部分511表面上的树脂，因此，形成在通孔导体51的窗口附近的电路图形90也被砂带磨光机研磨，遭到损伤。结果，当用丝网印刷方法填充树脂时，无法用添加方法形成电路图形。
(3)当用丝网印刷方法执行树脂填充时，若用减去方法形成电路图形，无法确保电路图形的精度。
在用丝网印刷方法将树脂填充到其中形成通孔导体的通孔中的情况下，当用减去方法形成电路图形时，首先如图47A所示制备在表面上具有铜箔72且形成有通孔73的基底衬底71。然后，如图47B所示，铜镀层74被形成在通孔73的表面和铜箔72的表面上。此时，形成在通孔73表面上的铜镀层74呈现圆柱形状。而且，利用丝网印刷丝方法用树脂60来填充其中形成铜镀层74的通孔73，并在干燥之后，对树脂60进行研磨。在研磨之后，如图47C所示，铜镀层75被形成在树脂60和铜镀层74上。在形成铜镀层75之后，如图47D所示，用减去方法形成电路图形90。同时，还形成通孔导体51和帽层导体(镀层)52。
由于通过上述工艺来形成电路图形90，故电路图形90由具有铜箔72、铜镀层74、以及铜镀层75的3个层组成。结果，无法使电路图形90的厚度小。若电路图形90的厚度T大，则如图47D所示，电路图形90呈现锥形，致使无法确保其形状的精度，妨碍了精细电路图形的形成。
(4)无法形成厚的帽层导体(镀层)。
在用丝网印刷方法填充树脂的情况下，当用减去方法形成电路图形时，如上所述，电路图形90应该被形成得薄。因此，铜镀层75形式的帽层导体(镀层)52无法形成得厚。结果，由树脂60、通孔导体51、以及71之间的热膨胀系数差异所引起的形变就对形成在帽层导体(镀层)52上的通道导体(未示出)产生影响。
[专利文献1]JP-A-2001-291956
[专利文献2]JP-A-H11-274730
发明内容
本发明的目的是提供一种制造具有通孔导体的印刷电路板的方法，此印刷电路板能够用诸如添加方法或减去方法之类的任何一种电路图形形成方法来制造。
本发明的另一目的是提供一种能够确保电路图形精度的制造印刷电路板的方法。
本发明的再一目的是提供一种能够降低形变施加于通道导体上的影响的制造印刷电路板的方法。
根据本发明的制造印刷电路板的方法包含下列步骤：制备基底衬底；在基底衬底中形成通孔；在通孔的表面和通孔窗口附近的基底衬底的表面上形成通孔导体；用正性光敏树脂填充其中形成通孔导体的通孔，并在其中形成通孔导体的通孔窗口上以及至少窗口附近的基底衬底表面上形成正性光敏树脂；使正性光敏树脂暴露于来自基底衬底上方的光，并对其进行显影；以及在对正性光敏树脂进行显影之后形成帽层导体(镀层)，帽层导体(镀层)覆盖着填充在通孔内部的正性光敏树脂并被连接到通孔导体。
通常，当利用丝网印刷方法，用树脂填充其中形成通孔导体的通孔时，树脂在其中形成通孔导体的通孔上蔓延，因此，需要研磨掉通孔上方蔓延的树脂部分(亦即不需要的绝缘材料)。在根据本发明的印刷电路板中，正性光敏树脂被用作填充其中形成通孔导体的通孔内部的树脂。因此，借助于用正性光敏树脂填充其中形成通孔导体的通孔，并利用丝网印刷方法在其中形成通孔导体的通孔窗口上以及在至少窗口附近的基底衬底表面上形成正性光敏树脂，以及对正性光敏树脂进行曝光和显影，能够容易地清除不必要的正性光敏树脂部分。因此，可以省略研磨工艺。结果，能够用通常由于研磨工艺的存在而无法使用的添加方法来形成电路图形。而且，通常当利用层叠方法用树脂填充其中形成通孔导体的通孔时，树脂层也被形成在基底衬底上，从而不能在通孔导体上形成帽层导体(镀层)。在根据本发明的印刷电路板中，虽然正性光敏树脂被形成以便用层叠方法覆盖通孔导体，但覆盖通孔导体的正性光敏树脂的不必要部分能够被曝光和显影容易地清除。因此，也有可能选择层叠方法作为用树脂填充其中形成通孔导体的通孔的一种方法。因此，在根据本发明的印刷电路板中，可以利用丝网印刷方法或层叠方法，用树脂来填充其中形成通孔导体的通孔，并可以用减去方法或添加方法来形成电路图形。顺便说一下，若用添加方法来形成电路图形，则能够确保其形状精度。
优选在暴露正性光敏树脂之后，利用对通孔窗口遮光的光掩模，曝光步骤对正性光敏树脂进行曝光。
此时，蔓延在其中形成通孔导体的通孔上的正性光敏树脂部分被初始曝光暴露于光。然后，用对通孔窗口遮光的光掩模进行曝光。结果，正性光敏树脂的不必要部分被曝光，以便被容易地清除。
形成通孔导体的步骤优选包含下列步骤：在除了通孔表面以及通孔窗口附近的基底衬底表面之外的基底衬底表面上，形成抗蚀剂；借助于在通孔表面以及通孔窗口附近的基底衬底的表面上进行镀敷，形成通孔导体；以及在用镀敷方法形成通孔导体之后，清除抗蚀剂，且此制造方法还包含在对正性光敏树脂进行显影之后在基底衬底的表面上形成电路图形的步骤。
通常，当用镀敷方法形成通孔导体时，成为电路图形部分的镀层也被形成在基底衬底上，电路图形因而变厚。另一方面，在本发明中，当用镀敷方法形成通孔导体时，抗蚀剂被形成在基底衬底上，致使成为电路图形部分的镀层不形成在基底衬底上。电路图形在后续步骤中被形成。因此，电路图形能够被形成得薄。因此，即使用减去方法来形成电路图形，也能够确保其形状精度，并有可能形成精细的电路图形。
形成电路图形的步骤优选与形成帽层导体(镀层)的步骤同时进行。
根据本发明的制造方法优选还包含下列步骤：在基底衬底的表面上形成绝缘层，以便覆盖帽层导体(镀层)；在绝缘层中形成通道孔，此通道孔延伸达及帽层导体(镀层)；以及形成覆盖至少通道孔窗口附近的绝缘层表面并连接到帽层导体(镀层)的通道导体。
通常，当用减去方法形成电路图形时，电路图形包括第一导体和形成在第一导体上的第二导体。第一导体是与通孔导体相同的层，而第二导体是与帽层导体(镀层)相同的层。由于常规电路图形包括此二个导体，故难以减小电路图形的厚度。在根据本发明的印刷电路板的制造方法中，虽然电路图形包括是为与帽层导体(镀层)相同的层的第二导体，但不包括是为与通孔导体相同的层的第一导体。结果，与常规电路图形相比，电路图形能够被形成得更薄。
而且，由于常规电路图形包括第一和第二导体，故为了将电路图形形成得薄，就应该减小第一和第二导体的厚度。因此，是为与帽层导体(镀层)相同的层的第二导体也应该形成得薄。在根据本发明的印刷电路板的制造方法中，电路图形不包括第一导体。因此，即使第二导体被形成得比常规第二导体更厚，电路图形也能够被形成得比常规电路图形更薄。所以，帽层导体(镀层)可以被形成得比常规帽层导体(镀层)更厚。在此印刷电路板中，由于通孔导体、填充其中形成通孔导体的通孔内部的树脂、以及基底衬底之间的热膨胀系数的差异而引起形变。但借助于增大帽层导体(镀层)的厚度，能够减轻形变施加在通道导体上的影响。
附图说明
图1是剖面图，示出了根据本发明第一优选实施方案的印刷电路板的结构；
图2是剖面图，示出了图1所示印刷电路板制造方法中的第一工艺；
图3是剖面图，示出了图2之后的工艺；
图4是剖面图，示出了图3之后的工艺；
图5是剖面图，示出了图4之后的工艺；
图6是剖面图，示出了图5之后的工艺；
图7是剖面图，示出了图6之后的工艺；
图8是剖面图，示出了图7之后的工艺；
图9是剖面图，示出了图8之后的工艺；
图10是剖面图，示出了图9之后的工艺；
图11是剖面图，示出了图10之后的工艺；
图12是剖面图，示出了图11之后的工艺；
图13是剖面图，示出了图12之后的工艺；
图14是剖面图，示出了图13之后的工艺；
图15是剖面图，示出了图14之后的工艺；
图16是剖面图，示出了图15之后的工艺；
图17是剖面图，示出了图16之后的工艺；
图18是剖面图，示出了图17之后的工艺；
图19是剖面图，示出了图18之后的工艺；
图20是剖面图，示出了图19之后的工艺；
图21是剖面图，示出了图20之后的工艺；
图22是剖面图，示出了根据本发明第二优选实施方案的印刷电路板的结构；
图23是剖面图，示出了图22所示印刷电路板制造方法中的第一工艺；
图24是剖面图，示出了图23之后的工艺；
图25是剖面图，示出了图24之后的工艺；
图26是剖面图，示出了图25之后的工艺；
图27是剖面图，示出了图26之后的工艺；
图28是剖面图，示出了图27之后的工艺；
图29是剖面图，示出了图28之后的工艺；
图30是剖面图，示出了图29之后的工艺；
图31是剖面图，示出了图30之后的工艺；
图32是剖面图，示出了图31之后的工艺；
图33是剖面图，示出了图32之后的工艺；
图34是剖面图，示出了图33之后的工艺；
图35是剖面图，示出了图34之后的工艺；
图36是剖面图，示出了图35之后的工艺；
图37是剖面图，示出了图36之后的工艺；
图38是剖面图，示出了图37之后的工艺；
图39是剖面图，示出了图38之后的工艺；
图40是剖面图，示出了图39之后的工艺；
图41是剖面图，示出了图40之后的工艺；
图42是剖面图，示出了图41之后的工艺；
图43是剖面图，示出了图42之后的工艺；
图44A-44C是剖面图，分别示出了常规印刷电路板的结构；
图45是剖面图，示出了利用层叠方法用树脂填充通孔的工艺；
图46A-46C是剖面图，示出了在利用丝网印刷方法用树脂填充通孔的情况下，用添加方法形成电路图形时的印刷电路板制造工艺；而
图47A-47D是剖面图，示出了在利用丝网印刷方法用树脂填充通孔的情况下，用减去方法形成电路图形时的印刷电路板制造工艺。
具体实施方式
以下参照附图来详细地描述本发明的优选实施方案。在这些附图中，用相同的参考号来表示相同的或相当的部分，以便避免其重复的描述。
第一实施方案
图1是剖面图，示出了根据本发明第一优选实施方案的印刷电路板的结构。参照图1，印刷电路板100包含具有粘在其上的上部铜箔和下部铜箔2的包铜的层叠板1、形成在包铜层叠板1上部表面上的绝缘层3、以及形成在1的下部表面上的绝缘层4。
1被形成为具有从其上表面到其下表面的通孔5。通孔导体6被形成在通孔5的表面上以及通孔5的上部窗口和下部窗口附近的1的上表面和下表面上。用镀铜的方法来形成通孔导体6。
通孔导体6包含形成在通孔5表面上的圆筒部分61、形成在通孔5上部窗口附近的1的上部铜箔2上的环形部分62、以及形成在通孔5下部窗口附近的1的下部铜箔2上的环形部分63。圆筒部分61以及环形部分62和63被圆滑地接合在一起成一整体。
正性光敏树脂7被填充在其中形成通孔导体6的通孔5内，亦即通孔导体6的圆筒部分61内。用镀铜的方法，覆盖正性光敏树脂7且连接到环形部分62的帽层导体(镀层)8被形成在1的上侧上。而且，以相同于帽层导体(镀层)8的方式，用镀铜的方法，覆盖正性光敏树脂7且连接到环形部分63的帽层导体(镀层)9被形成在1的下侧上。
电路图形14被形成在1的上表面上。电路图形14是与帽层导体(镀层)8相同的层，并被形成在1的上部铜箔2上。以相同的方式，电路图形15被形成在1的下表面上。电路图形15是与帽层导体(镀层)9相同的层，并被形成在1的下部铜箔2上。用镀铜的方法来形成电路图形14和15。要指出的是，是为与通孔导体6相同的层的导体不存在于铜箔2与各个电路图形14和15之间，因此，电路图形14和15被直接形成在铜箔2上。
形成绝缘层3来覆盖帽层导体(镀层)8和电路图形14。绝缘层3被形成为具有位于通孔5正上方并从绝缘层3的表面延伸以达及帽层导体(镀层)8的通道孔16。通道导体10被形成在通道孔16内部和通道孔16窗口附近的绝缘层3的表面上。以相同的方式，形成绝缘层4来覆盖帽层导体(镀层)9和电路图形15。绝缘层4被形成为具有位于通孔5正下方并从绝缘层4的表面延伸以达及帽层导体(镀层)9的通道孔17。通道导体11被形成在通道孔17内部和通道孔17窗口附近的绝缘层4的表面上。
虽然未示出，但可以在绝缘层3的表面上以及绝缘层4的表面上形成多个电路图形。虽然在图1中示例性地示出了一个通孔导体6，但也可以提供多个通道导体6。
现在来描述制造具有上述结构的印刷电路板100的方法。图2-21是剖面图，示出了图1所示印刷电路板100的制造工艺，其中，用减去方法来形成电路图形14和15。
参照图2。1由例如玻璃环氧树脂材料组成，且铜箔2被粘在其表面上。此时，各个铜箔2的厚度约为12微米。如图3所示，各个铜箔2的厚度被腐蚀减小到3.3微米。氯化铜溶液被用于此腐蚀。随后，如图4所示，用机械钻孔工艺或激光打孔工艺，1被形成为具有通孔5。在形成通孔5之后，进行泡胀和高锰酸处理，以便使通孔5的表面圆滑。在泡胀和高锰酸处理之后，用软腐蚀方法清除各个铜箔2表面上的氧化铜，且如图5所示，用无电镀铜方法，无电铜镀层21被形成在通孔5的表面以及1的上表面和下表面上。无电铜镀层21是为了下面要描述的用电解镀铜方法来形成厚的铜镀层。
在1的表面以及通孔5的表面上形成无电铜镀层21之后，如图6所示，借助于曝光和采用负性碱显影光抗蚀剂的显影，来形成抗蚀剂22。具体地说，光抗蚀剂被涂敷到1的上表面和下表面，并利用光掩模(未示出)，各被暴露于紫外光。紫外光的强度例如是每平方厘米200mJ。在曝光之后，进行显影，以便在除了通孔5的表面以及通孔5窗口附近的1的表面之外的1的表面上形成抗蚀剂22。碳酸钠水溶液被用作显影剂。如图7所示，在形成抗蚀剂22之后，用电解镀铜方法，铜镀层通孔导体6被形成在通孔5的表面以及通孔5窗口附近的1的上表面和下表面上。顺便说一下，在包括图7的图7之后的各个图中，省略了形成在通孔5的表面上的无电铜镀层21。如图8所示，在形成通孔导体6之后，用砂带磨光机来研磨抗蚀剂22的表面以及通孔导体6的环形部分62和63的表面。这是为了调整通孔导体6的各个环形部分62和63的厚度。在研磨之后，如图9所示，抗蚀剂22被剥离。氢氧化钠水溶液被用作剥离液。而且，氧化处理工艺被应用于通孔导体6的表面。通过上述各个工艺，来形成通孔导体6。通常，如图47D所示，当用减去方法来形成电路图形时，电路图形90包括铜镀层74和形成在铜镀层74上的铜镀层75。此处，铜镀层74是与通孔导体51相同的层，并与通孔导体51同时被形成。结果，由于常规电路图形包括二个铜镀层74和75，故难以减小电路图形的厚度。根据本发明，在形成通孔导体6的工艺中，用抗蚀剂22仅仅形成了通孔导体6，因此，对应于形成常规电路图形90的铜镀层74的铜镀层未被形成。因此，如稍后要描述的那样，电路图形能够被形成得比常规电路图形更薄。
随后，如图10所示，用正性光敏树脂7来填充其中形成通孔导体6的通孔5，而且，正性光敏树脂7被形成在通孔5的窗口上以及通孔5窗口附近的1的表面上。此时，可以用丝网印刷方法或层叠方法来形成正性光敏树脂7。
形成在通孔5窗口上和通孔5窗口附近的1的表面上的图10中所形成的正性光敏树脂部分是不必要的，因而应该被清除。因此，如图11-13所示，用曝光和显影方法来清除正性光敏树脂的不必要部分。由于此曝光和显影工艺在1的各个上侧和下侧上是相同的，故仅仅描述上侧上的工艺。首先，如图11所示，形成在通孔5窗口上和其窗口附近的1的表面上的正性光敏树脂7被暴露于紫外光。此时，紫外光的强度是例如每平方厘米500mJ。然后，如图12所示，利用光掩模23，正性光敏树脂7被暴露于紫外光。光掩模23被固定在正性光敏树脂7的正上方，使紫外光能够从光掩模23上方辐射通过其中。但填充通孔5内部的正性光敏树脂位于其正下方的光掩模23中的区域24用来遮挡紫外光。这是为了防止填充通孔5内部的正性光敏树脂7在曝光过程中被暴露于紫外光。因此，当用光掩模23来进行曝光时，填充通孔5内部的正性光敏树脂7部分不被曝光，而其其它部分被曝光。此时，紫外光的强度是例如每平方厘米1000mJ。
在曝光之后，如图13所示进行显影。正性光敏树脂7的曝光部分被显影剂清除。因此，除了其填充通孔5内部的部分之外，正性光敏树脂7被显影剂清除。例如溶剂型显影剂被用作显影剂。在显影之后，填充通孔5内部的正性光敏树脂7被热固化。热固化的条件是例如在大气压170℃下60分钟。在此实施方案中，通过上述工艺，即使当利用层叠方法用树脂填充其中形成通孔导体6的通孔5时，也能够用曝光和显影方法容易地清除不必要的树脂。这也适用于用丝网印刷方法进行树脂填充的情况。
在固化正性光敏树脂7之后，各个表面被浸酸，且如图14所示，用无电镀铜方法，无电铜镀层25被形成在正性光敏树脂7和上部铜箔2上，并用无电镀铜方法，无电铜镀层26被形成在正性光敏树脂7和下部铜箔2上。在形成无电铜镀层25和26之后，如图15所示，用电解镀铜方法，电解铜镀层27和28分别被形成在无电铜镀层25和26上。顺便说一下，在包括图15的后续各个图中，省略了无电铜镀层25和26。在形成电解铜镀层27和28之后，利用过硫酸钠液体，对电解铜镀层27和28的表面进行软腐蚀。在软腐蚀之后，如图16所示，分别利用电解铜镀层27和28上的电淀积，来形成电淀积的抗蚀剂29和30。在形成电淀积的抗蚀剂29和30之后，利用光掩模(未示出)，电淀积的抗蚀剂29和30被暴露于紫外光。此时，紫外光的强度是例如每平方厘米700mJ。在曝光之后，如图17所示，进行显影，以便清除电淀积抗蚀剂29和30的不必要部分。
随后，如图18所示，用腐蚀方法形成电路图形14和15。同时还形成帽层导体(镀层)8和9。在剥离电淀积的抗蚀剂29和30之后，如图19所示形成绝缘层3和4。在形成绝缘层3和4之后，如图20所示，形成通道孔16，以便从绝缘层3的表面延伸到帽层导体(镀层)8，同时形成通道孔17，以便从绝缘层4的表面延伸到帽层导体(镀层)9。在形成各个通道孔之后，利用在通道孔16的表面和通道孔16窗口附近的绝缘层3的表面上的无电镀铜，形成无电铜镀层(未示出)，然后如图21所示，在其上形成通道导体10。以相同的方式，在通道孔17的表面和通道孔17窗口附近的绝缘层4的表面上，形成通道导体11。用电解铜镀层来形成通道导体10和11。
在根据本实施方案的印刷电路板的制造方法中，正性光敏树脂7被用作填充其中形成通孔导体6的通孔5内部的树脂。在此情况下，暴露的树脂被显影清除。由于填充通孔5内部的正性光敏树脂7不容易被暴露，故不被显影清除。而且，借助于调整曝光时的紫外光能量，有可能控制树脂中的光反应深度。因此，借助于改变填充通孔5内部的正性光敏树脂7部分以及其它部分(形成在通孔5窗口及其窗口附近的1的表面上的部分)处曝光时的紫外光能量，能够容易地清除正性光敏树脂7的不必要部分。结果，有可能利用丝网印刷方法或层叠方法，用树脂来填充通孔5，然后容易地清除树脂的不必要部分，而无须对其进行研磨。
而且，在形成通孔5中的通孔导体6时，如图6所示，抗蚀剂被形成在除了通孔5的表面和通孔5窗口附近的1的表面之外的1的表面上，铜镀层因而不形成在通孔导体6之外的区域内。结果，各个电路图形14和15能够被形成为厚度小于常规印刷电路板的电路图形90(图47D)的厚度T。这是因为对应于电路图形90中的铜镀层74的部分不形成在电路图形14和15中。于是能够确保电路图形的设计精度。
如上所述，各个电路图形14和15不包括对应于常规电路图形90中的铜镀层74的部分。通常，由于形成铜镀层74，故随后与帽层导体(镀层)52同时形成的铜镀层75应该被形成得薄(图47D)。但在本实施方案中，与电路图形14和15同时形成的帽层导体(镀层)8和9可以被形成得比常规的帽层导体(镀层)52更厚。由于帽层导体(镀层)8和9能够被形成得厚，故正性光敏树脂7、通孔导体6、以及1之间热膨胀系数差异所引起的形变能够被帽层导体(镀层)8和9缓解，致使能够减小形变对通道导体10和11的影响。
第二实施方案
在根据第一优选实施方案的印刷电路板100中，用减去方法形成电路图形14和15。但也可以用添加方法来形成电路图形。
参照图22，印刷电路板200不同于印刷电路板100之处在于1的表面上的铜箔2被清除了。其它的结构与印刷电路板100的相同。
下面来描述具有上述结构的印刷电路板200的制造方法。用半添加方法来制造印刷电路板200。图23-43是剖面图，描述了图22所示印刷电路板200的制造方法。制备了图23所示的1。各个铜箔2的厚度为例如18微米。随后，如图24所示，形成在1的上表面和下表面上的铜箔2被腐蚀清除。铜箔2的清除在1的表面上产生了不均匀性。此时凹陷部分与凸出部分之间的高度差平均约为7微米。由于不均匀性增大了表面积，故产生锚定效应。由于产生了锚定效应，故即使用半添加方法来形成电路图形，也有可能将电路图形牢固地附着到从中清除了铜箔2的1。例如氯化铜水溶液被用作腐蚀剂。凹陷部分与凸出部分之间的高度差优选为4微米或以上，约为7微米更优选。
腐蚀之后在1中形成通孔5的工艺到用正性光敏树脂7填充通孔5然后形成无电铜镀层25和26的工艺(图25-35)，与第一实施方案中图4-14的工艺相同。
包括图36的之后的工艺是为了用半添加方法形成电路图形14和15。参照图36，在形成无电铜镀层25和26之后，干膜抗蚀剂31和32被形成在无电铜镀层25和26的表面上。干膜抗蚀剂31和32是用碱性溶液显影的负性抗蚀剂，并用层叠方法被形成在无电铜镀层25和26上。在形成干膜抗蚀剂31和32之后，如图37所示，利用形成电路图形14和15的光掩模，干膜抗蚀剂31和32被暴露于紫外光并被显影。此曝光时的紫外光强度例如为每平方厘米200mJ。例如碳酸钠溶液被用作显影剂。
随后，如图38所示，用电解镀铜方法来形成电路图形14和15。用电解铜镀层来形成各个电路图形14和15。此时，帽层导体(镀层)8和9也被形成。顺便说一下，在包括图38的以后的图中，形成在通孔导体6表面上的无电铜镀层25和26被省略了。在此形成之后，如图39所示，干膜抗蚀剂31和32被剥离，并如图40所示，进一步用快速腐蚀方法清除显现的无电铜镀层25和26。过硫酸钠液体被用作腐蚀液体。虽然在图40中未示出，但无电铜镀层25和26保留在电路图形14和15与1之间。后续的工艺(图41-43)相同于第一优选实施方案中图19-21的工艺。
通过上述的制造工艺，即使用添加方法，也能够制造印刷电路板。这是因为当用树脂来填充其中形成通孔导体6的通孔5时，能够用曝光和显影容易地清除不必要的树脂。
以上已经描述了本发明的各个优选实施方案，但这些仅仅是实施本发明的例子。因此，本发明不局限于上述各个实施方案，而是能够借助于在不偏离本发明主旨的范围内适当地修正上述各个实施方案来进行。

Claims (9)

1.一种制造印刷电路板的方法，它包括下列步骤：
制备基底衬底；
在所述基底衬底中形成通孔；
在所述通孔的表面和所述通孔窗口附近的所述基底衬底的表面上，形成通孔导体；
用正性光敏树脂填充其中形成所述通孔导体的所述通孔，并在其中形成所述通孔导体的所述通孔窗口上以及至少所述窗口附近的所述基底衬底的表面上，形成正性光敏树脂；
使所述正性光敏树脂由来自所述基底衬底上方的光曝光，并对其进行显影；以及
在对正性光敏树脂进行显影之后，形成帽层导体(镀层)，所述帽层导体(镀层)覆盖着填充在所述通孔内部的正性光敏树脂，并被连接到所述通孔导体。
2.权利要求1的方法，其中，在暴露所述正性光敏树脂之后，利用对所述通孔窗口遮光的光掩模，所述曝光步骤对所述正性光敏树脂进行曝光。
3.根据权利要求1或2的方法，其中，所述形成通孔导体的步骤包括下列步骤：
在除了所述通孔的表面以及所述通孔窗口附近的所述基底衬底的表面之外的所述基底衬底的表面上，形成抗蚀剂；
借助于在所述通孔的表面以及所述通孔窗口附近的所述基底衬底的表面上进行镀敷，形成所述通孔导体；以及
在用镀敷方法形成所述通孔导体之后，清除所述抗蚀剂，且
其中，所述方法还包括在对所述正性光敏树脂进行显影之后，在所述基底衬底的表面上形成电路图形的步骤。
4.根据权利要求3的方法，其中，所述形成电路图形的步骤与所述形成帽层导体(镀层)的步骤同时进行。
5.根据权利要求1-4中任何一个的方法，还包括下列步骤：
在所述基底衬底的表面上形成绝缘层，以便覆盖所述帽层导体(镀层)；
在所述绝缘层中形成通道孔，所述通道孔延伸达及帽层导体(镀层)；以及
形成覆盖至少所述通道孔窗口附近的所述绝缘层的表面并连接到所述帽层导体(镀层)的通道导体。
6.一种印刷电路板，它包括：
具有通孔的基底衬底；
形成在所述通孔的表面和所述通孔窗口附近的所述基底衬底的表面上的通孔导体；
填充其中形成所述通孔导体的所述通孔内部的正性光敏树脂；以及
覆盖所述填充所述通孔内部的正性光敏树脂并连接到所述通孔导体的帽层导体(镀层)。
7.根据权利要求6的印刷电路板，还包括与所述帽层导体(镀层)为相同的层且直接形成在所述基底衬底的表面上的电路图形。
8.根据权利要求7的印刷电路板，其中，所述基底衬底是包铜的层叠板，且所述电路图形被直接形成在所述包铜层叠板的铜箔上。
9.根据权利要求6-8中任何一个的印刷电路板，还包括：
形成在所述基底衬底的表面上以覆盖所述帽层导体(镀层)并具有形成在所述通孔上方且延伸达及所述帽层导体(镀层)的通道孔的绝缘层；以及
形成在所述通道孔中并连接到所述帽层导体(镀层)的通道导体。
CNB2004800216918A 2003-08-28 2004-08-19 制造印刷电路板的方法以及印刷电路板 Expired - Fee Related CN100505991C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP305527/2003 2003-08-28
JP2003305527 2003-08-28

Publications (2)

Publication Number Publication Date
CN1830233A true CN1830233A (zh) 2006-09-06
CN100505991C CN100505991C (zh) 2009-06-24

Family

ID=34269354

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800216918A Expired - Fee Related CN100505991C (zh) 2003-08-28 2004-08-19 制造印刷电路板的方法以及印刷电路板

Country Status (7)

Country Link
US (1) US7540082B2 (zh)
EP (1) EP1662850A4 (zh)
JP (1) JP4391991B2 (zh)
KR (1) KR100754562B1 (zh)
CN (1) CN100505991C (zh)
TW (1) TWI310670B (zh)
WO (1) WO2005022970A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101588676B (zh) * 2008-05-20 2011-12-07 华通电脑股份有限公司 利用感光性干膜实现选择性塞孔的印刷电路板制法
CN101690433B (zh) * 2007-07-10 2013-10-02 揖斐电株式会社 布线基板及其制造方法
CN103809314A (zh) * 2012-11-13 2014-05-21 美格纳半导体有限公司 柔性电路板、半导体封装件及制造柔性电路板的方法
CN104349587A (zh) * 2013-07-31 2015-02-11 北大方正集团有限公司 一种印制电路板及其盘中孔的制作方法、以及印制电路板
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN108323041A (zh) * 2018-03-15 2018-07-24 深圳崇达多层线路板有限公司 一种多次压合hdi板的板边设计方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
US8112884B2 (en) 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
JP5565951B2 (ja) * 2010-08-24 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR20130065216A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
TWI459531B (zh) * 2012-04-18 2014-11-01 Jeng Jye Shau 高面積效率的電子元件及其製造方法
JP2014154621A (ja) * 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP2017041475A (ja) * 2015-08-17 2017-02-23 凸版印刷株式会社 配線基板及び多層配線基板、配線基板の製造方法
JP6819268B2 (ja) 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN109561602B (zh) * 2017-09-27 2020-08-21 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
JP7336845B2 (ja) * 2018-11-30 2023-09-01 京セラ株式会社 印刷配線板の製造方法
CN112601371A (zh) * 2020-12-22 2021-04-02 江西志博信科技股份有限公司 一种hdi的制作工艺
TW202350033A (zh) * 2022-03-30 2023-12-16 日商京瓷股份有限公司 配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JPH06302963A (ja) * 1993-04-13 1994-10-28 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH09312459A (ja) * 1996-05-23 1997-12-02 Kansai Paint Co Ltd スルーホールを有するプリント基板の製造方法
JPH1168297A (ja) * 1997-08-18 1999-03-09 Mitsui High Tec Inc 回路基板の製造方法
JP3012590B2 (ja) 1998-03-26 2000-02-21 富山日本電気株式会社 多層印刷配線板の製造方法
US6225031B1 (en) * 1998-11-09 2001-05-01 International Business Machines Corporation Process for filling apertures in a circuit board or chip carrier
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
JP2001284813A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
JP2001291956A (ja) 2000-04-05 2001-10-19 Ngk Spark Plug Co Ltd 多層プリント配線板、及び、多層プリント配線板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101690433B (zh) * 2007-07-10 2013-10-02 揖斐电株式会社 布线基板及其制造方法
CN101588676B (zh) * 2008-05-20 2011-12-07 华通电脑股份有限公司 利用感光性干膜实现选择性塞孔的印刷电路板制法
CN103809314A (zh) * 2012-11-13 2014-05-21 美格纳半导体有限公司 柔性电路板、半导体封装件及制造柔性电路板的方法
US9332649B2 (en) 2012-11-13 2016-05-03 Magnachip Semiconductor, Ltd. Flexible printed circuit board for packaging semiconductor device and method of producing the same
CN104349587A (zh) * 2013-07-31 2015-02-11 北大方正集团有限公司 一种印制电路板及其盘中孔的制作方法、以及印制电路板
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
CN108323041A (zh) * 2018-03-15 2018-07-24 深圳崇达多层线路板有限公司 一种多次压合hdi板的板边设计方法

Also Published As

Publication number Publication date
US7540082B2 (en) 2009-06-02
TWI310670B (en) 2009-06-01
EP1662850A4 (en) 2008-10-22
KR100754562B1 (ko) 2007-09-05
US20070124929A1 (en) 2007-06-07
TW200520656A (en) 2005-06-16
EP1662850A1 (en) 2006-05-31
CN100505991C (zh) 2009-06-24
JP4391991B2 (ja) 2009-12-24
JPWO2005022970A1 (ja) 2007-11-22
KR20060059985A (ko) 2006-06-02
WO2005022970A1 (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
CN1830233A (zh) 制造印刷电路板的方法以及印刷电路板
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1184865C (zh) 多层印刷电路板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1968565A (zh) 高密度印刷电路板及其制造方法
CN1575109A (zh) 形成抗焊剂图形的方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1722935A (zh) 包含嵌入式无源芯片的pcb的制造方法
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1747630A (zh) 基板制造方法和电路板
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1211835C (zh) 缓冲垫的形成方法及半导体器件的制造方法
CN1835657A (zh) 具有盲通孔的电容器内嵌式印刷电路板及其制造方法
CN1956628A (zh) 制造刚柔印刷电路板的方法
CN1667802A (zh) 电镀方法
CN1348205A (zh) 电路装置的制造方法
CN1830234A (zh) 印刷布线板及其制造方法
CN1784118A (zh) 包括嵌入电容器的印刷电路板及其制造方法
CN1610488A (zh) 布线电路板的制造方法
CN1335740A (zh) 带有凸块的布线电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20150819

EXPY Termination of patent right or utility model