CN1722935A - 包含嵌入式无源芯片的pcb的制造方法 - Google Patents

包含嵌入式无源芯片的pcb的制造方法 Download PDF

Info

Publication number
CN1722935A
CN1722935A CNA2004100837722A CN200410083772A CN1722935A CN 1722935 A CN1722935 A CN 1722935A CN A2004100837722 A CNA2004100837722 A CN A2004100837722A CN 200410083772 A CN200410083772 A CN 200410083772A CN 1722935 A CN1722935 A CN 1722935A
Authority
CN
China
Prior art keywords
layer
passive chip
raw material
copper foil
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100837722A
Other languages
English (en)
Inventor
曹硕铉
李硕揆
洪种国
全湖植
郑珍守
柳彰燮
安镇庸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1722935A publication Critical patent/CN1722935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种制造包括嵌入式无源芯片的印刷电路板的方法，其中包括将无源芯片安装在PCB上之后再将绝缘层叠到PCB上，或在PCB上形成用于容纳无源芯片的盲孔，并将无源芯片装入所述盲孔中。

Description

包含嵌入式无源芯片的PCB的制造方法
技术领域
本发明一般涉及一种制造包括嵌入式无源芯片的印刷电路板(PCB)的方法，更为具体地，涉及一种制造包括嵌入式无源芯片的印刷电路板(PCB)的方法，其中在PCB上形成用于容纳无缘芯片的盲孔，并将无源芯片装入该盲孔中，或者无源芯片安装在PCB上之后再将一层绝缘体层叠到PCB上。
背景技术
典型的分立片式电阻或片式电容常常安装在大多数印刷电路板(PCB)上，但是，最近正在开发嵌入无源元件，如电阻或电容的PCB。
一种关于这种PCB的技术，包括其中嵌入的无源元件，通过依照应用新材料的新方法，将无源元件如电阻或电容安装在PCB外表面或PCB内层，从而实现取代传统片式电阻或电容的目的。
换句话说，含有嵌入式无源元件的PCB的结构为将无源元件如电容嵌入到PCB内层或装在PCB的外表面上，并且如果将电容作为无源元件与PCB集成并成为PCB的一部分而不考虑基片尺寸，那么这个电容就称作“嵌入式电容”，且所得到的PCB就称作“嵌入式电容PCB”。
这种含有嵌入式无源元件的PCB的最重要的特点之一是，由于已经将无源元件作为PCB的一部分装入了PCB中，所以就无需再在PCB表面安装无源元件。
总的来说，制造含有嵌入式无源元件的PCB的技术可以分成三种，这三种方法描述如下。
首先，是制造一种聚合物厚膜型电容的方法，包括进行聚合物电容浆料的涂布、加热硬化即干燥来制造电容。
上述方法中，将聚合物电容浆料涂在PCB的内层并干燥后，再将铜浆印刷在得到的PCB上并干燥以便形成电极，这样就制成了嵌入式电容。
第二种方法是将陶瓷填充的光敏性树脂涂到PCB上制造嵌入式分立型电容，美国摩托罗拉(Motorola)公司拥有相关技术的专利。
详细地说就是将含陶瓷粉末的光敏性树脂涂在PCB上，再将铜箔层叠在得到的PCB上以形成上下电极，接着形成电路图案并蚀刻掉光敏性树脂就制得了分立型电容。
第三种方法是在PCB的内层插入一个额外的电介质层以取代装在PCB表面的传统去耦电容器，从而制得电容器，美国Sanmina公司拥有相关技术的专利。
根据第三种方法，包括供电电极和接地电极的电介质层被插入到PCB的内层以制造一种功率分布(power distribution)型去耦电容器。
然而，上述传统方法存在由于电容量太低而导致实用性下降的问题。为避免这个问题，作出了应用高电容材料和减少接触部分间距的努力，从而提高了电容量。
但是，对于PCB来说，通过传统方法来减少间距存在难度。而且由于具有高电容的材料非常脆，所以在PCB制造过程中应用高电容材料是有问题的。
近年来，为了避免上述问题，作出了在PCB中嵌入电容器芯片的努力，这种电容器芯片按传统方法装在PCB的表面。关于这一点，由日本IBIDEN公司提出的申请号为2002-118367A的日本专利已经公开了一种将电容器芯片嵌入到PCB芯层中的方法。
在上述专利中，将电容器芯片嵌入到PCB芯层的方法为，在电容器芯片插入到PCB芯层后，在得到的芯层上涂上半固化的环氧树脂，并加热加压。利用激光打孔机在形成的结构上打孔，并通过电镀建立电连接。
不过，这种方法的问题在于，由于电容器芯片被装在芯层上，导致电容器芯片与装在芯层表面的集成电路(IC)的距离过远。此外，因为要在形成通过芯层的通孔后，电容器芯片才能被安装到芯层里，这就需要进行一个额外的成孔处理过程，并且即使电容器芯片被安装到通孔上也不能在电容器芯片的上下两侧形成电路。
而且，由于电容器芯片可能会从芯层掉落，因此在芯层的通孔里安装电容器芯片的过程并不容易处理。
发明内容
因此，本发明牢记现有技术中出现的上述缺点，并且本发明的一个目的是提供一种制造含有嵌入式无源芯片的PCB的方法，其中当铜箔组成盲孔的底部的时候，盲孔在绝缘层中形成；或者，当铜箔被从盲孔中移除的时候，被装入盲孔的无源芯片不会从盲孔中掉出。
本发明的另一个目的是提供一种制造含有嵌入式无源芯片的PCB的方法，其中在芯层里形成盲孔的方式是用铜箔构成盲孔的底部，因此有可能在作为盲孔底部的铜箔上形成电路，而且在无源芯片装入盲孔后，电容器芯片不会从盲孔中掉出。
本发明更进一步的目的是提供一种制造含有嵌入式无源芯片的PCB的方法，其中在无源芯片被装到绝缘体表面或芯层上后，将一层绝缘树脂层叠到得到的层上，以便简化形成盲孔的过程和减少集成电路芯片与无源芯片之间的距离，因此改善了电性质。此时，通过未固化的绝缘树脂层形成的孔可以使无源芯片很容易地嵌入到绝缘体中。
本发明的再一个目的是提供一种制造含有嵌入式无源芯片的PCB的方法，其中在将具有导电性的材料涂覆到无源芯片的电极上后，再将电极装入盲孔中，以便在加热和加压过程中，电流可以流向盲孔底部的垫片或PCB内层表面的垫片，或者在将具有导电性的材料涂覆到盲孔底部的接点或PCB内层表面上的接点上之后，再将无源芯片装入盲孔中，从而在加热和加压过程中获得电连接，从而减少了形成接触部分所需的孔数量，并且显著降低了生产成本和时间。
本发明还有另一个目的是提供一种制造含有嵌入式无源芯片的PCB的方法，其中在将无源芯片装到盲孔中或装到绝缘层或芯层表面上之后，在所得的层上涂覆绝缘树脂和实施加热加压过程之前，在上导电层上形成具有导电性的凸起，涂覆绝缘树脂层和实施加热加压过程以得到电连接，因而简化了在加热加压过程后，为获得电连接而需要的成孔过程，以及有效地得到了无源芯片的电连接。
通过提供一种制造含有嵌入式无源芯片的PCB的方法可以实现以上目的，所述方法包括第一步：在层叠叠到由构成芯层的基片上的第一原料层里，形成用来安装无源芯片的盲孔；第二步：在第一原料层的第一铜箔上形成第一电路图案之后将无源芯片装到盲孔里，把绝缘层或第二原料层层叠到装有无源芯片的第一原料层上，其中第二原料层由绝缘体和在绝缘体一侧上形成的第二铜箔层组成，将形成的基板进行加热和加压；第三步：形成一个通孔将无源芯片的电极与外表面进行电连接；第四步：在通孔上形成铜覆盖层和在外部上形成第二电路图案。
此外，本发明提供一种制造含有嵌入式无源芯片的PCB的方法，包括第一步：在芯层里形成用于安装无源芯片的盲孔，使得第一铜箔的一部分构成盲孔的底部，以便在第一铜箔层上形成第一电路图案；第二步：安装电容器芯片到盲孔里，然后在芯层的安装电容器芯片的一侧层叠第一绝缘层或第一原料层，其中第一原料层由第一绝缘层和在第一原料层一侧上形成的第二铜箔组成，将形成的芯层加热和加压；第三步：在构成盲孔底部的第一铜箔上形成第二电路图案，在形成第二电路层的盲孔底部一侧层叠第二绝缘层或第二原料层，其中第二原料层由第二绝缘层和在第二原料层一侧上形成的第三铜箔组成，将形成的第二原料层加热和加压；第四步：形成一个通孔将电容器芯片的电极与外表面进行电连接；第五步：在通孔上形成铜包覆层并且在外部形成第三电路图案。
此外，本发明提供一种制造含有嵌入式无源芯片的PCB的方法，包括第一步：在构成芯层的基片上层叠的原料层的绝缘体上安装无源芯片；第二步：在第一步中安装了无源芯片的原料层上层叠未硬化的绝缘树脂层，并对所得的原料层加热和加压；第三步：形成通孔电连接无源芯片的奠基到外部；第四步：在通孔上形成铜覆盖层和在外部上形成电路图案。另外，本发明还提供一种制造含有嵌入式无源芯片的PCB的方法，包括第一步：在已经形成了第一电路图案的芯层上安装无源芯片；第二步：在芯层的两面都层叠叠一层绝缘体或原料层，其中原料层由绝缘体和在绝缘层一侧上形成的铜箔组成，对所得芯层加热加压；第三步：形成一个通孔将无源芯片的电极与此处的外表面进行电连接；第四步：在通孔上形成铜覆盖层和外部上形成第二电路图案。
本发明还提供一种制造含有嵌入式无源芯片的PCB的方法，包括第一步：在层叠构成芯层的基片上层叠的第一原料层的第一绝缘体中，形成将要安装无源芯片的盲孔，在形成第一电路图案之后将无源芯片装入盲孔中；第二步：将第二绝缘层层叠到装有无源芯片的第一原料层上，将含有导电凸起的铜箔层叠叠第二绝缘层上，对所形成的结构加热加压；第三步：在外部上形成第二电路图案。
此外，本发明还提供一种制造含有嵌入式无源芯片的PCB的方法，包括第一步：在芯层中形成将要安装无源芯片的盲孔；第二步：在第一原料层的第一铜箔上形成第一电路图案之后，再安装电容器芯片到盲孔里；第三步：将第二原料层层叠到装有无源芯片的第一原料层上，其中第二原料层包含具有导电突起的第二铜箔，并将所形成的结构加热加压；第四步：在外部上形成第二电路图案。
此外，本发明还提供一种制造含有嵌入式无源芯片的PCB的方法，包括第一步：将无源芯片安装到芯层上，或安装到层叠在构成芯层的基片上层叠的第一原料层上；第二步：将第二原料层层叠到装有无源芯片的第一原料层上，其中第二原料层包含具有导电突起的第二铜箔，然后将所形成的结构加热加压；第三步：在外部上形成电路图案。
附图说明
从以下结合附图进行的详细描述中，可以更清晰地理解本发明的以上和其它目的、特征和优点。其中：
图1a至1e是用来说明根据本发明第一实施方案来制造含嵌入式无源芯片的PCB的截面图；
图2a至2e是用来说明根据本发明第二实施方案来制造含嵌入式无源芯片的PCB的截面图；
图3a至3d是用来说明根据本发明第三实施方案来制造含嵌入式无源芯片的PCB的截面图；
图4a至4d是用来说明根据本发明第四实施方案来制造含嵌入式无源芯片的PCB的截面图；
图5a至5e是用来说明根据本发明第五实施方案来制造含嵌入式无源芯片的PCB的截面图；
图6a至6c是用来说明根据本发明第六实施方案来制造含嵌入式无源芯片的PCB的截面图；
图7示出根据本发明第六实施方案在盲孔的下层铜箔上形成的图案间的电连接，以及导电材料；和
图8a至8d示出在第一至第六实施方案中所使用的形成于下层铜箔上的不同图案。
具体实施方式
下文中，参照附图，对本发明的优选实施方案进行详细描述。
图1a至1e是截面图，示出根据本发明第一实施方案来制造含嵌入式无源芯片的PCB的方法
如图1a所示，根据光刻法，在构成芯层的基板100的铜箔102上形成电路图案，以及通过加热加压将绝缘体111或原料层110在真空中层叠到基板100上，所述原料层有绝缘体111和在绝缘体111的一侧上形成的铜箔112组成。
用作基板100的覆铜叠层板根据应用可分类为：玻璃/环氧树脂覆铜叠层板、耐热树脂覆铜叠层板、纸/苯酚覆铜叠层板、高频覆铜叠层板、挠性覆铜层叠板和复合覆铜叠层板。不过，在制造双面印刷电路板和多层双面印刷电路板时，使用玻璃/环氧树脂覆铜叠层板100是优选的，其中铜箔102、103被镀在绝缘树脂层101上。
在干膜(未示出)被涂覆在基板100上之后，利用印有预定图案的底图膜，曝光和显影该干膜，从而在干膜上形成预定图案，并喷洒腐蚀液以除去没有被干膜保护的余下的部分铜箔102，，去除所用的干膜，这样就在铜箔102上形成了线路图。
干膜包括三层，即覆盖膜、光刻胶膜和迈拉(Mylar)膜，光刻胶膜主要用作抗蚀剂。
印有预定图案的底图膜被贴在干膜上，然后在紫外光下曝光并完成干膜的曝光和显影过程。
此时，紫外光不能透过底图膜上印有图案的黑色部分，却能透过底图膜上未印有图案的余下部分，导致底图膜下的干膜固化。
覆铜叠层板102上形成部分固化的干膜后，将其浸到显影液中，这时干膜的未固化部分会被显影液洗去，而干膜的固化部分则保留下来形成光刻胶图案。显影液的例子包括碳酸钠(Na2CO3)水溶液或碳酸钾(K2CO3)水溶液。
如上所述，根据光刻法，在基板100上形成光刻胶图案后，喷洒腐蚀液以除去未被光刻胶图案保护的部分铜箔102，然后将用过了的光刻胶图案剥掉，这样就在铜箔102上形成了线路图案。
另外，如图1b所示，盲孔113a形成在将安装无源芯片的位置上，并根据光刻法，在将通过它插入无源芯片的铜箔层112上形成电路图案。在此，可以将腐蚀液喷洒到用于容纳无源芯片120a、120b的盲孔下部以完全除去该下部，或者防止腐蚀液流到盲孔下部，让在形成电路图案过程中形成的铜箔112上的图案得到保留。
随后，如图1c所示，无源芯片120a、120b安装在将要安装无源芯片120a、120b的部分中形成的盲孔113a、113b中。随后，如图1d所示，将绝缘体131或由绝缘体131和在绝缘体131一侧上形成的铜箔132组成的基板130层叠，同时在真空中加热加压，从而将无源芯片120a、120b嵌入到了PCB中。
然后，如图1e所示，形成通孔141-146，通孔141-146的壁经过化学镀铜和电解镀铜过程，形成铜包覆层151-156，使得嵌入到PCB中的无源芯片120a、120b的电极通过电路互相连接。
在此，通孔141-146优选利用计算机数控打孔(CNC打孔)或激光束打孔在预定位置上形成。
应用CNC打孔的方法对于形成通过双面PCB的通孔或形成通过多层PCB的通孔是有用的。
在使用CNC打孔形成通孔或贯通孔后，优选进行修边过程以除去在打孔过程中产生的铜箔毛刺，和通孔壁以及铜箔表面粘附的灰尘。此时，铜箔表面会变得粗糙，从而改善了在镀铜过程中铜对铜箔的附着强度。
应用激光束的方法对于形成穿过多层PCB的微通孔非常有用。例如，铜箔和绝缘树脂层可利用钇铝石榴石激光束同时成孔，或者绝缘层111可以在对应通孔位置的铜箔部分被蚀刻后用二氧化碳激光束成孔。
而且，由于在成孔过程中产生的热量，绝缘树脂层可能被熔化，在通孔内壁形成污迹。因此，优选在通孔形成后进行去污过程以除去通孔壁上的污迹。
同时，由于基片的通孔壁含有绝缘树脂层，因此不可能在通孔形成后直接进行电解镀铜过程。所以，进行化学镀铜过程以使得通孔(B)间电连接和实现电解镀铜过程。
由于化学镀铜过程是镀在绝缘体上的过程，很难期望反应由带电离子引起。化学镀铜过程由沉积反应完成，而且此沉积反应由催化剂促进。
催化剂必须附着在被镀材料表面，以使得铜从镀液中分离，沉积在材料上。这意味着化学镀铜过程需要许多预处理过程。
例如，化学镀铜过程可能包括脱脂步骤、软蚀刻步骤、预催化剂处理步骤、催化剂处理步骤、加速步骤、化学镀铜步骤和抗氧化步骤。
在脱脂步骤中，氧化物、杂质特别是油脂被用含酸性或碱性表面活性剂的化学物质从铜箔表面除去，然后漂洗所得的铜箔以完全除去表面活性剂。
软蚀刻步骤使铜箔表面变得轻微粗糙(例如，粗糙度大约为1-2μm)以便在镀铜过程中均一地沉积铜颗粒到铜箔上，并且可以从铜箔上除去在脱脂步骤中不能清除的污染物。
在预催化剂处理步骤中，将基板浸入含催化剂的第一化学品稀溶液中，以防止用于催化剂处理步骤的含催化剂的第二化学品被污染或者防止含催化剂的第二化学品浓度被改变。而且，由于基板在用第二化学品处理前，预先浸入了与第二化学品成分相同的第一化学品中，因此更优选地实现了用催化剂处理基板。此时，在预催化剂处理步骤中优选使用1-3％的化学品。
在催化剂处理步骤中，催化剂粒子被涂覆到铜箔和绝缘树脂层上(如基板的通孔壁)。催化剂粒子优选用Pd-Sn化合物举例说明，从Pd-Sn化合物解离出来的Pd2-与基板上镀的Cu2+结合，从而促使基板的镀铜过程加快。
在化学镀步骤中，优选的是镀液含有CuSO4、HCHO、NaOH和稳定剂。重要的是控制镀液组成，因为构成基板110镀覆过程的反应必须保持平衡态以便持续进行镀覆过程。为了良好保持镀液组成，有必要适当补充构成镀液的各个组分，对镀液进行机械搅拌，以及平稳运行镀液循环系统。此外，有必要使用过滤装置移除反应产生的副产物，而且使用过滤装置除去副产物可以促进延长镀液的使用期。
在抗氧化步骤中，抗氧化层被涂覆到铜包覆层上，以防止由于化学镀铜步骤后残留的碱性成分引起铜包覆层氧化。
然而，由于化学镀铜层的物理性能比电镀铜层差，所以很薄地形成化学镀铜层。
另外，干膜(未示出)被涂覆在铜箔103、132上，并用具有预定的印刷图案的底图膜来曝光和显影，以形成图案。此外，喷洒腐蚀液以除去未被干膜保护的部分铜箔103、132，接着剥掉用过的干膜，这样就在铜箔103、132中形成了线路图案。
而且，如图1a至1e所示，无源芯片可以被装在两层或多层绝缘层中，也可以装在单层绝缘层中。
图2a至2e是用来说明根据本发明第二实施方案来制造含嵌入式无源芯片的PCB的截面图。
示于图2a至2e的第二实施方案与示于图1a至1e的第一实施方案不同，因为在第二实施方案中，无源芯片被装在芯层中，多种图案可以形成在将要安装无源元件的部分铜箔上。
如图2a所示，铜箔202、203被涂覆在绝缘层201上，制成作为基板200的铜包覆叠层板，根据光刻法，除去部分铜箔202以形成盲孔210a、210b，在此将装入无源芯片220a、220b。
此外，如图2b所示，在基板200中形成将要安装无源芯片220a、220b的盲孔210a、210b，其方式为使得盲孔210a、210b的底部的铜箔203不除去，以便无源芯片220a、220b装入到盲孔210a、210b中时不会从盲孔中掉出。
随后，如图2c所示，在无源芯片220a、220b装入到盲孔210a、210b中之后，将绝缘体231或由绝缘体231和在绝缘体231的一侧上形成的铜箔232组成的原料层230层叠叠到所形成的基板上，然后在真空中加热加压，以嵌入无源芯片220a、220b。
此外，如图2d所示，根据光刻法，优选的是将电路形成在构成盲孔210a、210b底部的铜箔203上，如无需要，也可将铜箔203完全除去。将绝缘体241或由绝缘体241和在绝缘体214一侧上形成的铜箔242组成的基板240层叠到铜箔上，然后在真空中加热加压。
随后，如图2e所示，形成通孔251-256，而且通孔251-256的壁经过化学镀铜和电解镀铜过程形成铜包覆层261-266，以使得嵌入到PCB中的无源芯片220a、220b的电极通过电路互相连接。另外，在干膜(未示出)被涂覆后，干膜使用具有预定印刷图案的底图膜曝光和显影，以形成图案。此外，喷洒腐蚀液以除去未被干膜保护的部分铜箔，接着剥掉用过的干膜，这样就在铜箔232、242中形成了线路图。
而且，如图2a至2e所示，无源芯片可以被装在两层或多层绝缘层中，也可以装在单层绝缘层中。
图3a至3d是用来说明根据本发明第三实施方案制造含嵌入式无源芯片的PCB的截面图。
如图3a所示，根据光刻法，电路图案形成在构成芯层的基板300的铜箔302上，在真空中通过加热加压，将绝缘层311或由绝缘层311和在绝缘层311的一侧上形成的铜箔312组成的基板310层叠叠到电路图案上。在此，优选的是根据光刻法除去安装无源芯片320a、320b时要穿过的部分铜箔312。
随后，如图3b所示，根据光刻法形成将要安装无源芯片320a、320b的结构，并将无源芯片320a、320b装到此结构中，将绝缘体341或由绝缘体341和在绝缘体341一侧上形成的铜箔342组成的基板340层叠到无源芯片上。此时，优选的是在绝缘体341上打孔以方便将无源芯片320a、320b安装到绝缘层341中，但是孔343不能穿透绝缘层341。
另外，如图3c所示，将无源芯片320a、320b装入到结构里后，在真空中通过加热加压，将绝缘层341或由绝缘层341和在绝缘层341一侧上形成的铜箔342组成的基板340层叠到无源芯片上，以嵌入无源芯片320a、320b到绝缘层中。
接着，如图3d所示，形成通孔351-354，而且通孔351-354的壁经过化学镀铜和电解镀铜过程形成铜包覆层361-364，以使得嵌入到PCB的无源芯片320a、320b的电极通过电路互相连接。另外，在干膜(未示出)被涂覆后，干膜用具有预定印刷图案的底图膜曝光和显影，以形成图案。此外，喷洒腐蚀液以除去未被干膜保护的部分铜箔，接着剥掉用过的干膜，这样就在铜箔303、342中形成了线路图。
而且，如图3a至3d所示，无源芯片可以被装在两层或多层绝缘层中，也可以装在单层绝缘层中。
图4a至4d是用来说明根据本发明第四实施方案来制造含嵌入式无源芯片的PCB的截面图。
如图4a所示，由绝缘树脂层401和涂覆在绝缘层401上的铜箔402、403组成的铜包覆叠层板被制成基板400，同时，根据光刻法形成将要安装无源芯片410a、410b的结构。
在此，优选的是同时在铜箔402、403上形成电路和安装电容器芯片410a、410b的结构。
此外，如图4b所示，将无源芯片410a、410b装入到该结构中，将绝缘体411或由绝缘体411和在绝缘体411一侧上形成的铜箔412组成的基板410层叠到所述芯片上。此时，优选的是形成穿过绝缘体411的孔413，以便容易地将无源芯片410a、410b安装到绝缘层411中，但是孔413不能穿透绝缘层411。
另外，如图4c所示，将无源芯片410a、410b装入到结构中之后，在真空中通过加热加压，将绝缘层411或由绝缘体411和在绝缘体411一侧上形成的铜箔412组成的基板410层叠到所述芯片上，以嵌入无源芯片320a、320b到绝缘层中。
接着，如图4d所示，形成通孔431-434，而且通孔431-434的壁经过化学镀铜和电解镀铜过程形成铜包覆层441-444，以使得嵌入到PCB的物芯片410a、410b的电极通过电路互相连接。另外，在干膜(未示出)被涂覆后，干膜用具有预定印刷图案的底图膜曝光和显影，以形成图案。此外，喷洒腐蚀液以除去未被干膜保护的部分铜箔，接着剥掉用过的干膜，这样就在铜箔412、422上形成了线路图。
而且，如图4a至4d所示，无源芯片可以被装在两层或多层绝缘层中，也可以装在单层绝缘层中。
图5a至5e是用来说明根据本发明第五实施方案来制造含嵌入式无源芯片的PCB的截面图。
如图5a所示，根据光刻法，将电路图案形成在构成芯层的基板500的铜箔502、503上，在真空中通过加热加压，将绝缘体511或由绝缘体511和在绝缘体511上形成的铜箔组成的基板510层叠到电路图案上。接着，优选根据光刻法除去部分铜箔512，以便形成将要安装无源芯片530a、530b的盲孔520a、520b。
另外，如图5b所示，将盲孔520a、520b形成在将要安装无源芯片530a、530b的部分中，并且根据光刻法，在通过其插入无源芯片的铜箔512上形成电路图案。在此，腐蚀液可喷洒到盲孔用于容纳无源芯片530a、530b的520a、520b的下部以完全除去所述下部，或避免腐蚀液流到盲孔的下部，以保留铜箔512上已形成的电路图案。
接着，如图5c所示，在无源芯片530a、530b的安装位置处，将无源芯片530a、530b装入盲孔520a、520b中。
然后，如图5d所示，层叠绝缘体541或由绝缘体541和在绝缘体541一侧上形成的铜箔组成的基板540，在真空中加热加压，从而将无源芯片530a、530b嵌入到PCB中。此时，铜箔542上有突起543a-543d，能够电连接到无源芯片530a、530b上。
而且，如图5e所示，根据光刻法，形成在铜箔的线路图案。
此外，如图4a至4d所示，无源芯片可以被装在两层或多层绝缘层中，也可以装在单层绝缘层中。
图6a至6c是用来说明根据本发明第六实施方案来制造含嵌入式无源芯片的PCB的截面图。
如图6a所示，根据光刻法，将电路图案形成在基板600的铜箔602、603上，而且在真空中通过加热加压，将绝缘体611或由绝缘体和在绝缘体611一侧上形成的铜箔612组成的基板610层叠到电路图案上。在此，优选根据光刻法除去在安装无源芯片620a、620b时要穿过的部分铜箔512。
接着，如图6b所示，根据光刻法，形成将要安装无源芯片620a、620b的结构，并在此结构中安装无源芯片620a、620b，并将绝缘体641或由绝缘体641和在绝缘体641一侧上形成的铜箔642组成的基板640层叠叠到无源芯片上。此时，优选的是在绝缘体641上打孔以便于嵌入无源芯片620a、620b到绝缘层641中，但是孔不能穿透绝缘层641。此处，铜箔上有突起644a-644d，能够电连接到无源芯片620a、620b上。
而且，如图6c所示，根据光刻法形成铜箔603、642的线路图案。
此外，如图6a至6c所示，无源芯片可以被装在两层或多层绝缘层中，也可以装在单层绝缘层中。
同时，如图7所示，不同形状的图案702可以形成在无源芯片710下面。图案702的功能是减少无源芯片和基板的绝缘体之间的热膨胀系数的差异，并且可以通过连接部分703a、704a连接到芯片上。在此，当每个连接件都具有导电性时，它们就将所述图案和芯片电连接起来，而当连接件不具有导电性时，它们用于结合芯片与接点。
连接件，也就是，电极膨胀吸收图案703a、704a的功能就是吸收无源芯片的电极膨胀。
图8a至8d示出用于图a至6c中的形成在下层铜箔上的电极膨胀吸收图案。
如图8a所示，电极膨胀吸收图案可能在下层铜箔上以一种结构形成。
如图8b至8d所示，电极膨胀吸收图案可能以不同形状的接点或图案。
同时，无源芯片可以为任何能够被装上PCB的无源元件。
本发明已经以图示方式进行了描述，而且应当理解，使用术语的目的在于描述而不是用于限制。按照以上教导，本发明的许多更改和变化都是可能的。因此，应理解为在所附的权利要求范围内，本发明可以以未具体描述的形式实行。
如上所述，由于在本发明中将传统表面组装技术(SMT)过程中插在基板表面的部件嵌入到基板内，因此增加了表面安装面积，并且也减小了基板的尺寸，所以可以在相同的面积下，比传统SMT过程生产更多的电路板。
另外，在本发明中，不必象传统SMT过程那样形成焊接接头，所以减少了铅的使用，铅的使用由于会造成污染而必须受到管制，还降低了信号噪声。
此外，本发明中，传统片型PCB无法实现的大电容无源元件能够被嵌入到PCB中，因此，本发明可用于不同的应用中。
还有，在本发明中，不会象传统芯片嵌入技术那样，芯片不可能从PCB中掉出，所以保证了在PCB制造中易于处理。
而且，在本发明中，由于芯片是被安装在盲孔中，而不是象传统芯片安装技术那样装在通孔里，所以，电路和不同的图像能形成在安装芯片的盲孔下部，也就是在支撑芯片以防止芯片从盲孔里掉出的铜箔上，这样就提高了设计的自由度。
此外，在本发明中，由于无源芯片不装在芯板里，而是在芯板表面或芯板上下侧的绝缘树脂层中，这与传统芯片安装技术不同，因此，缩短了有源和无源芯片间的距离从而减少了感应系数，这样就改善了电性能。
此外，在本发明中，有源和无源芯片间的距离减少了，因此，降低了信号噪声并改善了高频特性。
此外，在本发明中，芯片安装前，将导电材料应用在芯片接触部件的任何一侧，并且在加热加压时或加热加压前，电连接到芯片上，因此，未电连接所形成的孔的数量至少减少50％。
此外，本发明中，将传统技术中只能安装在芯板里的大电容器芯片装在通过多层基板形成的空间里，因此使安装大体积元件成为可能。
此外，在本发明中，仅使用加热加压过程就能够使PCB通过突起与芯片电连接。
此外，在本发明中，只要尺寸薄到可以装入，所有元件，包括电阻和无源芯片，都可以安装到PCB里。
此外，本发明中，任何能够安装在PCB上的无源元件，以及纵向两端具有外部电极的典型无源芯片，都能安装到PCB中。

Claims (30)

1、一种制造包括嵌入式无源芯片的印刷电路板的方法，包括：
第一步：在层叠到构成芯层的基板上的第一原料层中，形成用来安装无源芯片的盲孔；
第二步：在第一原料层的第一铜箔上形成第一电路图案之后，将无源芯片装到盲孔里，把绝缘层或由绝缘层和在该绝缘层一侧上形成的第二铜箔组成的第二原料层层叠到装有无源芯片的第一原料层上，将形成的基板进行加热和加压；
第三步：形成通孔将无源芯片的电极与此处的外部进行电连接；
第四步：在通孔上形成铜覆盖层和在外部上形成第二电路图案。
2、权利要求1的方法，还包括在第一步之后，去除盲孔的下部铜箔的第五步。
3、权利要求1的方法，其中当在第一步中将第一原料层层叠到芯层上时，具有吸收热膨胀应力功能的用于电连接和结合的垫片形成在芯层的第三铜箔层中安装无源芯片的一部分中。
4、权利要求1中提出的方法，还包括在第一步后在盲孔的下部铜箔中，形成具有吸收热膨胀应力功能的用于电连接和结合的垫片的第五步。
5、权利要求1的方法，还包括在第一步后，在安装无源芯片电极的区域上涂覆导电材料的第五步。
6、权利要求1的方法，其中穿过多个绝缘层形成盲孔。
7、权利要求1的方法，其中无源芯片为能够安装在印刷电路板上的任何无源元件。
8、一种制造包括嵌入式无源芯片的印刷电路板的方法，包括：
第一步：在芯层中形成安装无源芯片的盲孔，使得第一铜箔层的一部分构成盲孔的底部，以及在第一铜箔层上形成第一电路图案；
第二步：安装电容器芯片到盲孔中，然后在芯层的电容器芯片装入一侧层叠层叠上第一绝缘层或第一原料层，其中第一原料层包含第一绝缘层和覆在第一原料层一侧的第二铜箔层，再将形成的芯板进行加热和加压；
第三步：在构成盲孔底部的第一铜箔层上形成第二电路图案，在盲孔底部形成第二电路层的一侧层叠上第二绝缘层或第二原料层，其中第二原料层包含第二绝缘层和覆在第二原料层一侧的第三铜箔层，再将形成的第二原料层进行加热和加压；
第四步：形成一个通孔将电容器芯片的电极与外部进行电连接；
第五步：在通孔上形成铜包覆层并且在所述外部上形成第三电路图案。
9、权利要求8的方法，还包括在第一步之后，去除盲孔下部铜箔的第五步。
10、权利要求8的方法，其中当在第一步中将第一原料层层叠到芯层上时，具有吸收热膨胀应力功能的用于电连接和结合的垫片形成在芯层的第三铜箔层上安装无源芯片的一部分中。
11、权利要求8的方法，还包括在第一步后在盲孔的下部铜箔中，形成具有吸收热膨胀应力功能的用于电连接和结合的垫片的第五步。
12、权利要求8的方法，还包括在第一步后，在安装无源芯片电极的区域上涂覆导电材料的第五步。
13、权利要求8的方法，其中穿过多个绝缘层形成盲孔。
14、权利要求8的方法，其中无源芯片为能够安装在印刷电路板上的任何无源元件。
15、一种制造包括嵌入式无源芯片的印刷电路板的方法，包括：
第一步：在层叠到构成芯层的基板上的第一原料层上安装无源芯片；
第二步：将绝缘树脂层层叠到其上在第一步中安装了无源芯片的第一原料层上，将形成的第一原料层进行加热加压；
第三步：形成通孔将无源芯片的电极与此处的外部进行电连接；
第四步：在通孔上形成铜覆盖层和和在外部上形成电路图案。
16、权利要求15的方法，还包括在层叠到第一原料层上的绝缘树脂层中形成用来安装电容器芯片的孔的第五步，其中无源芯片已经在第一步后装入到第一原料层上。
17、权利要求15的方法，还包括在第一步之前，从原料层去除部分铜箔的第五步，其中去除铜箔的位置对应于无源芯片的安装位置。
18、权利要求15的方法，其中在第一步之前，在安装无源芯片的第一原料层的部分铜箔中，形成具有吸收热膨胀应力功能的用于电连接和结合的垫片。
19、权利要求15的方法，还包括在第一步之前，在其中安装无源芯片电极的区域涂覆导电材料的第五步。
20、权利要求15的方法，其中层叠在芯层上的原料层具有多层结构，并且无源芯片穿过多个层来安装。
21、权利要求15的方法，其中无源芯片为能够安装在印刷电路板上的任何无源元件。
22、一种制造包括嵌入式无源芯片的印刷电路板的方法，包括：
第一步：在芯层上安装无源芯片；
第二步：将绝缘树脂层层叠到在第一步中安装了无源芯片的芯层上，并将形成的芯层进行加热加压；
第三步：形成通孔将无源芯片的电极与此处的外部进行电连接；
第四步：在通孔上形成铜覆盖层和在所述外部上形成电路图案。
23、权利要求22的方法，还包括在第一步后，在层叠到安装了无源芯片的芯层上的绝缘树脂层中形成用来安装电容器芯片的孔的第五步。
24、权利要求22的方法，还包括在第一步之前，从芯层去除部分铜箔的第五步，其中去除铜箔的位置对应于无源芯片的安装位置。
25、权利要求22的方法，其中在第一步之前，在安装无源芯片的芯层的部分铜箔中，形成具有吸收热膨胀应力功能的用于电连接和结合的垫片。
26、权利要求22的方法，还包括在第一步之前，在安装无源芯片电极的区域上涂覆导电材料的第五步。
27、权利要求22的方法，其中层叠在芯层上的原料层具有多层结构，并且无源芯片穿过多个叠层来安装。
28、权利要求22的方法，其中无源芯片为能够安装在印刷电路板上的任何无源元件。
29、一种制造包括嵌入式无源芯片的印刷电路板的方法，包括：
第一步：在层叠叠到构成芯层的基板上的第一原料层中，形成用来安装无源芯片的盲孔；
第二步：在第一原料层的第一铜箔层上形成第一电路图案之后将无源芯片装到盲孔中；
第三步：将包括具有导电突起的第二铜箔层的第二原料层层叠到安装有无源芯片的第一原料层上，并将形成的结构进行加热加压；
第四步：在外部形成第二电路图案。
30、一种制造包括嵌入式无源芯片的印刷电路板的方法，包括：
第一步：将无源芯片安装到构成芯层的基板上的第一原料层中；
第二步：将包括具有导电突起的第二铜箔层的第二原料层层叠到安装有无源芯片的第一原料层上，并将形成的结构进行加热加压；
第三步：在外部形成电路图案。
CNA2004100837722A 2004-07-14 2004-10-19 包含嵌入式无源芯片的pcb的制造方法 Pending CN1722935A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040054820A KR100645643B1 (ko) 2004-07-14 2004-07-14 수동소자칩 내장형의 인쇄회로기판의 제조방법
KR1020040054820 2004-07-14

Publications (1)

Publication Number Publication Date
CN1722935A true CN1722935A (zh) 2006-01-18

Family

ID=35599988

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100837722A Pending CN1722935A (zh) 2004-07-14 2004-10-19 包含嵌入式无源芯片的pcb的制造方法

Country Status (4)

Country Link
US (1) US20060014327A1 (zh)
JP (1) JP2006032887A (zh)
KR (1) KR100645643B1 (zh)
CN (1) CN1722935A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361182B (zh) * 2006-11-30 2011-09-14 松下电器产业株式会社 无源部件内置式内插板
CN102244018A (zh) * 2010-05-14 2011-11-16 深南电路有限公司 芯片埋入式印刷电路板的制造方法
CN102254885A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
CN101815402B (zh) * 2009-02-20 2013-04-17 揖斐电株式会社 线路板及其制造方法
CN103650650A (zh) * 2011-05-03 2014-03-19 Lg伊诺特有限公司 印刷电路板及其制造方法
CN104363719A (zh) * 2014-11-28 2015-02-18 广州杰赛科技股份有限公司 一种具有盲孔的电路板的制作方法
CN104427775A (zh) * 2013-08-31 2015-03-18 京瓷Slc技术株式会社 布线基板的制造方法
US9462697B2 (en) 2012-11-29 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and manufacturing method thereof
WO2016202152A1 (zh) * 2015-06-16 2016-12-22 华为技术有限公司 芯片封装载板、芯片和电路板
CN110831354A (zh) * 2019-11-15 2020-02-21 莆田市涵江区依吨多层电路有限公司 一种基于盲钻和元器件内压的多层板生产方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
KR100771320B1 (ko) 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR100916697B1 (ko) 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 수동소자가 직접 내장된 인쇄회로기판의 제작방법
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP5388676B2 (ja) 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
US8525041B2 (en) 2009-02-20 2013-09-03 Ibiden Co., Ltd. Multilayer wiring board and method for manufacturing the same
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
KR101154739B1 (ko) 2010-09-10 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5606388B2 (ja) 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
KR20130032529A (ko) * 2011-09-23 2013-04-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
KR101953850B1 (ko) * 2017-07-31 2019-05-23 주식회사 비에이치 더블 사이드 임베디드 제조방법
EP3522685B1 (en) * 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US6739027B1 (en) * 1996-06-12 2004-05-25 International Business Machines Corporation Method for producing printed circuit board with embedded decoupling capacitance
JPH10261860A (ja) 1997-03-19 1998-09-29 Toshiba Corp プリント配線板構造
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6417556B1 (en) * 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP4126985B2 (ja) 2002-07-29 2008-07-30 凸版印刷株式会社 受動素子内蔵プリント配線板及びその製造方法
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361182B (zh) * 2006-11-30 2011-09-14 松下电器产业株式会社 无源部件内置式内插板
CN101815402B (zh) * 2009-02-20 2013-04-17 揖斐电株式会社 线路板及其制造方法
CN102244018A (zh) * 2010-05-14 2011-11-16 深南电路有限公司 芯片埋入式印刷电路板的制造方法
CN102244018B (zh) * 2010-05-14 2013-08-28 深南电路有限公司 芯片埋入式印刷电路板的制造方法
CN102254885A (zh) * 2010-05-20 2011-11-23 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
CN103650650A (zh) * 2011-05-03 2014-03-19 Lg伊诺特有限公司 印刷电路板及其制造方法
US9462697B2 (en) 2012-11-29 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and manufacturing method thereof
CN104427775A (zh) * 2013-08-31 2015-03-18 京瓷Slc技术株式会社 布线基板的制造方法
CN104363719A (zh) * 2014-11-28 2015-02-18 广州杰赛科技股份有限公司 一种具有盲孔的电路板的制作方法
CN104363719B (zh) * 2014-11-28 2017-09-22 广州杰赛科技股份有限公司 一种具有盲孔的电路板的制作方法
WO2016202152A1 (zh) * 2015-06-16 2016-12-22 华为技术有限公司 芯片封装载板、芯片和电路板
CN110831354A (zh) * 2019-11-15 2020-02-21 莆田市涵江区依吨多层电路有限公司 一种基于盲钻和元器件内压的多层板生产方法

Also Published As

Publication number Publication date
KR100645643B1 (ko) 2006-11-15
KR20060005840A (ko) 2006-01-18
US20060014327A1 (en) 2006-01-19
JP2006032887A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
CN1722935A (zh) 包含嵌入式无源芯片的pcb的制造方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
US8240036B2 (en) Method of producing a circuit board
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
JP4126038B2 (ja) Ｂｇａパッケージ基板及びその製作方法
CN1575109A (zh) 形成抗焊剂图形的方法
KR101286867B1 (ko) 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1747630A (zh) 基板制造方法和电路板
CN1921079A (zh) 配线基板的制造方法
CN1832664A (zh) 具有嵌入式多层无源器件的印刷电路板的制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
JP2009295949A (ja) 電子部品内装型プリント基板及びその製造方法
CN1798471A (zh) 包含嵌入式电容器的印刷电路板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1956628A (zh) 制造刚柔印刷电路板的方法
CN1933703A (zh) 具有精细图案的印刷电路板及其制造方法
JP2013211431A (ja) 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
CN1731919A (zh) 以并行方式制造pcb的方法
CN1694605A (zh) 双面印刷电路板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication