KR101286867B1 - 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판 - Google Patents

애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판 Download PDF

Info

Publication number
KR101286867B1
KR101286867B1 KR1020107021143A KR20107021143A KR101286867B1 KR 101286867 B1 KR101286867 B1 KR 101286867B1 KR 1020107021143 A KR1020107021143 A KR 1020107021143A KR 20107021143 A KR20107021143 A KR 20107021143A KR 101286867 B1 KR101286867 B1 KR 101286867B1
Authority
KR
South Korea
Prior art keywords
film
circuit
resin film
plating
circuit board
Prior art date
Application number
KR1020107021143A
Other languages
English (en)
Other versions
KR20100120305A (ko
Inventor
신고 요시오카
히로아키 후지와라
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008246431A external-priority patent/JP5172565B2/ja
Priority claimed from US12/326,169 external-priority patent/US8240036B2/en
Priority claimed from JP2009104086A external-priority patent/JP5075157B2/ja
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20100120305A publication Critical patent/KR20100120305A/ko
Application granted granted Critical
Publication of KR101286867B1 publication Critical patent/KR101286867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0565—Resist used only for applying catalyst, not for plating itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Abstract

다층 회로 기판 제조 방법은, 절연 기재의 표면에 팽윤성 수지 필름을 형성하는 필름-형성 단계, 상기 팽윤성 수지 필름의 외표면에 상기 팽윤성 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 회로 홈-형성 단계, 상기 회로 홈의 표면과 상기 팽윤성 수지 필름의 표면 위에 도금 촉매 또는 그 전구체를 피착하는 촉매-피착 단계, 상기 팽윤성 수지 필름을 특정 액체로 팽윤시켜, 팽윤된 수지 필름을 상기 절연 기재 표면으로부터 박리하는 필름-박리 단계, 및 상기 팽윤성 수지 필름의 박리 후 도금 촉매 또는 그 도금 촉매의 전구체로부터 형성된 도금 촉매가 박리되지 않고 잔류하는 영역에만 무전해 도금막을 형성하는 도금 처리 단계를 포함한다.

Description

애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판{METHOD OF PRODUCING CIRCUIT BOARD BY ADDITIVE METHOD, AND CIRCUIT BOARD AND MULTILAYER CIRCUIT BOARD OBTAINED BY THE METHOD}
본 발명은 애디티브법(additive method)에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판와 다층 회로 기판에 관한 것이다.
최근, 휴대폰 등의 휴대형 정보 시스템을 갖춘 전기 장치; 컴퓨터 및 그 주변 장치; 각종 가정 정보 기기 및 기타의 기능상 급속한 증가가 있다. 이 추세에 따라서, 이들 전기 장치에서 사용되는 회로 기판 상에서 회로의 밀도를 개선시키고자 하는 요구가 증가되고 있다. 이러한 회로에서 밀도를 개선하기 위해, 더 좁은 라인 폭과 라인 간격을 정확히 갖는 회로를 제조하는 방법이 필요하다. 고밀도 배선 회로에서 흔히 발견되는, 합선 및 와이어 사이의 이동 등의 문제들이 있다. 또한, 좁은 폭 배선은 배선의 기계적 강도의 왜곡을 가져오며, 결과의 회로들이 예를 들면 충격에 의해 보다 손상을 받기 쉽게 만든다.
또한, 적층된 층의 수가 증가함으로써, 회로가 조립되는 평평한 면 위의 홈 및 돌기의 크기가 증가되므로, 미세한 회로를 형성하는 것이 어렵다.
회로 기판에 이러한 회로를 형성하는 방법으로서 서브트랙티브(subtractive) 및 애디티브법이 알려져 있다. 서브트랙티브법은 회로가 바람직하게 형성되는 곳을 제외하고, 금속 클래드 적층의 표면 위의 영역에 금속을 제거(감산)함으로써 회로를 형성하는 방법이다. 한편, 애디티브법은 회로가 전극 도금에 의해 형성되는 절연 기재 위의 영역에만 회로를 형성하는 방법이다.
감산 방법은 두꺼운-필름 금속박의 에칭에 의해, 회로-형성 영역에만 금속은 남기는 방법이다. 이 방법에 의하면 제거된 영역에서 금속이 낭비된다. 대조적으로, 무전해 도금막이 금속 배선이 바람직하게 형성된 영역에만 형성되는 애디티브법은 금속의 낭비를 가져오지 않는다. 이점으로부터 애디티브법이 회로-형성 방법으로서 더 바람직하다.
일반적인 종래의 애디티브법의 하나인, 풀-애디티브법을 도 1a ~ 1e의 개략 단면도를 참조하여 설명한다.
도 1a에 나타낸 것같이, 도금 촉매(102)가 관통공(101)을 갖는 절연 기재(100)의 표면에 피착된다. 절연 기재(100)의 표면은 미리 조면화되어 있다. 도 1b에 나타낸 것같이, 감광층(103)이 그 위에 형성된다. 도 1c에 나타낸 것같이, 감광층(103)의 표면은 특정 패터닝된 회로를 갖는 포토마스크(110)를 통해 광에 노출된다. 도 1d에 나타낸 것같이, 회로 패턴이 현상된다. 도 1e에 나타낸 것같이, 현상에 의해 형성된 회로 패턴 및 통과-공(101)의 내벽 표면 위의 무전해 구리 도금 다음에 금속 배선(104)이 형성된다. 회로가 이들 단계 들에 의해 절연 기재(100) 위에 형성된다.
상기 서술된 종래의 애디티브법에서, 도금 촉매(102)가 절연 기재(100)의 전체 표면에 피착된다. 그 결과, 다음 문제를 발생시킨다. 감광층(103)이 고정밀도로 현상되면, 도금막은 포토레지스트를 갖는 비보호된 영역에만 형성될 수 있다. 그러나, 감광층(103)이 고정밀하게 현상되지 않으면, 비소망의 도금된 영역(105)이 도 2에 나타낸 것같이, 도금이 원하지 않는 영역에 제거되지 않고 남아있을 수 있다. 도금 촉매(102)가 절연기판(100)의 전체 표면에 피착되기 때문에 이러한 문제가 발생한다. 비소망의 도금 영역(105)은 합선 및 인접한 회로들 사이의 이동을 가져 온다. 더 좁은 라인 폭과 라인 간격을 갖는 회로가 형성될 때, 합성 및 이동은 보다 빈번하게 발견된다.
특허 문헌 1 : JP-A-No. 58-186994
특허 문헌 2 : JP-A-No. 57-134996
보호막이 절연 기재 위에 우선 코팅된다(제1 단계). 그 다음, 배선 패턴에 대응하는 홈 및 관통공이, 기계적 공정 또는 레이저 빔의 방사에 의해 보호막이 코팅된 절연 기재 위에 형성된다(제2 단계). 활성층이 절연 기재의 전체 표면에 형성된다(제3 단계). 활성층은 보호막을 박리하여, 절연 기재 위에서 활성층을 제거함으로써 홈 및 관통공의 내벽 표면에만 남겨 진다(제4 단계). 그다음, 전기적 도전층이 도금 보호막을 사용하지 않고 절연 기재 위에 도금하여, 활성화된 홈 및 관통공의 내벽 표면에만 선택적으로 형성된다(제5 단계). 방법은 재료 배선 패턴을 형성하는 단계를 설명하는 도 3a ~ 3e의 개략 단면도를 참조하여 설명한다.
도 3a에 나타낸 것같이, 보호막(201)이 절연 기재(200)의 표면에 코팅된다. 도 3b에 도시된 것같이, 원하는 패턴의 홈(200) 및 관통공(203)이 보호막(201)으로 코팅된 절연 기재(200) 위에 형성된다. 도 3c에 도시된 것같이, 도금 촉매(204)가 홈(200) 및 관통공(203) 위 또한 보호막(201)의 표면에 피착된다. 도 3d에 나타낸 것같이, 도금 촉매(204)는 보호막(201)의 박리 후 홈(200) 및 관통공(203)의 표면에만 남겨진다. 도 3e에 나타낸 것같이, 무전해 도금 막이 잔여 도금 촉매(204)를 갖는 영역에만 선택적으로 형성되어, 관통공(203) 및 홈(202)의 내벽 표면에만 전기적 도전층(205)을 준다
특허 문헌 1은 보호막으로서 절연 기재 위에 열경화성 수지를 코팅 및 열-경화하고, 보호막 및 절여 기판을 특정 배선 패턴에 따라서 기계적-처리하고, 솔벤트로 절연 기재 표면상의 열경화성 수지를 제거하는 방법을 설명한다(특허 문헌 1, 페이지 2 왼쪽 하부 칼럼 1. 16 ~ 오른쪽 하부 칼럼 1.11).
특허 문헌 1에서 보호막으로서 사용되는 열경화성 수지의 종류는 특별히 서술되어 있지 않다. 일반적인 열경화성 수지는 솔벤트 저항이 더 높으므로, 솔벤트로 수지가 간단하게 제거되지 않는다는 문제를 갖는다. 이러한 열경화성 수지는 종종 수지 기재에 과도하게 들러붙어, 수지 기재 표면에 보호막의 조각을 남기지 않고 신뢰성있게 보호막만을 박리하는 것을 어렵게 만든다. 충분한 박리를 위해 더 강한 솔벤트가 사용되거나 시간 연장을 위해 기판이 이머전되면, 기판 표면 위의 도금된 촉매가 함께 제거된다. 이 경우, 전기적 도통층이 도금 촉매가 제거되는 영역에 형성되지 않는다. 또한, 더 강한 솔벤트를 사용하거나 연장된 기간 동안 이머전을 사용함으로써 열경화성 수지의 보호막의 파편을 생기게 하거나 보호막의 도금 촉매가 솔벤트로 재분산되게 한다. 솔벤트에 재분산된 도금 촉매가 수지 기재 표면에 재피착되어, 영역에 비소망의 도금막을 가능하게 형성한다. 그때문에, 특허 문헌 1에 개시된 방법에 의해 정확한 패턴을 갖는 회로를 형성하는 것이 어렵다.
또는, 특허 문헌 2는 또 다른 애디티브법으로서 다음의 방법을 개시한다: 유기 솔벤트에 용해가능한 제1 감광 수지층과 알칼리 용액에 용해가능한 제2 감광 수지층이 절연 기재에 우선 형성된다. 제1 및 제2 감광 수지층이 특정 회로 패턴의 포토마스크를 통해 광에 노광된다. 제1 및 제2 감광 수지층이 현상된다. 촉매는 현상 뒤에 형성된 덴트를 갖는 전체 표면에 흡수에 의해 피착되고, 비소망의 촉매가 제거되고, 알카리-용해성 제2 감광 수지가 알카리 용액으로 용해된다. 회로는 도금 촉매를 갖는 영역에만 정확히 형성된다. 그러나, 이러한 방법은 솔벤트 용해성이 상이한 2종류의 감광 수지층의 준비, 2종류의 솔벤트로 현상, 및 촉매의 흡수 후 알카리 용액으로 제2 감광 수지의 용해를 요구하므로, 제조 공정이 매우 복잡했다.
상기 서술된 회로-형성 방법을 사용하여 더 좁은 라인 폭 및 라인 간격을 갖는 전기 회로를 준비하는 것은 다음의 문제를 가져오며, 특히, 회로의 라인 폭 및 라인 간격의 감소는 배선 강도의 왜곡을 가져 온다. 배선 강도의 왜곡은 결과의 전자 장치의 신뢰성의 왜곡을 결국 가져 온다.
특히, 휴대폰 등의 휴대형 정보 기기에서 사용될 때 회로 기판에서 발생할 수 있는 문제를 예로서 아래에 설명한다. 비교적 큰 LSI(Large Scale Integration) 회로 기판이 휴대용 정보 시스템에서 사용된다. 이러한 LSI가 납땜 범핑에 의해 회로 기판 위에 형성된 랜드 영역에 접속된다. 휴대형 정보 시스템은 가지고 다니는 동안 임팩트에 종종 노출된다. 이러한 충격에 노출되어 물리적 힘이 실장된 LSI에 인가되고, 랜드 영역을 구성하는 금속 배선이 파손되어 손상된다. 유사하게, LSI와 기판 사이의 접촉 점의 박리에 의해 LSI가 손상될 수 있다. 전기 회로의 라인 폭 및 라인 간격의 감소는 회로 손상의 증가를 빈번하게 가져 온다.
상기 문제를 해결하기 위해, 금속 배선이 회로 배선의 라인 폭의 증가에 의해 강화될 수 있다. 그러나, 이러한 방법은 회로 밀도의 증가를 금지한다. 감산 방법에 의해 얻어진 회로의 금속 배선의 두께는 사용된 구리 포일의 두께에 의존하며, 그래서, 필름을 두껍게 함으로서 금속 배선을 강화하는 것이 가능하지 않다.
최근에, 회로의 각각의 층을 하나씩 형성하고, 층간-접속 비아를 형성하면서 층을 적층하는 빌드업 방법이 고밀도 다층 회로 기판을 제조하는 방법으로서 알려져 있다. 빌드업 방법의 일반적인 단계들을 도 4a ~ 4g의 개략 단면도를 참조하여 설명한다.
빌드업 방법에서, 도 4a에 나타낸 것같이, 금속 배선(301)이 제1 층 절연 기재(300) 위에 우선 형성된다. 도 4b에 나타낸 것같이, 절연 수지층(302)이 절연 기재(300)의 표면에 형성된다. 절연 수지층(302)은 예를 들면 액체 수지를 코팅 및 경화하거나 절연체 막을 거기에 접합함으로써 형성된다. 도 4c에 나타낸 것같이, 바이구멍(IVH)(304)이 절연 수지층(302)에 형성된다. IVH(304)가 레이저 처리에 의해 형성된다. 도 4d에 나타낸 것같이, 수지 잔여 얼룩(수지 얼룩)(305)이 레이저 처리에 의해 형성된 각각의 IVH(304)의 바닥 위에 남아 있다. 금속 배선(301)은 얇은 막이다. 따라서, 레이저 처리에 의해 완전히 제거하기 위해 수지 얼룩(305)이 처리되면, 금속 배선(301)은 얇아지거나 구멍을 가질 수 있다. 그 때문에, 절연 수지의 완전한 제거 전에 레이저 방사가 종료되어야 한다.
IVH(304)의 바닥 위에 잔류하는 수지 얼룩(305)은 도전성 문제를 발생시킬 수 있다. 도 4d에 나타낸 것같이, 수지 얼룩(305)은 제거되어야 한다. 수지 얼룩(305)은 디스미어(desmear) 처리에 의해 제거된다. 디스미어 처리는 가용화에 의해, 특히, 수지 얼룩을 예를 들면 과망간산 용액에 용해시킴으로써 수지 얼룩을 제거하는 처리이다. 도 4e에 나타낸 것같이, 감광층(306)이 절연 수지층(302)의 표면에 형성된다. 도 4f에 나타낸 것같이, 감광층(306)의 표면은 도면에 도시하지 않은 특정 회로-패턴 포토마스크를 통해 광에 노출되고, 결과의 회로 패턴이 현상된다. 도 4g에 나타낸 것같이, 금속 배선(307)이 현상된 회로 패터닝된 영역 밍 관통공 위에 전착성 금속 석출의 구리 도금에 의해 형성된다.
본 발명의 목적은 회로 형상을 매우 정확하게 보호할 수 있고, 애디티브법에 의해 미세한 회로의 설치시 원하는 깊이를 갖는 회로를 제공하는 방법을 제공한다.
본 발명의 일 구성에서 회로 기판 제조 방법은, 절연 기재의 표면에 팽윤성(swellable) 수지 필름을 형성하는 필름-형성 단계, 상기 팽윤성 수지 필름의 외표면에 상기 팽윤성 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 회로 홈-형성 단계, 상기 회로 홈의 표면과 상기 팽윤성 수지 필름의 표면 위에 도금 촉매 또는 그 전구체를 피착(deposit)하는 촉매-피착 단계, 상기 팽윤성 수지 필름을 특정 액체로 팽윤시켜, 팽윤된 수지 필름을 상기 절연 기재 표면으로부터 박리하는 필름-박리 단계, 및 상기 팽윤성 수지 필름의 박리 후 도금 촉매 또는 그 도금 촉매의 전구체로부터 형성된 도금 촉매가 박리되지 않고 잔류하는 영역에만 무전해 도금막을 형성하는 도금 처리 단계를 포함한다.
본 발명의 이들 및 또 다른 목적, 특징 및 장점은 첨부 도면과 함께 다음의 상세한 설명을 읽을 때 더 분명해진다.
도 1a ~ 1e는 종래의 풀-애디티브법에 의해 금속 배선을 형성하는 단계들을 각각 설명하는 개략 단면도이다.
도 2는 풀-애디티브법에 의해 형성된 회로의 프로파일을 설명하는 도면이다.
도 3a ~ 3e는 특허 문헌 1에 서술된 애디티브법에 의해 금속 배선을 형성하는 단계들을 각각 설명하는 개략 단면도이다.
도 4a ~ 4g는 종래의 빌드-업 방법에 의해 금속 배선을 형성하는 단계들을 각각 설명하는 개략 단면도이다.
도 5a ~ 5e는 제1 실시예에서 전기 회로를 제조하는 방법에 의해 금속 배선을 형성하는 단계들을 각각 설명하는 개략 단면도이다.
도 6은 절연 기재를 각종 깊이에 정합하여 준비된 회로 홈들을 사용하여 형성된 전기 회로의 형상을 도시하는 개략 단면도이다.
도 7a ~ 7e는 제2 실시예에서 회로 기판을 제조하는 방법에서 단계들을 각각 설명하는 개략 단면도이다.
도 8a는 제2 실시예에서 제조 방법에 의해 형성된 부분 강화 구조를 설명하는 개략 상면도가고, 도 8b는 도 8a에서 라인 8-8'를 따라서 본, 단면을 나타내는 개략도이다.
도 9a는 제2 실시예에서 제조 방법에 의해 형성된 또 다른 부분 강화 구조를 설명하는 개략 상면도가고, 도 9b는 도 9a에서 라인 9-9'를 따라서 본, 단면을 나타내는 개략도이다.
도 10은 제2 실시예에서 제조 방법에 의해 준비된 또 다른 부분 강화 구조를 설명하는 개략 상면도이다.
도 11a ~ 11c는 제2 실시예에서 제조 방법에서 엠보싱에 의해 부분 강화 구조를 형성하는 방법을 설명하는 개략 단면도이다.
도 12a ~ 12e는 제3 실시예에서 제조 방법에 의해 커패시터를 포함하는 회로 기판을 제조하는 방법을 설명하는 개략도이다.
도 13은 제3 실시예에서 제조 방법에 의해 형성된 회로 기판에 커패시터 영역을 도시하는 개략 확대도이다.
도 14는 제3 실시예에서 제조 방법에 의해 형성된 커패시터를 포함하는 회로의 애플리케이션을 설명하는 설명도이다.
도 15a ~ 15e는 빌드-업 방법에 적용되면서, 특허 문헌 1에 서술된 애디티브법에 의해 금속 배선이 형성될 때 사용되는 단계들을 각각 설명하는 개략 단면도이다.
도 16a ~ 16g는 제 4실시예에서 다층 배선 기판을 제조하는 방법에서 단계들을 각각 설명하는 개략 단면도이다.
도 17a는 그 헤드가 노출되지 않고 절연층에 내장된 도전성 범프를 나타내는 개략 단면도이고, 도 17b는 그 헤드가 노출되며 절연층을 통과하며 밖으로 나오는 도전성 범프를 도시하는 개략 단면도이다.
도 18은 탑 영역이 비어 있고 제거되어 있는 제4 실시예의 도전성 범프를 설명하는 개략 단면도이다.
도 19는 기판의 회로-형성된 면을 도시하는 개략 상면도가며, 제4 실시예에서 필름 제거 단계 후에 면 위에 잔류하는 필름을 설명하는 관찰 단계를 설명하기 위한 것이다.
도 20a ~ 20g는 제5 실시예에서 라디에이터를 포함하는 다층 회로 기판을 제고하는 방법을 설명하는 개략 단면도이다.
도 21은 제5 실시예에서 설명된 제조 방법에 의해 얻어진 라디에이터를 포함하는 다층 회로 기판의 예를 도시하는 개략 단면도이다.
도 22는 IC 기판으로서 사용될 때 라디에이터를 포함하는 다층 회로 기판의 예를 도시하는 개략 단면도이다.
도 23은 다층 회로 기판을 도시하는 탑-면도이며, 라디에이터의 위치를 설명하기 위한 것이다.
도 24a ~ 24e는 본 발명의 제6 실시예에서 도전성 로드를 포함하는 다층 회로 기판을 제조하는 방법을 설명하는 순차적 단면도이다.
도 25a ~ 25f는 본 발명의 제7 실시예에서 다층 배선 기판을 제조하는 방법에서 처음 절반의 단계를 설명하는 순차적 단면도이다.
도 26a ~ 26c는 본 발명의 제7 실시예에서 다층 배선 기판을 제조하는 방법에서 나중의 절반의 단계를 설명하는 순차적 단면도이다.
도 27a ~ 27e는 제8 실시예에서 다층 배선 기판을 제조하는 방법에서 단계들을 설명하는 부분적 단면도이다.
제1 실시예(팽윤성 수지 필름을 사용한 회로 기판의 제조 방법)
본 실시예에서 회로 기판를 제조하는 방법을 도면을 참조하여 설명한다. 도 5a ~ 5e는 제1 실시예에서 회로 기판를 제조하는 방법에서 단계 들을 설명하는 개략 단면도이다. 도 5a ~ 5e에서, 1은 절연 기재를 나타내고, 2는 팽윤성 수지 필름을 나타내며, 3은 회로 홈을 나타내고, 4는 회로 홈(3)의 일부를 통과하는 관통공을 나타내고, 5는 도금 촉매를 나타내고, 6은 무전해 도금막을 나타낸다.
본 발명의 제조 방법에서, 도 5a에 도시된 것같이, 우선, 팽윤성 수지 필름(2)이 절연 기재(1)의 표면에 형성된다. 팽윤성 수지 필름은 특정 액체로 팽윤함으로써 기판으로부터 쉽게 박리되는 수지 필름을 의미한다.
회로 기판의 제조에서 사용되는 각종 유기 기재가 절연 기재(1)로서 제한없이 사용될 수 있다. 유기 기재의 재료의 일반적인 예는 에폭시 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지 및 폴리페닐렌 설파이드 수지 등을 포함한다. 기재 형상은 특별히 한정되지 않으며, 기재는 시트, 필름, 프리프레그(prepreg), 3차원 몰딩 등이 가능하다. 절연 기재(1)의 두께는 특별히 한정되지 않는다. 시트, 필름 또는 프리프레그의 예에서, 두께는 바람직하게, 예를 들면 10 ~ 200㎛, 더 바람직하게 약 20 ~ 100 ㎛이다.
팽윤성 수지 필름(2)을 형성하는 방법은 특별히 제한되지 않는다. 특히, 이러한 필름이 예를 들면 절연 기재(1)의 주요면 위에 팽윤성 수지 필름(2)을 형성할 수 있는 액체 수지 재료를 코팅 및 건조하는 방법에 의해 형성된다. 또는, 절연 기재(1)의 주요면 위에 팽윤성 수지 필름(2)의 수지 필름을 접합하는 방법이 사용될 수 있다.
수지가 아래에 서술된 팽윤액에 실질적으로 용해되지 않고, 팽윤시 절연 기재(1) 표면으로부터 쉽게 박리될 수 있으면, 팽윤성 수지 필름(2)용 재료는 특별히 한정되지 않는다. 특정 액체에서 50% 이상, 보다 바람직하게 100% 이상 및 1000% 이하의 팽윤도를 갖는 수지가 바람직하게 사용된다. 과도하게 낮은 팽윤도를 갖는 수지는 팽윤성 수지 필름이 덜 쉽게 박리된다. 한편, 과도하게 높은 팽윤도를 갖는 수지는 막이 더 낮은 필름 강도를 가지므로, 파손으로 인해 수지 필름이 박리되는 것을 어렵게 한다.
이러한 팽윤성 수지 필름은 예를 들면, 절연 기재의 표면에 탄성 중합체 서스펜션 또는 에멀젼을 도포 및 건조하는 방법에 의해, 또는 지지 기재 위의 탄성 중합체 서스펜션 또는 에멀젼을 도포 및 건조함으로써 미리 형성된 막을 절연 기재 표면에 전사함으로써 쉽게 형성될 수 있다.
탄성중합체의 일반적인 예는 스티렌-부타디엔계 공중합체 등의 디엔계 탄성중합체, 아크릴 에스테르-기반 공중합체 등의 아크릴 탄성중합체, 폴리에스테르 탄성중합체 등을 포함한다. 이러한 탄성중합체에서, 예를 들면, 서스펜션 또는 에멀전에서 분산된 탄성중합체 수지 입자의 가교도 또는 겔화도를 쉽게 조정함으로서 원하는 팽윤도를 갖는 팽윤성 필름을 만들 수 있다.
팽윤성 수지 필름의 특히 바람직한 예는 팽윤액의 pH에 따라서 변화하는 팽윤도를 갖는 막이다. 팽윤성 수지 필름(2)으로서 상기 성질을 갖는 막을 사용하는 것은 촉매-피착 단계에서 pH 범위에서 절연기판(1) 위에 팽윤성 수지 필름(2)을 확실히 유지하는데 유리하고, 촉매 피착 단계에서 용액 조건 및 필름-박리 단계에서 용액 조건을 설정함으로써 필름-박리 단계에서 pH 범위에서 팽윤성 수지 필름(2)을 쉽게 박리하는 장점을 가지며, 상기 단계들은 서로 상이하며 아래에 설명한다.
더 구체적으로, 예를 들면, 이후에 설명할 촉매-피착 단계가 1 ~ 3의 pH 범위에서 산성 촉매 금속 콜로이드 용액에서 팽윤성 수지 필름(2)을 처리하는 단계와, 12 ~ 14의 pH 범위에서 알칼리 용액에서 팽윤성 수지 필름(2)을 팽윤시키는 단계를 포함할 수 있는 경우에, 팽윤성 수지 필름(2)은 산성 촉매 금속 콜로이드 용액에 대해서 25% 이하, 더 바람직하게는 10% 이하의 팽윤도를 갖고, 알칼리 용액에 대해서 50% 이상, 더 바람직하게는 100% 이상, 더욱 더 바람직하게는 500% 이상의 팽윤도를 갖는 필름이다.
팽윤성 수지 필름의 예는 소정량의 카르복실기를 갖는 탄성중합체로 만들어진 시트, 전체 경화 처리에 대해서 인쇄 회로 기판을 패터닝하는데 사용하기 위한 광 경화성 알칼리 현상 레지스트, 예를 들면, 드라이 필름 레지스트(dry film resist)(이후, DFR이라고 칭한다)를 사용함으로써 얻어진 시트, 열-경화성 시트 및 알칼리 현상 시트이다.
카르복실기를 갖는 탄성중합체의 예는 스티렌-부타디엔 공중합체 등의 디엔계 탄성중합체, 아크릴 에스테르-기반 공중합체 등의 아크릴 탄성중합체, 및 공중합 성분으로서 카르복실기를 갖는 모너머 단위를 포함함으로써 분자중에 카르복실기를 갖는 폴리에스테르 탄성중합체이다. 탄성중합체를 사용하는 것은, 서스펜션 또는 에멀젼의 형태로, 분산된 탄성중합체의 산당량, 가교 정도, 겔화 정도 등을 조정함으로써 알칼리 용액에서 목표의 팽윤도를 갖는 팽윤성 수지 필름을 형성하는데 유리하다. 탄성중합체에서 카르복실기는 절연기판의 표면으로부터 팽윤성 수지 필름을 박리하기 위해 알칼리 용액에서 팽윤성 수지 필름을 팽윤하는 기능을 갖는다. 산당량(acid equivalent)은 1당량의 카르복실기당 폴리머 중량에 대응한다.
카르복실기를 갖는 모너머 단위의 예는 (메틸) 아크릴산, 푸마르산, 계피산, 크로토산, 이타콘산, 말레산 무수물이다.
카르복실기를 포함하는 탄성중합체에서 100 ~ 2000 산당량, 더 바람직하게 100 ~ 800 산당량의 카르복실기를 포함하는 것이 바람직하다. 산당량의 양의 너무 작으면, 도금액 또는 도금 전처리액에 대한 내성이 저하될 수 있다. 산당량의 양이 너무 작으면, 알칼리 용액에서 팽윤성 수지 필름을 박리하는 것이 어려울 수 있다.
탄성중합체의 분자량은 바람직하게 20000 ~ 500000이고, 보다 바람직하게 20000 ~ 60000이다. 탄성중합체의 분자량이 너무 크면, 팽윤성 수지 필름을 박리하는 것이 어려울 수 있다. 한편, 탄성중합체의 분자량이 너무 작으면, 점도가 감소하기 때문에 팽윤성 수지 필름의 두께를 일정하게 유지하는 것이 어려울 수 있고, 도금액 또는 도금 전처리 용액에 대한 내성이 또한 저하할 수 있다.
DFR로서, 수지 요소로서, 소정량의 카르복실기를 갖는 아크릴 수지, 에폭시 수지, 스티렌 수지, 페놀 수지, 우레탄 수지 등을 함유하고, 광 중합 개시제를 함유하는 광 경화성 수지 요소의 시트를 사용하는 것이 가능하다. DFR의 예는 전체 경화 공정에 대해 일본 공개 특허 No. 2000-231190, 일본 공개 특허 No. 2001-201851, 일본 공개 특허 No.평11-212262에 개시된 것같이, 광경화성 수지 요소의 드라이 필름을 사용하여 얻어지는 시트와, 아사히 카세이 코교 K.K.의 UFG 시리즈 등의 상업적으로 이용가능한 알칼리 현상 유형 DFR이다.
다른 팽윤성 수지필름의 예는, 주성분으로서 로진(rosin)을 함유하는 수지(예를 들면, 요시카와 케미컬 컴퍼니 리미티드의 NAZDAR229), 및 주성분으로서 페놀을 함유하는 수지(예를 들면, LEKTRACHEM의 104F)이며, 양자는 카르복실기를 갖는다.
팽윤성 수지 필름은 절연 기재의 표면에 서스펜션 또는 에멀젼의 형태로 수지를 코팅하는 것(코팅을 사용한다는 것은 종래 주지의 스핀 코트 처리 또는 바 코트 처리 등을 의미)에 의해 쉽게 형성되며, 다음에, 건조, 또는 지지 기재에 형성된 DFR을 진공 라미네이터 등을 사용하여 절연 기재의 표면으로 부착한 뒤, DFR이 전체 경화 처리를 받는다.
팽윤성 수지 필름(2)의 두께는 바람직하게 10㎛ 이하, 더 바람직하게 5㎛ 이하 및 0.1 ㎛ 이상, 더 바람직하게 1㎛ 이상이다. 과도하게 큰 두께는 레이저 처리에 의한 미세 회로 패터닝 동안 정확도의 왜곡을 가져 온다. 또는, 과도하게 적은 두께는 일정한 두께의 필름을 제조하는 것을 어렵게 만든다.
도 5b에 도시된 것같이, 팽윤성 수지 필름(2)의 두께 이상의 깊이를 갖는 회로 홈(3)은 형성된 팽윤성 수지 필름(2)의 외표면에 소정의 패턴으로 형성된다. 회로 홈(3)은 예를 들면, 레이저 처리, 머시닝 또는 엠보싱에 의해 형성된다. 또한, 비아구멍의 준비를 위한 관통공(4)이 회로 홈(3)의 일부에 형성될 수 있다. 이 단계에서, 회로의 패턴 및 깊이와 비아 구멍의 지름 및 위치가 특정된다. 이 경우, 회로 홈이 팽윤성 수지 필름(2)의 두께와 동일한 깊이를 가지고 형성되면, 도 5e에 나타낸 것같이, 절연 기재를 파지 않고 절연 기재의 표면에 회로가 형성된다. 또는, 회로 홈이 팽윤성 수지 필름(2)의 두께보다 큰 깊이로 새겨지면, 절연 기재 자체가 파여져서, 도 6에 나타낸 것같이, 절연 기재(1)에 새겨진 회로를 제공한다.
형성된 회로의 폭은 특별히 제한되지 않는다. 레이저 처리가 사용되면, 20㎛ 이하의 라인 폭을 갖는 미세 회로가 쉽게 형성될 수 있다.
또한, 현 단계에서, 관통공(4)이 층층이 쌓여진 회로들 사이의 통전을 위해 형성될 수 있다. 관통공(4)이 복수의 회로층을 갖는 다층 회로 기판의 제조에서 비아구멍 또는 내부 비아구멍로서 사용될 수 있다. 관통공(4)의 내벽면(4)이 다음의 단계에서 층간 통전을 위해 무전해 도금된다.
회로 홈을 형성하는 방법은 특별히 한정되지 않는다. 특히, 예를 들면 다이싱, 엠보싱 등과 같이 레이저 처리에 의해 형성된다. 레이저 처리는 매우 정확한 미세 회로의 제조에 바람직하다. 레이저 처리에 의해 레이저 파워를 임의로 변경함으로써 깊이 등을 조정할 수 있다. 예를 들면, 나노임프린트의 분야에서 사용되는 것같이 미세 몰드를 사용함으로써 엠보싱 처리가 바람직하게 실행된다.
특정 회로 패턴으로 형성된 회로 홈(3)이, 무전해 도금막이 제공된 후 형성된 전기 회로의 영역을 규정한다.
도 5c에 나타낸 것같이, 도금 촉매(5)가 회로 홈(3)이 형성된 표면, 회로 홈이 형성되지 않은 표면을 포함하는 전체 표면에 피착된다(촉매-피착 단계). 그리고, 관통공(4)이 형성되면, 도금 촉매(5)가 관통공(4)의 내벽면에 피착된다.
도금 촉매(5)는 무전해 도금막이 아래에 서술된 도금 처리 단계에서 바람직하게 형성된 영역에만 도금막을 형성하는 촉매이다. 무전해 도금의 촉매이면, 사용하기 위한 도금 촉매는 특별히 제한되지 않는다. 또는, 도금 촉매의 전구체가 우선 피착될 수 있고, 팽윤성 수지 필름의 박리 후에 도금 촉매가 형성될 수 있다. 도금 촉매의 일반적인 예는, 예를 들면, 팔라듐(Pd), 플라티늄(Pt), 은(Ag), 그 전구체 등을 포함한다.
도금 촉매(5)를 피착하는 방법의 예는, pH 1 ~ 3의 산성 Pd-Sn 콜로이드 용액에서의 처리와, 그 뒤의 산성 용액에서의 처리를 포함하는 방법이다. 특히, 다음은 방법의 예이다.
우선, 회로 홈(3)을 갖고, 관통공(4)이 형성된 절연 기재(1)는, 표면 위의 오일 및 다른 얼룩의 제거를 위해 소정 시간 동안 핫 계면활성제 용액(클리너-컨디쇼너)에서 침지되어 세정된다. 절연 기재(1)는 필요하면, 나트륨 퍼설페이트-설푸릭 산 유형 소프트 에칭 용액으로 소프트 에칭 처리된다. 절연 기재(1)는 pH 1 ~ 2의 황산 수용액 또는 염산 수용액 등의 산성 용액에 침지되어 세정된다. 그 다음, 절연 기재(1)는 절연 기재(1)의 표면 위의 염화 이온의 흡수를 위해, 주요 성분으로서 대략 0.1% 농도에서 염화 제1 주석 수용액을 포함하는 프리딥 용액에 침지된다. 그 후, 절연 기재(1)는 Pd와 Sn의 응집 및 흡착을 위해, 염화 제1 주석 및 염화 팔라듐을 포함하는, pH1 ~ 3의 산성 Pd-Sn 콜로이드 등의 산성 촉매 금속 콜로이드 용액에 침지된다. 흡수된 염화 제1 주석 및 염화 팔라듐은 다음의 산화-환원 반응에서 서로 반응한다.
(SnCl2 + PdCl2 → SnCl4 + Pd↓)
그럼으로써, 도금 촉매로서 금속 팔라듐을 남긴다.
주지의 산성 Pd-Sn 콜로이드 촉매 용액 등은 산성 촉매 금속 콜로이드 용액으로서 사용될 수 있고, 산성 촉매 금속 콜로이드 용액을 사용하는 시판의 도금 셋업이 사용될 수 있다. 도금 셋업은 Rohm and Haas Electronic Materials K.K.에 의해 판매된다.
촉매-피착 처리에 의해, 도 5c에 나타낸 것같이, 도금 촉매(5)는 회로 홈(3)의 표면, 관통공(4)의 내벽면 및 팽윤성 수지 필름(2)의 표면에 피착된다.
그리고, 도 5d에 나타낸 것같이, 특정 액체로 팽윤되어, 팽윤성 수지 필름(2)이 절연 기재(1)의 표면으로부터 제거된다(필름-박리 단계). 이 단계에서, 도금 촉매(5)는 회로 홈(3) 및 관통공(4)이 형성되는 절연 기재(1)의 표면에 피착되어 남겨 진다. 한편, 팽윤성 수지 필름(2)에 유지되어 있는, 팽윤성 수지 필름(2)의 표면에 코팅된 도금 촉매(5)가 제거된다.
주로 절연 기재(1), 팽윤성 수지 필름(2) 및 도금 촉매(5)를 대부분 분해 또는 용해시키지 않고 쉽게 박리를 허용하는 정도로 팽윤성 수지 필름(2)을 팽윤시키는 용액이면, 사용을 위해 팽윤성 수지 필름(2)이 특별히 제한되지 않는다. 이러한 팽윤액은 팽윤성 수지 필름(2)의 종류에 따라서 적절히 선택된다. 팽윤성 수지 필름이 디엔계 탄성중합체, 아크릴 탄성중합체, 또는 폴리에스테르 탄성중합체 등의 탄성중합체로 만들어질 때, 특히, 예를 들면, 대략 1 ~ 10% 농도로 수산화 나트륨 수용액 등의 알칼리 수용액이 바람직하게 사용된다.
촉매-피착 단계에서 상기 서술된 산성 조건에서 도금 처리가 사용되는 경우에, 팽윤성 수지 필름이, 산성 조건에서 10% 이하의 팽윤도를 갖고 알칼리 조건에서 50% 이상의 팽윤도를 갖는 디엔계 탄성중합체, 아크릴 탄성중합체, 또는 폴리에스테르 탄성중합체 등의 탄성중합체로 만들어질 수 있다. 팽윤성 수지 필름은 pH 12 ~ 14의 알칼리 수용액, 예를 들면, 대략 1 ~ 10%의 농도에서 수산화 나트륨 수용액에서 쉽게 팽윤되어 박리된다. 또는, 팽윤성 수지 필름은 팽윤성 수지 필름을 더 쉽게 박리하기 위해 침지되면서 초음파처리를 받을 수 있다. 또는, 필요에 따라서, 팽윤성 수지 필름을 박리하기 위해 작은 힘이 가해질 수 있다.
팽윤성 수지 필름(2)은 예를 들면, 특정 주기 동안 팽윤액에 팽윤성 수지 필름(2)으로 코팅된 절연 기재를 침지시키는 방법에 의해 팽윤된다. 기판은 박리 효율을 개선시키기 위해 침지 동안 초음파처리된다. 필름이 팽윤에 의해서만 박리가능하지 않으면, 작은 힘이 가해져 벗겨질 수 있다.
도 5e에 나타낸 것같이, 도금 촉매(5)가 피착되어 잔류하는 영역에만 무전해 도금막(6)이 형성된다(도금 처리 단계). 이 단계에서, 무전해 피착된 막은 회로 홈(3)과 관통공(4)이 형성된 영역에 피착된다.
예를 들면, 무전해 도금액에 도금 촉매(5)를 부분적으로 갖는 절연 기재(1)를 침치하여, 도금 촉매(5)가 코팅된 영역에만 무전해 도금막을 피착하는 방법에 의해 무전해 도금 처리가 실행된다.
무전해 도금에서 사용하기 위한 금속의 예는 구리(Cu), 니켈(Ni), 코발트(Co), 알루미늄(Al) 등을 포함한다. 특히, 주요 요소로서 Cu를 포함하는 금속으로 도금하는 것이 도전성의 관점에서 바람직하다. Ni을 포함하는 도금액을 사용하는 것은 부식 내성 및 남땜에 대해 접착성이 우수한 필름의 제조를 위해 또한 바람직하다.
무전해 도금막(6)의 두께는 특별히 제한되지 않는다. 특히, 예를 들면, 0.1 ~ 10㎛이 바람직하고, 대략 1 ~ 5㎛이 더 바람직하다.
도금 처리 단계에서, 무전해 도금막이, 도금 촉매(5)가 잔류하는 절연 기재(1) 표면의 영역에만 피착된다. 그래서 회로 홈이 형성되는 영역에만 전기적 도전층을 정확하게 형성하는 것이 가능하다. 한편, 회로 홈이 형성되어 있지 않은 영역에 무전해 도금막의 피착을 방지할 수 있다. 그러므로, 작은 라인 폭을 갖는 복수의 미세 회로가 좁은 피치 간격으로 형성될 때에도, 인접하는 회로들 사이의 영역에 원하지 않은 도금막이 잔류하지 않는다.
도 5e에 나타낸 회로 기판(10)이 상기 과정에 의해 형성된다. 본 실시예에서 서술된 제조 방법에서, 회로 홈의 깊이를 임의로 조정함으로써 회로의 깊이와 필름 두께를 제어하는 것이 가능하다. 도 6에 나타낸 것같이, 예를 들면, 절연 기재(1)의 깊은 영역에 회로를 형성하고, 서로 상이한 위치에 복수의 회로(예를 들면, 도 6의 6a, 6b)를 형성하는 것이 가능하다. 도 6의 6c 및 6d에 의해 표시된 것같이, 깊은 회로 홈을 형성함으로써 두꺼운 회로를 형성하는 것이 가능하다. 두꺼운 회로는 큰 단면적을 가지므로, 더 큰 세기 및 전기 용량을 가진다.
이후, 본 실시예의 제조 방법을 실시예들을 참조하여 더 상세히 설명한다. 본 발명의 범위는 다음의 실시예들에 의해 제한되는 것은 아닌 것으로 이해되어야 한다.
(실시 형태 1)
2㎛ 두께의 스티렌-부타디엔 공중합체(SBR) 필름이 100㎛의 두께를 갖는 에폭시 수지 기재(Panasonic Electric Works Co.,Ltd.에 의해 제조된 R1766)의 표면에 형성된다. 이 필름은 에폭시 수지 기재의 주요 면 위에 메틸에틸케톤(MEK)(Zeon Corporation에 의해 제조, 산당량 : 600, 입자 직경 : 200 nm, 고형물 : 15%)에 스티렌-부타디엔 공중합체(SBR) 서스펜션을 코팅하고, 결과의 코팅막을 80℃에서 30분 동안 건조함으로써 형성된다.
20 ㎛의 폭과 30 ㎛의 깊이를 갖는 거의 직사각형 단면을 갖는 홈과 특정 패턴이, 필름이 형성된 에폭시 수지 기재 위에 레이저 처리에 의해 형성된다. UV-YAG 레이저를 구비한 ESI에 의해 제조된 MODEL 5330이 레이저 처리에 이용된다.
레이저-처리된 에폭시 수지 기재는 클리너 컨디쇼너(Rohm and Hass Electronic Materials K.K.에 의해 제조된 C/N3320, pH<1의 계면활성제 용액)에 침지되어, 물로 세정된다. 그리고, 기판은 pH<1의 나트륨 퍼설페이트-설푸릭 산 유형 소프트 에칭 용액으로 소프트 에칭 처리된다. 또한, PD404(pH<1: Rohm and Hass Electronic Materials K.K.에 의해 제조)에서 미리 적셔진다. 에폭시 수지 기재에 주석-팔라듐 콜로이드의 상태에서, 무전해 구리 도금에서 팔라듐, 핵의 피착을 위해, 염화 제1 주석 및 염화 팔라듐을 포함하는, pH1의 산성 Pd-Sn 콜로이드 용액(CAT44, Rohm and Hass Electronic Materials K.K.에 의해 제조)에 또한 침지된다.
팔라듐 핵을 생성하기 위해 pH<1의 악셀레이터 용액(ACC19E, Rohm and Hass Electronic Materials K.K.에 의해 제조)에 침지된다. 다음에, 에폭시 수지 기재는 10분 동안의 초음파처리하에서, pH 14의 수산화 나트륨 5% 수용액에 침지된다. 그 결과, 표면 위의 SBR 필름이 팽윤되고 박리된다. 에폭시 수지 기재의 표면에 잔류하는 SBR 필름의 파편이 존재하지 않는다. 그리고, 에폭시 수지 기재는 무전해 구리 도금을 위해 무전해 도금액(CP-251, Rohm and Hass Electronic Materials K.K.)에 침지된다.
무전해 구리 도금처리에 의해 3 ~ 5㎛의 두께를 갖는 무전해 구리 도금막이 피착된다. SEM(scanning electron microscope : 주사현미경) 하에서 무전해 구리 도금뒤 에폭시 수지 기재의 표면을 관찰하면, 무전해 도금막이 레이저-처리된 영역에만 정확히 형성되어 있는 것을 알 수 있다.
팽윤성 수지 필름의 팽윤도는 다음의 방식으로 결정된다:
팽윤성 수지 필름의 형성을 위해 SBR 서스펜션이 박리지 위에 코팅되고 30분 동안 80℃에서 건조되어, 2㎛의 두께를 갖는 수지 필름을 제공한다. 형성된 필름을 강력하게 제거함으로써 샘플이 얻어진다.
얻어진 샘플의 0.02g 정도를 정확히 칭량한다. 샘플 중량은 팽윤전 중량m(b) 으로 지정된다. 칭량된 샘플은 15분 동안 20±2℃에서 수산화 나트륨 5% 수용액 10ml에 침지된다. 그리고, 별도의 샘플이 상기 서술된 것과 유사한 방식으로 15분 동안 20±2℃에서 염산 5% 수용액 10ml에 침지된다. 샘플에서 흡수된 물을 제거하기 위해, 혼합물은 10분 동안 1000G로 원심분리기에서 원심 분리된다. 원심분리 후의 팽윤된 샘플의 중량은 팽윤후 중량m(a)으로서 지정된다. 다음 식에 따라서 팽윤도는 팽윤전 중량 m(b)와 팽윤후 중량 m(a)으로부터 얻어진다: "팽윤도 SW = (m(a)-m(b))/m(b) x 100(%)". 다른 조건은 JIS L1015 8.27에 서술된 것과 동일하다(알칼리 팽윤도를 측정하는 방법).
pH 14의 수산화 나트륨 5% 수용액에 대한 팽윤도는 750%이다. 한편, pH 1의 염산 5% 수용액에 대한 팽윤도는 3%이다.
상기 서술된 것같이, 본 실시예의 제조 방법을 사용하여, 팽윤성 수지 필름을 제거함으로써, 회로가 바람직하게 형성된 기재 표면의 영역에만 도금 촉매를 피착할 수 있다. 그래서, 무전해 도금된 막이 도금 촉매가 피착된 영역에만 정확하게 형성된다. 또한, 팽윤성 수지 필름이 팽윤 동작하에서 쉽게 제거될 수 있기 때문에, 박리 단계가 또한 쉽고 정확하게 행해진다.
제2 실시예(미세 배선에서 부분 보강 구조물을 형성하는 방법)
제1 실시예에 서술된 회로 기판을 제조하는 방법을 적용함으로써 아래에 서술된 것같이 회로의 부분 보강을 위한 부분 보강 구조를 형성할 수 있다.
본 실시예에서 회로를 제조하는 방법을 도면을 참고하여 특히 설명한다. 제1 실시예의 설명과 공통인 아이템은 중복을 방지하기 위해 간략하게만 설명한다.
도 7a ~ 7e는 제2 실시예에서 회로 기판을 제조하는 방법에서 단계들을 각각 설명하는 개략 단면도이다.
본 실시예의 제조 방법에서, 도 7a에 나타낸 것같이 우선, 수지 필름(12)이 절연 기재(1)의 표면에 형성된다.
제1 실시예에서 설명된 것과 유사한 다양한 유기 기재가 절연 기재(1)으로서 사용될 수 있다. 수지 필름(12)은 절연 기재(1)의 주요 면 위에 액체 수지 재료를 코팅 및 건조하거나, 미리 형성된 수지 필름을 절연 기재(1)의 주요 표면에 접합함으로써 형성된다.
사용하기 위한 수지 필름(12)은 특정 액체로 팽윤 또는 가용화함으로써 절연 기재(1)의 표면으로부터 쉽게 제거되는 수지 필름이다. 그 일반적인 예는 유기 솔벤트 또는 알칼리 용액에서 쉽게 가용되고 팽윤될 수 있는 수지 필름을 포함한다. 그 중에서, 팽윤성 수지 필름은 정확하고 쉽게 제거하는데 특히 바람직하다.
도 7b에 나타낸 것같이, 수지 필름(12)의 두께보다 큰 깊이를 갖는 회로 홈(3) 및, 필요에 따라 관통공(4)이 수지 필름(12)의 가장 바깥 면으로부터 형성된다. 회로 홈이 두께와 동일한 깊이를 가지면, 회로는 절연 기재(1)의 표면에 형성된다.
회로 홈(3)은 특정 회로 패턴으로 형성된다. 도 8b에 나타낸 것같이, 예를 들면 불규칙한 표면(거친 표면과 같은)부분 보강 구조(3a)가 회로 홈(3)의 표면의 적어도 일부에 형성된다(회로 패턴-형성 단계).
도 7c에 나타낸 것같이, 도금 촉매(5) 또는 그 전구체가 절연 기재(1) 및 수지 필름(12)의 표면에 코팅된다(촉매-피착 단계). 이러한 도금 촉매-피착 처리에 의해, 도 7c에 나타낸 것같이, 도금 촉매(5)가 회로 홈(3)과 관통공(4)의 표면 및 수지 필름(12)의 표면에 피착된다.
도 7d에 나타낸 것같이, 특정 액체로 팽윤 또는 용해되면서 수지 필름(12)이 제거된다(필름-제거 단계). 수지 필름(12)을 제거하여 바람직하게 회로가 형성되어 있는 표면 위 및 관통공(4)의 내면 위에만 도금 촉매(5)를 잔류시킨다.
필름-제거 단계에서, 예를 들면, 특정 기간 동안 침지에 의해 수지 필름(12)을 용해하거나 또는 팽윤 뒤에 수지 필름(12)을 박리하는 방법에 의해 수지 필름(12)이 제거될 수 있다.
사용하는 알칼리 수용액은, 예를 들면, 대략 1 ~ 10%의 농도에서 수산화 나트륨 수용액과 같은 알칼리 수용액이다. 기판은, 제거 효율을 개선하기 위해 침지 동안 초음파처리를 받는다. 필름이 팽윤에 의해 박리되면, 필요에 따라서, 작은 힘이 가해지면서 박리될 수 있다.
도 7e에 나타낸 것같이, 필름-제거된 절연 기재(1)는 무전해 도금된다(도금 처리 단계). 이 단계에서, 무전해 도금막(6)이 회로 홈(3)의 표면 및 관통공(4)의 내면 위에 피착된다.
예를 들면, LSI와 같은 전자 부품의 표면 실장을 위해 랜드 영역 및 랜드 영역과 일체로 형성된 회로 배선 영역을 갖는 회로의 제조시, 전자 부품이 실장되어 있는 랜드 영역이 충격에 의해 절단 및 박리되기 쉽다. 이러한 경우에, 충격을 주기 쉬운 랜드 영역에 상기 서술된 부분 보강 구조를 설치함으로써, 전자 부품이 실장될 때 실장 강도를 개선시킬 수 있다.
부분 보강 구조의 예를 도면을 참조해 서술한다.
도 8a 및 8b는 앵커링 효과를 나타내기 위해 형성된 불규칙 형상(40)에서 부분 보강 구보를 설명하는 도면이다. 도 8a는 랜드 영역(18a)과 회로 배선 영역(18b)을 갖는 회로를 나타내는 개략 상면도이다. 도 8b는 도 8a에서 라인 8-8'을 따라서 봤을 때 개략 단면도이다. 절연 기재(1) 위의 회로 홈의 준비에서 불규칙한 형상을 형성함으로써 앵커링 효과에 의해 회로의 밀착성을 개선하는 것이 가능하다.
도 8b에 도시된 불규칙한 형상(400은 예를 들면, 0.1 ~ 20 ㎛, 더 바람직하게 대략 1 ~ 10 ㎛의 십점 평균 조도(Rz)를 바람직하게 갖는다. 회로가 바람직하게 보강되는 영역에 이러한 불규칙한 형상이 형성되어 약하게 배선된 영역을 부분 보강한다.
도 9a 및 9b는 바람직하게 보강되는 영역에 홈 깊이를 팽창함으로써 형성된 두꺼운 도금막을 포함하는 영역을 갖는 회로를 도시하는 도면이다. 도 9a는 랜드 영역(18a) 및 회로 배선 영역(18b)을 갖는 회로를 도시하는 개략 상면도이다. 도 9b는 도 9a에서 라인 9-9'을 따라서 본 개략 단면도이다. 절연 기재 위에 회로 홈의 준비에서, 바람직하게 보강된 영역에 홈을 더 깊게 형성함으로써 바람직하게 보강되는 영역에만 도금만 필름을 두껍게 할 수 있다. 그래서 약하게 배선된 영역만 보강할 수 있다.
도 9a 및 9b에 나타낸 구조에서, 바람직하게 보강된 영역에서 도금은, 보강되지 않은 영역의 도금의 두께보다 1 ~ 10배, 바람직하게 2 ~ 5배의 두께로 바람직하게 조정된다.
도 10은 랜드 영역(18a) 및 회로 배선 영역(18b)을 갖는 회로를 도시하는 개략 상면도이다. 랜드 영역(18a)은 그 주변에서 위치에 형성된 돌기(18c)를 갖는다. 돌기(18c)는 랜드 영역(18a)을 보강한다.
상기 서술된 모든 보강 구조는 회로 홈의 형성 동안 레이저 처리, 매칭, 또는 엠보싱에 의해 형성될 수 있다. 특히, 도 8a 및 8b에 도시된 부분 보강 구조가 레이저 처리에 의해 형성되면, 랜드 영역(18a)과 회로 배선 영역(18b)을 갖는 회로 패턴된 영역(18)이 형성된 뒤에 랜드 영역(18a)이 형성된 기판 표면의 영역에만 레이저 방사 장소가 교체되는 동안 레이저를 간헐적으로 방사함으로써 불규칙한 형상(40)을 형성할 수 있다. 또는, 엠보싱이 사용되면, 도 11a 및 11b에 나타낸 것같이, 표면 영역에 불규칙한 형상을 갖는 회로 패턴을 형성하기 위해 몰드(50)를 사용하여 가장 바깥 면으로부터 절연 기재(1)를 향하는 방향으로 수지 필름(12)을 엠보싱함으로써, 도 11c에 나타낸 것과 유사한 불규칙한 형상(40)을 형성할 수 있다.
도 9a 및 9b에 나타낸 것과 유사한 부분 보강 구조에 대해서, 레이저 처리 동안 레이저의 파워를 부분적으로 상승시킴으로써 깊은 홈이 부분적으로 형성될 수 있다. 또는, 엠보싱이 사용되면, 보강 영역에 깊은 홈을 형성하는 몰드를 사용하여 깊은 홈을 부분적으로 형성할 수 있다.
도 10에 나타낸 것과 유사한 부분 보강 구조가 레이저 처리 동안 회로의 주변부 위에 돌기를 새김으로써 형성될 수 있다. 엠보싱이 사용되면, 주변에 돌기를 갖는 몰드를 사용하여 돌기를 형성할 수 있다.
이러한 부분 보강 구조를 형성함으로써 부분적으로 강화된 배선을 얻을 수 있다.
상기 서술된 회로 기판을 제조하는 방법에 의해, 더 작은 라인 폭과 더 작은 라인 간격을 갖는 전기 회로가 형성되어도 손상 받기 쉬운 영역에만 금속 배선을 보강할 수 있다. 금속 배선이 바람직하게 형성되는 영역에만 피착되어 도금 촉매가 형성되기 때문에, 형성된 회로는 치수의 정확성이 더 높다. 이러한 회로용 제조 방법을 사용함으로써, IC 기판, 휴대폰용 인쇄 배선 기판 및 3차원 회로 기판 등의 애플리케이션을 위해 예를 들면, 단면, 이중면, 다층 유형의 회로 기판을 제조할 수 있으며, 여기서, 사용된 회로의 배선 폭과 배선 간격이 더 작고, 사용된 회로가 손상되기 쉬운 부분적 영역을 갖는다.
제3 실시예(3차원 커패시터 구조를 갖는 커패시터-포함 회로 기판을 제조하는 방법)
아래에 서술되는 것같이, 제1 및 제2 실시예에 서술된 회로 기판을 제조하는 방법을 적용하여 3차원 커패시터 구조를 갖는 커패시터-포함 회로 기판을 형성할 수 있다.
도 12a ~ 12e는 제3 실시예에서 3차원 커패시터 구조를 갖는 회로 기판을 제조하는 방법에서 단계 들을 각각 설명하는 개략도이다.
본 실시예의 제조 방법에서, 도 12a에 도시된 것같이, 수지 필름(12)은 절연 기재(1)의 표면에 우선 형성된다.
도 12b에 나타낸 것같이, 커패시터-형성 홈(80)은 수지 필름(12)의 가장 바깥면으로부터 레이저 처리에 의해 절연 기재(1) 위에 형성된다. 각각의 커패시터-형성 홈(80)은 서로 마주보는 2개의 전극 유닛(80a, 80b)을 갖는다. 2개의 전극 유닛(80a, 80b)은 유전층으로서 절연 기재(1)용 재료를 통해서 서로 마주보는 위치에 놓여진다.
도 12c에 나타낸 것같이, 도금 촉매(5) 또는 전구체는, 커패시터-형성 홈(80)이 형성되어 있는 절연 기재(1)의 표면과 수지 필름(12)의 표면에 피착된다(촉매-피착 단계).
도 12d에 도시된 것같이, 수지 필름(12)이 제거된다(필름 제거 단계). 수지 필름(12)을 제거하여, 절연 기재(1) 위에 형성된 커패시터-형성 홈(80)의 표면에 도금 촉매(5)가 잔류된다.
도 12e에 도시된 것같이, 필름-제거된 절연 기재(1)는 무전해 도금된다(도금 처리 단계). 이 단계에서, 무전해 도금(6)은 커패시터-형성 홈(80)이 형성되어 있는 절연 기재(1)의 영역에만 피착되어, 회로 기판의 절연 기재(1) 위에 3차원 커패시터(85)를 형성한다. 도 13은 형성된 커패시터(85)를 도시하는 개략도이다.
3차원 커패시터가 본 실시예의 제조 방법에 의해 회로 기판의 절연 층에 형성되어, 커패시터는 회로 기판의 주요 면으로 z-축 방향에 놓여지며 형성될 수 있어서, 종래의 회로 기판의 표면에 요구되는 커패시터 소자를 실장할 공간의 필요성을 제거한다. 서로 마주보는 2개의 배선층을 다층 배선판의 절연층을 통해 전극으로 사용하고 절연층을 콘덴서층으로 사용함으로써 내부 커패시터가 알려져 있다. 그러나, 다층 배선판의 x-y면 위에 형성된 이러한 종래의 내부 커패시터는 특정 양의 공간을 요구했다. 회로 형성 또는 다른 소자들을 실장하기 위한 공간으로서 커패시터의 실장을 위한 공간을 사용하는 것이 본 실시예에서 얻어진 커패시터로 가능하다. 이러한 제조 방법을 사용하여 고밀도 회로 기판을 제조할 수 있다.
도 14는 이러한 3차원 커패시터(85)를 포함하는 IC 기판(140)(회로 기판)을 도시하는 개략도이다. 도 14에서, IC 칩(31)이 IC 기판(140)에 실장되고, 배선(33)을 통해 회로(무전해 도금(6))에 접합된다. 142는 표면 실장을 위해 사용되는 남땜 볼을 나타낸다.
제4 실시예(다층 배선 회로의 제조)
도 3a ~ 도 3e에 서술된 애디티브법이 빌드업 방법에 적용되면, 아래에 서술되는 것같이 문제를 야기시킨다. 빌드-업 방법에 적용되면, 도 3a ~ 도 3e를 참조하여 서술된 애디티브법의 단계들을 도 15a ~ 15e의 개략 단면도를 참조하여 설명한다.
도 15a에 나타낸 것같이, 금속 배선(301)은 절연 기재(300)의 표면에 형성된다. 도 15b에 나타낸 것같이, 절연 수지층(200)이 절연 기재(300)의 표면에 형성된다. 도 15c에 나타낸 것같이, 보호 필름(201)이 절연 수지층(200)의 표면에 코팅된다. 도 15d에 나타낸 것같이, 배선 패턴에 대응하는 회로 홈(202) 및 관통공(203)이 코팅된 보호막(201)을 갖는 절연 수지층(200)의 레이저 처리에 의해 형성된다. 레이저 처리에 의해 형성된 관통공(203)의 바닥 위에 수지 얼룩(305)이 남아 있다. 도전성 문제를 일으킬 수 있는 수지 얼룩(305)이 제거되어야 한다. 그러나, 도 15e에 나타낸 것같이, 보호막(201)의 형성 뒤의 얼룩 제거 처리는 보호막(201)이 수지 얼룩(305)과 함께 팽윤 또는 용해되는 문제를 일으킨다. 또는, 도금 촉매의 피착 후의 얼룩 제거 처리는 금속 배선이 바람직하게 형성된 영역에 피착된 도금 촉매가 벗겨지는 문제를 일으킨다. 그러므로, 도 15a ~ 15e를 참조하여 서술된 방법에 의해 고정밀한 금속 배선을 형성하는 것은 불가능하다.
이후, 본 실시예에서 다층 회로 기판을 제조하는 방법을 도면을 참조해 설명한다. 이전 실시예에서와 유사한 설명은 생략한다.
도 16a ~ 16g는 제4 실시예에서 다층 회로 기판을 제조하는 방법에서 단계들을 각각 설명하는 개략 단면도이다. 도 16a ~ 16g에서, 1과 11은 각각 절연층(절연 기재)을 나타낸다.
11a는 제1 전기 회로를 나타내고, 12는 수지 필름을 나타내고, 3은 회로 홈을 나타내고, 5는 도금 촉매를 나타내고, 6은 무전해 도금막을 나타낸다. 또한, 동심의 도전성 범프(도전성 로드)(11b)가 제1 전기 회로(11a)의 표면 위의 특정 위치에 형성된다. 본 명세서에서, "도전성 로드"는 전기 회로의 표면 위의 거의 수직 방향으로 뻗어 있는 전기 회로를 형성하는 금속박 보다 충분히 큰 두께를 갖는 도전성 돌기이며, 형상은 특별히 제한되지 않는다. 그래서, 형상은 실린더 및 프리즘 등의 원주 형상 및 소위 도전성 범프 등의 원뿔 모양을 갖는다.
본 실시예의 제조 방법에서, 도 16a에 도시된 것같이, 절연 기재(1)으로, 제1 전기 회로(11a)의 소정의 위치에서 돌출되어 형성된 도전성 범프(11b)를 에워 싸기 위해, 절연 기재(1)이 절연 기재(11)의 표면에 우선 적층된다. 그래서, 도 16b에 도시된 것같이, 절연층으로부터 돌출되는 제1 전기 회로(11a) 표면에 형성된 도전성 로드(11b)를 포함하는 회로 기판(9)이 형성되어 있다.
제1 실시예에 서술된 절연 기재과 유사한 다양한 유기 기재가 절연 기재(1, 11)으로서 사용될 수 있다.
절연층(11)의 표면에 수지 용액을 코팅 및 경화함으로써 절연층(1)이 형성될 수 있다. 에폭시 수지, 폴리페닐렌 에테르 수지, 아크릴 수지, 폴리이미드 수지 등과 같이, 다층 회로의 제조에 일반적으로 사용되는 수지 용액이, 특정 제한없이 방법에서 사용하기 위한 수지 용액으로서 사용될 수 있다.
또는, 예를 들면, 절연층(11)의 표면에 절연 기재(1)을 놓고, 압력 및 열하에서 접합함으로써 형성될 수 있다. 프리프레그가 절연 기재(1)로서 사용되면, 압력 및 열하에서 경화가 바람직하다.
본 실시예에서, 제1 전기 회로(11a)가 절연 기재(11)의 표면에 형성된다. 또한, 도전성 범프(11b)가 제1 전기 회로(11a)의 표면 위의 특정 위치에서 돌출하여 형성된다. 제1 전기 회로(11a)는 감산법 또는 애디티브법 등의 종래로부터 알려진 회로-형성 방법에 의해 형성된다.
도전성 범프(11b)는 제1 전기 회로(11a)의 표면에 도전성 페이스트를 스크린-인쇄함으로써 형성될 수 있다. 구체적으로, 예를 들면, 은 페이스트 등의 도전성 페이스트가 스크린 인쇄에 의해 제1 전기 회로(11a)의 표면의 특정 위치에 인쇄한다. 원하는 두께가 1회의 인쇄에 의해 얻어지지 않으면, 스크린 인쇄를 반복 행함으로써 도전성 페이스트의 두께는 증가될 수 있다. 그리고, 도전성 범프는 특정 위치에서 도전성 페이스를 도포하고, 반경화 상태에서 예를 들면 원추 형상으로 몰딩하고, 이어서 형상이 갖춰진 몰딩을 경화시킴으로써 형성된다. 또는, 반경화된 상태에서 몰딩하는 대신에, 도전성 페이스트가 특정 위치에 형성되어 경화시킨 후 예를 들면 에칭 공정에 의해 특정 형상으로 몰딩될 수 있다. 또 다르게는, 도전성 범프는 비교적 두꺼운 금속박을 감광법에 의해 에칭함으로써 형성될 수 있다. 또는, 도전성 범프는 도금 공정에 의해 금속박 표면에 형성될 수 있다.
도전성 범프(11b)의 형상, 크기, 간격 등이 특별히 제한되지 않는다. 구체적으로, 범프는 예를 들면 대략 5 ~ 200 ㎛의 높이 및 대략 10 ~ 500 ㎛의 저면 지름을 갖는 대략 원추 형상일 수 있다.
내장된 도전성 범프(11b)의 형상은 특히 제한되지 않고, 예를 들면, 도전성 범프(11b)의 헤드는 도 17a에 도시된 것같이, 외부 노출없이 절연 기재(1)에 완전히 내장될 수 있거나, 또는 도 17b에 도시된 것같이, 도전성 범프(11b)의 헤드만을 노출시킨채, 도전성 범프(11b)는 절연 기재(1)에 삽입될 수 있다.
도 16c에 도시된 것같이, 수지 필름(12)은 (돌출하는 도전성 범프(11b)를 마주보는 절연층(1)의 표면에) 도전성 로드를 포함하는 회로기판(9)의 주요 면 위에 형성된다(필름-형성 단계).
수지 필름(12)은 제1 또는 제2 실시예에서 서술된 것과 유사한 필름이다.
도 16d에 도시된 것같이, 수지 필름(12)의 두께보다 큰 깊이를 갖는 회로 홈(3)이 레이저 공정에 의해 수지 필름(12)의 외표면에 형성된다(회로홈 형성 단계).
도 16d에 도시된 것같이, 도전성 범프(11b)는 수지 필름(12)의 가장 바깥의 표면으로부터 레이저 공정에 의해 노출된다(도전성 로드-노출 단계). 도 18에 도시된 것같이, 표면 얼룩의 충분한 제거를 위해, 맨 위의 영역을 제거하고, 도전성 범프(11b)의 바닥이 파여진 영역이 노출된 채 남아 있게 함으로써 도전성 범프(11b)가 바람직하게 노출된다. 도전성 범프(11b)는 제1 전기 회로(11a)보다 충분히 큰 두께를 갖는다. 따라서, 도전성 범프(11b)가 높은 세기로 레이저로 처리되어도, 제1 전기 회로(11a)는 그 자체가 손상되지 않고 잔류한다. 그래서, 도전성 범프(11b)를 이와 같이 노출시킴으로서 도전성 범프(11b)의 표면 위의 얼룩을 완전히 제거할 수 있다. 그러므로, 레이저 공정 및 도전성 범프(11b)의 노출 이후에 아래에 설명되는 도금 처리에 의해, 노출된 도전성 범프(11b)와 새롭게 형성된 제2 전기 회로(8)를 디스미어 처리 없이 도금막과의 층간 접속에 의해 서로 연결할 수 있다.
도 16e에 나타낸 것같이, 도금 촉매(5) 또는 그 전구체가 레이저 공정에 의해 노출된 도전성 범프(11b), 회로 홈(3) 및 수지 필름(12)의 전체 외표면에 피착된다(촉매-피착 단계).
사용하는 도금 촉매(5)는 제1 실시예에서 서술된 것과 유사한 촉매이며, 사용하는 피착 방법은 거기에 서술된 것과 유사하다.
도 16e에 도시된 것같이, 도금 촉매(5)는 레이저-가공된 영역 및 비레이저-가공된 수지 필름(12) 양자의 전체 표면 뒤에 촉매-피착 처리에 의해 피착된다. 도 16f에 나타낸 것같이, 특정 액체로 팽윤 또는 용해되어 수지 필름(12)이 제거된다(필름-제거 단계). 이 단계는 도금 촉매(5)가 레이저 가공에 의해 형성된 회로 홈(3)의 표면 및 노출된 도전성 범프(11b)에만 남아 있게 한다. 한편, 다른 영역(수지 필름(12)의 표면)에 피착된 도금 촉매(5)가 제거된다.
필름 제거 단계는 제2 실시예에 서술된 것과 유사한 방법으로 실행된다. 도 16g에 나타낸 것같이, 필름-제거 단계 뒤에 무전해 도금막은 잔여 도금 촉매(5)를 보유하는 영역에 형성된다(도금 공정 단계). 제2 전기 회로(8)가 바람직하게 형성되는 영역에만 무전해 도금막을 피착하는 것이 이 단계에서 가능하다. 또한, 이 단계에서, 새롭게 형성된 상층 제2 전기 회로(8)와 하층 제1 전기 회로(11a)가 도전성 범프(11b)와 무전해 도금막(6)을 통해 층간 접속에 의해 서로 접속된다. 무전해 도금막이, 무전해 도금액에서 필름-제거 단계 뒤에 예를 들면 도전성 로드-포함 회로 기판(9)을 침지하는 방법에 의해 형성될 수 있어서, 도금 촉매(5)가 피착되는 영역에만 무전해 도금막(6)의 피착을 허용한다.
전해 도금에서 사용하기 위한 금속은 제1 실시예에서 서술된 것과 유사한 금속이다.
도금 공정 단계에서, 무전해 도금막(6)이 레이저-공정된 절연층(1)의 표면 위의 영역에만 피착될 수 있다. 이와 같이, 제2 전기 회로(8)가 절연층(1) 표면에 형성되고, 형성된 제2 전기 회로(8)와 제1 전기 회로(11a)는 도전성 범프(11b)를 통해 층간 접속에 의해 서로 접속된다.
절연층(1)의 표면에 제2 전기 회로(8)를 갖는 도 16g에 나타낸 다층 회로 기판(20)이 상기 단계 들에 형성된다. 다층 회로 기판(20)에서, 상층 제2 전기 회로(8)는 도전성 범프(11b)와 무전해 도금막(6)을 통해서 하층 제1 전기 회로(11a)에 전기적으로 접속된다.
회로 기판을 제조하는 방법에서, 시험 면에 자외광 또는 근좌외 광을 방사함으로써 상기 서술된 필름-제거 단계 후 형광 물질을 수지 필름에 부착하고 형광 물질의 방사를 검사함으로써 필름-제거 불량을 결정할 수 있다. 매우 작은 배선 폭과 배선 간격을 갖는 금속 배선을 형성하는 것은 본 실시예에서 회로 기판을 제고하는 방법에 의해 가능하다. 이러한 경우에, 예를 들면, 도 19에서 회로(8)의 상면 확대도에서 수지 필름 잔여물(13)로서 나타낸 것같이, 인접하는 금속 배선들 사이의 수지 필름이 완전하게 제거되지 않고 잔류할 우려가 있다. 그 영역에 도금막의 형성이 허용되어, 금속 배선 사이에 잔류하는 수지 필름이 마이그레이션 및 회로 단락와 같은 문제를 가능하게 가져올 수 있다. 이러한 경우에, 형광 물질에 수지 필름(12)을 부착하고, 필름 제거 단계 뒤에 특정 광원으로부터의 광으로 필름-제거된 면을 조사하고, 그래서, 필름-잔여 영역에만 형광 물질에 의한 광 방사를 허용함으로써 필름-제거 불량의 존재 및 위치를 검사할 수 있다.
검사 단계에서 사용하기 위한 수지 필름에 함유되는 형광 물질은, 특정 광원으로부터 광의 조사에 의해 광을 발광하면, 특별히 제한되지 않는다. 일반적인 예는 플루오레세인, 에오신, 피로닌 G 등을 포함한다.
검사 단계에서 형광 물질의 발광이 검출되는 부분은 잔여 수지 필름(13)을 갖는 영역이다. 따라서, 발광-검출된 영역을 제거하여, 마이그레이션 및 회로 단락 등의 트러블을 미리 금지함으로써 그 영역에 도금막의 형성을 방지하는 것이 가능하다.
상기 서술된 다층 회로 기판을 제조하는 방법에 의해, 빌드-업 방법에 의해 전기 회로를 적층함으로써 다층 회로 기판의 제조에서 하층 제1 전기 회로에 형성된 도전성 범프를 레이저 처리함으로서 무전해 도금막을 형성함으로써, 새롭게 형성된 상층 제2 전기 회로를 미리-형성된 하층 제1 전기 회로에 층간 접속에 의해 쉽게 접속하는 것이 가능하다. 또한, 금속 배선이 바람직하게 형성된 영역에만 도금 촉매의 피착에 의해 형성되는, 새롭게 형성된 제2 전기 회로는 치수 정확도가 더 큰 전기 회로이다. 그래서, 치수의 정확도가 더 큰 전기 회로를 보유하는 다층 회로 기판을 제공할 수 있다. 이러한 다층 회로 기판을 제조하는 방법을 사용함으로써, 휴대폰과 3D 회로 기판용 작은 배선 폭과 배선 간격을 갖는 IC 기판 등의 애플리케이션에서 사용하기 위해 다층 회로 기판을 제조하는 것이 가능하다.
이후, 본 실시예에서 제조 방법을 보기를 참조해 더 상세히 설명한다. 본 발명의 범위는 다음의 보기에 의해 제한되는 것이 아닌 것으로 이해되어야 한다.
(실시 형태 2)
표면에 형성된 금속 배선(두께 18㎛)을 갖는 회로 기판이 두께 100㎛를 갖는 프리프레그 위에 놓여 진다. 50㎛의 높이와 200㎛의 저면 지름을 갖는 원추형 도전성 범프가 금속 배선 표면 위의 특정 위치에 형성된다. 도전성 범프는 도전성 페이스트로 형성된 범프이다. 적층되고 일체로 형성된 합성물의 적층된 필름은 도전성 범프가 프리프레그에 붙어 있는 상태에서 합성물을 가열 가압 몰딩함으로써 얻어진다.
그러면, 메틸에틸케톤(MEK)에서 스티렌-부타디엔 공중합체(SBR)의 서스펜션(Zeon 코포레이션에 의해 제조, 산당량 : 600, 입자 지름 : 200 nm, 고형물: 15%)이 얻어진 라이네이트된 필름의 프리프레그-면 표면에 스핀 코팅에 의해 코팅되고, 30분 동안 80℃에서 건조되어, 2㎛의 두께를 갖는 수지 필름을 형성한다.
20㎛의 폭과 30㎛의 깊이를 갖는 대략 직사각형 단면을 갖는 홈은, 특정 패턴이 수지 필름을 갖는 라이네이트 필름의 특정 위치에 레이저 공정에 의해 형성된다. 또한, 도전성 범프가 형성되어 있는 영역을 향해 파여지며 도전성 범프가 노출되는 방식으로 구멍이 형성된다. ESI에 의해 제조된 MODEL 5330의 UV-YAG 레이저가 레이저 공정에서 사용된다.
레이저-처리된 적층된 필름이 클리너 컨디쇼너(C/N3320)에 침지되어 물로 세정된다. 그다음, 적층된 필름이 pH<1은 나트륨 퍼설페이트-설푸릭 산 유형 소프트 에칭 용액으로 소프트 에칭 처리된다. PD404(pH<1 : Shipley Far East Ltd.에 의해 제조)를 사용하여 프리딥 단계에서 또한 처리된다. 그 다음, 에폭시 수지 기재 위에 주석-팔라듐 콜로이드의 상태에서, 무전해 구리 도금에서 팔라듐, 핵의 피착을 위해 염화 제1 주석 및 염화 팔라듐을 포함하는, pH1의 산성 Pd-Sn 콜로이드 용액(CAT44, Shipley Far East Ltd.에 의해 제조)에 침지된다.
적층은, 팔라듐 핵을 생성하기 위해 pH<1의 악셀레이터 용액(ACC19E, Shipley Far East Ltd.에 의해 제조)에 침지된다. 다음에, 적층은 10분 동안의 초음파처리하에서, pH 14의 수산화 나트륨 5% 수용액에 침지되어, 표면 SBR 필름의 팽윤과 수지 필름의 박리를 허용한다.
자외광이 적층 표면으로 조사된다. 자외선 조사에 의해 부분적 형광 방사가 관찰된다. 형광 방사의 영역은 천으로 문질러서 제거된다.
적층은 무전해 도금액(CM328A, CM328L, CM328C, Shipley Far East Ltd.에 의해 제조)에 침지되어 무전해 구리 도금되어, 5㎛의 두께를 갖는 피착된 무전해 구리 도금막을 제공한다. SEM(scanning electron microscope) 하에서 상기 서술된 것같이 무전해 도금된 적층된 필름의 표면을 관찰하면, 무전해 도금막에 의해 형성된 금속 배선이 레이저-처리된 홈 영역에 매우 정확하게 형성되어 있고, 도전성 범프와 홈 영역이 무전해 도금막을 통해 서로 전기적으로 접속되어 있는 것을 나타낸다.
팽윤성 수지 필름의 팽윤도는 제1 실시예에서 서술된 방법과 유사한 방식으로 결정된다.
제5 실시예(라디에이터를 포함하는 다층 배선 회로의 준비)
본 실시예에서 회로 기판을 제조하는 방법은 다층 회로를 통과하는 라디에이터를 제조하는 방법에 관한 것이며, 제4 실시예에서 다층 회로 기판을 제조하는 방법이 적용된다.
이후, 본 실시예에서 통과하는 라디에이터를 갖는 다층 회로 기판을 제조하는 방법을 도면을 참조해 설명한다. 제4 실시예에서와 비슷한 설명은 생략한다.
도 20a ~ 20g는 제5 실시예에서 다층을 통과하는 라디에이터를 갖는 다층 회로 기판을 제조하는 방법에서 단계들을 각각 설명하는 개략 단면도이다. 제1 ~ 제4 실시예에서와 동일한 도면 부호를 갖는 제5 실시예의 영역은 서로 유사하므로, 상세한 설명은 생략한다.
본 실시예의 제조 방법은 제1 전기 회로(11a)로부터 전기적으로 박리된 열 방사(16a)를 위한 도전성 막이 제1 전기 회로가 형성된 면 위에 추가적으로 형성되는 점을 제외하고 제4 실시예의 제조 방법과 다르다. 또한, 열 방사(16a)를 위한 도전성 막의 소정의 위치에서, 도전성 로드(16b)는 제1 전기 회로(11a)의 표면에 돌출하여 놓여지는 도전성 로드(11b)와 유사한 형상으로 돌출하여 형성된다.
또한, 본 실시예의 제조 방법에서, 도 20a에 도시된 것같이, 절연 기재(1)이 절연 기재(11)의 표면에 우선 적층된다. 도 20b에 도시된 것같이, 도전성 범프(11b)와 도전성 범프(16b)가 절연 기재(1)에 내장된다.
도 20c에 도시된 것같이, 수지 필름(12)은 도전성 로드를 갖는 회로 기판(19)의 주요 면 위에 형성된다(필름-형성 단계).
도 20d에 도시된 것같이, 수지 필름(12)의 두께 이상의 깊이를 갖는 회로 홈(3)이 수지 필름(12)의 외표면으로부터 레이저 처리에 의해 형성된다(회로 홈-형성 단계). 더욱이, 도 20d에 도시된 것같이, 도전성 범프(11b)와 도전성 범프(16b)가 수지 필름(12)의 외표면으로부터 레이저 처리에 의해 노출된다(도전성 로드-노출 단계).
도 20e에 도시된 것같이, 도금 촉매(5) 또는 그 전구체가 레이저 처리에 의해 노출된 도전성 범프(11b, 16b), 회로 홈(3) 및 수지 필름(12)의 전체 표면에 피착된다(촉매-피착 단계). 촉매-피착 처리에 의해, 도금 촉매(5)가 레이저-처리된 영역과 비레이저-처리된 수지 필름(12)의 표면을 포함하여, 전체 표면에 피착된다.
도 20f에 도시된 것같이, 수지 필름(12)이 특정 액체로 팽창 또는 용해되어, 제거된다(필름-제거 단계).
도 20g에 도시된 것같이, 무전해 도금막은 도금 촉매(5)가 제거되지 않고 잔류하는 영역 위에 형성된다(도금 처리 단계). 이 단계에서, 무전해 도금막(6)은 도금 촉매(5)가 제거되지 않고 잔류하는 영역에만 피착된다. 새롭게 형성된 상층 제2 전기 회로(8)와 하층 제1 전기 회로(11a)가 도전성 범프(11b)와 무전해 도금막(6)을 통해 층간 접속에 의해 서로 접속된다. 또한, 열 방사(16a)용 하층 도전성 막에 열적으로 접속된 열 방사(16a)용 새로운 도전성 막이, 새롭게 형성된 상층 제2 전기 회로(8)를 갖는 면 위에 형성된다.
이러한 단계들 다음에, 제2 전기 회로(8)와 열 방사(16a)용 새롭게 형성된 도전성 막을 갖는 다층 회로 기판(30)이 도 20g에 나타낸 절연층(1)의 표면에 형성된다. 다층 회로 기판(30)에서, 상층 제2 전기 회로(8)는 하층 제1 전기 회로(11a)에 도전성 범프(11b)와 무전해 도금막(6)을 통해 전기적으로 접속된다. 열 방사(16a)용 상층 도전성 막은 도전성 범프(16b)와 무전해 도금막(6)을 통해 열 방사(16a)용 하층 도전성 막에 열적으로 접속된다.
도전성 범프(16b)는 도 20g에 나타낸 새롭게 형성된 열 방사(16a)용 상층 도전성 막에 추가적으로 형성되고, 도전성 범프(11b)는 제2 전기 회로(8)의 소정의 위치에 추가적으로 형성된다. 복수의 층을 통과하는 라디에이터를 갖는 다층 회로 기판이, 특정 횟수 도 20a ~ 20g에서 설명된 단계 들을 반복하여 얻어진다. 도 21은, 예로서, 도 20a ~ 20g에 나타낸 단계 들을 4회 반복하여 준비된 5층의 다층 회로 기판(35)의 개략 단면도를 나타낸다.
절연 기재(11)을 통과하는 라디에이터(16)와 5층의 절연층이 도 21에 나타낸 5층의 다층 회로 기판(35)에 형성된다. 다층 회로 기판(35)을 통과하는 라디에이터(16)는 맨 위 면의 열을 저면으로 효율적으로 전달한다. 그래서, 라디에이터를 포함하는 다층 회로 기판이, 예를 들면, 상당량의 열을 방출하는 IC칩을 실장하는 IC 기판과, 발광 효율이 열 발생에 의해 영향을 받는 리드(Leed)를 갖는 LED 기판으로서 바람직하게 사용될 수 있다.
IC 기판으로서 라디에이터(16)을 포함하는 다층 회로 기판(35)의 사용을 도 22 및 23을 참조하여 설명한다. 도 22는 IC 칩(31)이 실장된 다층 회로 기판(35)을 도시하는 개략 단면도이다. 도 23은 칩(31)이 실장된 도 22에 나타낸 다층 회로 기판(35)을 도시하는 상면도이다.
도 22에서, 다층 회로 기판(35)이 후면에서 전극 범프(31)를 통해 인쇄 배선 기판(40)의 면에서 전극 랜드 영역(41)에 납땜에 의해 접속된다. 라디에이터(16)에 열적으로 접속된 라디에이터 범프(32)는 다층 회로 기판(35)의 후면에 형성된다. 라디에이터 범프(32)가 인쇄 배선 기판(40) 위에 형성된 열 방출용 금속층(42)에 납땜에 의해 접속된다. 인쇄 배선 기판(40)의 표면에 형성된 회로로부터 전기적으로 절연된 열방출용 금속층(42)이 형성된다.
배선 접합을 위해 배선(33)을 통해 IC 칩(31)에 전력이 공급되면 다층 회로 기판(35) 위에 실장된 IC 칩(31)이 열을 발생한다. 다층 회로 기판(35)은 IC 칩(31)으로부터 방출된 열을 라디에이터(16)를 통해 인쇄 배선 기판(40)의 표면에 형성된 금속층(42)에 전달할 수 있다. 따라서, IC 칩(31)으로부터 방출된 열이 인쇄 배선 기판(40)의 표면에 형성된 금속층(42)을 통해 효율적으로 복사됨으로써, IC 칩(31)의 동작 효율의 왜곡을 방지한다.
다층 회로 기판에 형성된 회로로부터 전기적으로 절연되어 라디에이터가 형성되면, 다층 회로 기판에 형성된 라디에이터의 형상, 패턴 등은 특별히 제한되지 않는다. 라디에이터의 형상 및 패턴을 적절히 선택함으로써 다층 회로 기판의 열 변형을 방지하기 위한 보강 구조로서 라디에이터 기능을 만들 수 있다. 다층 회로 기판의 절연층이 유기 재료로 만들어지면, 층은 납땜 동안 열에 의해 열적으로 변경될 수 있다. 이러한 경우에, 예를 들면, 도 23에 나타낸 프레임 형상 패턴의 라디에이터(16)가 다층 회로 기판(30)의 외부 면을 따라서 형성되면, 수지 재료보다 낮은 선형 열 팽창 계수를 갖는 금속 재료의 라디에이터(16)가 보강 구조로서 기능하여, 전체 다층 회로 기판(30)의 변형을 방지한다.
제6 실시예(다층 배선 회로를 제조하는 또 다른 방법)
제6 실시예에서, 도전성 로드를 포함하는 회로 기판을 제조하는 또 다른 방법을 설명한다. 도전성 로드를 포함하는 회로 기판을 제조하기 위한 것을 제외한 단계들은 제4 및 제5 실시예에서 서술된 단계들과 동일하므로, 상세한 설명은 생략한다.
제6 실시예에서 도전성 로드를 포함하는 다층 회로 기판을 제조하는 방법을 도 24a ~ 24e를 참조하여 설명한다.
도 24a ~ 24e에서, 1 및 21은 각각 절연층(절연 기재)을 나타내고, 21a는 제1 전기 회로를 나타내고, 24는 레이저 처리에 의해 형성된 구멍을 나타내고, 25는 얼룩을 나타내고, 27은 도전성 로드를 나타낸다.
본 실시예의 제조 방법에서, 도 24a 및 24b에 나타낸 것같이, 절연층(1)이 제1 전기 회로(21a)가 형성된 절연층(21)의 표면에 우선 적층된다. 도 24c에 도시된 것같이, 제1 전기 회로(21a)의 표면은 절연층(1)의 레이저 처리에 의해 노출된다. 수지 잔여 얼룩(25)은 도 24c에 도시된 것같이, 레이저 처리에 의해 노출된 제1 전기 회로(21a)의 표면에 피착되어 남아 있다. 얼룩(25)은 도전성 문제를 일으킬 수 있다. 이 때문에, 얼룩(25)은 도 24d에 나타낸 것같이, 얼룩 제거 처리에 의해 바람직하게 제거된다. 예를 들면 과망간산 용액에서 침지에 의해 가용화에 의해 얼룩(25)을 제거하는 주지의 방법이 얼룩 제거 처리로서 임의의 제한없이 사용될 수 있다.
얼룩 제거 처리 후, 판 층이 노출된 제1 전기 회로(21a)의 표면으로부터 전해질의 또는 무전해 도금에 의해 성장된다. 그 결과, 도 24e에 도시된 것같이, 도전성 로드(27)가 제1 전기 회로(21a)의 표면에서 돌출되어 형성된다. 제1 전기 회로(21a)는 전해질 도금이 행해질 때 전극으로서 기능하며, 무전해 도금이 실행될 때, 제1 전기 회로(21a)의 표면은 도금 핵으로서 기능한다.
상기 서술된 것과 같이 도전성 로드(19)를 포함하는 회로 기판이 사용되는 것을 제외하고, 도전성 로드(9)를 포함하는 회로 기판을 교체하여, 다층 회로 기판은 제 4 또는 제5 실시예에 서술된 것과 유사한 단계로 얻어진다. 특히, 수지 필름(12)이 도전성 로드(9)를 포함하는 회로 기판의 표면에 형성된다(필름-형성 단계). 수지 필름(12)의 두께 이상의 깊이를 갖는 회로 홈(3)이 수지 필름(12)의 외표면으로부터 레이저 처리에 의해 형성된다(회로 홈-형성 단계). 도전성 로드(27)는 수지 필름(12)의 외표면으로부터 레이저 처리에 의해 노출된다(도전성 로드-노출 단계). 도금 촉매(5) 또는 그 전구체가 노출된 도전성 로드(27) 및 회로 홈(3)의 전체 표면, 및 수지 필름(12) 위에 피착된다(촉매-피착 단계). 수지 필름(12)이 제거된다(필름-제거 단계). 필름-제거 단계 후, 무전해 도금막(6)이 도금 촉매(5)가 제거되지 않고 잔류하는 영역에 형성된다(도금 처리 단계). 이들 단계 뒤에, 절연층(1)의 표면에 제2 전기 회로(8)를 갖는 다층 회로 기판이 형성된다. 다층 회로 기판에서, 상층 제2 전기 회로(8)가 도전성 로드(27) 및 무전해 도금막(6)을 통해 하층 제1 전기 회로(21a)에 전기적으로 접속된다.
이러한 방법에서, 제1 전기 회로의 표면은 수지 필름 및 전해질 또는 무전해 도금에 의해 형성된 층간 접속을 위한 도전성 로드의 준비 전에 얼룩 제거 처리될 수 있다. 그래서, 예를 들면, 얼룩 제거 처리에 의해 수지 필름의 생성에 대한 우려가 없다. 또한, 노출된 제1 전기 회로를 전극으로 사용함으로써, 도금막이 전해질 도금에 의해 성장되면, 도전성 로드를 보다 효율적으로 형성할 수 있다. 제1 전기 회로에 전력 인가가 어려우면, 도금막은, 도금 핵으로서 노출된 전기 회로 표면을 사용함으로써 무전해 도금에 의해 성장될 수 있다.
제7 실시예(다층 배선 회로를 제조하는 또 다른 방법)
제7 실시예에서, 제4 ~ 제6 실시예에 서술된 수지 필름(12)의 준비 전에 형성된 도전성 로드를 사용하는 대신에, 수지 필름(12)의 박리 및 제2 전기 회로의 형성 뒤에 층간 접속의 방법이 사용된다. 제4 ~ 제6 실시예에 서술된 것과 유사한 단계의 상세한 설명은 생략한다.
본 실시예의 제조 방법에서, 도 25a에 도시된 것같이, 절연층(1)이 절연 기재(21)의 표면에 우선 적층된다. 이와 같이, 제1 전기 회로(21a)가 절연층(1)에 내장된다.
도 25b에 도시된 것같이, 수지 필름(12)이 절연층(1)의 표면에 형성된다(필름-형성 단계). 도 25c에 도시된 것같이, 수지 필름(12)의 두께 이상의 깊이를 갖는 회로 홈(3)이 수지 필름(12)의 외표면에 레이저 처리에 의해 형성된다(회로 홈-형성 단계).
도 25d에 도시된 것같이, 도금 촉매(5)가, 형성된 회로 홈(3) 및 수지 필름(12)의 외표면에 피착된다(촉매-피착 단계). 이러한 촉매-피착 처리에 의해, 도금 촉매(5)가 회로 홈(3)과 비레이저-처리된 수지 필름(12)의 표면을 포함하는 전체 표면에 피착된다.
도 25e에 도시된 것같이, 수지 필름(12)이 특정 액체로 팽윤 또는 용해되어 제거된다(필름-제거 단계). 단계에서 처리하여 도금 촉매(5)가, 레이저 처리에 의해 형성된 회로 홈(3)의 표면에 남겨지고, 다른 수지 필름(12)의 표면에 피착된 도금 촉매(5)를 제거한다.
도 25f에 도시된 것같이, 무전해 도금막(6)이 도금 촉매(5)가 제거되지 않고 잔류하는 영역에 형성된다(도금 처리 단계). 이 단계를 통해, 무전해 도금막(6)이 제2 전기 회로(8)가 바람직하게 형성되는 영역 위에 피착된다.
도 26a에 도시된 것같이, 제1 전기 회로(21a)의 표면은 제2 전기 회로(8)와의 층간 접속이 바람직하게 형성되는 영역 위로부터 레이저 처리에 의해 노출된다. 얼룩(25)이, 레이저 처리에 의해 노출된 제1 전기 회로(21a)의 표면에 잔류한다. 얼룩(25)은 도 26b에 도시된 것같이, 얼룩 제거 처리에 의해 제거된다.
도금막은 얼룩 제거 처리 후 노출된 제1 전기 회로(21a)의 표면에 전해질의 또는 무전해 도금에 의해 성장되어, 도 26c에 도시된 것같이, 도전성 로드(37)를 형성한다. 전해질 도금이 실행되면 제1 전기 회로(21a)는 전극으로서 기능하고, 무전해 도금이 실행되면 제1 전기 회로(21a)는 표면 도금 핵으로서 기능한다.
수지 필름(12)의 박리 및 제2 전기 회로(8)의 형성 후 층간 접속(37)을 형성하는 이러한 방법에 의해 가능하다. 그 결과, 작은 배선 폭과 배선 간격을 가져도 회로 단락과 마이그레이션을 방지하기 위한 제2 전기 회로가 빌드-업 방법에 의해 적층된다.
제8 실시예(팽윤성 수지 필름을 사용하여 3차원 회로 기판의 준비)
본 실시예에서 회로 기판을 제조하는 방법을 도면을 참조해 설명한다.
도 27a ~ 27e는 제8 실시예에서 3차원 회로 기판을 제조하는 방법에서 단계들을 각각 설명하는 개략 단면도이다.
본 실시예의 제조 방법에서, 도 27a에 도시된 것같이, 수지 필름(12)은 스텝-형상 영역을 갖는 3차원 절연 기재(51)의 표면에 형성된다.
3차원 회로 기판의 제조에서 사용되는 다양한 일반적인 수지 몰딩이 3차원 절연 기재(51)에 대해 임의의 제한없이 사용될 수 있다. 이러한 몰딩이 도전성의 관점으로부터 주입 몰딩에 의해 바람직하게 준비된다. 수지 몰딩용 수지 재료의 일반적인 예는 폴리카보네이트 수지, 폴리아미드 수지, 다양한 폴리에스테르 수지, 폴리이미드 수지, 폴리페닐렌 설파이드 수지 등을 포함한다.
수지 필름(12)을 제조하는 방법은 특별히 제한되지 않는다. 특히, 예를 들면, 수지 필름(12)이 바람직하게 형성되는 3차원 절연 기재(51)의 스텝 면 위에 액체 수지 재료를 코팅 및 건조함으로써 준비될 수 있다. 코팅 방법은 특별히 제한되지 않는다. 특히, 스핀 코팅, 바 코팅 또는 스프레이 코팅 등의 주지의 방법이 특별한 제한없이 사용될 수 있다.
도 27b에 도시된 것같이, 특정 패턴의 회로 홈(3)이, 형성된 수지 필름(12)의 외표면으로부터 특정 영역에만 수지 필름을 제거함으로써 형성된다. 회로 홈을 형성하는 방법은 특별히 제한되지 않는다. 특히, 예를 들면, 레이저 처리, 다이싱 등의 머시닝, 엠보싱 등에 의해 형성된다. 레이저 처리는 매우 정밀한 미세 회로의 제조에 바람직하다. 레이저 처리에 의해 레이저 파워를 변경함으로써 머시닝 깊이 등을 임의로 조정할 수 있다. 예를 들면, 나노임프린트의 분야에서 사용되는 것과 같은, 미세한 수지 몰드를 사용함으로써 엠보싱 처리가 바람직하게 실행된다.
특정 회로 패턴으로 형성된 회로 홈(3)이 무전해 도금막이 제공된 후 형성된 전기 회로의 영역을 규정한다.
도 27c에 나타낸 것같이, 도금 촉매(5)가, 형성된 회로 홈(3)을 갖는 표면과 형성된 회로 홈(3)을 갖지 않는 표면 모두 위에 피착된다(촉매-피착 단계). 도 27c에 나타낸 것같이, 회로 홈(3)의 표면과 수지 필름(2)의 표면에 촉매-피착 처리에 의해 도금 촉매(5)를 피착할 수 있다.
도 27d에 나타낸 것같이, 수지 필름(12)이 특정 액체로 팽윤되며 3차원 절연 기재(51)의 표면으로부터 제거된다(필름-박리 단계). 이 단계에서, 회로가 바람직하게 형성되는 3차원 절연 기재(51)의 스텝 면의 영역에만 도금 촉매(5)를 남겨진다.
도 27e에 나타낸 것같이, 무전해 도금막(6)이 도금 촉매(5)가 제거되지 않고 잔류하는 영역에만 형성된다(도금 처리 단계). 이 단계에서 회로 홈(3)이 형성되는 영역에만 무전해 도금막이 피착된다.
도금 처리 단계에서, 도금 촉매(5)가 제거되지 않고 잔류하는 3차원 절연 기재(51)의 표면 위의 영역에만 무전해 도금막이 피착되어, 회로가 바람직하게 형성되는 영역에만 도전성 막을 정확하게 형성한다. 또한, 회로 형성이 바람직하지 않은 영역에 무전해 도금막의 피착을 방지할 수 있다. 그 결과, 좁은 피치 간격과 라인 폭을 갖는 다중 미세 회로가 형성되어도, 인접하는 회로들 사이에 잔류하는 불필요한 도금 막이 존재하지 않는다. 그래서, 회로 단락 및 마이그레이션을 방지할 수 있다.
도 27e에 도시된 3차원 회로 기판(60)이 이들 단계에서 형성된다. 상기 서술된 것같이, 본 실시예의 회로 형성 방법에 의해 예를 들면 3차원 회로 기판의 스텝-형상된 영역에 회로를 정확하고 쉽게 형성할 수 있다.
본 발명의 구성에서 상기 설명된 회로 기판을 제조하는 방법은, 절연 기재의 표면에 팽윤성 수지 필름을 형성하는 필름-형성 단계, 팽윤성 수지 필름의 외표면에 팽윤성 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 회로 홈-형성 단계, 절연 기재의 회로 홈의 표면과, 회로 홈이 형성되지 않은 팽윤성 수지 필름 위에 도금 촉매 또는 그 전구체를 피착하는 촉매-피착 단계, 팽윤성 수지 필름을 특정 액체로 팽윤시켜 절연 기재 표면으로부터 팽윤성 수지 필름을 제거하는 필름-박리 단계, 및 팽윤성 수지 필름의 제거 후 도금 촉매 또는 그 도금 촉매의 전구체로부터 형성된 도금 촉매가 제거되지 않고 잔류하는 영역에만 무전해 도금막을 형성하는 도금 처리 단계를 포함한다. 이러한 방법에 의해서 팽윤 뒤 보호 필름을 박리함으로써 원하지 않는 도금 촉매를 쉽게 제거할 수 있다. 그래서, 잔여 도금 촉매에 의해서 규정된 영역에만 무전해 도금막을 형성할 수 있다. 그래서, 결과의 회로 프로파일을 매우 전확히 유지할 수 있다. 그 결과, 예를 들면, 다중 회로 배선이 특정 간격으로 그려져 있어도, 예를 들면, 회로 배선들 사이에 무전해 도금막의 파편이 없으므로, 회로 단락과 마이그레이션에 관한 우려를 제거할 수 있다.
용액으로 처리될 때 팽윤성 수지 필름의 팽윤도는 50% 이상인 것이 바람직하다. 이러한 팽윤도를 갖는 팽윤성 수지 필름을 사용함으로써 절연 기재 표면으로부터 팽윤성 수지 필름을 쉽게 제거할 수 있다.
상기 제조 방법에서, 바람직하게, 촉매-피착 단계는 산성 촉매 금속 콜로이드 용액에서 팽윤성 수지 필름을 침지하는 단계를 포함하고, 필름-박리 단계는, 알칼리 용액에서 팽윤성 수지 필름을 팽윤하는 단계를 포함하고, 팽윤성 수지 필름은 산성 촉매 금속 콜로이드 용액에서 팽윤할 수 없고 알칼리 용액에서 팽윤할 수 있는 수지 필름이다. 상기 제조 방법에 따르면, 팽윤성 수지 필름은 팽윤성 수지 필름이 산성 조건에서 처리되는 촉매-피착 단계에서 박리되지 않고, 팽윤성 수지 필름이 알칼리 용액에서 처리되고 촉매-피착 단계 다음에 오는 필름-박리 단계에서 선택적으로 박리된다. 따라서, 도금되지 않는 부분은 촉매-피착 단계에서 정확하게 보호되고, 도금 촉매가 피착된 후 팽윤성 수지 필름이 박리될 수 있다. 이것은 회로를 더 정확하게 제조할 수 있게 한다. 이 배열에서, 바람직하게, 팽윤성 수지 필름은 산성 촉매 금속 콜로이드 용액에 대해서 10% 이하의 팽윤도를 갖고, 알칼리 용액에 대해서 50% 이상의 팽윤도를 갖는다.
알칼리 조건에서 선택적으로 박리되는 팽윤성 수지 필름의 예는 카르복실기를 갖는 ,디엔계 탄성중합체, 아크릴 탄성중합체, 폴리에스테르 탄성중합체 등의 서스펜션 또는 에멀젼의 형태로 탄성중합체를 코팅함으로써 형성되는 수지 필름이며, 건조가 뒤따른다. 탄성중합체를 사용하는 것은, 가교 정도 또는 겔화 정도를 조정함으로써 의도된 팽윤도를 갖는 팽윤성 수지 필름을 쉽게 형성하는데 이점을 갖는다.
탄성중합체 중에서, 스티렌-부타디엔계 공중합체를 포함하고 카르복실기를 갖는 디엔계 탄성중합체가 특히 바람직하다.
팽윤성 수지 필름은 주요 구성 요소로서, 100 ~ 800 산당량의 카르복실기를 갖는 아크릴 수지를 포함하는 수지를 포함한다.
팽윤성 수지 필름은 절연 기재 표면의 표면에 탄성중합체 서스펜션 또는 에멀젼을 코팅 및 건조함으로써 준비된 필름이 바람직하다. 이러한 방법에 의해서 절연 기재의 표면에 팽윤성 수지 필름을 쉽게 형성할 수 있다.
또는, 팽윤성 수지 필름은, 지지 기재에 탄성중합체 서스펜션 또는 에멀젼을 코팅 및 건조함으로써 미리 준비된 수지 필름을 절연 기재의 표면 위로 전사함으로써 바람직하게 형성된다. 이러한 방법은, 복수의 팽윤성 수지 필름을 미리 준비할 수 있기 때문에, 대량 생산에 유리하여 바람직하다.
팽윤성 수지 필름의 두께는 매우 정확하게 미세한 회로를 준비하기 위해 바람직하게 10㎛ 이하이다.
안테나 회로 등의 미세한 처리를 요구하는 제품의 제조를 위해, 상기 회로 패턴 형성에 의해 부분적으로 제거되는 영역의 폭은 바람직하게 20㎛ 이하이다.
회로 홈이 회로 홈-형성 단계에서 레이저 처리에 의해 형성되면, 미세한 회로를 매우 정확하게 형성하고, 예를 들면, 레이저 파워를 조정함으로써 머시닝 깊이를 쉽게 제어할 수 있기 때문에, 또한 바람직하다. 또한, 레이저 처리를 사용함으로써, 층간 접속을 위해 통과-구멍을 형성하고, 절연 기재에 커패시터를 설치하는 것이 가능하다.
본 발명의 또 다른 구성에서 회로 기판을 제조하는 방법은 절연 기재의 표면에 수지 필름을 형성하는 필름-형성 단계, 수지 필름의 외표면에 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 홈-형성 단계, 회로 홈의 표면 및 수지 필름의 표면에 도금 촉매 또는 그 전구체를 피착하는 촉매-피착 단계, 수지 필름을 제거하는 필름-제거 단계, 및 수지 필름의 제거 후 절연 기재를 무전해-도금하는 도금 처리 단계를 포함하며, 회로 홈-형성 단계에서, 부분적 보강 구조가 회로 홈의 영역에 형성된다. 이러한 제조 방법에 의해, 절연 기재 위에 형성된 절연 필름의 외표면에, 예를 들면 레이저 처리에 의해, 원하는 깊이와 형상을 갖는 회로 패터닝된 영역을 형성하는 것이 가능하다. 회로 패터닝된 수지 필름을 갖는 절연 기재의 전체 표면에 도금 촉매를 피착하고, 다음의 수지 필름을 박리하여, 회로 패터닝된 영역의 표면에만 도금 촉매를 남긴다. 절연 기재 위에 무전해 도금하여 회로 패터닝된 영역의 표면에만 형성된 도금막을 남긴다. 이 경우, 3차원 보강 구조를 형성함으로써, 특히, 바람직하게 보강된 영역에 홈을 더 깊게 새겨서 부분적으로 두꺼운 도금막 또는 회로 패터닝된 영역의 표면에 앵커링 액션을 갖는 불규칙한 형상을 형성함으로써 쉽게 손상되는 전기 회로의 영역의 기계적인 강도와 접착 강도를 개선할 수 있다.
전기 회로의 제조 방법에서, 회로 패터닝된 영역은 전자 부품의 표면 실장을 위한 적어도 하나의 랜드 영역과, 랜드 영역과 일체적으로 형성된 회로 배선 영역을 바람직하게 가지며, 불규칙한 형상이 랜드 영역의 표면에 형성된다. LSI 등의 전자 부품을 실장하기 위한 랜드 영역이 충격에 의해 부분적으로 깨지기 쉽고 쉽게 박리되는 영역이다. 이러한 충격 받기 쉬운 랜드 영역의 표면에 불규칙한 형상을 설치하여 랜드 영역에서 금속 배선의 접착력의 개선 및 LSI 및 그 위에 실장된 다른 것들의 실장력의 개선을 가져 온다.
바람직하게, 상기 서술된 전기 회로를 제조하는 방법에서, 회로 패터닝된 영역은 전자 부품의 표면 실장을 위한 적어도 하나의 랜드 영역 및 랜드 영역과 일체적으로 형성된 회로 배선 영역을 가지며, 랜드 영역이 회로 배선 영역 이상의 홈 깊이를 갖는 방식으로 형성된다. 전기 회로 기판이 그 위에 실장된 전자 부품을 갖고 있는 상태에서 충격에 노출되면, 랜드 영역 및 랜드 영역과 일체적으로 형성된 회로 배선 영역을 가지는 회로 패턴에서, 랜드 영역과 회로 배선 영역 사이의 접속 영역에 근접한 영역이 종종 쪼개진다. 이러한 경우에, 랜드 영역의 홈 깊이를 회로 배선 영역의 홈 깊이보다 더 크게 만들어서 부분 보강 구조를 형성함으로써, 랜드 영역에 형성된 도금막을 회로 배선 영역에 형성된 도금막보다 두껍게 만들 수 있다. 이와 같이 랜드 영역과 회로 배선 영역 사이의 접속 영역을 보강할 수 있다.
또한, 바람직하게 전기 회로를 제조하는 방법에서, 회로 패터닝된 영역은 전자 부품을 표면 실장하기 위한 적어도 하나의 랜드 영역과, 랜드 영역과 일체로 형성된 회로 배선 영역을 가지며, 부분 보강 구조는 랜드 영역에서 홈의 주위에 형성된 돌기이다. LSI 등이 실장될 때 랜드 영역에서 홈의 주위에 형성된 돌기는 실장력을 개선시킨다.
본 발명의 또 다른 구성에서 다층 회로 기판을 제조하는 방법은, 제1 전기 회로의 소정의 위치에서 압출 성형되는 도전성 로드를 내장하는 회로 기판 위에 형성된 절연 층의 표면에 수지 필름을 형성하는 필름-형성 단계, 수지 필름의 외표면에 레이저 처리에 의해 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 회로 홈-형성 단계, 수지 필름의 외표면으로부터 레이저 처리에 의해 도전성 로드를 노출하는 도전성 로드-노출 단계, 노출된 도전성 로드의 표면, 절연층의 회로 홈, 도전성 로드의 노출에 의해 절연 층에 형성된 구멍의 내벽, 및 수지 필름의 표면에 도금 촉매 또는 그 전구체를 피착하는 촉매-피착 단계, 수지 필름을 제거하는 필름-제거 단계, 및 필름-제거 단계 뒤 도금 촉매가 제거되지 않고 잔류하는 영역에 무전해 도금막을 형성하고, 층간 접속에 의해 도전성 로드로 제1 및 제2 전기 회로를 서로 접속함으로써 제2 전기 회로를 형성하는 도금 처리 단계를 포함한다. 이 구성에서, 도전성 로드-포함 회로 기판의 절연 층 표면에 형성된 수지 필름을 레이저 처리에 의해 부분적으로 제거하고, 회로 홈의 표면 및 제거되지 않은 수지 필름의 전체 표면에 도금 촉매를 피착하고, 그 다음 수지 필름을 제거함으로써 회로 홈을 형성함으로써 회로 홈의 표면에만 도금 촉매를 피착할 수 있다. 그래서, 무전해 도금막이, 피착된 도금 촉매를 갖는 영역에 의해 규정된 영역에만 형성된다. 이와 같이, 전기 회로가 바람직하게 형성되는 영역에만 도금 촉매를 피착함으로써 고화질 프로파일을 갖는 전기 회로를 형성할 수 있다. 또한, 수지 필름의 외표면으로부터 레이저 처리에 의해 도전성 로드의 노출 뒤 무전해 도금막이 형성되기 때문에, 미리 형성된 제1 전기 회로와 절연층 위에 새롭게 형성된 제2 전기 회로가 도전성 로드로 서로 층간접속될 수 있다. 이 경우, 도전성 로드가 노출되어도, 더 깊에 파여져 있기 때문에, 도전성 로드가 형성된 하부층 제1 전기 회로가 손상되지 않고 남아 있다. 그래서, 도전성 로드 표면 위의 얼룩은 높은 에너지 레이저 처리에 의해 완전히 제거될 수 있다. 이 때문에, 제1 및 제2 전기 회로는 디스미어 처리없이 층간 접속에 의해 도전성 로드를 통해 서로 충분히 접속될 수 있다. 본 발명에 의해 디스미어 처리의 필요없이 층간 접속이 가능하기 때문에, 제1 전기 회로의 준비에서 사용하기 위한 수지 필름의 얼룩 제거 처리에 의해 박리 또는 가용화를 방지할 수 있다.
바람직하게, 내장된 도전성 로드를 갖는 회로 기판은 제1 전기 회로가 형성된 표면에 추가적으로 제1 전기 회로로부터 전기적으로 절연되어 형성된 도전성 로드를 포함하는 열방사용 도전성 막을 갖는다. 열방사용 도전성 막에서 도전성 로드는 제1 전기 회로에서 돌출하는 도전성 로드와 함께 절연층에 바람직하게 내장된다. 도전성 로드-노출 단계는 수지 필름의 외표면으로부터 레이저 처리에 의해 열방사용 도전성 막에서 돌출하여 형성되는 도전성 로드를 노출하는 추가 단계를 갖는다. 촉매-도금 단계에서, 도금 촉매 또는 그 전구체는 열방사용 도전성 막에서 노출된 도전성 로드의 표면 위 및 도전성 로드의 노출에 의해 절연층에 형성된 구멍의 내벽에 추가적으로 피착된다. 층간 접속에 의해 제1 라디에이터에 접속된 제2 라디에이터는 도금 처리 단계에서 형성된다. 그래서 형성된 회로 기판은 열 방사 효율이 우월하다.
도전성 로드의 노출을 위해, 도전성 로드의 맨 위 영역의 일부는 레이저 처리에 의해 제거될 수 있다. 도전성 로드는 제1 전기 회로에 대한 금속박의 두께와 비교하여 충분히 큰 높이를 갖는다. 그러므로, 매우 센 레이저가 도전성 로드 위에 방사되어도, 제1 전기 회로용 금속박이 손상되지 않고 잔류한다. 그래서 디스미어 처리없이 도전성 로드 표면에 잔류하는 얼룩을 레이저 처리에 의해 도전성 로드의 맨 위 영역이 부분적으로 제거되는 정도로 충분히 제거할 수 있다.
상기 서술된 다층 회로 기판을 제조하는 방법은, 형광 재료를 수지 필름에 추가하고, 필름 제거 단계 뒤에 형광 재료로부터 방사를 감시하여 필름-제거 불량을 검사하는 추가 검사 단계를 포함한다. 상기 서술된 다층 회로 기판의 제조 방법에서, 배선 폭과 배선 간격이 매우 작은 경우에, 필름이 제거되어야 하는 인접하는 배선들 사이의 영역에 필름이 완전히 제거되지 않고 소량 남아 있을 수 있을 우려가 있다. 또한, 레이저 처리에 의해 제거된 수지 필름 파편이, 형성된 회로 홈으로 이동하여 남아 있을 우려가 있다. 수지 필름이 배선들 사이에 남아 있으면, 도금막이 영역에 불가피하게 형성되고, 회로 단락과 이주를 일으킬 수 있다. 또한, 수지 필름의 파편이, 형성된 회로 홈에 남아 있으면, 얻어진 전기 회로의 열 저항 결함 및 전파 손실을 일으킬 수 있다. 이러한 경우에, 상기 서술된 것같이, 수지 필름에 형광 물질을 추가하고, 특정 광원으로부터의 광을 필름-제거된 면으로 조사하여 필름-제거 불량의 존재 및 필름-제거 불량의 위치를 검사할 수 있으므로, 필름-제거 단계 후 필름이 잔류하는 영역에 형광 물질의 방사를 허용한다.
수지 필름은, 바람직하게 특정 액체로 팽윤되어 절연층으로부터 박리될 수 있는 팽윤성 수지 필름이며, 바람직하게, 용액에 대해 50% 이상의 팽윤도를 갖는 팽윤성 수지 필름이다. 이러한 팽윤성 수지 필름을 사용하여 절연층 표면으로부터 수지 필름을 쉽게 박리할 수 있다.
절연층에 도전성 로드를 내장하여 회로 기판을 제조하는 것이 더 쉽기 때문에, 도전성 로드-포함 회로 기판은, 바람직하게 제1 전기 회로의 소정의 위치에서 돌출하며 미리 형성된 도전성 로드를 갖는 표면에 일체적으로 적층된 절연층을 갖는 기판이다.
절연층의 두께를 쉽게 조정할 수 있기 때문에, 도전성 로드-포함 회로 기판은, 바람직하게 제1 전기 회로의 소정의 위치에서 돌출하며 미리 형성된 도전성 로드를 갖는 표면에 수지 용액을 코팅하고, 절연층으로 경화시켜서 얻어진 기판이다.
도전성 로드-포함 회로 기판은 바람직하게 전기 회로의 표면에 절연층을 우선 형성하고, 절연층의 제1 전기 회로를 갖는 표면에 대향하는 표면으로부터 드릴링함으로써 전기 회로를 노출하고, 노출된 제1 전기 회로 표면으로부터 도금막을 성장함으로써 드릴링된 영역에 도전성 로드를 형성함으로써 얻어진 기판이다. 이 경우, 드릴링된 영역에 도금막을 성장하는 단계는, 바람직하게 전극으로서 드릴링한 뒤 디스미어 처리 뒤 노출된 제1 전기 회로를 사용함으로써 전해질 도금에 의해 도금막을 성장하는 단계이다. 이 방법에 의해, 수지 필름의 준비 전에 제1 전기 회로의 표면을 얼룩 제거하고, 그 다음 전해질 도금에 의해 층간 접속을 위해 도전성 로드를 형성하는 것이 가능하다. 그래서, 회로의 준비시 얼룩 제거 처리에 의해 수지 필름이 팽윤되거나 용해될 우려는 없다. 이 경우, 전극으로서 노출된 제1 전기 회로를 사용하는 전해질 도금에 의해 도금막이 성장되기 때문에, 도전성 로드를 쉽게 형성할 수 있다. 제1 전기 회로에 전력 인가가 어려우면, 도금막은, 도금 핵으로서 노출된 전기 회로 표면을 사용함으로써 무전해 도금에 의해 성장될 수 있다.
본 발명에 따른 다층 회로 기판을 제조하는 방법은, 제1 전기 회로가 형성된 기판의 표면에 절연층을 형성하는 절연층-형성 단계, 절연층의 표면에 수지 필름을 형성하는 필름-형성 단계, 수지 필름의 외표면에 레이저 처리에 의해 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 회로 홈-형성 단계, 회로 홈의 표면과 수지 필름의 표면 모두에 도금 촉매 또는 그 전구체를 피착하는 촉매-피착 단계, 수지 필름을 제거하는 필름-제거 단계, 필름-제거 단계 뒤 도금 촉매가 제거되지 않고 잔류하는 영역에 무전해 도금막을 형성함으로써 제2 전기 회로를 형성하는 도금 처리 단계, 레이저 처리에 의해 제2 전기 회로의 특정 영역에서 제1 전기 회로를 노출하는 레이저 처리 단계, 노출된 제1 전기 회로의 표면에 도금막을 성장함으로써 제1 및 제2 전기 회로를 서로 층간 접속에 의해 접속하는 층간 접속-형성 단계를 포함한다. 상기 구성에서, 제1 전기 회로와의 층간 접속 영역은 제2 전기 회로의 준비 뒤 원하는 영역에 형성될 수 있다. 제1 및 제2 전기 회로 사이의 층간 접속이, 준비된 뒤 제2 전기 회로를 드릴링하고, 그 위에 도금막을 성장함으로써 형성되기 때문에, 얼룩 제거를 위해서 제1 전기 회로 표면이 디스미어 처리되어도 제2 전기 회로의 제조는 영향을 받지 않는다. 그 결과, 작은 배선 폭과 배선 간격을 갖는 제2 전기 회로가 빌드-업 방법에 의해 적층될 때에도 회로 단락과 마이그레이션에 내성을 갖는 제2 전기 회로가 형성된다. 이 경우에, 노출된 제1 전기 회로를 전극으로 사용함으로써, 도금막을 전해질 도금에 의해 성장할 수 있기 때문에, 층간 접속을 쉽게 형성할 수 있다. 제1 전기 회로에 전력 인가가 어려우면, 도금막은, 도금 핵으로서 노출된 전기 회로 표면을 사용함으로써 무전해 도금에 의해 성장될 수 있다.
바람직하게, 기판은 제1 전기 회로가 형성된 면 위에 제1 전기 회로로부터 전기적으로 절연되어 형성된 열 방사용 제1 도전성 막을 추가적으로 갖는다. 회로 홈-형성 단계는 제1 도전성 막 위에 레이저 처리에 의해 수지 필름의 두께 이상의 회로 홈으로부터 절연된 열방사용 제2 도전성 막 형성 홈을 형성하는 추가 단계를 갖는다. 촉매-피착 단계에서, 도금 촉매 또는 그 전구체를 제2 도전성 막 형성 홈의 표면에 추가적으로 피착하고, 도금 처리 단계에서, 제2 도전성 막 형성 홈의 표면에 무전해 도금막을 형성함으로써 열 방사용 제2 도전성 막을 형성하고, 제1 전기 회로를 노출하는 레이저 처리 단계는 제1 도전성 막 위에 레이저 처리에 의해 열방사용 제1 도전성 막을 노출하는 추가 단계를 갖고, 층간 접속-형성 단계에서, 노출된 제1 도전성 막의 표면에 도금막을 성장함으로써 층간 접속에 의해 제1 및 제2 도전성 막을 서로 추가로 접속한다.
이 구성에 따르면, 이미지 형성 장치에서, 문서 이미지가 색상이 있는지 또는 단색인지를 결정하는 것이 행해지고, 이미지 형성에 사용하기 위한 이미지 데이터가 문서 이미지에 적합한 압축 형식으로 압축될 수 있다. 따라서, 저장부의 용량을 감소시키는 것이 쉬워진다.

Claims (33)

  1. 절연 기재의 표면에 팽윤성(swellable) 수지 필름을 형성하는 필름-형성 단계;
    상기 팽윤성 수지 필름의 외표면에 상기 팽윤성 수지 필름의 두께 이상의 깊이를 갖는 회로 홈을 형성하는 회로 홈-형성 단계;
    상기 회로 홈의 표면과 상기 팽윤성 수지 필름의 표면 위에 도금 촉매 또는 그 전구체를 피착(deposit)하는 촉매-피착 단계;
    상기 팽윤성 수지 필름을 알칼리 용액으로 팽윤시켜, 팽윤된 수지 필름을 상기 절연 기재 표면으로부터 박리하는 필름-박리 단계; 및
    상기 팽윤성 수지 필름의 박리 후 도금 촉매 또는 그 도금 촉매의 전구체로부터 형성된 도금 촉매가 박리되지 않고 잔류하는 영역에만 무전해 도금막을 형성하는 도금 처리 단계를 포함하는, 회로 기판 제조 방법.
  2. 청구항 1에 있어서,
    상기 알칼리 용액에 대한 상기 팽윤성 수지 필름의 팽윤도는 50% 내지 1000%인, 회로 기판 제조 방법.
  3. 청구항 1에 있어서,
    상기 촉매-피착 단계는 산성 촉매 금속 콜로이드 용액에서 상기 팽윤성 수지 필름을 침지하는 단계를 포함하고,
    상기 팽윤성 수지 필름은 상기 산성 촉매 금속 콜로이드 용액에 대해서 10% 이하의 팽윤도를 갖는, 회로 기판 제조 방법.
  4. 삭제
  5. 청구항 3에 있어서,
    상기 팽윤성 수지 필름은, 디엔계 탄성중합체, 아크릴 탄성중합체, 및 폴리에스테르 탄성중합체로 이루어지는 군으로부터 선택되고, 카르복실기를 갖는 탄성중합체인, 회로 기판 제조 방법.
  6. 청구항 3에 있어서,
    상기 팽윤성 수지 필름은 주요 성분으로서, 100 ~ 800 산당량의 카르복실기를 갖는 아크릴 수지를 포함하는 수지를 함유하는, 회로 기판 제조 방법.
  7. 청구항 1에 있어서,
    상기 팽윤성 수지 필름은 형광 물질을 포함하고,
    상기 필름-박리 단계 후, 형광 물질로부터의 방사를 감시함으로써 필름-박리 실패를 검사하는 추가 검사 단계를 포함하는, 회로 기판 제조 방법.
  8. 청구항 1에 있어서,
    상기 팽윤성 수지 필름의 두께는 0.1㎛ 내지 10㎛인, 회로 기판 제조 방법.
  9. 삭제
  10. 청구항 1에 있어서,
    상기 회로 홈은 상기 회로 홈-형성 단계에서 레이저 처리에 의해 형성되는, 회로 기판 제조 방법.
  11. 청구항 1에 있어서,
    상기 회로 홈은 상기 회로 홈-형성 단계에서 엠보싱에 의해 형성되는, 회로 기판 제조 방법.
  12. 청구항 1에 있어서,
    상기 회로 홈-형성 단계에서 절연 기재에 관통공이 형성되는, 회로 기판 제조 방법.
  13. 청구항 10에 있어서,
    유전체로서 절연 기재-구성 재료를 통해 서로 마주보는 2개의 커패시터-형성 전극 홈이 상기 회로 홈-형성 단계에서 회로 기판에서의 커패시터 구조의 설치를 위해 절연 기재에 형성되는, 회로 기판 제조 방법.
  14. 청구항 1에 있어서,
    상기 절연 기재은 스텝-형상 면을 갖고, 상기 절연 기재 표면은 스텝-형상 면인, 회로 기판 제조 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
KR1020107021143A 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판 KR101286867B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JPJP-P-2008-118818 2008-04-30
JP2008118818 2008-04-30
JP2008193931 2008-07-28
JPJP-P-2008-193931 2008-07-28
JPJP-P-2008-217091 2008-08-26
JP2008217091 2008-08-26
JPJP-P-2008-246431 2008-09-25
JP2008246431A JP5172565B2 (ja) 2008-07-28 2008-09-25 多層配線基板の製造方法及び多層配線基板
US12/326,169 2008-12-02
US12/326,169 US8240036B2 (en) 2008-04-30 2008-12-02 Method of producing a circuit board
JP2009104086A JP5075157B2 (ja) 2008-04-30 2009-04-22 配線基材の製造方法及び該製造方法により得られた配線基材
JPJP-P-2009-104086 2009-04-22
PCT/JP2009/058794 WO2009133969A2 (en) 2008-04-30 2009-04-30 Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020117029869A Division KR101268727B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
KR1020117029871A Division KR101183376B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
KR1020117029872A Division KR20110137408A (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판

Publications (2)

Publication Number Publication Date
KR20100120305A KR20100120305A (ko) 2010-11-15
KR101286867B1 true KR101286867B1 (ko) 2013-07-17

Family

ID=40845930

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020117029871A KR101183376B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
KR1020117029869A KR101268727B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
KR1020107021143A KR101286867B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
KR1020117029872A KR20110137408A (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020117029871A KR101183376B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
KR1020117029869A KR101268727B1 (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117029872A KR20110137408A (ko) 2008-04-30 2009-04-30 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판

Country Status (6)

Country Link
EP (3) EP2255601B1 (ko)
KR (4) KR101183376B1 (ko)
CN (2) CN102917550B (ko)
HK (1) HK1147013A1 (ko)
TW (1) TWI362239B (ko)
WO (1) WO2009133969A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405514B (zh) 2009-12-22 2013-08-11 Unimicron Technology Corp 線路板的線路結構的製造方法
CN102137546B (zh) * 2010-01-26 2013-10-09 欣兴电子股份有限公司 线路板的线路结构的制造方法
CN102244972A (zh) * 2010-04-08 2011-11-16 王忠诚 电路板及其应用
TWI405516B (zh) * 2011-04-27 2013-08-11 Unimicron Technology Corp 線路板及其製作方法
TWI487452B (zh) * 2011-08-22 2015-06-01 欣興電子股份有限公司 線路板及其製作方法
TWI417012B (zh) * 2011-09-28 2013-11-21 Unimicron Technology Corp 線路結構的製作方法
US8748753B2 (en) * 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
TWI580327B (zh) * 2014-06-30 2017-04-21 蔡蒔銓 印刷電路板及其製造方法，以及印刷電路板製造裝置
KR102617568B1 (ko) * 2014-12-16 2023-12-27 암페놀 코포레이션 인쇄 회로 보드들을 위한 고속 인터커넥트들
CN106910689B (zh) * 2015-12-23 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US20190263054A1 (en) * 2016-11-17 2019-08-29 Orbotech Ltd. Hybrid, multi-material 3D printing
US11039540B2 (en) * 2019-01-01 2021-06-15 Catlam, Llc Multi-layer circuit board with traces thicker than a circuit board layer
CN114302578A (zh) * 2021-12-14 2022-04-08 生益电子股份有限公司 一种pcb的制备方法和pcb

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571375B2 (ja) * 1987-01-27 1997-01-16 奥野製薬工業 株式会社 水溶性レジストフイルム用剥離剤
JP2004048030A (ja) * 2002-07-15 2004-02-12 Toshiba Corp 電子回路の製造方法および電子回路の製造装置
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2008022002A (ja) * 2006-07-10 2008-01-31 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134996A (en) 1981-02-16 1982-08-20 Nippon Electric Co Method of producing printed circuit board
JPS58186994A (ja) 1982-04-23 1983-11-01 三菱電機株式会社 印刷配線板の製造方法
WO1988005252A1 (en) * 1987-01-12 1988-07-14 Allied Corporation Method for the manufacture of multilayer printed circuit boards
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
DE69418698T2 (de) * 1994-04-14 1999-10-07 Hewlett Packard Gmbh Verfahren zur Herstellung von Leiterplatten
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
US5914534A (en) * 1996-05-03 1999-06-22 Ford Motor Company Three-dimensional multi-layer molded electronic device and method for manufacturing same
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
JP3508905B2 (ja) * 1997-04-15 2004-03-22 日本特殊陶業株式会社 配線基板とその製造方法
JP3508819B2 (ja) 1998-01-23 2004-03-22 旭化成エレクトロニクス株式会社 光重合性組成物
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
JP3549015B2 (ja) 1999-02-12 2004-08-04 旭化成エレクトロニクス株式会社 光重合性組成物
JP2001201851A (ja) 2000-01-18 2001-07-27 Asahi Kasei Corp 光重合性樹脂組成物
US6640434B1 (en) * 2000-04-11 2003-11-04 Lear Corporation Method of forming an electrical circuit on a substrate
JP2002171067A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Works Ltd 多層立体回路基板及びその製造方法
EP1209959A3 (en) * 2000-11-27 2004-03-10 Matsushita Electric Works, Ltd. Multilayer circuit board and method of manufacturing the same
JP4824202B2 (ja) * 2001-06-05 2011-11-30 イビデン株式会社 半田ペースト、その半田ペーストを用いて形成した半田バンプを有する多層プリント配線板および半導体チップ
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US20050067378A1 (en) * 2003-09-30 2005-03-31 Harry Fuerhaupter Method for micro-roughening treatment of copper and mixed-metal circuitry
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
JPWO2005104638A1 (ja) * 2004-04-23 2008-03-13 松下電工株式会社 配線基板およびその製造方法
JP2006013367A (ja) * 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
JP2006121046A (ja) * 2004-09-24 2006-05-11 Meiko:Kk 回路基板
US20060165877A1 (en) * 2004-12-27 2006-07-27 Mitsuboshi Belting Ltd. Method for forming inorganic thin film pattern on polyimide resin
JP2007243037A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571375B2 (ja) * 1987-01-27 1997-01-16 奥野製薬工業 株式会社 水溶性レジストフイルム用剥離剤
JP2004048030A (ja) * 2002-07-15 2004-02-12 Toshiba Corp 電子回路の製造方法および電子回路の製造装置
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
JP2008022002A (ja) * 2006-07-10 2008-01-31 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法

Also Published As

Publication number Publication date
CN102917550B (zh) 2015-10-07
WO2009133969A2 (en) 2009-11-05
KR20110138303A (ko) 2011-12-26
CN102917550A (zh) 2013-02-06
KR20100120305A (ko) 2010-11-15
EP2469990B1 (en) 2014-01-15
EP2592912A1 (en) 2013-05-15
TW200950634A (en) 2009-12-01
EP2255601A2 (en) 2010-12-01
KR101183376B1 (ko) 2012-09-14
HK1147013A1 (en) 2011-07-22
EP2469990A3 (en) 2012-09-19
KR101268727B1 (ko) 2013-05-28
TWI362239B (en) 2012-04-11
WO2009133969A3 (en) 2010-01-21
EP2469990A2 (en) 2012-06-27
KR20110137408A (ko) 2011-12-22
KR20110137407A (ko) 2011-12-22
CN101982024A (zh) 2011-02-23
EP2255601B1 (en) 2012-05-16
CN101982024B (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
KR101286867B1 (ko) 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
US8240036B2 (en) Method of producing a circuit board
US8272126B2 (en) Method of producing circuit board
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP4479180B2 (ja) 多層回路板の製造方法
JP5172565B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100688751B1 (ko) 마이크로 패턴의 형성 방법
CN109378295A (zh) 基于铜柱导通技术的摄像模组封装基板及其制造方法
KR101262513B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20040046626A (ko) 다층 인쇄 회로 기판을 제조하는 방법
KR20120072639A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7