CN102917550A - 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板 - Google Patents

用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板 Download PDF

Info

Publication number
CN102917550A
CN102917550A CN2012103623908A CN201210362390A CN102917550A CN 102917550 A CN102917550 A CN 102917550A CN 2012103623908 A CN2012103623908 A CN 2012103623908A CN 201210362390 A CN201210362390 A CN 201210362390A CN 102917550 A CN102917550 A CN 102917550A
Authority
CN
China
Prior art keywords
circuit
resin molding
circuit board
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103623908A
Other languages
English (en)
Other versions
CN102917550B (zh
Inventor
吉冈慎悟
藤原弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008246431A external-priority patent/JP5172565B2/ja
Priority claimed from US12/326,169 external-priority patent/US8240036B2/en
Priority claimed from JP2009104086A external-priority patent/JP5075157B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102917550A publication Critical patent/CN102917550A/zh
Application granted granted Critical
Publication of CN102917550B publication Critical patent/CN102917550B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0565Resist used only for applying catalyst, not for plating itself
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/161Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种制造电路板的方法,方法包括膜形成步骤,在绝缘衬底的表面上形成树脂膜;电路凹槽形成步骤,在树脂膜的外表面上形成深度等于或大于树脂膜的厚度的电路凹槽;催化剂沉积步骤,在绝缘衬底的电路凹槽的表面上以及树脂膜的表面上沉积镀催化剂或镀催化剂的前体;除去树脂膜的膜除去步骤;以及镀加工步骤,在除去树脂膜之后对绝缘衬底进行无电镀,其中,在电路凹槽形成步骤中,在电路凹槽的区域中形成局部加固结构。本发明还提供用该方法获得的电路板和多层电路板。

Description

用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板
本申请为下述申请的分案申请:
原申请的申请日:2009年04月30日
原申请的申请号:200980111817.3
原申请的发明名称:用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板
技术领域
本发明涉及一种通过加成法制造电路板的方法以及通过该方法获得的电路板和多层电路板。
背景技术
近来,在包括便携式信息系统的电气设备的功能性方面存在快速的增长,该便携式信息系统诸如是手机、电脑及其外围设备、各种信息家电等等。伴随该趋势,对于提高在这些电气设备中使用的电路板上的电路密度的需求也有所增加。为了提高这种电路的密度,需要一种精确地制造具有较窄的线宽和线间距的电路的方法。在高密度的布线电路中常常发现一些问题,诸如线路之间的短路和迁移。此外,宽度窄的布线导致布线的机械强度的恶化,使结果形成的电路更易遭受电路损坏,例如受到碰撞。进一步,由于薄片层的数量的增加而导致将要制造电路的平面上的凹部和凸出部的尺寸增加,所以很难形成精细的电路。
已知减成法和加成法作为在电路板上形成这种电路的方法。减成法是一种通过除去(减去)覆金属层压板的表面上的、除了希望形成电路的区域中的金属来形成电路的方法。另一方面,加成法是一种仅仅在绝缘衬底上的、希望由无电镀形成电路的区域中形成电路的方法。
减成法是一种通过刻蚀厚膜的金属箔,仅仅在电路形成的区域留下金属的方法。在区域中除去的金属仅仅由该方法被浪费。相反,通过加成法,仅仅在希望形成金属线路的区域中形成无电镀的膜,而没有导致金属的浪费。从以上这点,作为电路形成方法,加成法更好。
将参考图1A到1E的示意性的横截面图,来描述全加成法、一个典型的传统的加成法。
如图1A所示,在具有通孔101的绝缘衬底100的表面上沉积镀催化剂102。绝缘衬底100的表面被预先地做粗糙。如图1B所示,然后在镀催化剂102上形成光致抗蚀剂层103。然后,如图1C所示,光致抗蚀剂层103的表面经由具有特殊图案的电路的光掩模(photomask)110而暴露于光。如图1D所示,然后电路图案被显影。如图1E所示,在通过显影形成的电路图案上以及通孔101的内壁表面上进行无电镀铜之后,形成金属线路104。通过这些步骤,电路被形成在绝缘衬底100上。
在如上所述的传统的加成法中,镀催化剂102被沉积在绝缘衬底100的整个表面上。结果,引起以下问题。如果以高精度对光致抗蚀剂层103进行显影,则可以仅仅在不受光致抗蚀剂保护的区域中形成镀膜。然而,如果没有以高精度对光致抗蚀剂层103进行显影,则不希望镀膜的区域105可能残留在不希望镀膜的区域中而未除去,如图2所示。因为镀催化剂102被沉积在绝缘衬底100的整个表面上,所以出现了这种麻烦。不希望镀膜的区域105引起相邻电路之间的短路和迁移。当形成具有较窄的线宽和线间距的电路时,更频繁地发现短路和迁移。
专利文献1:JP-A No.58-186994
专利文献2:JP-A No.57-134996
保护膜首先被涂布在绝缘衬底上(第一步骤)。然后,通过机械加工或激光束的照射,对应于布线图案的凹槽和通孔形成在涂布了保护膜的绝缘衬底上(第二步骤)。然后,在绝缘衬底的整个表面上形成活化层(第三步骤)。然后,通过分离保护膜并就此除去绝缘衬底上的活化层,仅仅在凹槽和通孔的内壁表面上留下活化层(第四步骤)。然后,通过在不使用镀保护膜的绝缘衬底上进行镀膜,仅仅在活化的凹槽和通孔的内壁表面上有选择地形成导电层(第五步骤)。将参考图3A到图3E的示意性的横截面图来说明形成金属线路图案的步骤。
如图3A所示,保护膜201被涂布在绝缘衬底200的表面上。然后,如图3B所示,在涂布了保护膜201的绝缘衬底200上形成有期望的布线图案的凹槽202和通孔203。如图3C所示,然后,在凹槽202和通孔203的表面以及保护膜201的表面上沉积镀催化剂204。如图3D所示,在分离保护膜201之后,仅仅在凹槽202和通孔203的表面上留下镀催化剂204。如图3E所示,仅仅有选择地在具有残留的镀催化剂204的区域中形成无电镀膜,仅仅在通孔203和凹槽202的内壁表面上给予导电层205。
专利文献1描述一种在绝缘衬底上涂布和热固化一种热固性树脂作为保护膜、根据特殊的布线图案机器加工保护膜和绝缘衬底、用溶剂将绝缘衬底表面上的热固性树脂除去的方法(专利文献1,第2页,左下栏1.16到右下栏1.11)。
在专利文献1中用作保护膜的热固性树脂的种类没有具体地描述。通常的热固性树脂的耐溶剂性较高,并且因此有很难简单地用溶剂除去树脂的问题。这种热固性树脂常常过度地粘附到树脂质的衬底,使得难以仅仅可靠地分离保护膜,而不在树脂质的衬底表面上留下保护膜的碎片。如果为了充分的分离而使用强溶剂或将衬底长时间浸泡在溶剂中,则衬底表面上的镀催化剂就被一起除去。在这种情况下,在除去镀催化剂的区域中没有形成导电层。此外,强溶剂的使用或长时间的浸泡偶而会导致热固性树脂的保护膜的破裂、以及保护膜的镀催化剂再分散进入溶剂中。再分散在溶剂中的镀催化剂被再沉积在树脂衬底表面上,可能在该区域中形成不希望的镀膜。由于该缘故,很难按照专利文献1中揭示的方法形成具有精确图案的电路。
另外地,专利文献2揭示了作为另一个加成法的以下方法:首先在绝缘衬底上形成可溶于有机溶剂的第一感光树脂层和可溶于碱性溶液的第二感光树脂层。第一和第二感光树脂层经由具有特殊电路图案的光掩模而暴露于光。然后第一和第二感光树脂层被显影。然后,通过将催化剂吸附在具有在显影之后形成的凹部的整个表面上而使催化剂被沉积,并且仅仅除去不想要的催化剂,同时碱溶性的第二感光树脂利用碱性溶液被溶解。然后,仅仅在具有镀催化剂的区域中精确地形成电路。然而,这种方法需要预备两种溶剂可溶性不同的感光树脂层,利用两种溶剂对其进行显影,并且在吸附催化剂之后、利用碱性溶液溶解第二感光树脂,因此,该制造过程非常复杂。
通过使用如上所述的电路形成方法预备具有窄的线宽和线间距的电路同样引起以下问题:具体地,减小电路的线宽和线间距导致线路强度的恶化。线路强度的恶化接着导致产生的电子装置的可靠性的恶化。
具体地,当在诸如手机的便携式信息系统中使用时,可能出现在电路板中的问题将在下面举例来描述。比较大的LSI(大规模集成电路)电路板用于便携式信息系统。这种LSI通过焊料块(solderbumping)被连接到形成在电路板上的焊盘区域。便携式信息系统常常在运输时受到碰撞。受到这种碰撞使得物理力(physicalforce)被施加到所安装的LSI上,可能由于损坏而毁坏构成焊盘区域的金属线路。类似地,还可能由于LSI和衬底之间的触点的分离而毁坏LSI。电路的线宽和线间距的减小导致电路毁坏的频率增加。
为了解决以上问题,可能用增加电路线路的线宽的方法来加固金属线路。然而,这种方法妨碍了电路密度的增加。由减成法获得的电路中的金属线路的厚度取决于所使用的铜箔的厚度,并且因此还不可能通过使膜增厚来加固金属线路。
近来,逐层形成每层电路、并且在这些层中形成层间连接过孔的同时层压这些层的构造方法是一种已知的制造高密度多层电路板的方法。将参考图4A到4G的示意性的截面图来描述该构造方法的一般步骤。
在该构造方法中,如图4A所示,金属线路301首先被形成在第一层绝缘衬底300上。然后如图4B所示,绝缘树脂层302形成在绝缘衬底300的表面上。例如,通过涂布并硬化液态树脂或将绝缘体膜接合到绝缘树脂300的表面上来形成绝缘树脂层302。然后如图4C所示,过孔(IVH)304形成在绝缘树脂层302中。通过激光加工来形成IVH304。如图4D所示,树脂的残余污迹(树脂污迹)305残留在通过激光加工形成的每个IVH304的底部上。金属线路301是薄膜。因此,如果为了完全除去树脂污迹305而对树脂污迹305进行激光加工,则金属线路301可能会变薄或可能具有一个孔。由于该缘故,应该在完全的除去绝缘树脂之前终止激光照射。
残留在IVH304底部上的树脂污迹305可能引起导电率的烦恼。因此如图4D所示,应该除去树脂污迹305。通过去污处理来除去树脂污迹305。该去污处理是通过溶解作用除去树脂污迹的处理,具体地,例如在高锰酸溶液中溶解树脂污迹。然后如图4E所示,光致抗蚀剂层306形成在绝缘树脂层302的表面上。如图4F所示,然后,光致抗蚀剂层306的表面经由未显示在图中的具有特殊电路图案的光掩模被暴露于光,并且产生的电路图案被显影。如图4G所示,通过在显影的电路图案的区域和通孔上进行无电镀铜来形成金属线路307。
发明内容
本发明的一方面的目的是提供一种制造电路板的方法,该方法允许非常精确的保存电路轮廓,以及在精细电路的预备中,通过加成法给出具有希望的深度的电路。
本发明的一方面中的制造电路板的方法,包括:膜形成步骤,在绝缘衬底的表面上形成树脂膜;电路凹槽形成步骤,在树脂膜的外表面上形成深度等于或大于树脂膜的厚度的电路凹槽;催化剂沉积步骤,在绝缘衬底的电路凹槽的表面上以及树脂膜的表面上沉积镀催化剂或镀催化剂的前体;除去树脂膜的膜除去步骤;以及镀加工步骤,在除去树脂膜之后对绝缘衬底进行无电镀,其中,在电路凹槽形成步骤中,在电路凹槽的区域中形成局部加固结构。
本发明的另一方面还提供用上述方法获得的电路板和多层电路板。
一旦连同所附的附图一起阅读以下的详细说明后,本发明的其他目的、特征和优点将变得更明显。
附图说明
图1A到1E是分别说明通过传统的全加成法形成金属线路的步骤的示意性的横截面图。
图2是说明通过传统的全加成法形成的电路的剖面的图。
图3A到3E是分别说明通过专利文献1中描述的加成法形成金属线路的步骤的示意性的横截面图。
图4A到4G是分别说明通过传统的构造方法形成金属线路的步骤的示意性的横截面图。图5A到5E是分别说明通过第一实施例中的制造电路的方法形成金属线路的步骤的示意性的横截面图。
图6是图解通过使用电路凹槽形成的电路的形状的示意性的横截面图,通过将绝缘衬底机械加工为各种深度来预备该电路凹槽。
图7A到7E是分别说明第二实施例中的制造电路板的方法的步骤的示意性的横截面图。
图8A是说明通过第二实施例中的制造方法形成的局部加固结构的示意性的俯视图,和图8B是沿图8A中的线8-8′看到的显示横截面的示意图。
图9A是说明通过第二实施例中的制造方法形成的另一个局部加固结构的示意性的俯视图,和图9B是沿图9A中的线9-9′看到的显示横截面的示意图。
图10是说明通过第二实施例中的制造方法预备的又一个局部加固结构的示意性的俯视图。
图11A到11C是说明第二实施例中的制造方法中通过压纹形成局部加固结构的方法的示意性的横截面图。
图12A到12E是说明第三实施例中的制造方法中制造含电容器的电路板的方法的示意图。
图13是图解通过第三实施例中的制造方法形成的电路板中的电容器区域的示意性的展开图。
图14是说明通过第三实施例中的制造方法形成的包含电容器的电路板的应用的说明图。
图15A到15E是分别说明当通过将专利文献1中描述的加成法应用作为构造方法来形成金属线路时,使用的步骤的示意性的横截面图。
图16A到16G是分别说明第四实施例中制造多层线路衬底的方法中的步骤的示意性的横截面图。
图17A是图解传导块的顶部未露出并被埋入绝缘层中的示意性的横截面图,而图17B是图解传导块穿透绝缘层并伸出绝缘层使其顶部露出的示意性的横截面图。
图18是说明第四实施例中的导电块的顶部区域凹陷并且被除去的示意性的横截面图。图19是图解衬底的形成电路的面的示意性的俯视图,用于说明第四实施例中说明在膜除去步骤之后的面上残留的膜的检验步骤。
图20A到20G是说明第五实施例中制造包含散热器的多层电路板的方法的示意性的横截面图。
图21是图解通过第五实施例中描述的制造方法获得的包含散热器的多层电路板的实例的示意性的横截面图。
图22是图解当被用作IC衬底时的包含散热器的多层电路板的示意性的横截面图。
图23是图解多层电路板的俯视图,用于说明散热器的位置。
图24A到24E是说明本发明的第六实施例中制造包含传导棒的多层电路板的方法的逐步的横截面图。
图25A到25F是说明本发明的第七实施例中制造多层布线衬底的方法中的前一半步骤的逐步的横截面图。
图26A到26C是说明说明发明的第七实施例中制造多层布线衬底的方法中的后一半步骤的逐步的横截面图。
图27A到27E是说明第八实施例中制造布线衬底的方法的步骤的局部横截面图。
具体实施方式
第一实施例(通过使用可膨胀的树脂膜制造电路板的方法)
将参考附图来描述该实施例中的制造电路板的方法。图5A到5E是说明第一实施例中的制造电路板的方法的步骤的示意性的横截面图。在图5A到5E中,1表示绝缘衬底;2表示可膨胀的树脂膜;3表示电路凹槽;4表示穿过电路凹槽3的一部分的通孔;5表示镀催化剂;以及6表示无电镀膜。在该实施例的制造方法中,如图5A所示,可膨胀的树脂膜2首先形成在绝缘衬底1的表面上。可膨胀的树脂膜意指利用特殊的液体通过膨胀而容易与衬底表面分离的树脂膜。
在制造电路板中使用的各种有机衬底可以被用作绝缘衬底1,而没有特殊的限制。有机衬底的材料的典型实例包括那些诸如环氧树脂、丙烯酸树脂、聚碳酸酯树脂、聚酰亚胺树脂以及聚苯硫醚树脂。衬底形状不受特别的限制,并且衬底可以是板、膜、半固化片、三维的模具等等。绝缘衬底1的厚度不受特别地限制。就板、膜或半固化片来说,厚度较好地是例如10到200μm、更好地是大约20到100μm。
形成可膨胀的树脂膜2的方法不受特别地限制。具体地,例如,通过在绝缘衬底1的主表面上涂布和干燥能够形成可膨胀的树脂膜2的液态树脂材料的方法,形成这种膜。另外地,可以使用在绝缘衬底1的主表面上接合可膨胀的树脂膜2的树脂膜的方法。
用于可膨胀的树脂膜2的材料不受特别的限制,只要它是在以下描述的膨胀溶液中通常不溶解并且在膨胀的时候容易与绝缘衬底1的表面分离的树脂。有利地使用在特殊的液体中具有50%以上、更好是100%以上、并且1000%以下的膨胀度的树脂。具有太低膨胀度的树脂常常使可膨胀的树脂膜不太容易分离。另外地,具有太高膨胀度的树脂常常给予膜较低的膜强度,使其由于损坏而难以分离膜。
例如,通过在绝缘衬底的表面上涂上并干燥一种弹性体悬浮液或乳液、或通过将预先在支持衬底上涂布并干燥一种弹性体悬浮液或乳液而形成的膜转移到绝缘衬底表面的表面上的方法,可以容易地形成这种可膨胀的树脂膜。
弹性体的典型实例包括诸如苯乙烯-丁二烯类共聚物的二烯类弹性体、诸如丙烯酸酯类共聚物的丙烯酸弹性体、聚酯弹性体等等。利用这种弹性体,可以通过例如调节分散在悬浮液或乳液中的弹性体树脂颗粒的交联度或凝胶化度,容易地形成具有期望的膨胀度的可膨胀的膜。
可膨胀的树脂膜的特别好的实例是其膨胀度依据膨胀溶液的pH值而变化的膜。使用具有以上特性的膜作为可膨胀的树脂膜2有益于可靠地在催化剂沉积步骤中在pH值范围内在绝缘衬底1上保留可膨胀的树脂膜2,并且有益于通过设定催化剂沉积步骤中的溶液条件和膜分离步骤中的溶液条件,容易地在膜分离步骤中在pH值范围内分离该可膨胀的树脂膜2,将随后描述彼此不同的催化剂沉积步骤和膜分离步骤。
更具体地说,例如,在随后描述的催化剂沉积步骤可包括在pH值为1到3的范围内在酸性催化剂金属胶体溶液中加工该可膨胀的树脂膜2的步骤、并且随后描述的膜分离步骤包括在pH值为12到14的范围内在碱性溶液中膨胀可膨胀的树脂膜2的步骤的情况下,可膨胀的树脂膜2较好是相对于酸性催化剂金属胶体溶液具有25%以下、更好是10%以下的膨胀度,并且相对于碱性溶液具有50%以上、较好是100%以上、并且更好是500%以上的膨胀度。
可膨胀的树脂膜的实例是由具有预定量的羧基的弹性体制成的板,通过使整个固化过程经受用于使印刷电路板形成图案的可光固化的碱性显影型抗蚀剂、例如干膜抗蚀剂(以下还称为DFR)而获得的板,热固型板和碱性显影型板。
具有羧基的弹性体的实例是诸如苯乙烯-丁二烯共聚物苯乙烯-丁二烯共聚物的二烯类弹性体、诸如丙烯酸酯类共聚物的丙烯酸弹性体以及聚酯弹性体,该聚酯弹性体通过包含具有羧基的单体单元作为可共聚的组分,在一个分子中具有羧基。弹性体的使用有益于通过调节悬浮液或乳液形式的分散的弹性体的酸当量、交联度、凝胶化度等等,形成在碱性溶液中具有预定膨胀度的可膨胀的树脂膜。弹性体中的羧基具有在碱性溶液中膨胀可膨胀的树脂膜从而将可膨胀的树脂膜从绝缘衬底的表面分离的功能。酸当量对应于每一羧基的当量的聚合体的重量。
具有羧基的单体单元的实例是(甲基)丙烯酸、富马酸、苯基-2-丙烯酸、丁烯酸、亚甲基丁二酸以及顺丁烯二酸酐。
在包含羧基的弹性体中,较好的是包含100到2000酸当量,更好地是100到800酸当量的羧基。如果酸当量的量太小,对镀液或镀预处理溶液的阻力可能降低。如果酸当量的量太小,则可能很难在碱性溶液中分离可膨胀的树脂膜。
弹性体的分子量较好的是从20000到500000,并且更好地是从20000到60000。如果弹性体的分子量太大,则可能很难分离可膨胀的树脂膜。另一方面,如果弹性体的分子量太小,则可能因为粘性减少而很难均匀地保持可膨胀的树脂膜的厚度,并且对镀液或镀预处理溶液的阻力也可能降低。
作为DFR,可以使用可光固化的树脂成分的板,该可光固化的树脂成分作为一种树脂组分包含丙烯酸树脂、环氧树脂、苯乙烯树脂、酚醛树脂、聚氨酯树脂或具有预定量的羧基的类似树脂,并且该可光固化的树脂成分包含光聚合引发剂。DFR的实例是通过使整个固化过程经受在日本专利公报第2000-231190号、日本专利公报第2001-201851号以及日本专利公报平成第11-212262号公开的可光固化的树脂成分的干膜而获得的板,并且是市场上可买到的诸如旭化成工业有限公司(Asahi Kasei Kogyo K.K)的UFG系列的碱性显影型DFR。
另一个可膨胀的树脂膜的实例是包含松香作为主成分的树脂(例如,吉川化学制品有限公司(Yoshikawa Chemical Co.,Ltd.)的NAZDAR229),以及包含苯酚作为主成分的树脂(例如,LEKTRACHEM的104F),其中两者都具有羧基。通过以下步骤可以容易地形成可膨胀的树脂膜:使用传统的众所周知的旋涂处理或棒式涂布处理将悬浮液或乳液形式的树脂涂布到绝缘衬底的表面;随后是干燥;或使用真空层压机等等装置将形成在支持衬底上的DFR附着到绝缘衬底的表面,随后是使DFR经受整个固化过程。
可膨胀的树脂膜2的厚度较好的是10μm以下,更好地是5μm以下以及0.1μm以上,更好地是1μm以上。太大的厚度可能导致由激光加工精细的电路图案期间精度的恶化。另外地,太小的厚度可能难以制造均匀的厚膜。
然后如图5B所示,具有与可膨胀的树脂膜2一样厚度的深度或比可膨胀的树脂膜2的厚度大的深度的电路凹槽3在形成的可膨胀的树脂膜2的外表面上形成预定图案中。例如,通过激光加工、机械加工或压纹形成电路凹槽3。此外,用于预备过孔的通孔4可以形成在电路凹槽3的一部分中。在该步骤中,电路的图案和深度以及过孔的直径和位置是指定的。在这种情况下,如果形成具有与可膨胀的树脂膜2的厚度相同的深度的电路凹槽,则在绝缘衬底的表面上形成电路,而没有任何绝缘衬底的雕刻,如图5E所示。另外地,如果电路凹槽被刻制为比可膨胀的树脂膜2的厚度要大的深度,则绝缘衬底本身被刻制,给出刻制进绝缘衬底1中的电路,如图6所示。
形成的电路的宽度不受特别的限制。在使用激光加工的时候,可以容易地形成具有20μm以下线宽的精细电路。
另外在该步骤中,可以形成通孔4用于层状电路之间的电连通。在制造具有多电路层的多层电路板中,通孔4可以被用作过孔或内部过孔。在随后的步骤中,为了层间电连通,通孔4的内壁表面被无电镀。
形成电路凹槽的方法不受特别的限制。具体地,例如,通过激光加工、诸如切割、压纹等等的机械加工来形成电路凹槽。激光加工对制造高精度的精细电路是有利的。可以通过改变由激光加工的激光功率任意地调节深度等等。例如,通过使用诸如在纳米压印(nanoimprint)领域中使用的精细模具,有利地进行压纹处理。
在设置无电镀膜之后,形成为特殊电路图案的电路凹槽3限定形成电路的区域。
然后如图5C所示,镀催化剂5沉积在整个表面上,该整个表面包括形成有电路凹槽3的表面以及没有形成电路凹槽的表面(催化剂沉积步骤)。然后,如果形成有通孔4,则镀催化剂5也沉积在通孔4的内壁表面上。
镀催化剂5是只在以下描述的镀加工步骤中希望形成无电镀膜的区域中形成镀膜的催化剂。使用的镀催化剂不受特别的限制,只要它是无电镀的催化剂即可。另外地,可以首先沉积镀催化剂的前体(precursor),然后在可膨胀的树脂膜分离之后形成镀催化剂。镀催化剂的典型实例例如包括钯(Pd)、铂(Pt)、银(Ag)、它们的前体等等。
沉积镀催化剂5的方法的一个实例是包括在pH值为1到3的酸性的Pd-Sn胶体溶液中处理、随后是在酸性溶液中处理的方法。具体地,以下是该方法的实例。
首先,以浸于热表面活性剂溶液(清洁剂-调节剂)中预定时间的方式冲洗形成有电路凹槽3和通孔4的绝缘衬底1,用于除去表面上的油及其他污点。然后,根据需要,利用过硫酸钠-硫酸型温和的蚀刻溶液对绝缘衬底1进行温和的刻蚀处理。然后,以浸于酸性溶液中的方式冲洗绝缘衬底1,该酸性溶液诸如是pH值为1到2的硫酸水溶液或盐酸水溶液。然后,绝缘衬底1被浸于预浸溶液中,用于吸附绝缘衬底1的表面上的氯离子,该预浸溶液包含浓度大约为0.1%的氯化亚锡水溶液作为主要成分。此后,绝缘衬底1被浸于酸性催化剂金属胶体溶液中用于凝结和吸附Pd和Sn,该酸性催化剂金属胶体溶液诸如是包含氯化亚锡和氯化钯的pH值为1到3的酸性Pd-Sn胶体。被吸附的氯化亚锡和氯化钯以以下氧化还原反应相互反应:
(SnCl2+PdCl2→SnCl4+Pd↓),
因此,留下金属钯沉积作为镀催化剂。
公知的酸性Pd-Sn胶体的催化剂溶液或类似溶液可以被用作酸性催化剂金属胶体溶液,并且可以使用市场上可买到的使用酸性催化剂金属胶体溶液的镀膜装备。该镀膜装备例如由罗门哈斯电子材料有限公司(Rohm and Haas Electronic Materials K.K)销售。
通过如图5C所示的催化剂沉积处理,镀催化剂5被沉积在电路凹槽3的表面上、通孔4的内壁表面上以及可膨胀的树脂膜2的表面上。
然后如图5D所示,由于用特殊的液体使可膨胀的树脂膜2膨胀,所以从绝缘衬底1的表面除去可膨胀的树脂膜2(膜分离步骤)。在该步骤中,镀催化剂5残留沉积在绝缘衬底1的形成有电路凹槽3和通孔4的表面上。另一方面,由于镀催化剂5被保留在被膨胀的树脂膜2上,所以涂布在可膨胀的树脂膜2的表面上的镀催化剂5被除去。
用于膨胀该可膨胀的树脂膜2的液体不受特别的限制,只要它是使可膨胀的树脂膜2膨胀到允许容易地分离、而大多不分解或溶解绝缘衬底1、可膨胀的树脂膜2和镀催化剂5的液体即可。根据可膨胀的树脂膜2的种类适当地选择这种膨胀溶液。具体地,例如,当可膨胀的树脂膜是由诸如二烯类弹性体、丙烯酸弹性体或聚酯弹性体的弹性体制成时,有利地使用诸如浓度大约在1到10%的氢氧化钠水溶液的碱性水溶液。
在上述酸性条件中的镀加工被用于催化剂沉积步骤中的情况下,更好地是,可膨胀的树脂膜2可以由诸如二烯类弹性体、丙烯酸弹性体和聚酯弹性体的弹性体制成,该弹性体在酸性条件中具有10%以下的膨胀度以及在碱性条件中具有50%以上的膨胀度。可膨胀的树脂膜容易被膨胀,用于在例如浓度大约为1到10%的氢氧化钠水溶液的pH值为12到14的碱性溶液中分离。另外地,可膨胀的树脂膜可以随着浸泡而受到超声作用(ultrasonification),以便更容易地分离可膨胀的树脂膜。进一步可选的,根据需要,可以施加很小的力来分离可膨胀的树脂膜。
例如,通过将涂布有可膨胀的树脂膜2的绝缘衬底1浸泡在膨胀溶液中一段特定的时间的方法,来膨胀可膨胀的树脂膜2。更好地是衬底在浸泡期间经受超声作用,以提高分离效率。如果只通过膨胀不能分离膜,则可以根据需要利用很小的力来将膜剥离。
然后如图5E所示,只在镀催化剂5残留沉积的区域中形成无电镀膜6(镀加工步骤)。在该步骤中,无电镀膜被沉积在形成有电路凹槽3和通孔4的区域中。
例如,通过将局部具有镀催化剂5的绝缘衬底1浸泡在无电镀溶液中并且因此只在涂布有该镀催化剂5的区域中沉积无电镀膜的方法,进行无电镀加工。
在无电镀中使用的金属的实例包括铜(Cu)、镍(Ni)、钴(Co)、铝(Al)等等。特别地,从导电率的角度,用含有Cu作为主要成分的金属来镀膜是更好的。使用含有Ni的镀液也有利于制造在对焊料的耐腐蚀性和粘附性方面优越的膜。
无电镀膜6的厚度不受特别的限制。具体地,例如,较好的是0.1到10μm,更好地是大约1到5μm。在镀加工步骤中,只在绝缘衬底1表面上残留镀催化剂5的区域沉积无电镀膜。因此可以只在形成电路凹槽的区域中精确地形成导电层。另一方面,可以防止在没有形成电路凹槽的区域中沉积无电镀膜。因此,即使当具有小的线宽的多个精细电路形成为窄的间距时,在相邻电路之间的区域中也没有不希望的镀膜残留。因此可以防止发生短路和迁移。
通过以上程序形成图5E显示的电路板10。在本实施例中描述的制造方法中,可以通过调节电路凹槽的深度来任意地控制电路的膜厚度和深度。如图6所示,例如,因此可以在绝缘衬底1的深处中的区域中形成电路6a,并且可以在这些位置形成多个互相不同的电路(例如图6中的6a和6b)。同样如图6中的6c和6d所示,还可以通过形成深的电路凹槽来形成厚的电路。厚的电路具有更大的截面积并且因此具有更大的强度和电容。
以下,将参考实例更具体地描述本实施例中的制造方法。应当理解的是本发明的范围完全不受以下实例的限制。
(实例1)
厚度为2μm的苯乙烯-丁二烯共聚物(SBR)膜被形成在具有100μm厚度的环氧树脂衬底(松下电工有限公司制造的R1766)的表面上。通过将甲乙酮(MEK)中的苯乙烯-丁二烯共聚物(SBR)悬浮液(由瑞翁有限公司(Zeon Corporation)制造,酸当量:600,颗粒直径:200nm,固体物质:15%)涂布在环氧树脂衬底的主面上、并且将产生的涂膜在80℃下干燥30分钟,来形成膜。
具有宽度为20μm以及深度为30μm的近似矩形横截面的凹槽经过激光加工被形成在形成有膜的环氧树脂衬底上。由配备有UV-YAG激光器的ESI制造的型号5330被用于该激光加工。
然后经过激光加工的环氧树脂衬底被浸于清洁剂调节剂(由罗门哈斯电子材料有限公司制造的pH<1的表面活性剂溶液,C/N3320)中,然后被用水冲洗。然后,用pH<1的过硫酸钠硫酸型温和的蚀刻溶液对衬底进行温和的刻蚀处理。进一步被预浸于PD404中(pH<1:由罗门哈斯电子材料有限公司制造)。进一步被浸于含有氯化亚锡和氯化钯的pH值为1的酸性Pd-Sn胶体溶液(CAT44,由罗门哈斯电子材料有限公司制造)中,用于在环氧树脂衬底上的锡钯胶体的状态中,沉积无电镀铜中的钯、核。
然后被浸于pH<1的加速剂溶液(ACC19E,由罗门哈斯电子材料有限公司制造)中用于产生钯核。接下来,环氧树脂衬底在超声作用下被浸于pH值为14的5%氢氧化钠水溶液中10分钟。结果,表面上的SBR膜被膨胀和分离。然后没有SBR膜的碎片残留在环氧树脂衬底的表面上。然后,环氧树脂衬底被浸于无电镀溶液(CP-251,罗门哈斯电子材料有限公司)中用于无电镀铜。
无电镀铜导致沉积具有厚度为3到5μm的无电镀铜的膜。在无电镀铜之后借助SEM(扫描电子显微镜)观测的环氧树脂衬底的表面显示了只在激光加工区域的区域中精确地形成无电镀膜。
按以下方式确定可膨胀的树脂膜的膨胀度:
用于预备可膨胀的树脂膜的SBR悬浮液被涂布在脱膜纸上并且在80℃下被干燥30分钟,从而给出具有2μm厚度的树脂膜。通过强有力地除去形成的膜来获得样品。
获得的大约0.02g的样品被精确地称重。然后样品重量被指定为膨胀之前的重量m(b)。该称重的样品在20±2℃下被浸于10ml的5%氢氧化钠水溶液中15分钟。然后,另一个样品以如上所述类似的方式在20±2℃下被浸于10ml的5%盐酸水溶液中15分钟。混合物在离心机中以1000G被离心分离10分钟,用于除去吸附在样品上的水。离心作用之后的膨胀的样品的重量被指定为膨胀之后的重量m(a)。因此,根据以下公式:“膨胀度SW=(m(a)-m(b))/m(b)×100(%)”,由膨胀之前的重量m(b)和膨胀之后的重量m(a)计算获得膨胀度。其他条件与JISL10158.27中描述的那些相同(用于测量碱膨胀度的方法)。
相对于pH值为14的5%氢氧化钠水溶液的膨胀度是750%。另一方面,相对于pH值为1的5%盐酸水溶液的膨胀度是3%。
如上所述,通过除去可膨胀的树脂膜,可以通过使用本实施例中的制造方法而只在衬底表面的希望形成电路的区域中沉积镀催化剂。因此,只在沉积镀催化剂的区域中精确地形成无电镀膜。另外,因为可以借助膨胀作用容易地除去可膨胀的树脂膜,所以也容易地和精确地进行分离步骤。
第二实施例(在精细布线中形成局部加固结构方法)
通过施行第一实施例中描述的制造电路板的方法,可以形成将在以下描述的局部加固结构用于电路的局部加固。
将具体地参考附图来描述该实施例中的制造电路板的方法。为防止重复,仅仅简短地描述与第一实施例的说明中共有的那些内容。
图7A到7E是分别说明第二实施例中的制造电路板的方法的步骤的示意性的横截面图。
在该实施例的制造方法中,如图7A所示,树脂膜12首先形成在绝缘衬底1的表面上。
与第一实施例中描述的那些类似的各种有机衬底可以被用作绝缘衬底1。通过在绝缘衬底1的主表面上涂布和干燥液态树脂材料或将之前形成的树脂膜接合到绝缘衬底1的主表面上来形成树脂膜12。
使用的树脂膜12是利用特定的液体通过膨胀或溶解作用容易地从绝缘衬底1的表面除去的树脂膜。其典型实例包括在有机溶剂或碱性溶液中容易溶解或膨胀的树脂膜。在这样的树脂膜当中,为了精确和方便的除去,可膨胀的树脂膜是特别好的。
然后如图7B所示,具有大于树脂膜12的厚度的深度的电路凹槽3和需要的通孔4从树脂膜12的最外层表面开始形成。如果电路凹槽具有和厚度一样深度,则电路形成在绝缘衬底1的表面上。
利用特定的电路图案形成电路凹槽3。然后如图7B所示,例如具有不规则表面(粗糙表面)的局部加固结构3a至少形成在电路凹槽3的一部分表面上(电路图案形成步骤)。
然后如图7C所示,镀催化剂5或其前体被涂布在绝缘衬底1和树脂膜12的表面上(催化剂沉积步骤)。通过这种镀催化剂沉积处理,镀催化剂5被沉积在电路凹槽3和通孔4的表面上以及树脂膜12的表面上,如图7C所示。
然后如图7D所示,由于用特定的液体膨胀或溶解树脂膜12,所以树脂膜12被除去(膜除去步骤)。树脂膜12的除去使镀催化剂5仅仅残留在希望形成电路的表面上以及通孔4的内表面上。
在该膜除去步骤中,例如,可以通过将树脂膜12浸泡一段特定时间溶解树脂膜12或在树脂膜12膨胀之后分离树脂膜12的方法除去树脂膜12。使用的碱性溶液例如是诸如浓度大约1到10%的氢氧化钠水溶液的碱性水溶液。更好地是衬底在浸泡期间经受超声处理,以提高去除效率。如果通过来膨胀分离膜,则可以根据需要借助很轻的力的应用来剥离膜。
然后如图7E所示,除去膜的绝缘衬底1受到无电镀(镀加工步骤)。在该步骤中的,无电镀膜6沉积在电路凹槽3的表面上和通孔4的内表面上。
例如,在制造具有用于平面式安装诸如LSI的电子部件的焊盘区域和与焊盘区域结合的电路布线区域的电路中,安装电子部件的焊盘区域显然由于碰撞更易遭受损坏和分离。在这种情况下,通过在易遭受碰撞的焊盘区域中形成如上所述的局部加固结构,可以在安装电子部件的时候进一步提高安装强度。
将参考附图描述局部加固结构的实例。
图8A和8B是说明形成为不规则形状40的用于展示粘固效应的局部加固结构的附图。图8A是图解具有焊盘区域18a和电路布线区域18b的电路18的示意性的俯视图。图8B是沿图8A中的线8-8’看到的示意性的横截面图。通过在绝缘衬底1上预备电路凹槽中形成这种不规则形状40,可以借助于粘固效应提高电路的粘附性。
图8B中显示的不规则形状40较好的是具有10点平均粗糙度(Rz),例如,0.1到20μm,最好为大约1到10μm。在希望加固电路的区域中形成这种不规则形状导致不牢固地布线区域的局部加固。
图9A和9B是图解电路的附图,该电路通过在希望加固的区域中扩大凹槽深度而具有形成有厚的镀膜的区域。图9A是图解具有焊盘区域18a和电路布线区域18b的电路的示意性的俯视图。图9B是沿图9A中的线9-9′看到的示意性的横截面图。通过在绝缘衬底上预备电路凹槽中在希望加固的区域中形成较深的凹槽,可以仅仅在希望加固的区域中增厚镀膜。因此可以仅仅加固不牢固地布线区域。
在图9A和9B中显示的结构中,希望加固的区域中的镀膜较好的是调节为比未加固的区域中的那些镀膜要厚1到10倍、最好为2到5倍。
图10是图解具有焊盘区域18a和电路布线区域18b的电路的示意性的俯视图。焊盘区域18a具有形成在其外围上的位置处的凸出部18c。凸出部18c加固该焊盘区域18a。
可以在预备电路凹槽期间借助于激光加工、机械加工、或压纹来形成如上所述的所有加固结构。具体地,如果通过激光加工形成图8A和8B所示的局部加固结构,则可以在仅仅在衬底表面的区域上改变激光照射部位的同时,通过间歇地照射激光来形成不规则形状40,其中,该衬底表面的区域是在形成具有焊盘区域18a和电路布线区域18b的电路图案区域18之后形成焊盘区域18a的区域。可选的,如果使用压纹,则可以通过使用用于在表面区域形成具有不规则形状的电路图案的模具50,从最外层表面朝绝缘衬底1的方向对树脂膜12进行压纹,如图11A和11B所示,来形成类似于如图11C所示的不规则形状40。
至于类似于图9A和9B所示的局部加固结构,可以通过在激光加工期间局部地增加激光功率来局部地形成深槽。可选的,如果使用压纹,则可以通过在加固区域中利用形成的深槽的模具来局部地形成深槽。
在激光加工期间,还可以通过在电路的外围上对凸出部进行蚀刻来形成类似于图10所示的局部加固结构。如果使用压纹,则可以通过利用在外围上具有凸出部的模具来形成凸出部。
通过形成这种局部加固结构,可以获得局部加固的布线。
通过如上所述的制造电路板的方法,即使形成具有较小线宽和较小线间距的电路,也可以仅仅在易毁区域加固金属线路。形成的电路有较高尺寸精度,因为仅仅在希望形成金属线路的区域中沉积形成镀催化剂。通过利用这种电路制造方法,可以根据应用,以单面的、双面的和多层型制造诸如IC衬底、用于手机的印刷电路板和三维电路板的电路板,其中使用的电路的线宽和线间距较小,并且使用的电路经常具有易遭受毁坏的局部区域。
第三实施例(制造其中具有三维的电容器结构的含电容器的电路板的方法)
如以下描述的,也可以通过施行第一和第二实施例中描述的制造电路板的方法,形成其中具有三维的电容器结构的含电容器的电路板。
图12A到12E是分别说明第三实施例中制造具有三维的电容器结构的电路板的方法中的步骤的示意图。
在本实施例中的制造方法中,如图12A所示,树脂膜12首先形成在绝缘衬底1的表面上。
如图12B所示,然后通过从树脂膜12的最外层表面进行激光加工,在绝缘衬底1上形成电容器形成凹槽80。每个电容器形成凹槽80具有彼此面对的两个电极单元80a和80b。经由作为介质层的用于绝缘衬底1的材料将这两个电极单元80a和80b放置在彼此面对的位置。
然后如图12C所示,镀催化剂5或其前体沉积在绝缘衬底1的形成有电容器形成凹槽80的表面上以及树脂膜12的表面上(催化剂沉积步骤)。
然后如图12D所示,除去树脂膜12(膜除去步骤)。树脂膜12的除去使镀催化剂5残留在形成在绝缘衬底1上的电容器形成凹槽80的表面上。
然后如图12E所示,除去膜的绝缘衬底1经受无电镀(镀加工步骤)。在该步骤中,仅仅在绝缘衬底1的形成电容器形成凹槽80的区域中沉积无电镀6,给出形成在电路板的绝缘衬底1上的三维的电容器85。图13是图解形成的电容器85的示意图。
通过本实施例的制造方法在电路板的绝缘层中形成三维的电容器,并且因此,电容器可以形成为处于相对于电路板的主面的Z轴方向,因此,不需要用于安装传统的电路板的表面上所需的电容器元件的空间。已知利用两个布线层的内部的电容器,该两个布线层经由作为电极的多层布线板的绝缘层和作为电容器层的绝缘层彼此面对。然而,这种形成在多层布线板的x-y面上的传统的内部电容器需要一定量的空间。可以与本实施例中获得的电容器一起使用用于安装电容器的空间作为用于形成电路或用于安装其他元件的空间。通过利用这种制造方法可以制造高密度电路板。
图14是图解包含这种三维的电容器85的IC衬底140(电路板)的示意图。在图14中,IC芯片31安装在IC衬底140上并且通过线路33被接合到电路(无电镀6)。142表示用于平面式安装的焊球。第四实施例(多层布线电路的制造)
如果应用于构造方法,图3A到图3E中描述的加成法会引起以下描述的问题。如果应用于构造方法,则将参考图15A到15E的示意性的横截面图描述参考图3A到3E描述的加成法中的步骤。
首先如图15A所示,金属线路301形成在绝缘衬底300的表面上。然后如图15B所示,绝缘树脂层200形成在绝缘衬底300的表面上。如图15C所示,然后在绝缘树脂层200的表面上涂布保护膜201。如图15D所示,通过激光加工在涂布有保护膜201的绝缘树脂层200上形成对应于布线图案的电路凹槽202和通孔203。然后在通过激光加工形成的通孔203的底部上残留有树脂污迹305。应该除去可能引起导电率烦恼的树脂污迹305。然而,如图15E所示,在保护膜201形成之后的去污处理引起保护膜201也被膨胀或与树脂污迹305一起被溶解的问题。可选的,在沉积镀催化剂之后的去污处理引起在希望形成金属线路的区域中沉积的镀催化剂被释出的问题。因此,不能够通过参考图15A到15E的方法形成高精度的金属线路。
以下,将参考附图来描述该实施例中的制造多层电路板的方法。类似于先前的实施例中的那些说明将被省略。
图16A到16G是分别说明第四实施例中制造多层电路板的方法中的步骤的示意性的横截面图。在图16A到16G中,1和11各个表示绝缘层(绝缘衬底);11a表示第一电路;12表示树脂膜;3表示电路凹槽,5表示镀催化剂以及6表示无电镀膜。另外,在第一电路11a的表面上的特定的位置处形成圆锥形传导块(传导棒)11b。在本说明书中,“传导棒”是具有厚度足够地大于形成电路的金属箔、并在电路表面的近似垂直方向上伸出的传导的凸出部,并且形状不受特别限制。因此,该形状包括诸如圆筒和棱柱的柱形形状以及诸如所谓的传导块的圆锥形形状。
在本实施例的制造方法中,如图16A所示,绝缘衬底1首先被层压在绝缘衬底11的表面上,用于利用绝缘衬底1包围在第一电路11a的预定位置处伸出形成的传导块11b。因此,如图16B所示,形成电路板9,该电路板9包含在第一电路11a的表面上形成的伸出绝缘层外部的传导棒11b。
类似于在第一实施例中描述的绝缘衬底的各种有机衬底可被用作绝缘衬底1和11。
可通过在绝缘层11的表面上涂布和硬化树脂溶液来形成绝缘层1。通常在制造多层电路板中使用的树脂溶液,诸如环氧树脂、聚苯醚树脂、丙烯酸树脂、聚酰亚胺树脂等等的溶液,可被用作该方法中使用的树脂溶液,而没有特别的限制。
可选的,通过将绝缘衬底1放置在绝缘层11的表面上并且借助加压和加热将绝缘衬底1接合到绝缘层11的表面上来形成绝缘衬底1。如果半固化片被用作绝缘衬底1,则借助加压和加热的硬化更可取。
在本实施例中,第一电路11a形成在绝缘衬底11的表面上。此外,形成传导块11b,该传导块11b在第一电路11a的表面上的特定的位置处伸出。通过诸如减成法或加成法的传统已知的电路形成方法来形成第一电路11a。
可通过在第一电路11a的表面上丝网印刷(screen-printing)一种传导膏(conductivepaste)来形成传导块11b。具体地,例如,通过丝网印刷在第一电路11a的表面上的特定的位置涂上诸如银膏的传导膏。如果通过一次印刷没有获得期望的厚度,则可通过重复应用丝网印刷来增加传导膏的厚度。并且,通过在特定的位置应用传导膏、例如在半硬化状态将其模制成圆锥形形状并且随后对成形体进行硬化处理,来形成传导块。可选的,传导膏可在特定的位置形成,可通过例如刻蚀处理来代替半硬化状态中的模制,对其进行硬化处理然后将其模制成为特定的形状。仍可选的,可通过光致抗蚀剂方法腐蚀比较厚的金属箔来形成传导块。仍可选的,可通过镀加工在金属箔表面上形成传导块。
传导块11b的形状、大小、间距等等没有特别的限制。具体地,例如,块可以是具有高度大约为5到200μm以及底面直径大约为10到500μm的近似圆锥形形状。
埋入的传导块11b的形状没有特别限制;并且例如,传导块11b的顶部可以完全地埋入绝缘衬底1中而没有外露,如图17A所示,或如图17B所示,传导块11b可以被插入绝缘衬底1中,仅仅留下传导块11b的顶部露出。
如图16C所示,在包含传导棒的电路板9的主表面上(在绝缘层1的面对伸出的传导块11b的表面上)形成树脂膜12(膜形成步骤)。
形成的树脂膜12是类似于第一或第二实施例中描述的那些膜。
然后如图16D所示,具有深度比树脂膜12的厚度大的电路凹槽3通过激光加工形成在树脂膜12的外表面上(电路凹槽形成步骤)。
如图16D所示,经过激光加工,传导块11b从树脂膜12的最外层表面侧露出(传导棒露出步骤)。为了充分的除去表面污迹,最好以除去传导块11b的顶部区域并且留下传导块11b的底部被挖的区域被露出的方式露出传导块11b,如图18所示。传导块11b具有比第一电路11a的厚度足够大的厚度。因此,即使在高强度下用激光加工传导块11b,第一电路11a本身也仍未受损伤。因此,可以通过以这种方式露出传导块11b来除去传导块11b的表面上的污迹。所以,在露出传导块11b之后,通过以下描述的激光加工和镀加工,可以不用去污处理,而经过利用镀膜的层间连接来彼此连接露出的传导块11b和最新形成的第二电路8。
然后如16E所示,镀催化剂5或其前体沉积在经过激光加工露出的传导块11b的整个外表面上、电路凹槽3上以及树脂膜12上(催化剂沉积步骤)。
使用的镀催化剂5是类似于第一实施例中描述的那些催化剂,并且使用的沉积方法也类似于那里描述的那些沉积方法。
如图16E所示,通过在经过激光加工的区域和没有经过激光加工的树脂膜12两者的整个表面上进行催化剂沉积处理来沉积镀催化剂5。然后,如图16F所示,用特定的液体膨胀或溶解树脂膜12,来除去树脂膜12(膜除去步骤)。该步骤使镀催化剂5仅仅残留在通过激光加工形成的电路凹槽3的表面上和露出的传导块11b上。另一方面,除去沉积在另一个区域(树脂膜12的表面)中的镀催化剂5。
通过类似于第二实施例中描述的方法进行膜除去步骤。然后如图16G所示,在膜除去步骤之后,在残留有镀催化剂5的区域中形成无电镀膜(镀加工步骤)。在该步骤中可以仅仅在希望形成第二电路8的区域中沉积无电镀膜。同样在该步骤中,最新形成的较高层的第二电路8和较低层的第一电路11a经由传导块11b和无电镀膜6通过层间连接而相互连接。
例如,可以通过在膜除去步骤之后将包含传导棒的电路板9浸泡在无电镀溶液中的方法形成无电镀膜,这允许仅仅在沉积镀催化剂5的区域中沉积无电镀膜6。
在无电镀中使用的金属是类似于第一实施例中描述的那些金属。
在镀加工步骤中,可以仅仅在经过激光加工的绝缘层1的表面上的区域中沉积无电镀膜6。这样,第二电路8形成在绝缘层1表面上,并且形成的第二电路8和第一电路11a经由传导块11b通过层间连接而相互连接。
图16G中所示的在绝缘层1的表面上具有第二电路8的多层电路板20在以上步骤中形成。在该多层电路板20中,较高层的第二电路8经由传导块11b和无电镀膜6被电连接到较低层的第一电路11a。
在制造电路板的方法中,在如上所述的膜除去步骤之后,通过将紫外线光或近似紫外线光照射到测试面上,将荧光物质添加到树脂膜并且检查荧光物质的放射,来确定膜除去故障。通过本实施例中的制造电路板的方法,可以形成具有极小的线宽和线间距的金属线路。在这种情况下,例如,担心相邻金属线路之间未完全除去的残留的树脂膜,如图19中的电路8的扩大俯视图中的树脂膜残余13所示。残留在金属线路之间的、允许在该区域中形成镀膜的树脂膜可能导致诸如迁移和短路的困扰。在这种情况下,在膜除去步骤之后,通过将荧光物质添加到树脂膜12、用来自特殊光源的光照射膜除去面来检查膜除去故障的出现和位置,并且因此,允许仅仅在膜残留区域中由荧光物质发光。检查步骤中使用的添加到树脂膜的荧光物质没有特别的限制,只要通过照射来自特殊光源的光来发光即可。其典型实例包括荧光素、四溴荧光素、焦宁G等等。
在检查步骤中观察到荧光物质的放射的区域是具有残留的树脂膜13的区域。因此,通过除去放射检测区域来防止在该区域中形成镀膜、因而,预先避免诸如迁移和短路的困扰。
通过如上所述的制造多层电路板的方法,在经构造方法层压电路来制造多层电路板中,使形成在较低层的第一电路上的传导块经受激光加工来形成无电镀膜,从而可以通过层间连接容易地将最新形成的较高层的第二电路连接到预先形成的较低层的第一电路。此外,该最新形成的第二电路是尺寸精度较高的电路,该最新形成的第二电路是通过仅仅在希望形成金属线路的区域中沉积镀催化剂来形成的。因而可以设置具有较高尺寸精度的电路的多层电路板。通过利用这种制造多层电路板的方法,可以制造多层电路板,该多层电路板使用在诸如具有小的线宽和线间距的IC衬底以及用于手机和3D电路板的印刷电路板的应用中。
以下,将参考实例更具体地说描述本实施例中的制造方法。应当理解的是本发明的范围完全不受以下实例的限制。
(实例2)
在表面上形成有金属线路(厚度为18μm)的电路板放置在具有100μm厚度的半固化片上。具有50μm高度以及200μm的底面直径的圆锥形传导块形成在金属线路表面上的特殊位置处。该传导块是用传导膏形成的块。通过在传导块粘住半固化片的状态下在加热的情况下按压模制(press-molding)合成物来获得层压的层压膜以及结合的合成物。
然后,通过旋涂将甲乙酮(MEK)中的苯乙烯-丁二烯共聚物(SBR)的悬浮液(瑞翁有限公司制造,酸当量:600,颗粒直径:200nm,固体物质:15%)涂布在获得的层压膜的半固化片侧的表面上,并且在80℃下干燥30分钟,从而形成具有2μm厚度的树脂膜。
凹槽具有20μm的宽度以及30μm的深度的近似矩形的横截面,通过在形成有树脂膜的层压膜的特殊的位置进行激光加工来形成特殊的图案。此外,以朝形成传导块的区域挖传导块并使传导块露出的方式形成孔。在激光加工中使用由ESI制造的型号5330的UV-YAG激光器。
然后经过激光加工的层压膜被浸于清洁剂调节剂(C/N3320)中并且用水冲洗。然后,用pH值<1的过硫酸钠硫酸型温和的蚀刻溶液对层压膜进行温和的刻蚀处理。通过利用PD404(pH值<1:由希普列远东有限公司制造)在预浸步骤中进一步处理。然后,被浸于含有氯化亚锡和氯化钯的pH值为1的酸性Pd-Sn胶体溶液(CAT44,由希普列远东有限公司制造)中,用于在环氧树脂衬底上的锡钯胶体的状态中,沉积无电镀铜中的钯、核。
然后该层压板被浸于pH值<1的加速剂溶液(ACC19E,由希普列远东有限公司制造)中,从而生成钯核。该层压板在超声作用下被浸于pH值为14的5%氢氧化钠水溶液中10分钟,以膨胀表面SBR膜以及分离树脂膜。
然后紫外线光被照射到层压板表面上。通过紫外线照射观测局部荧光放射。通过用布擦拭来除去荧光放射的区域。
层压板浸于无电镀溶液(希普列远东有限公司制造的CM328A、CM328L、CM328C)中经受无电镀铜,从而给出具有5μm厚度的沉积的无电镀铜膜。借助SEM(扫描电子显微镜)观察的如上所述的无电镀的层压膜的表面显示在激光加工的凹槽区域以及传导块的表面中以高精度形成由无电镀膜形成的金属线路,并且凹槽区域经由无电镀膜被相互电连接。
以类似于第一实施例中描述的方法确定可膨胀的树脂膜的膨胀度。
第五实施例(预备包含散热器的多层布线电路)
本实施例中制造电路板的方法涉及制造穿透多层电路的散热器的方法,同时应用第四实施例中的制造多层电路板的方法。
以下,将参考附图来描述制造该实施例中的具有穿透的散热器的多层电路板的方法。类似于第四实施例中的那些说明将被省略。
图20A到20G是分别说明第五实施例中制造具有穿透多个层的散热器的多层电路板的方法中的步骤的示意性的横截面图。用与第一到第四实施例中相同的数字表示的第五实施例中的区域相互类似,并且因而省略其详细说明。
本实施例的制造方法与第四实施例中描述的制造方法的不同之处在于,另外在形成第一电路的面上形成用于散热部16a的传导膜,该散热部16a与第一电路11a断开电连接。还有,在用于散热部16a的传导膜的预定位置处形成传导棒16b,传导棒16b以类似于在第一电路11a的表面上伸出放置的传导棒11b的形状伸出。
还有在本实施例的制造方法中,如图20A所示,首先绝缘衬底1被层压在绝缘衬底11的表面上。然后如图20B所示,传导块11b和传导棒16b被埋入绝缘衬底1中。
如图20C所示,然后树脂膜12被形成在具有传导棒的电路板19的主面上(膜形成步骤)。
然后如图20D所示,通过激光加工从树脂膜12的外表面形成电路凹槽3,该电路凹槽3具有与树脂膜12的厚度相同或大于树脂膜12的厚度的深度(电路凹槽形成步骤)。进一步如图20D所示,通过从树脂膜12的外表面进行激光加工而露出传导块11b和传导棒16b(传导棒露出步骤)。
然后如图20E所示,镀催化剂5或其前体被沉积在经过激光加工而露出的传导块11b和16b的整个表面上、电路凹槽3上和树脂膜12上(催化剂沉积步骤)。经过该催化剂沉积处理,镀催化剂5被沉积在整个表面上,该整个表面包括经过激光加工的区域的表面还有没有经过激光加工的树脂膜12的表面。
然后,如图20F所示,用特定的液体膨胀或溶解树脂膜12,来除去树脂膜12(膜除去步骤)。
如图20G所示,然后无电镀膜被形成在镀催化剂5残留未除去的区域上(镀加工步骤)。在该步骤中,仅仅在镀催化剂5残留未除去的区域中沉积无电镀膜6。最新形成的较高层的第二电路8和较低层的第一电路11a经由传导块11b和无电镀膜6通过层间连接被相互连接。此外,热连接到用于散热部16a的较低层的传导膜的用于散热部16a的新的传导膜被形成在具有该最新形成的较高层的第二电路8的面上。
在这些步骤之后,就形成了多层电路板30,该多层电路板30在绝缘层1的表面上具有第二电路8和用于散热部16a的最新形成的传导膜,如图20G所示。在该多层电路板30中,较高层的第二电路8经由传导块11b和无电镀膜6被电连接到较低层的第一电路11a。用于散热部16a的较高层的传导膜经由传导块16b和无电镀膜6被热连接到用于散热部16a的较低层的传导膜。
另外,在用于散热部16a的最新形成的较高层的传导膜中形成传导块16b,如图20G所示,并且另外在第二电路8的预定位置形成传导块11b。通过重复图20A到20G中说明的步骤特定的次数,获得其中具有穿透多个层的散热器的多层电路板。举例来说,图21显示通过重复图20A到20G中显示的步骤四次,预备的五层多层电路板35的示意性的横截面图。
穿透绝缘衬底11和五层绝缘层的散热器16形成在图21所示的五层多层电路板35中。穿透多层电路板35的散热器16有效地将顶面上的热传递到底面。因而,包含散热器的多层电路板可以被有利地用作例如用于安装释放大量热的IC芯片的IC衬底以及具有低能电子衍射(Leed)的LED衬底,该低能电子衍射的发光效率受发热的影响。
将参考图22和23描述使用包含散热器16的多层电路板35作为IC衬底。图22是图解在其上安装有IC芯片31的多层电路板35的示意性的横截面图。图23是图解图22中所示的在其上安装有芯片31的多层电路板35的俯视图。
在图22中,通过焊接,多层电路板35经由背面上的电极块31被连接到印刷电路板40的表面上的电极焊盘区域41。热连接到散热器16的散热器块32形成在多层电路板35的背面上。通过焊接将散热器块32连接到形成在印刷电路板40上用于散热的金属层42。用于散热的金属层42形成为与印刷电路板40的表面上形成的电路电绝缘。
如果经由用于线路接合的线路33向IC芯片31供电,则安装在多层电路板35上的IC芯片31会发热。多层电路板35可以将释放的热从IC芯片31经由散热器16传递到形成在印刷电路板40的表面上的金属层42。因此,通过形成在印刷电路板40的表面上的金属层42有效地散发从IC芯片31释放的热,因而,防止IC芯片31的操作效率的恶化。
形成在多层电路板上的散热器的形状、图案等等没有特别的限制,只要散热器形成为与多层电路板中形成的电路电绝缘即可。通过适当地选择散热器的形状和图案,可以使散热器起加固结构的作用,用于防止多层电路板的热变形。如果多层电路板的绝缘层由有机材料制成,则在焊接期间热量可能会使层热变形。在这种情况下,例如,如果沿多层电路板30的外表面形成图23中所示的框架状的图案的散热器16,则作为加固结构,金属材料的散热器16具有比树脂材料的线性热膨胀系数要低的线性热膨胀系数,防止整个多层电路板30的变形。
第六实施例(制造多层布线电路的另一个方法)
在第六实施例中将描述制造包含传导棒的电路板的另一个方法。除了制造包含传导棒的电路板之外的步骤与第四和第五实施例中描述的步骤相同,并且删除其详细说明。
将参考图24A到24E描述第六实施例中制造具有传导棒的多层电路板的方法。
在图24A到24E中,1和21各自表示绝缘层(绝缘衬底);21a表示第一电路;24表示经过激光加工形成的孔;25表示污迹;并且27表示传导棒。
在本实施例的制造方法中,如图24A和24B所示,绝缘层1首先被层压在形成有第一电路21a的绝缘层21的表面上。如图24C所示,经过激光加工绝缘层1,露出第一电路21a的表面。树脂质的残余污迹25残留沉积在经过激光加工而露出的第一电路21a的表面上,如图24C所示。该污迹25可能引起传导率困扰。由于那个缘故,最好通过去污处理除去污迹25,如图24D所示。可以使用例如利用浸泡在高锰酸溶液中的溶解作用来除去污迹25的已知的方法,对于去污处理没有任何限制。
在去污处理之后,通过电解电镀或无电镀,从露出的第一电路21a的表面产生板层。结果,如图24E所示,传导棒27形成为在第一电路21a的表面上伸出。当执行电解电镀时,第一电路21a起电极的作用,而当执行无电镀时,第一电路21a的表面起镀核的作用。
在类似于第四或第五实施例中描述的那些步骤中获得多层电路板,除了使用诸如如上所述的包含传导棒的电路板19来替换包含传导棒的电路板9之外。具体地,树脂膜12形成在包含传导棒的电路板19的表面上(膜形成步骤)。通过激光加工从树脂膜12的外表面形成电路凹槽3,该电路凹槽3具有与树脂膜12的厚度相同或大于树脂膜12的厚度的深度(电路凹槽形成步骤)。经过激光加工,传导棒27从树脂膜12的外表面露出(传导棒露出步骤)。镀催化剂5或其前体被沉积在露出的传导棒27的整个表面上和电路凹槽3上以及树脂膜12上(催化剂沉积步骤)。然后除去该树脂膜12(膜除去步骤)。在膜除去步骤之后,在残留未除去的镀催化剂5的区域中形成无电镀膜6(镀加工步骤)。在这些步骤之后,形成在绝缘层1的表面上具有第二电路8的多层电路板。在该多层电路板中,较高层的第二电路8经由传导棒27和无电镀膜6被电连接到较低层的第一电路21a。
在这种方法中,第一电路的表面可在预备树脂膜之前经受去污处理,然后,经过电解电镀或无电镀形成用于层间连接的传导棒。因而,例如,没有考虑经过去污处理产生树脂膜。如果利用露出的第一电路作为电极经过电解电镀产生镀膜,则还可以更有效地形成传导棒。如果为第一电路通电比较困难,则可利用露出的电路表面来作为镀核,经过无电镀产生镀膜。
第七实施例(制造多层布线电路的另一个方法)
在第七实施例中,在分离树脂膜12以及形成第二电路之后的层间连接的方法代替第四到第六实施例中的利用在预备树脂膜12之前形成的传导棒的方法。将省略类似于第四到第六实施例中描述的那些步骤的详细说明。
在本实施例的制造方法中,如图25A所示,首先绝缘层1层压在绝缘衬底21的表面上。这样,第一电路21a被埋入绝缘层1中。
然后如图25B所示,树脂膜12形成在绝缘层1的表面上(膜形成步骤)。然后如图25C所示,经过激光加工在树脂膜12的外表面上形成电路凹槽3,该电路凹槽3具有与树脂膜12的厚度相同或大于树脂膜12的厚度的深度(电路凹槽形成步骤)。
然后如图25D所示,镀催化剂5被沉积在形成的电路凹槽3的外表面上以及树脂膜12上(催化剂沉积步骤)。经过这样的催化剂沉积处理,镀催化剂5被沉积在整个表面上,该整个表面包括电路凹槽3的表面以及没有经过激光加工的树脂膜12的表面。
如图25E所示,用特定的液体膨胀或溶解树脂膜12,来除去树脂膜12(膜除去步骤)。该步骤中的处理使镀催化剂5残留在经过激光加工形成的电路凹槽3的表面上、并且除去沉积在另一个树脂膜12的表面上的镀催化剂5。
如图25F所示,在残留未除去的镀催化剂5的区域中形成无电镀膜6(镀加工步骤)。该步骤使无电镀膜6沉积在希望形成第二电路8的区域上。
然后如图26A所示,第一电路21a的表面经过激光加工从希望形成层间连接到第二电路8的区域上方露出。然后污迹25残留在经过激光加工露出的第一电路21a的表面上。经过去污处理除去污迹25,如图26B所示。
在去污处理之后,通过电解电镀或无电镀在露出的第一电路21a的表面上产生镀膜,形成传导棒37,如图26C所示。如果进行电解电镀,则第一电路21a起电极的作用,而如果进行无电镀,则第一电路21a起表面镀核的作用。
通过这种方法可以在分离树脂膜12以及形成第二电路8之后形成层间连接37。结果,即使当具有小的线宽和线间距通过该构造方法被层压时,第二电路也抵抗短路和迁移。
第八实施例(通过利用可膨胀的树脂膜三维电路板的预备)
将具体地参考附图来描述该实施例中的制造电路板的方法。
图27A到27E是分别说明第八实施例中制造三维电路衬底的方法的步骤的示意性的横截面图。
在本实施例的制造方法中,如图27A所示,在具有阶梯状区域的三维的绝缘衬底51的表面上形成树脂膜12。
对三维的绝缘衬底51,可以使用在制造三维电路板中使用的各种传统的树脂模具,而没有任何限制。从生产力的角度,较好是通过注塑成型来预备这种模具。用于树脂成型的树脂材料的典型实例包括聚碳酸酯树脂、聚酰胺树脂、各种聚酯树脂、聚酰亚胺树脂、聚苯硫醚树脂等等。
制造树脂膜12的方法没有特别的限制。具体地,例如,可通过在三维的绝缘衬底51的希望形成树脂膜12的阶梯面上涂布和干燥液态树脂材料来预备。该涂布方法没有特别的限制。具体地,可以使用诸如旋涂、棒式涂布或喷涂的已知的方法,而没有特别的限制。
如图27B所示,然后,通过仅仅在特殊的区域中从形成的树脂膜12的外表面除去树脂膜来形成有特殊图案的电路凹槽3。形成电路凹槽的方法不受特别的限制。具体地,例如,通过激光加工、诸如切割、压纹等等的机械加工来形成。激光加工对制造高精度的精细电路是有利的。可以通过改变由激光加工的激光功率任意地调节机械加工深度等等。例如,通过使用诸如在纳米压印领域中使用的精细模具,有利地进行压纹处理。
以特殊的电路图案形成的电路凹槽3限定在设置无电镀膜之后形成的电路的区域。
然后如图27C所示,镀催化剂5被沉积在形成有电路凹槽3的表面上以及未形成有电路凹槽的表面上(催化剂沉积步骤)。如图27C所示,通过催化剂沉积处理,可以将镀催化剂5沉积在电路凹槽3的表面上以及树脂膜2的表面上。
然后如图27D所示,用特殊的液体使树脂膜12膨胀,从三维的绝缘衬底51的表面除去树脂膜12(膜分离步骤)。该步骤使镀催化剂5仅仅在三维的绝缘衬底51的希望形成电路的阶梯面的区域中留下。
然后如图27E所示,仅仅在残留未除去的镀催化剂5的区域中形成无电镀膜6(镀加工步骤)。该步骤导致仅仅在形成电路凹槽3的区域中沉积无电镀膜。
该镀加工步骤导致仅仅在三维的绝缘衬底51的残留未除去的镀催化剂5的表面上的区域中沉积无电镀膜,因而,在希望形成电路的区域中精确地形成传导膜。还可以防止在不希望形成电路的区域中沉积无电镀膜。结果,即使当形成多个具有窄的间距以及线宽的精细电路时,也没有不需要的残留在相邻电路之间的镀膜。因此可以防止发生短路和迁移。
图27E中所示的三维电路板60在这些步骤中被形成。如上所述,通过本实施例中的形成电路的方法,例如,可以在三维电路板的阶梯状的区域上精确地并且容易地形成电路。
本发明的一方面中如上所述的制造电路板的方法包括在绝缘衬底的表面上形成可膨胀的树脂膜的膜形成步骤、在可膨胀的树脂膜的外表面上形成深度等于或大于可膨胀的树脂膜的厚度的电路凹槽的电路凹槽形成步骤、在绝缘衬底的电路凹槽的表面上以及没有形成电路凹槽的可膨胀的树脂膜的表面上沉积镀催化剂或其前体的催化剂沉积步骤、用特殊的液体使可膨胀的树脂膜膨胀并且从绝缘衬底表面除去该膨胀的树脂膜的膜分离步骤、以及在除去可膨胀的树脂膜之后仅仅在镀催化剂或由镀催化剂的前体形成的镀催化剂残留未除去的区域中形成无电镀膜的镀加工步骤。通过这种制造方法,可以在膨胀之后通过分离该保护膜来容易地除去不想要的镀催化剂。因而可以仅仅在由残留的镀催化剂限定的区域中形成无电镀膜。因而可以使所产生的电路外形非常精确。结果,例如,即使当从特殊的间距中提取多个电路线路时,也没有例如电路线路之间的无电镀膜的碎片,不必担心短路和迁移。还可以形成具有希望的深度的电路。
当用液体处理时的可膨胀的树脂膜的膨胀度较好为50%以上。通过利用具有这种膨胀度的可膨胀的树脂膜,可以容易地从绝缘衬底表面除去该可膨胀的树脂膜。
在以上制造方法中,较佳的,催化剂沉积步骤包括将可膨胀的树脂膜浸泡在酸性催化剂金属胶体溶液中的步骤,膜分离步骤包括在碱性溶液中膨胀该可膨胀的树脂膜的步骤,并且该可膨胀的树脂膜是不能在酸性催化剂金属胶体溶液中膨胀而能在碱性溶液中膨胀的树脂膜。根据以上制造方法,在催化剂沉积步骤中没有分离该可膨胀的树脂膜,其中,可膨胀的树脂膜在酸性条件中被处理、并且在膜分离步骤中被有选择地分离,其中,继该催化剂沉积步骤之后,该可膨胀的树脂膜在碱性溶液中被处理。因此,在催化剂沉积步骤精确地保护未经受镀膜的部分,并且可以在镀催化剂已经沉积之后分离可膨胀的树脂膜。这能够更精确地制造电路。在该方案中,较佳的,可膨胀的树脂膜相对于酸性催化剂金属胶体溶液具有10%以下的膨胀度,并且相对于碱性溶液具有50%以上的膨胀度。
在碱性条件中有选择地被分离的可膨胀的树脂膜的实例是通过涂布悬浮液或乳液形式的弹性体、随后通过干燥来形成的树脂膜,该悬浮液或乳液形式的弹性体诸如是具有羧基的二烯类弹性体、丙烯酸弹性体以及聚酯弹性体。弹性体的使用有益于通过调节交联度或凝胶度来容易地形成具有预定膨胀度的可膨胀的树脂膜。在这些弹性体当中,含有苯乙烯-丁二烯共聚物以及具有羧基的二烯类弹性体更好。
可膨胀的树脂膜较好的是含有包括丙烯酸树脂的树脂作为主要成分,该丙烯酸树脂具有100到800酸当量的羧基。
可膨胀的树脂膜较好的是通过在绝缘衬底表面上涂布并且干燥弹性体悬浮液或乳液来预备的膜。可以通过这种方法在绝缘衬底的表面上容易地形成可膨胀的树脂膜。
可选的,最好是通过将在支持衬底上涂布并且干燥弹性体悬浮液或乳液而预备的树脂膜预先地转移到绝缘衬底的表面上来形成可膨胀的树脂膜。这种方法是更好的,因为可以预先预备多个可膨胀的树脂膜,所以它有益于高产率。
为了以高精度预备精细电路,可膨胀的树脂膜的厚度最好为10μm以下。
为了制造需要精细加工的产品,诸如天线电路,经过上述的电路图案构造被局部地除去的区域的宽度较好的是20μm以下。
因为,如果在电路凹槽形成步骤中通过激光加工形成电路凹槽,则可以以高精度形成精细电路并且通过调节激光功率容易地控制例如机械加工深度,所以这也是有利的。还可以利用激光加工为层间连接形成通孔并且在绝缘衬底中安装电容器。
本发明的另一个方面中如上所述的制造电路板的方法包括在绝缘衬底的表面上形成树脂膜的膜形成步骤、在树脂膜的外表面上形成深度等于或大于树脂膜的厚度的电路凹槽的电路凹槽形成步骤、在电路凹槽的表面上以及树脂膜的表面上沉积镀催化剂或其前体的催化剂沉积步骤、除去树脂膜的膜除去步骤、以及在除去树脂膜之后无电镀该绝缘衬底的镀加工步骤,其中,在电路凹槽形成步骤中,在电路凹槽的区域中形成局部加强结构。通过这种制造方法,可以在形成在绝缘衬底上的树脂膜的外表面上,例如通过激光加工形成具有希望的深度和形状的电路图案区域。在具有电路图案的树脂膜的绝缘衬底的整个表面上沉积镀催化剂以及随后分离树脂膜使得镀催化剂仅仅留在电路图案区域的表面上。在绝缘衬底上进行无电镀使得形成的镀膜仅仅留在电路图案区域的表面上。在这种情况下,通过形成三维的加固结构,具体地,通过在希望加固的区域中蚀刻较深的槽来形成在电路图案区域的表面上具有固定作用的不规则形状或局部厚的镀膜,可以提高易损坏的电路的区域的机械强度以及粘附强度。
在用于电路的制造方法中,电路图案区域较好的是具有至少一个用于电子部件的平面式安装的焊盘区域以及与焊盘区域整体形成的电路布线区域,其中,不规则形状被形成在焊盘区域的表面上。用于安装诸如LSI的电子部件的焊盘区域是由于碰撞尤其易碎并且容易分离的区域。在这种易遭碰撞的焊盘区域的表面上安装不规则形状使焊盘区域中的金属线路的粘附强度提高,并且因而使安装在其上的LSI等等的安装强度提高。
较好的是,在如上所述的制造电路的方法中,电路图案区域具有至少一个用于电子部件的平面式安装的焊盘区域以及与该焊盘区域整体地形成的电路布线区域,以及以焊盘区域具有凹槽深度等于或大于电路布线区域中的凹槽深度的方式,形成局部加固结构。当电路板在其上安装有电子部件的状态遭受碰撞时,在具有焊盘区域以及与该焊盘区域整体地形成的电路布线区域的电路图案中,靠近焊盘区域和电路布线区域之间的连接区域的区域经常裂开。在这种情况下,通过使焊盘区域中的凹槽深度大于电路布线区域的凹槽深度来形成局部加固结构,从而可以使形成在焊盘区域中的镀膜比形成在电路布线区域中的镀膜厚。这样可以加固焊盘区域和电路布线区域之间的连接区域。
此外在制造电路的方法中较好的是,电路图案区域具有至少一个用于电子部件的平面式安装的焊盘区域和与该焊盘区域整体地形成的电路布线区域,并且局部加固结构是在焊盘区域中形成在凹槽的外围上的凸出部。当安装LSI等等时,在焊盘区域中形成在凹槽的外围上的凸出部进一步提高安装强度。
本发明的又一个方面中的制造多层电路板的方法包括在形成于电路板上的绝缘层的表面上形成树脂膜的膜形成步骤,该绝缘层埋入在第一电路的预定位置处伸出的传导棒;通过激光加工,在树脂膜的外表面上形成深度等于或大于树脂膜的厚度的电路凹槽的电路凹槽形成步骤;通过激光加工从树脂膜的外表面露出传导棒的传导棒露出步骤;在露出的传导棒的表面上、绝缘层中的电路凹槽的表面上、通过露出传导棒形成在绝缘层中的小孔的内壁的表面上,以及树脂膜的表面上沉积镀催化剂或其前体的催化剂沉积步骤;除去树脂膜的膜除去步骤;以及在膜除去步骤之后在镀催化剂残留未除去的区域中形成无电镀膜而形成第二电路、以及通过层间连接使第一和第二电路与传导棒相互连接的镀加工步骤。在该结构中,通过局部地激光加工除去形成在包含传导棒的电路板的绝缘层表面上的树脂膜来形成电路凹槽、在电路凹槽的表面上以及未除去的树脂膜的整个表面上沉积镀催化剂、然后除去该树脂膜,从而仅仅在电路凹槽的表面上沉积镀催化剂。因而,仅仅在由具有沉积的镀催化剂的区域所限定的区域中形成无电镀膜。这样,可以通过仅仅在希望形成电路的区域中沉积镀催化剂,而形成具有高清晰度外形的电路。此外,因为通过激光加工而从树脂膜的外表面露出传导棒之后形成无电镀膜,所以预先形成的第一电路以及最新形成在绝缘层上的第二电路可利用传导棒相互层间连接。在这种情况下,即使露出传导棒,但是因为它们被挖得较深,其中形成有传导棒的较低层的第一电路也仍不会受损伤。因而,通过高能激光器处理可以完全地除去传导棒表面上的污迹。由于那个缘故,第一和第二电路可以经由传导棒通过层间连接相互充分地连接,而不用去污处理。因为通过本方法无需去污处理就能层间连接,所以可以防止由在预备第二电路中使用的树脂膜的去污处理产生的分离或溶解作用。
较佳的,具有埋入的传导棒的电路板较好的是在形成有第一电路的表面上另外具有用于散热的包含形成的传导棒的传导膜,该传导膜形成为与第一电路电绝缘;在用于散热的传导膜中的传导棒较佳的是埋入该绝缘层中,同时传导棒在第一电路中伸出;传导棒露出步骤具有附加的步骤,该附加的步骤是,通过激光加工,从树脂膜的外表面使伸出形成在用于散热的传导膜中的传导棒露出;在该催化剂沉积步骤中,镀催化剂或其前体另外沉积在从用于散热的传导膜中露出的传导棒的表面上以及通过露出传导棒形成在绝缘层中的孔的内壁上;以及在该镀加工步骤中形成通过层间连接被连接到第一散热器的第二散热器。从而形成在散热效率方面优越的电路板。
为了露出传导棒,传导棒的顶部区域的一部分可通过激光加工被除去。与用于第一电路的金属箔的厚度相比较,传导棒具有足够大的高度。所以,即使高强度激光被照射在传导棒上,用于第一电路的金属箔也仍未受损伤。因而,可以无需去污处理,而经过激光加工充分地除去残留在传导棒表面上的污迹达到传导棒的顶部区域被局部除去的程度。
如上所述制造多层电路板的方法较佳的包括附加的检查步骤,该附加的检查步骤通过在膜除去步骤之后将荧光物质添加到树脂膜并且监视来自荧光物质的放射,来检查膜除去故障。在以上制造多层电路板的方法中,考虑到当线宽和线间距极小的时候,在相邻布线之间的应该除去膜的区域中的膜可能有少量的残留而没有完全的除去。还有考虑到由激光加工除去的树脂膜的碎片移动到电路凹槽里并且残留在电路凹槽中。如果树脂膜残留在线路之间,则在该区域中不可避免地形成镀膜,这可能引起迁移和短路。此外,如果树脂膜的碎片残留在形成的电路凹槽中,则可能导致获得的电路的耐热性故障以及传播损耗。在这种情况下,如上所述,通过将荧光物质添加到该树脂膜、将来自特殊光源的光照射到膜除去面上、并且因而允许在膜除去步骤之后在膜残留的区域中放射荧光物质,来检查膜除去故障的出现以及膜除去故障的位置。
树脂膜较佳的是可以利用特殊液体被膨胀而与绝缘层表面分离的可膨胀的树脂膜,并且具体地,较佳的是对液体具有50%以上的膨胀度的可膨胀的树脂膜。利用这种可膨胀的树脂膜,可以容易地从绝缘层表面分离该树脂膜。
该包含传导棒的电路板较佳的是具有整体地层压在表面上的绝缘层的衬底,该表面具有预先形成在其中的传导棒,且传导棒在第一电路中的预定位置处伸出,因为容易将传导棒埋入绝缘层中并且因而容易制造电路板。
该包含传导棒的电路板较佳的是通过在表面上涂布树脂溶液并且将其硬化成为绝缘层而获得衬底,该表面具有预先形成的传导棒,该传导棒在第一电路的预定位置处伸出,因为可以容易地调节绝缘层的厚度。
该包含传导棒的电路板较佳的是通过首先在电路的表面上形成绝缘层、通过从与具有绝缘层的第一电路的表面相对的表面钻孔露出电路、并且通过从露出的第一电路表面产生镀膜而在钻孔的区域中形成传导棒而获得的衬底。在这种情况下,在钻孔的区域中产生镀膜的步骤更好的是,在钻孔之后,利用在去污处理之后露出的第一电路作为电极,通过电解电镀产生镀膜的步骤。通过该方法,可以在预备树脂膜之前对第一电路的表面进行去污,然后经过电解电镀形成传导棒用于层间连接。因而不用担忧在预备电路中树脂膜由于去污处理而被膨胀或溶解。在这种情况下,因为利用露出的第一电路作为电极的电解电镀产生镀膜,因此可以容易地形成传导棒。如果为第一电路通电比较困难,则可利用露出的电路表面来作为镀核,通过无电镀来产生镀膜。
根据本发明的又一个制造多层电路板的方法,该方法包括在其上形成有第一电路的衬底的表面上形成绝缘层的绝缘层形成步骤;在绝缘层表面上形成树脂膜的膜形成步骤;通过激光加工,在树脂膜的外表面上形成深度等于或大于树脂膜的厚度的电路凹槽的电路凹槽形成步骤;在电路凹槽的表面上以及树脂膜的表面上沉积镀催化剂或其前体的催化剂沉积步骤;除去树脂膜的膜除去步骤;在膜除去步骤之后,通过在镀催化剂残留未除去的区域中形成无电镀膜来形成第二电路的镀加工步骤;通过激光加工在第二电路的特殊的区域露出第一电路的激光加工步骤;以及通过在露出的第一电路的表面上产生镀膜,经过层间连接而将第一和第二电路相互连接的层间连接形成步骤。在上述的结构中,在预备第二电路后,可以在期望的区域形成与第一电路的层间连接区域。因为在第二电路上预备和产生镀膜之后,通过对第二电路进行钻孔而形成第一和第二电路之间的层间连接,所以即使当为了除去污迹而对第一电路表面进行去污处理时,也不影响第二电路的制造。结果,即使当具有小的线宽和线间距的第二电路通过该构造方法被层压时,也形成了抗短路和迁移的第二电路。在这种情况下,因为可以利用露出的第一电路作为电极,通过电解电镀产生镀膜,因此可以容易地形成层间连接。如果为第一电路通电比较困难,则可利用露出的电路表面来作为镀核,通过无电镀来产生镀膜。
较佳地,衬底在形成有第一电路的表面上另外具有用于散热的第一传导膜,该传导膜形成为与第一电路电绝缘;以及电路凹槽形成步骤具有附加的步骤,该附加的步骤是,通过激光加工从上述的第一传导膜上形成第二传导膜,该第二传导膜形成用于散热的凹槽,且第二传导膜形成的凹槽离电路凹槽的距离等于或大于树脂膜的厚度;以及在催化剂沉积步骤中,另外在形成凹槽的第二传导膜的表面上沉积镀催化剂或其前体;以及在镀加工步骤中,通过在形成凹槽的第二传导膜的表面上形成无电镀膜,来形成用于散热的第二传导膜;以及露出电路的激光加工步骤具有经过激光加工从上述的第一传导膜上露出用于散热的第一传导膜的附加的步骤;以及在层间连接形成步骤中,另外,通过在露出的第一传导膜的表面上产生镀膜,经过层间连接而将第一和第二传导膜相互连接。
依据这种结构,在该成像设备中,执行文档图像是彩色或单色的判定,并且成像中使用的图像数据可以以适合于文档图像的压缩形式被压缩。因此,变得容易减少存储部件的容量。

Claims (19)

1.一种制造电路板的方法,其特征在于,所述方法包括:
膜形成步骤,在绝缘衬底的表面上形成树脂膜;
电路凹槽形成步骤,在所述树脂膜的外表面上形成深度等于或大于所述树脂膜的厚度的电路凹槽;
催化剂沉积步骤,在所述绝缘衬底的所述电路凹槽的表面上以及所述树脂膜的表面上沉积镀催化剂或所述镀催化剂的前体;除去所述树脂膜的膜除去步骤;以及
镀加工步骤,在除去所述树脂膜之后对所述绝缘衬底进行无电镀,其中,
在所述电路凹槽形成步骤中,在所述电路凹槽的区域中形成局部加固结构。
2.如权利要求1所述的制造电路板的方法,其特征在于,所述局部加固结构是在所述电路凹槽的表面的预定区域上形成的不规则形状。
3.如权利要求2所述的制造电路板的方法,其特征在于,所述电路凹槽具有由焊盘区域和电路布线区域组成的电路图案,所述焊盘区域用于电子部件的平面式安装,所述电路布线区域与所述焊盘区域整体地形成在一起,并且所述不规则形状形成在所述焊盘区域中的所述凹槽表面上。
4.如权利要求1所述的制造电路板的方法,其特征在于,所述电路凹槽具有由焊盘区域和电路布线区域组成的电路图案,所述焊盘区域用于电子部件的平面式安装,所述电路布线区域与所述焊盘区域整体地形成在一起,以及,所述局部加固结构具有凹槽形,所述凹槽形在所述焊盘区域中的凹槽深度比在所述电路布线区域中的凹槽深度大,并且所述凹槽形在所述焊盘区域中的形成的镀膜的厚度比在所述电路布线区域中形成的镀膜的厚度要厚。
5.如权利要求1所述的制造电路板的方法,其特征在于,所述电路凹槽具有由焊盘区域和电路布线区域组成的电路图案,所述焊盘区域用于电子部件的平面式安装,所述电路布线区域与所述焊盘区域整体地形成在一起,并且在所述焊盘区域中,通过在所述凹槽的外围上形成至少一个凸出部来形成所述局部加固结构。
6.一种制造多层电路板的方法,其特征在于,所述方法包括:
膜形成步骤,在形成在电路板上的绝缘层的表面上形成树脂膜,传导棒埋入所述绝缘层,所述传导棒在第一电路的预定位置处伸出;
电路凹槽形成步骤,通过激光加工,在所述树脂膜的外表面上形成深度等于或大于所述树脂膜的厚度的电路凹槽;
传导棒露出步骤,通过激光加工,使所述传导棒从所述树脂膜的外表面露出;
催化剂沉积步骤,在露出的所述传导棒的表面上、所述绝缘层中的电路凹槽上、通过露出所述传导棒形成在所述绝缘层中的小孔的内壁上、以及所述树脂膜的表面上沉积镀催化剂或所述镀催化剂的前体;
除去所述树脂膜的膜除去步骤;以及
镀加工步骤,在所述膜除去步骤之后,通过在所述镀催化剂残留未除去的区域中形成无电镀膜来形成第二电路,并且利用所述传导棒通过层间连接使所述第一电路和所述第二电路相互连接。
7.如权利要求6所述的制造多层电路板的方法,其特征在于,具有埋入的所述传导棒的所述电路板在形成有所述第一电路的表面上另外具有用于散热的传导膜,所述传导膜包含形成为与所述第一电路电绝缘的传导棒;以及在用于散热的所述传导膜中的所述传导棒被埋入所述绝缘层中,同时所述传导棒在所述第一电路中伸出;所述传导棒露出步骤具有通过激光加工、使在用于散热的所述传导膜中伸出形成的所述传导棒从所述树脂膜的所述外表面露出的附加的步骤;其中,在所述催化剂沉积步骤中,在用于散热的所述传导膜中露出的所述传导棒的所述表面上以及通过露出所述传导棒而形成在所述绝缘层中的孔的内壁上,另外沉积镀催化剂或所述镀催化剂的前体;以及在所述镀加工步骤中形成经过层间连接被连接到第一散热器的第二散热器。
8.如权利要求6所述的制造多层电路板的方法,其特征在于,用于露出所述传导棒的所述激光加工除去所述传导棒的顶部区域的一部分。
9.如权利要求6所述的制造多层电路板的方法,其特征在于,所述树脂膜是随着利用特殊的液体被膨胀而与所述绝缘层表面分离的可膨胀的树脂膜。
10.如权利要求6所述的制造多层电路板的方法,其特征在于,包含传导棒的电路板是衬底,通过将绝缘层整体地层压在预先形成有传导棒的所述表面上而获得所述衬底,所述传导棒在所述第一电路中的预定位置处伸出。
11.如权利要求6所述的制造多层电路板的方法,其特征在于,包含传导棒的电路板是衬底,通过将树脂溶液涂布在预先形成有传导棒的所述表面上并且使所述树脂溶液硬化成为绝缘层,而获得所述衬底,所述传导棒在所述第一电路中的预定位置处伸出。
12.如权利要求6所述的制造多层电路板的方法,其特征在于,具有埋入的传导棒的所述电路板是衬底,通过在所述第一电路的所述表面上形成绝缘层、通过激光加工使所述第一电路从所述绝缘层的所述表面露出、并且通过从所述露出的第一电路产生镀膜而在所述第一电路的所述表面上形成传导棒,以此来获得所述衬底。
13.如权利要求12所述的制造多层电路板的方法,其特征在于,所述产生镀膜的步骤是,利用在经过所述激光加工的区域的去污处理之后露出的所述第一电路作为电极,经过电解电镀而产生镀膜的步骤。
14.如权利要求12所述的制造多层电路板的方法,其特征在于,所述产生镀膜的步骤是,利用在经过所述激光加工的区域的去污处理之后露出的所述第一电路作为镀核,经过无电镀而产生镀膜的步骤。
15.一种通过如权利要求7所述的制造方法获得的多层电路板,其特征在于,包括穿透内部层的散热结构。
16.一种制造多层电路板的方法,其特征在于,所述方法包括:
绝缘层形成步骤,在衬底的表面上形成绝缘层,所述衬底上形成有第一电路;
膜形成步骤,在所述绝缘层表面上形成树脂膜;
电路凹槽形成步骤,通过激光加工,在所述树脂膜的外表面上形成深度等于或大于所述树脂膜的厚度的电路凹槽;
催化剂沉积步骤,在所述绝缘层上形成所述电路凹槽的表面上以及所述树脂膜的表面上,沉积镀催化剂或所述镀催化剂的前体;
除去所述树脂膜的膜除去步骤;镀加工步骤,在所述膜除去步骤之后,通过在所述镀催化剂残留未除去的区域中形成无电镀膜来形成第二电路;
激光加工步骤,通过激光加工,在所述第二电路的特殊的区域中露出所述第一电路;以及
层间连接形成步骤,通过在所述露出的第一电路的表面上产生镀膜,经过层间连接而将所述第一和第二电路相互连接。
17.如权利要求16所述的制造多层电路板的方法,其特征在于,所述层间连接形成步骤是,利用在经过所述激光加工的区域的去污处理之后露出的所述第一电路作为电极,经过电解电镀而产生所述镀膜的步骤。
18.如权利要求16所述的制造多层电路板的方法,其特征在于,所述层间连接形成步骤是,利用在经过所述激光加工的区域的去污处理之后露出的所述第一电路作为镀核,经过无电镀而产生所述镀膜的步骤。
19.如权利要求16所述的制造多层电路板的方法,其特征在于,
所述衬底在形成有所述第一电路的表面上另外具有用于散热的第一传导膜,所述第一传导膜形成为与所述第一电路电绝缘;
以及所述电路凹槽形成步骤具有附加的步骤,所述附加的步骤是,通过激光加工从所述第一传导膜上形成第二传导膜,所述第二传导膜形成用于散热的凹槽,所述第二传导膜形成的所述凹槽离所述电路凹槽的距离等于或大于所述树脂膜的厚度;
以及在所述催化剂沉积步骤中,另外在形成所述凹槽的所述第二传导膜的表面上沉积镀催化剂或所述镀催化剂的前体;
以及在所述镀加工步骤中,通过在形成所述凹槽的所述第二传导膜的表面上形成无电镀膜,来形成用于散热的第二传导膜;
以及露出所述第一电路的所述激光加工步骤具有通过激光加工从所述第一传导膜上露出用于散热的所述第一传导膜的附加的步骤;
以及在层间连接形成步骤中,另外,通过在露出的所述第一传导膜的表面上产生镀膜,经过层间连接而将所述第一传导膜和所述第二传导膜相互连接。
CN201210362390.8A 2008-04-30 2009-04-30 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板 Expired - Fee Related CN102917550B (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2008-118818 2008-04-30
JP2008118818 2008-04-30
JP2008193931 2008-07-28
JP2008-193931 2008-07-28
JP2008-217091 2008-08-26
JP2008217091 2008-08-26
JP2008-246431 2008-09-25
JP2008246431A JP5172565B2 (ja) 2008-07-28 2008-09-25 多層配線基板の製造方法及び多層配線基板
US12/326,169 US8240036B2 (en) 2008-04-30 2008-12-02 Method of producing a circuit board
US12/326,169 2008-12-02
JP2009104086A JP5075157B2 (ja) 2008-04-30 2009-04-22 配線基材の製造方法及び該製造方法により得られた配線基材
JP2009-104086 2009-04-22
CN2009801118173A CN101982024B (zh) 2008-04-30 2009-04-30 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801118173A Division CN101982024B (zh) 2008-04-30 2009-04-30 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板

Publications (2)

Publication Number Publication Date
CN102917550A true CN102917550A (zh) 2013-02-06
CN102917550B CN102917550B (zh) 2015-10-07

Family

ID=40845930

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210362390.8A Expired - Fee Related CN102917550B (zh) 2008-04-30 2009-04-30 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板
CN2009801118173A Expired - Fee Related CN101982024B (zh) 2008-04-30 2009-04-30 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009801118173A Expired - Fee Related CN101982024B (zh) 2008-04-30 2009-04-30 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板

Country Status (6)

Country Link
EP (3) EP2255601B1 (zh)
KR (4) KR101183376B1 (zh)
CN (2) CN102917550B (zh)
HK (1) HK1147013A1 (zh)
TW (1) TWI362239B (zh)
WO (1) WO2009133969A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405514B (zh) 2009-12-22 2013-08-11 Unimicron Technology Corp 線路板的線路結構的製造方法
CN102137546B (zh) * 2010-01-26 2013-10-09 欣兴电子股份有限公司 线路板的线路结构的制造方法
CN102244972A (zh) * 2010-04-08 2011-11-16 王忠诚 电路板及其应用
TWI405516B (zh) * 2011-04-27 2013-08-11 Unimicron Technology Corp 線路板及其製作方法
TWI487452B (zh) * 2011-08-22 2015-06-01 欣興電子股份有限公司 線路板及其製作方法
TWI417012B (zh) * 2011-09-28 2013-11-21 Unimicron Technology Corp 線路結構的製作方法
US8748753B2 (en) * 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
CN104869762A (zh) * 2014-02-24 2015-08-26 联想(北京)有限公司 一种印刷电路板的制备方法、结构和电子设备
TWI580327B (zh) * 2014-06-30 2017-04-21 蔡蒔銓 印刷電路板及其製造方法,以及印刷電路板製造裝置
WO2016100405A1 (en) * 2014-12-16 2016-06-23 Amphenol Corporation High-speed interconnects for printed circuit boards
CN106910689B (zh) * 2015-12-23 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
EP3541602A4 (en) * 2016-11-17 2020-10-28 Orbotech Ltd. 3D HYBRID PRINTING FROM MULTIPLE MATERIALS
US11039540B2 (en) * 2019-01-01 2021-06-15 Catlam, Llc Multi-layer circuit board with traces thicker than a circuit board layer
CN114302578A (zh) * 2021-12-14 2022-04-08 生益电子股份有限公司 一种pcb的制备方法和pcb

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988005252A1 (en) * 1987-01-12 1988-07-14 Allied Corporation Method for the manufacture of multilayer printed circuit boards
EP0817549A2 (en) * 1996-06-28 1998-01-07 NGK Spark Plug Co. Ltd. Circuit board and method of producing the same
CN1725474A (zh) * 2004-06-29 2006-01-25 三洋电机株式会社 电路装置及其制造方法
US20060165877A1 (en) * 2004-12-27 2006-07-27 Mitsuboshi Belting Ltd. Method for forming inorganic thin film pattern on polyimide resin
CN1860832A (zh) * 2003-09-30 2006-11-08 爱托特奇德国股份有限公司 铜电路和混合金属电路的微粗化处理的改进方法
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134996A (en) 1981-02-16 1982-08-20 Nippon Electric Co Method of producing printed circuit board
JPS58186994A (ja) 1982-04-23 1983-11-01 三菱電機株式会社 印刷配線板の製造方法
JP2571375B2 (ja) * 1987-01-27 1997-01-16 奥野製薬工業 株式会社 水溶性レジストフイルム用剥離剤
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
EP0677985B1 (en) * 1994-04-14 1999-05-26 Hewlett-Packard GmbH Method of manufacturing printed circuit boards
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
US5914534A (en) * 1996-05-03 1999-06-22 Ford Motor Company Three-dimensional multi-layer molded electronic device and method for manufacturing same
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
JP3508905B2 (ja) * 1997-04-15 2004-03-22 日本特殊陶業株式会社 配線基板とその製造方法
JP3508819B2 (ja) 1998-01-23 2004-03-22 旭化成エレクトロニクス株式会社 光重合性組成物
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
JP3549015B2 (ja) 1999-02-12 2004-08-04 旭化成エレクトロニクス株式会社 光重合性組成物
JP2001201851A (ja) 2000-01-18 2001-07-27 Asahi Kasei Corp 光重合性樹脂組成物
US6640434B1 (en) * 2000-04-11 2003-11-04 Lear Corporation Method of forming an electrical circuit on a substrate
JP2002171067A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Works Ltd 多層立体回路基板及びその製造方法
EP1209959A3 (en) * 2000-11-27 2004-03-10 Matsushita Electric Works, Ltd. Multilayer circuit board and method of manufacturing the same
JP4824202B2 (ja) * 2001-06-05 2011-11-30 イビデン株式会社 半田ペースト、その半田ペーストを用いて形成した半田バンプを有する多層プリント配線板および半導体チップ
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP2004048030A (ja) * 2002-07-15 2004-02-12 Toshiba Corp 電子回路の製造方法および電子回路の製造装置
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
WO2005104638A1 (ja) * 2004-04-23 2005-11-03 Matsushita Electric Works, Ltd. 配線基板およびその製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
JP2006121046A (ja) * 2004-09-24 2006-05-11 Meiko:Kk 回路基板
JP2007243037A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
KR100827620B1 (ko) * 2006-07-10 2008-05-07 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988005252A1 (en) * 1987-01-12 1988-07-14 Allied Corporation Method for the manufacture of multilayer printed circuit boards
EP0817549A2 (en) * 1996-06-28 1998-01-07 NGK Spark Plug Co. Ltd. Circuit board and method of producing the same
CN1860832A (zh) * 2003-09-30 2006-11-08 爱托特奇德国股份有限公司 铜电路和混合金属电路的微粗化处理的改进方法
CN1725474A (zh) * 2004-06-29 2006-01-25 三洋电机株式会社 电路装置及其制造方法
US20060165877A1 (en) * 2004-12-27 2006-07-27 Mitsuboshi Belting Ltd. Method for forming inorganic thin film pattern on polyimide resin
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板

Also Published As

Publication number Publication date
WO2009133969A3 (en) 2010-01-21
KR101286867B1 (ko) 2013-07-17
HK1147013A1 (en) 2011-07-22
EP2469990B1 (en) 2014-01-15
EP2469990A2 (en) 2012-06-27
TWI362239B (en) 2012-04-11
EP2469990A3 (en) 2012-09-19
CN101982024A (zh) 2011-02-23
KR101183376B1 (ko) 2012-09-14
TW200950634A (en) 2009-12-01
CN102917550B (zh) 2015-10-07
KR20110137408A (ko) 2011-12-22
CN101982024B (zh) 2013-01-16
KR20100120305A (ko) 2010-11-15
EP2255601A2 (en) 2010-12-01
WO2009133969A2 (en) 2009-11-05
KR20110138303A (ko) 2011-12-26
EP2255601B1 (en) 2012-05-16
KR20110137407A (ko) 2011-12-22
EP2592912A1 (en) 2013-05-15
KR101268727B1 (ko) 2013-05-28

Similar Documents

Publication Publication Date Title
CN101982024B (zh) 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板
US8240036B2 (en) Method of producing a circuit board
US8272126B2 (en) Method of producing circuit board
US7765691B2 (en) Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
CN102364999A (zh) 一种表面无孔形的机械导通孔的电路板制作方法
JP5075157B2 (ja) 配線基材の製造方法及び該製造方法により得られた配線基材
JP4479180B2 (ja) 多層回路板の製造方法
CN101765297B (zh) 在导电层上形成绝缘层和导电层、在导电层间形成电连接的方法及相应多层电路板生产方法
CN102686052A (zh) 软性印刷电路板及其制造方法
JP5172565B2 (ja) 多層配線基板の製造方法及び多層配線基板
KR101170753B1 (ko) 연성회로기판의 제조 방법
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
US20090136656A1 (en) Method of manufacturing printed circuit board
CN113630979A (zh) 柔性线路板的制作方法
CN109378295A (zh) 基于铜柱导通技术的摄像模组封装基板及其制造方法
CN111447753A (zh) 一种线路板及其制造方法
JP2012074499A (ja) 回路基板の製造方法
US20090134118A1 (en) Method of manufacturing printed circuit board
JP2004095768A (ja) 多層配線基板及びその製造方法
KR20090050451A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151007

Termination date: 20200430

CF01 Termination of patent right due to non-payment of annual fee