TWI405516B - 線路板及其製作方法 - Google Patents

Description

線路板及其製作方法

本發明是有關於一種線路板及其製作方法，且特別是有關於一種可降低成本的線路板及其製作方法。

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置用來安裝電子元件於其上的線路板。

在一般的線路板製程中，通常是先於其上具有第一線路層的基板上形成介電層。然後，於介電層中形成暴露出部分第一線路層的盲孔。接著，於介電層以及盲孔所暴露出的第一線路層上形成銅層。而後，於銅層上形成圖案化罩幕層。之後，以圖案化罩幕層為蝕刻罩幕，對銅層進行蝕刻製程，以形成第二線路層。

在上述的線路板製程中，由於形成第二線路層時需進行微影製程與蝕刻製程，因此必須花費較高的成本，且所使用的蝕刻劑會對環境造成污染。此外，由於銅層對於介電層的附著力較差，因此容易自介電層剝離而造成可靠度不佳的問題。

本發明提供一種線路板的製作方法，其可以有效地降低生產成本。

本發明另提供一種線路板，其具有較高的可靠度。

本發明提出一種線路板的製作方法，其是先提供其上具有線路層的基板。然後，於基板上形成介電層。介電層覆蓋線路層，且具有暴露出部分線路層的盲孔。接著，於介電層上共形地形成硫化層。而後，於硫化層上形成圖案化罩幕層。圖案化罩幕層暴露出盲孔與部分硫化層。繼之，於圖案化罩幕層所暴露的硫化層與線路層上形成第一觸媒層。隨後，移除圖案化罩幕層以及圖案化罩幕層下方的硫化層。接著，進行第一化學沈積，以於觸媒層上共形地形成第一導電層。之後，進行第二化學沈積，以於第一導電層上形成第二導電層，第二導電覆蓋第一導電層。此外，第二導電層填滿盲孔。

依照本發明實施例所述之線路板的製作方法，上述之介電層的形成方法例如是先進行壓合步驟，以於基板上形成介電層與金屬層，其中介電層位於基板與金屬層之間。然後，移除金屬層。之後，進行雷射鑽孔步驟，以於介電層中形成盲孔。

依照本發明實施例所述之線路板的製作方法，上述在形成盲孔之後以及在形成硫化層之前，還可以對介電層以及盲孔所暴露的線路層進行表面處理。

依照本發明實施例所述之線路板的製作方法，上述之表面處理例如是進行去膠渣(desmear)製程和/或粗糙化製程。

依照本發明實施例所述之線路板的製作方法，上述之觸媒層的材料例如為鈀。

依照本發明實施例所述之線路板的製作方法，上述之觸媒層的形成方法例如是進行第三化學沈積。

依照本發明實施例所述之線路板的製作方法，上述之硫化層的形成方法例如是對介電層進行硫化處理。

本發明另提出一種線路板，其包括其上具有第一線路層的基板、介電層、硫化層以及第二線路層。介電層配置於基板上並覆蓋第一線路層，且介電層具有盲孔。盲孔暴露出部分第一線路層。硫化層共形地配置於部分介電層上。第二線路層配置於硫化層以及盲孔所暴露的第一線路層上。第二線路層包括觸媒層、第一導電層以及第二導電層。觸媒層共形地配置於硫化層以及盲孔所暴露的第一線路層上。第一導電層共形地配置於觸媒上。第二導電層配置於第一導電層上且覆蓋第一導電層。此外，第二導電層填滿盲孔。第二導電層的位於盲孔中的部分具有凹陷，且此凹陷的深度小於或等於5 μm。第二導電層的邊緣超出其下方的第一導電層的邊緣的距離為X，位於介電層上的第二導體層的厚度為Y，且Y與X的比值介於6至10之間。

依照本發明實施例所述之線路板，上述之觸媒層的材料例如為鈀。

依照本發明實施例所述之線路板，上述之第一導電層的材料例如為鎳。

依照本發明實施例所述之線路板，上述之第二導電層的材料例如為銅。

依照本發明實施例所述之線路板，上述之第二導電層的邊緣超出其下方的第一導電層的邊緣的距離例如介於2 μm至3 μm之間。

基於上述，本發明於介電層上形成線路層時，先於介電層上形成硫化層，再以具有線路圖案的圖案化罩幕層為罩幕來進行化學沈積，以於硫化層上形成觸媒層。然後，移除圖案化罩幕層及其下方的硫化層。接著，進行化學沈積而於觸媒層上形成與觸媒層產生化學鍵結的第一導電層。之後，進行化學沈積而於第一導電層上形成第二導電層。因此，所形成的線路層(由觸媒層、第一導電層與第二導電層構成)即可具有所需的線路圖案，而不需額外地利用蝕刻製程來進行圖案化，因而降低了生產成本，且避免對環境造成污染。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1D為依照本發明實施例所繪示的線路板之製作流程剖面圖。首先，請參照圖1A，提供具有線路層的基板100。基板100例如為介電核心(dielectric core)。基板100具有彼此相對的第一表面100a與第二表面100b。此外，線路層102a配置於第一表面100a上，而線路層102b配置於第二表面100b上。線路層102a、102b的材料例如為金屬。

在本實施例中，基板100為具有二層線路層的基板，但本發明並不以此為限。在其他實施例中，基板100中亦可具有多層線路層。

請繼續參照圖1A，進行壓合步驟，將金屬層106a與介電層104a壓合於基板100的第一表面100a上，以及將金屬層106b與介電層104b壓合於基板100的第二表面100b上。介電層104a覆蓋線路層102a，而介電層104b覆蓋線路層102b。金屬層106a與金屬層106b的材料例如為銅。

然後，請參照圖1B，移除金屬層106a與金屬層106b。移除金屬層106a與金屬層106b的方法例如是進行化學蝕刻和/或機械研磨製程。之後，進行雷射鑽孔步驟，以於介電層104a中形成盲孔108a，以及於介電層104b中形成盲孔108b。雷射鑽孔步驟例如是使用二氧化碳(CO₂ )雷射來進行。盲孔108a暴露出部分線路層102a，而盲孔108b暴露出部分線路層102b。此外，在形成盲孔108a與盲孔108b之後，還可以對介電層104a、104b以及盲孔108a所暴露的部分線路層102a與盲孔108b所暴露的部分線路層102b進行表面處理110。表面處理110例如是進行去膠渣製程，以去除雷射鑽孔後所殘留的樹脂。表面處理110也可以是進行粗糙化製程，對盲孔108a與108b所曝露出的線路層102a與102b進行微蝕刻，以增加線路層102a與102b的表面粗糙度，有利於後續金屬鍍層的附著力。此外，上述的粗糙化製程也可接續在去膠渣製程之後進行。

接著，請參照圖1C，於介電層104a上共形地形成硫化層112a，以及於介電層104b上形成硫化層112b。硫化層112a、112b的形成方法例如是對介電層104a、104b進行硫化處理。然後，於硫化層112a上形成圖案化罩幕層114a，以及於硫化層112b上形成圖案化罩幕層114b。圖案化罩幕層114a具有線路圖案，其暴露出盲孔108a與部分硫化層112a。圖案化罩幕層114b具有線路圖案，其暴露出盲孔108b與部分硫化層112b。圖案化罩幕層114a與圖案化罩幕層114b的材料例如是光阻材料。

請繼續參照圖1C，在形成圖案化罩幕層114a、114b之後，於圖案化罩幕層114a所暴露的硫化層112a與線路層102a上形成觸媒層115a，以及於圖案化罩幕層114b所暴露的硫化層112b與線路層102b上形成觸媒層115b。觸媒層115a、115b的材料例如為鈀。觸媒層115a、115b的形成方法例如為進行化學沈積。

之後，請參照圖1D，移除圖案化罩幕層114a、114b及其下方的硫化層112a、112b。移除圖案化罩幕層114a、114b及其下方的硫化層112a、112b的方法例如是使用鹼性去膜液，例如氫氧化鈉。然後，進行化學沈積，以於觸媒層115a上共形地形成導電層116a，以及於觸媒層115b上共形地形成導電層116b。導電層116a、116b的材料例如為鎳。特別一提的是，導電層116a、116b可分別與觸媒層115a、115b產生化學鍵結，因此可以提高導電層116a與觸媒層115a之間的附著力以及導電層116b與觸媒層115b之間的附著力。之後，進行化學鍍處理，以選擇性地於導電層116a上形成導電層118a，以及選擇性地於導電層116b上形成導電層118b。導電層118a、118b的材料例如為銅。在此步驟中，導電層118a、118b僅會形成於導電層116a、116b上，並且導電層118a、118b分別會完全覆蓋導電層116a、116b。此外，導電層118a、118b分別填滿盲孔108a、108b。在本實施例中，導電層118a及其下方的導電層116a、觸媒層115a構成線路層120a，而導電層118b及其下方的導電層116b、觸媒層115b構成線路層120b。

在本實施例中，由於導電層116a與導電層118a的材料皆為金屬，因此在形成導電層118a之後，導電層118a可以有效地附著於導電層116a上。同樣地，導電層118b可以有效地附著於導電層116b上。此外，由於導電層116a與觸媒層115a之間以及導電層116b與觸媒層115b之間具有較佳的附著力，因此使得線路層120a可以牢固地配置於介電層104a上，且使得線路層120b可以牢固地配置於介電層104b上，因而能夠解決線路層自介電層剝離的問題，進而提高元件的可靠度。

此外，在本實施例中，在形成觸媒層115a、115b時，以具有線路圖案的圖案化罩幕層114a、114b作為罩幕，因此後續形成於觸媒層115a、115b上的導電層116a、116b即具有所需的線路圖案。如此一來，後續選擇性地於導電層116a、116b上以化學沈積分別形成導電層118a、118b之後，所形成的線路層120a、120b亦具有所需的線路圖案，而不需再進行蝕刻製程來將線路層120a、120b圖案化，因此可以有效地降低生產成本，且避免蝕刻劑對環境造成污染。

另外一提的是，由於導電層118a、118b是利用化學沈積來形成，因此可以藉由調整進行化學沈積時的製程參數來控制所形成的導電層118a、118b寬度與厚度。以下將以線路層120a為例來作詳細地說明。

圖2為依照本發明實施例所繪示的位於介電層上的線路層之剖面示意圖。請參照圖2，在利用化學沈積的方式選擇性地於導電層116a上形成導電層118a時，可藉由調整化學沈積的製程參數來控制所形成的導電層118a具有適當的寬度與厚度。舉例來說，在本實施例中，經由調整化學沈積的製程參數，使得導電層118a的邊緣超出其下方的導電層116a的邊緣的距離為X，而位於介電層104a上的導體層118a的厚度為Y，且Y與X的比值介於6至10之間。在一實施例中，可將X控制為介於2 μm至3 μm之間，並將Y控制為約20 μm。

圖3為依照本發明實施例所繪示的位於盲孔中的線路層之剖面示意圖。請參照圖3，導電層118a的位於盲孔108a中的部分具有凹陷122。經由調整化學沈積的製程參數，可使凹陷122的深度Z小於或等於5 μm，以符合平坦化的需求。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基板

100a．．．第一表面

100b．．．第二表面

102a、102b、120a、120b．．．線路層

104a、104b．．．介電層

106a、106b．．．金屬層

108a、108b．．．盲孔

110．．．表面處理

112a、112b．．．硫化層

114a、114b．．．圖案化罩幕層

115a、115b．．．觸媒層

116a、116b、118a、118b．．．導電層

122．．．凹陷

X．．．距離

Y．．．厚度

Z．．．深度

圖1A至圖1D為依照本發明實施例所繪示的線路板之製作流程剖面圖。

圖2為依照本發明實施例所繪示的位於介電層上的線路層之剖面示意圖。

圖3為依照本發明實施例所繪示的位於盲孔中的線路層之剖面示意圖。

100．．．基板

100a．．．第一表面

100b．．．第二表面

102a、102b．．．線路層

104a、104b．．．介電層

108a、108b．．．盲孔

112a、112b．．．硫化層

114a、114b．．．圖案化罩幕層

115a、115b．．．觸媒層

Claims (12)

1. 一種線路板的製作方法，包括：提供一基板，該基板上具有一線路層；於該基板上形成一介電層，該介電層覆蓋該線路層，且該介電層具有一盲孔，該盲孔暴露出部分該線路層；於該介電層上共形地形成一硫化層；於該硫化層上形成一圖案化罩幕層，該圖案化罩幕層暴露出該盲孔與部分該硫化層；於該圖案化罩幕層所暴露的該硫化層與該線路層上形成一觸媒層；移除該圖案化罩幕層以及該圖案化罩幕層下方的該硫化層；進行一第一化學沈積，以於該觸媒層上共形地形成一第一導電層；以及進行一第二化學沈積，以於該第一導電層上形成一第二導電層，該第二導電覆蓋該第一導電層，且該第二導電層填滿該盲孔。
2. 如申請專利範圍第1項所述之線路板的製作方法，其中該介電層的形成方法包括：進行一壓合步驟，以於該基板上形成該介電層與一金屬層，其中該介電層位於該基板與該金屬層之間；移除該金屬層；進行雷射鑽孔步驟，以於該介電層中形成該盲孔。
3. 如申請專利範圍第2項所述之線路板的製作方法，其中在形成該盲孔之後以及在形成該硫化層之前，更包括對該介電層以及該盲孔所暴露的該線路層進行一表面處理。
4. 如申請專利範圍第3項所述之線路板的製作方法，其中該表面處理包括進行去膠渣製程和/或粗糙化製程。
5. 如申請專利範圍第1項所述之線路板的製作方法，其中該觸媒層的材料包括鈀。
6. 如申請專利範圍第1項所述之線路板的製作方法，其中該觸媒層的形成方法包括進行一第三化學沈積。
7. 如申請專利範圍第1項所述之線路板的製作方法，其中該硫化層的形成方法包括對該介電層進行一硫化處理。
8. 一種線路板，包括：一基板，該基板上具有一第一線路層；一介電層，配置於該基板上並覆蓋該第一線路層，且該介電層具有一盲孔，該盲孔暴露出部分該第一線路層；一硫化層，共形地配置於部分該介電層上；以及一第二線路層，配置於該硫化層以及該盲孔所暴露的該第一線路層上，該第二線路層包括：一觸媒層，共形地配置於該硫化層以及該盲孔所暴露的該第一線路層上；一第一導電層，共形地配置於該觸媒上；以及一第二導電層，配置於該第一導電層上並覆蓋該第一導電層，且該第二導電層填滿該盲孔，該第二導電層的位於該盲孔中的部分具有一凹陷，該凹陷的深度小於或等於5 μm，其中該第二導電層的邊緣超出其下方的該第一導電層的邊緣的距離為X，位於該介電層上的該第二導電層的厚度為Y，且Y與X的比值介於6至10之間。
9. 如申請專利範圍第8項所述之線路板，其中該觸媒層的材料包括鈀。
10. 如申請專利範圍第8項所述之線路板，其中該第一導電層的材料包括鎳。
11. 如申請專利範圍第8項所述之線路板，其中該第二導電層的材料包括銅。
12. 如申請專利範圍第8項所述之線路板，其中該第二導電層的邊緣超出其下方的該第一導電層的邊緣的距離介於2 μm至3 μm之間。