JP4449228B2 - 検査治具の製造方法 - Google Patents

検査治具の製造方法 Download PDF

Info

Publication number
JP4449228B2
JP4449228B2 JP2001029236A JP2001029236A JP4449228B2 JP 4449228 B2 JP4449228 B2 JP 4449228B2 JP 2001029236 A JP2001029236 A JP 2001029236A JP 2001029236 A JP2001029236 A JP 2001029236A JP 4449228 B2 JP4449228 B2 JP 4449228B2
Authority
JP
Japan
Prior art keywords
electrode
conductor
forming
inspection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001029236A
Other languages
English (en)
Other versions
JP2002228710A (ja
Inventor
隆之 深田
達広 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2001029236A priority Critical patent/JP4449228B2/ja
Publication of JP2002228710A publication Critical patent/JP2002228710A/ja
Application granted granted Critical
Publication of JP4449228B2 publication Critical patent/JP4449228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路装置や半導体パッケージ等の一括電気的検査を行うための検査治具に関する。
【0002】
【従来の技術】
従来の半導体回路装置の検査は、検査用ソケットと半導体回路素子の検査治具を用いて検査を行っている。検査方法は、配線回路基板上に電極を配置した検査治具の検査電極を被検査体である半導体回路装置に押し当てることによって導通検査を行っている。
【0003】
従来の半導体回路検査治具は絶縁基板に導体層を形成する方法として接着性を上げるため、クロム薄膜及び銅薄膜をスパッタで形成し、銅薄膜をめっき電極にして銅等からなる導体層を形成すという方法がとられ、このクロム薄膜及び銅薄膜をスパッタで形成するのがコスト的に高くつくという問題がある。
また、検査電極が絶縁基板の反対面の配線層と導体電極で接続されているため、検査電極の絶縁基板より表面にでている部分と絶縁基板部分の厚みを合わせた導体電極の厚みが必要であり、導体電極形成時のめっき時間が長くなるという問題を有している。
【0004】
【発明が解決しようとする課題】
本発明は上記問題点に鑑み考案されたもので、検査治具の作製工程の短縮を計り、コスト削減可能な、品質的に優れた検査治具の製造方法を提供するこを目的とする。
【0005】
【課題を解決するための手段】
本発明において上記問題を解決するため、まず請求項1においては、以下の工程を少なくとも有することを特徴とする検査治具の製造方法としたものである。
(a)絶縁基板に銅箔等を積層して導体層を形成した片面銅貼り積層基板を形成する工程。
(b)接着性を有する絶縁シートにレーザー加工により照射面側の開口径が大きいすり鉢状の貫通孔を形成する工程。
(c)前記貫通孔の開口径が大きい開口部を下にして前記絶縁シートを前記片面銅貼り積層基板の導体層上に貼着する工程。
(d)前記貫通孔内に電解めっきをして導体電極を形成する工程。
(e)前記導体電極の先端部分を研磨し、先端部が平坦な検査電極を形成し、前記絶縁シートを剥離する工程。
(f)前記導体層及び前記導体電極上に感光性レジストを塗布し、感光層を形成し、パターニング処理してレジストパターンを形成する工程。
(g)レジストパターンをマスクにして前記導体層をエッチングし、前記レジストパターンを剥離して配線層を形成し、絶縁基板上に配線層及び検査電極が形成された検査治具を作製する工程。
【0006】
また、請求項2においては、以下の工程を少なくとも有することを特徴とする検査治具の製造方法としたものである。
(a)絶縁基板上に形成された導体層をパターニング処理し、配線層を形成する工程。
(b)接着性を有する絶縁シートにレーザー加工により照射面側の開口径が大きいすり鉢状の貫通孔を形成する工程。
(c)前記貫通孔の開口径が大きい開口部を下にして前記絶縁シートを前記絶縁基板及び前記配線層に接するように貼着する工程。
(d)前記貫通孔内に電解めっきをして導体電極を形成する工程。
(e)導体電極の先端部分を研磨し、先端部が平坦な検査電極を形成する工程。
(f)前記絶縁シートを剥離し、絶縁基板上に配線層及び検査電極が形成された検査治具を作製する工程。
【0007】
【発明の実施の形態】
本発明の検査治具の製造方法は、製作工程を短縮するために、あらかじめ絶縁シートに検査電極をめっきで形成するためのめっき型をレーザー加工にて作製しておき、別工程で作製した絶縁基板上に形成された導体層及び配線層上にめっき型が形成された絶縁シートを貼着して、めっき型に銅等からなる検査電極を形成して、絶縁シートを剥離処理して、絶縁基板上に配線層及び検査電極が形成された検査治具を作製するものである。
このような製造方法を適用することにより、製作工程の短縮が計れ、コスト削減ができ、品質的に優れた検査治具を作製することができる。
【0008】
以下、本発明の実施の形態につき説明する。
図1(a)〜(g)は、本発明の請求項1に係わる検査治具の製造方法の一実施例を示す工程構成部分断面図を示す。
まず、ポリイミドフィルム等からなる絶縁基板11に銅箔を積層して導体層12を形成した片面銅貼り積層基板10を形成する(図1(a)参照)。
【0009】
次に、接着性を有する絶縁シート21の所定位置に、エキシマレーザー加工によりレーザー照射面の開口径が大きいすり鉢状の貫通孔22を形成する(図1(b)参照)。
【0010】
次に、すり鉢状の貫通孔22が形成された絶縁シート21の開口径が大きい開口部を下にして片面銅貼り積層基板10の導体層12上に貼り合わせ、積層する(図1(c)参照)。
【0011】
次に、導体層12をめっき電極にして、電解めっきを行い、貫通孔22に導体電極31を形成する(図1(d)参照)。導体電極31の材質としては、銅及びニッケルを使用することができる。
【0012】
次に、絶縁シート21の表面上に突出した導体電極31の先端部分を機械研磨し、先端部が平滑な検査電極31aを形成する(図1(e)参照)。
【0013】
次に、絶縁シート21を剥離して、検査電極31を覆い隠す程度の厚みで導体層上にフォトレジストをコートし、感光層を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターン41を形成する(図1(f)参照)。
ここで、感光層の厚みは、感光層を形成する際のプリベーク及びパターン現像の際にレジストの厚みが若干減少するので、検査電極31aの高さよりも4〜5μm程度厚く形成する。
【0014】
次に、レジストパターン41をマスクにして、導体層12を塩化第2鉄液等によりエッチングを行って配線層12aを形成し、レジストパターン41を剥離することにより、絶縁基板11上に配線層12a及び検査電極31aが形成された検査治具100を得ることができる(図1(g)参照)。
【0015】
図2(a)〜(f)に、本発明の請求項2に係わる検査治具の製造方法の一実施例を示す工程構成部分断面図を示す。
まず、ポリイミドフィルム等からなる絶縁基板11に銅箔等を積層し導体層12を形成し、導体層12をパターニング処理して、絶縁基板11上に配線層12aを形成する(図2(a)参照)。
【0016】
次に、接着性を有する絶縁シート21の所定位置に、エキシマレーザー加工によりレーザー照射面の開口径が大きいすり鉢状の貫通孔22を形成する(図2(b)参照)。
【0017】
次に、すり鉢状の貫通孔22が形成された絶縁シート21の開口径が大きい開口部を下にして絶縁基板11及び配線層12a上に貼着する(図2(c)参照)。
【0018】
次に、配線層12aをめっき電極にして、電解めっきを行い、貫通孔22に導体電極31を形成する(図2(d)参照)。導体電極31の材質としては、銅及びニッケルを使用することができる。
【0019】
次に、絶縁シート21の表面上に突出した導体電極31の先端部分を機械研磨し、先端部が平滑な検査電極31aを形成する(図2(e)参照)。
【0020】
次に、絶縁シート21を剥離することにより、絶縁基板11上に配線層12a及び検査電極31aが形成された検査治具100を得ることができる(図2(f)参照)。
【0021】
【実施例】
以下実施例により本発明を詳細に説明する。
<実施例1>
まず、50μm厚のポリイミドフィルムからなる絶縁基板11に9μm厚の銅箔を積層して導体層12を形成した片面銅貼り積層板を12.5cm角に断裁して片面銅貼り積層板10を作製した。
【0022】
次に、12.5cm角の40μm厚の半硬化性の絶縁シート21の所定位置にエキシマレーザーを用いて開口径40μmのすり鉢状の貫通孔22を形成した。エキシマレーザー加工は25mJ/cm2のレーザービームを、5回スキャンで行った。
【0023】
次に、すり鉢状の貫通孔22が形成された絶縁シート21の開口径が大きい開口部を下にして片面銅貼り積層基板10の導体層12上にラミネートし、積層した。ラミネート条件は温度100℃、圧力0.2MPa/cm、搬送速度1.0m/minで行った。
【0024】
次に、導体層12をめっき電極にして、電解銅めっきを行い、貫通孔22に導体電極31を形成した。電解銅めっき条件は2A/dm2、1.5時間で行った。
【0025】
次に、絶縁シート21の表面上に突出した導体電極31の先端部分を機械研磨し、先端部が平滑な検査電極31aを形成した。
【0026】
次に、絶縁シート21を剥離して、検査電極31を覆い隠す程度の厚みで導体層上に厚膜用フォトレジストをコートし、90℃、30分のプリベークを行って45μm厚の感光層を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターン41を形成した。露光条件は1500mJ/cm2、現像条件は浸漬揺動法で30℃、7分行った。
【0027】
次に、レジストパターン41をマスクにして、導体層12を温度65℃、比重1.5の塩化第2鉄液をスプレー圧0.3MPaにて30秒間スプレーエッチングを行って配線層12aを形成し、レジストパターン41を剥離することにより、絶縁基板11上に配線層12a及び検査電極31aが形成された検査治具100を得た。
【0028】
<実施例2>
まず、50μm厚のポリイミドフィルムからなる絶縁基板11に9μm厚の銅箔を積層して導体層12を形成した片面銅貼り積層板を12.5cm角に断裁して片面銅貼り積層板10を作製し、導体層12上にフォトレジストをコートし、90℃、30分間プリベークして8μm厚の感光層を形成し、露光、現像等の一連のパターニング処理を行って、導体層12上にレジストパターンを形成した。露光条件は150mJ/cm2、現像条件は浸漬揺動法で30℃、2分行った。さらに、レジストパターンをマスクにして、導体層12を温度65℃、比重1.5の塩化第2鉄液をスプレー圧0.3MPaにて20秒間スプレーエッチングを行い、配線層12aを形成し、レジストパターンを20℃、5%NaOH水溶液にて剥離処理して、12.5cm角の絶縁基板11上に配線層12aを形成した。
【0029】
次に、半硬化性の12.5cm角の40μm厚の絶縁シート21にエキシマレーザーを用いて開口径40μmのすり鉢状の貫通孔22を形成した。エキシマレーザー加工は25mJ/cm2のレーザービームを、5回スキャンで行った。
【0030】
次に、すり鉢状の貫通孔22が形成された12.5cm角の絶縁シート21の開口径が大きい開口部を下にして絶縁基板11及び配線層12a上にラミネートし、積層した。ラミネート条件は温度100℃、圧力0.2MPa/cm、搬送速度1.0m/minで行った。
【0031】
次に、配線層12aをめっき電極にして、電解銅めっきを行い、貫通孔22に導体電極31を形成した。電解銅めっき条件は2A/dm2、1.5時間で行った。
【0032】
次に、絶縁シート21の表面上に突出した導体電極31の先端部分を機械研磨し、先端部が平滑な検査電極31aを形成した。
【0033】
次に、絶縁シート21を剥離して、絶縁基板11上に配線層12a及び検査電極31aが形成された検査治具100を得た。
【0034】
【発明の効果】
本発明の検査治具の製造方法で検査治具を作製することにより、検査治具の作製工程が短縮され、検査治具のコスト削減を計ることができる。
また、本発明の方法で作製された検査治具は、配線層ごと脱落することがなくなり、検査電極と配線層の密着強度もあがるため、検査時の過酷な条件に耐えられるようになる。
【図面の簡単な説明】
【図1】(a)〜(g)は、本発明の請求項1に係わる検査治具の製造方法の一実施例を示す工程構成部分断面図である。
【図2】(a)〜(f)は、本発明の請求項2に係わる検査治具の製造方法の一実施例を示す工程構成部分断面図である。
【符号の説明】
10……片面銅貼り積層板
11……絶縁基板
12……導体層
12a……配線層
21……絶縁シート
22……貫通孔
31……導体電極
31a……検査電極
41……レジストパターン
100……検査治具

Claims (2)

  1. 以下の工程を少なくとも有することを特徴とする検査治具の製造方法。
    (a)絶縁基板に銅箔等を積層して導体層を形成した片面銅貼り積層基板を形成する工程。
    (b)接着性を有する絶縁シートにレーザー加工により照射面側の開口径が大きいすり鉢状の貫通孔を形成する工程。
    (c)前記貫通孔の開口径が大きい開口部を下にして前記絶縁シートを前記片面銅貼り積層基板の導体層上に貼着する工程。
    (d)前記貫通孔内に電解めっきをして導体電極を形成する工程。
    (e)前記導体電極の先端部分を研磨し、先端部が平坦な検査電極を形成し、前記絶縁シートを剥離する工程。
    (f)前記導体層及び前記導体電極上に感光性レジストを塗布し、感光層を形成し、パターニング処理してレジストパターンを形成する工程。
    (g)レジストパターンをマスクにして前記導体層をエッチングし、前記レジストパターンを剥離して配線層を形成し、絶縁基板上に配線層及び検査電極が形成された検査治具を作製する工程。
  2. 以下の工程を少なくとも有することを特徴とする検査治具の製造方法。
    (a)絶縁基板上に形成された導体層をパターニング処理し、配線層を形成する工程。
    (b)接着性を有する絶縁シートにレーザー加工により照射面側の開口径が大きいすり鉢状の貫通孔を形成する工程。
    (c)前記貫通孔の開口径が大きい開口部を下にして前記絶縁シートを前記絶縁基板及び前記配線層に接するように貼着する工程。
    (d)前記貫通孔内に電解めっきをして導体電極を形成する工程。
    (e)導体電極の先端部分を研磨し、先端部が平坦な検査電極を形成する工程。
    (f)前記絶縁シートを剥離し、絶縁基板上に配線層及び検査電極が形成された検査治具を作製する工程。
JP2001029236A 2001-02-06 2001-02-06 検査治具の製造方法 Expired - Fee Related JP4449228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001029236A JP4449228B2 (ja) 2001-02-06 2001-02-06 検査治具の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001029236A JP4449228B2 (ja) 2001-02-06 2001-02-06 検査治具の製造方法

Publications (2)

Publication Number Publication Date
JP2002228710A JP2002228710A (ja) 2002-08-14
JP4449228B2 true JP4449228B2 (ja) 2010-04-14

Family

ID=18893606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001029236A Expired - Fee Related JP4449228B2 (ja) 2001-02-06 2001-02-06 検査治具の製造方法

Country Status (1)

Country Link
JP (1) JP4449228B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093261A (ja) * 2004-09-22 2006-04-06 Toray Ind Inc キャパシタ内蔵型実装基板およびその製造方法
KR100915326B1 (ko) * 2007-10-22 2009-09-03 주식회사 파이컴 전기 검사 장치의 제조 방법
TWI551870B (zh) * 2015-02-26 2016-10-01 思達科技股份有限公司 測試組件與其製作方法

Also Published As

Publication number Publication date
JP2002228710A (ja) 2002-08-14

Similar Documents

Publication Publication Date Title
KR100274764B1 (ko) 배선판의 제조법
US5369881A (en) Method of forming circuit wiring pattern
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
WO2014041601A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP4449228B2 (ja) 検査治具の製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
JP2000012622A (ja) 配線基板及びその製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP2004087697A (ja) 配線基板の製造方法
JPH0239594A (ja) リジッドフレキシブル配線板の製造方法
JP2015204379A (ja) プリント配線板
KR101063620B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
JP2006038457A (ja) フィルムプローブの製造方法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP4841483B2 (ja) 配線基板の製造方法
JPH0243797A (ja) スルーホール付回路基板の製造方法
JPS6372192A (ja) 回路板の製造方法
JPH0677650A (ja) 多層配線板の製造方法
JP2968731B2 (ja) 異方導電フィルムの製造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP3588931B2 (ja) 両面導体層付きフィルムキャリア及びその形成方法
JP4337408B2 (ja) プリント配線板の製造方法
KR19990049190A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees