KR100274764B1 - 배선판의 제조법 - Google Patents

배선판의 제조법 Download PDF

Info

Publication number
KR100274764B1
KR100274764B1 KR1019920022750A KR920022750A KR100274764B1 KR 100274764 B1 KR100274764 B1 KR 100274764B1 KR 1019920022750 A KR1019920022750 A KR 1019920022750A KR 920022750 A KR920022750 A KR 920022750A KR 100274764 B1 KR100274764 B1 KR 100274764B1
Authority
KR
South Korea
Prior art keywords
metal
wiring pattern
metal foil
carrier
layer
Prior art date
Application number
KR1019920022750A
Other languages
English (en)
Other versions
KR930011781A (ko
Inventor
미나오끼 후꾸또
하지메 나까야마
요시아끼 쯔보마쯔
고우이찌 가이또우
미야스노부 요시도
요시히로 타카하시
Original Assignee
이사오 우치가사키
히다치 가세고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP31625291A external-priority patent/JP2586770B2/ja
Priority claimed from JP10467592A external-priority patent/JP3402372B2/ja
Application filed by 이사오 우치가사키, 히다치 가세고교 가부시키가이샤 filed Critical 이사오 우치가사키
Publication of KR930011781A publication Critical patent/KR930011781A/ko
Application granted granted Critical
Publication of KR100274764B1 publication Critical patent/KR100274764B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0361Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S29/00Metal working
    • Y10S29/016Method or apparatus with etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 캐리어로서 금속박 예를 들면 동박을 사용하고, 캐리어 금속박에 예를 들면 전기 도금으로 소정 배선 패턴을 형성하고, 소정 배선 패턴이 형성된 캐리어 금속박을 배선 패턴면이 내측으로 되도록 절연 기재와 중첩하여 배선 패턴을 절연 기재내에 매립하고, 캐리어 금속박의 원하는 부분을 에칭 제거하는 배선판 제조법으로, 캐리어가 금속박이므로 청결한 환경에서 운전되는 연속 자동 제어가 가능하고, 얻어지는 배선 패턴은 고밀도, 고정밀도로 기판에 매립되어 있고, 배선판의 표면은 평탄해진다.
또 본 발명은 캐리어 금속박을 층간 접속용 기둥이 남도록 에칭하여 층간 접속용 기둥과 도통하는 제2 배선 패턴을 형성하도록 하여 접속 신뢰성이 우수한 다층 배선판을 제조하는 등 캐리어로서 금속박을 다양한 수법으로 유효하게 활용하는 새로운 배선판 제조법을 제안하고 있다.

Description

배선판의 제조법
제1(a)-(g)도는 본 발명의 한 실시예를 설명하는 도면.
제2(a)-(c)도는 제1도에 도시한 방법을 연속적으로 행하는 경우의 한 실시예를 도시한 도면.
제3(a)-(h)도는 본 발명의 다른 실시예를 설명하는 도면.
제4(a)-(e)도는 본원의 다른 발명을 구체적으로 설명하는 도면.
제5(a)-(e)도는 본원의 다른 발명을 구체적으로 설명하는 도면.
제6(a)-(e)도는 본 발명의 또 다른 실시예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,26,37 : 캐리어 금속박 11,27,38 : 박막
12 : 레지스트막 13,31,43,44,49,54 : 배선 패턴
32 : 위치 정합용 패턴 40 : 절연 기판
41,46 : 층간 접속용 기둥 51 : 임시 기판
55,57 : 절연 기재
본 발명은 배선판의 제조법에 관한 것이다.
종래, 배선판의 제조법으로서는 에치드 포일(etched foil)법이 가장 널리 사용되고 있다. 에치드 포일법은 동박 적층판에 에칭 레지스트를 형성하여 에칭액에 의해 에칭 레지스트가 형성되어 있지 않은 부분의 동박을 에칭 제거해서 소정 배선패턴을 형성한 후 에칭 레지스트를 제거해서 배선판을 제조한다.
에치드 포일법은 간편하고 생산성이 우수한 방법이나, 이 방법에 사용되는 동박 적층판의 동박 두께가 통상 35∼70μm로 두껍기 때문에 에칭 레지스트가 형성되어 있지 않은 부분의 동박을 에칭 제거하는 공정에서 언더커트에 의해 배선 패턴 도체의 측면이 도려내져 버려서 고밀도 혹은 고정밀도의 패턴을 형성할 수 없다.
또 제조된 배선판의 표면에는 배선 패턴 도체가 볼록해서 다시 그 위에 절연층을 통해 배선 패턴을 형성하여 다층 배선판을 제조하는 경우에 배선판 표면의 요철 형상이 고밀도 다층 배선판 제조의 장애로 된다.
배선 도체가 기판에 매립되고 표면이 평활한 배선판의 제조법은 일본 특공소 54-35670호 공보등에 제안되어 있다.
일본 특공소 54-35670호 공보에 개시되는 방법은 스테인레스 판에 배선 도체를 형성하고, 이것을 프리 프래그를 통해 절연 기판과 가열 가압해서 스테인레스판을 제거하는 것으로, 배선 도체는 스테인레스 판에 직접 형성되어 있기 때문에 스테인레스 판을 제거하는 공정에서 배선 도체에 어떤 손상을 주게 되어 고밀도, 고정밀도의 배선 패턴 형성에는 제한이 있고, 스테인레스 판을 사용하므로 연속 생산이 불가능하다.
한편, 배선판의 고밀도화를 위해 다층 배선판의 제조 방법은 널리 검토하고 있는데, 종래의 다층 배선판의 제조법, 즉 층간 접속법으로서는 (1) 배선 패턴 및 절연층을 관통하는 구멍을 낸 후 도금 등으로 구멍내를 금속화하여 층간 도통을 이루는 방법, (2) 배선 패턴상에 절연층을 형성한 후 층간 접속할 부분의 절연층을 제거하고 그후 표면 산화막과 동시에 층간 접속을 행하는 방법이 제안되어 있다.
(1)의 방법은 일반적인 다층 배선판에서 행해지는 층간 접속 방법으로 관통 구멍의 형성에 드릴을 사용하기 때문에 직경 0.2 mm 이하의 직경이 작은 것은 형성이 곤란하고, 구멍 위치 정밀도도 ±30 μm 이상으로 충분하지 않다.
(2)의 방법은 주로 반도체의 다층 배선 형성에 이용되는 방법으로 층간 접속부의 소경화나 구멍 위치 정밀도는 포토 마스크에 의한 위치 정합 기술을 이용하기 때문에 (1)의 방법에 비해 한층 우수하다. 그러나 이 방법의 경우 하기의 배선 패턴의 요철을 흡수할 수 없어서 표면에 요철 형상을 남긴다. 이것은 다시 다층화나 표면 실장의 장애로 될 뿐 아니라, 표면 배선부의 미세화를 저해한다.
또 상기 2가지 방법 모두 층간 접속용 구멍이 미소 직경화되어 있어서 도금액 등이 부드럽게 흐르지 않아서 충분한 두께의 금속막을 형성하기 어렵다. 이것은 층간 접속의 신뢰성에 간접적으로 영향을 미쳐서 문제는 심각하다.
본 발명의 제1 목적은 고밀도, 고정밀도로 배선 패턴을 형성할 수 있고 배선도체가 기판에 매립되어 표면이 평활한 배선판을 생산성 좋게 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 고정밀도로 층간 접속 신뢰성이 높은 다층 배선판의 제조법을 제공하는 것이다.
본 발명은 캐리어로서 금속박 예를 들면 동박을 사용하고, 캐리어 금속박에 예를 들면 전기 도금으로 소정 배선 패턴을 형성하고, 소정 배선 패턴이 형성된 캐리어 금속박을 배선 패턴면이 내측으로 되도록 절연 기재와 중첩하여 배선 패턴을 절연 기재내에 매립하고, 캐리어 금속박의 원하는 부분을 에칭 제거하는 배선판 제조법으로, 캐리어가 금속박이므로 청결한 환경에서 운전되는 연속 자동 제어가 가능하고, 얻어지는 배선 패턴은 고밀도, 고정밀도로 기판에 매립되어 있고, 배선판의 표면은 평탄해진다.
또 본 발명은 캐리어 금속박을 층간 접속용 기둥이 남도록 에칭하여 층간 접속용 기둥과 도통하는 제2 배선 패턴을 형성하도록 하여 접속 신뢰성이 우수한 다층 배선판을 제조하는 등 캐리어로서의 금속박을 다양한 수법으로 유효하게 활용하는 새로운 배선판 제조법을 제안하고 있다.
제1도는 본 발명의 한 실시예를 설명하는 것이다.
제1 금속에 의한 캐리어 금속박(10)으로서의 35μm 두께의 동박[제1(a)도]의 한쪽 표면에 제1 금속과 에칭 조건이 다른 제2 금속에 의한 박막(11)으로서 니켈을 전기 도금으로 두께 1 μm 형성한[제1(b)도] 후 감광성 레지스트막(12)을 형성하여 노광·현상함으로써 두께 25 μm인 소정의 배선 패턴 홈을 형성했다[제1(c)도]. 그 후 동박에 전기를 공급하는 방법으로 배선 패턴의 홈 저부에 노출해 있는 니켈상에 동을 두께 20 μm 형성하여, 제2 금속과 에칭 조건이 다른 제3 금속에 의한 소정의 배선 패턴(13)으로 했다. 다음에 레지스트를 박리하여 배선등을 산화 처리하여 적층시 층간 밀착성을 향상시킨 후 절연 기재, 즉 유리 포 에폭시 수지 프리 플래그를 끼워 유리 포 에폭시 수지 적층판(14)에 열프레스하여 일체화해서 배선 패턴을 절연기재내에 매립했다[제1(e)도]. 배선 패턴(13)을 절연 기재내에 매립하기 전에 배선 패턴(13)면에 수지를 얇게 코팅해서 배선 패턴(13)을 고정해 둘 수도 있다. 또 레지스트(12)를 박리하지 않고 남긴 채라도 좋다. 그후 표면이 동층(캐리어 금속박에 상당)을 당초 형성한 니켈층까지 선택적으로 용해하는 에칭 액으로 고속 에칭 제거한[제1(f)도] 후 다른 에칭액으로 니켈을 급속 에칭했다[제1(g)도]. 제2 금속에 의한 박층(11)으로서의 니켈 층은 와이어 본딩 단자나 접속 단자로서 사용하기 때문에 접전(接栓) 도금을 필요로 하는 배선 도체에 금도금을 하는 경우 급전용 단자로서 사용할 수 있다. 제1(f)도 단계, 즉 표면의 동층을 당초 형성한 니켈층까지 동을 선택적으로 용해하는 에칭액으로 고속 에칭 제거한 단계에서 접전 도금을 필요로 하는 배선 도체 이외의 부분에 에칭 레지스트를 형성하여 에칭해서 접전 도금을 필요로 하는 배선 도체상의 니켈층을 제거하고 남은 니켈층을 급전용 단자로서 접전 도금을 필요로 하는 배선 도체를 금도금한 후 에칭 레지스트를 제거한다. 혹은 제1(f)도 단계에서 접전 도금을 필요로 하는 배선 도체 이외의 부분에 도금 레지스트를 형성하여 니켈층을 급전용 단자로서 접전 도금을 필요로 하는 배선 도체부에 금도금하여 도금 레지스트를 제거하도록 할 수도 있다. 제2 금속에 의한 박층(11)으로서 니켈층은 그후 에칭 제거되나 박층이므로 접전 도금의 급전용 단자로서 사용하면서 에칭으로 간단히 제거할 수 있다.
제1 금속에 의한 캐리어 금속박(10)으로서는 동박 외에 스테인레스, 알루미늄등 임의의 금속박을 사용할 수 있고, 두께는 20∼100μm가 좋다. 제2 금속에 의한 박층(11)의 금속은 니켈 외에 금, 알루미늄, 등 티탄 등 임의의 금속을 사용할 수 있고, 두께는 0.1∼10 μm가 좋고, 형성법은 전기 도금법, 무전해 도금법, 진공 성막법(진공 증착법, 스퍼터링법)등 임의의 것이 사용된다. 금을 사용한 경우에는 배선 패턴(13)을 프레스 전사하여 캐리어 금속박(10)을 제거한 후 와이어 본드용의 무전해 후막 도금하는 경우 금도금을 위한 바탕막으로 된다. 이 경우 후막 금도금이 필요한 부분 이외를 영구 레지스트로 피복하는 것이 좋다. 제3 금속에 의한 소정 배선 패턴(13)의 금속으로서는 동이 좋다. 제1 금속, 제2 금속, 제3 금속은 에칭 조건이 적어도 제1 금속과 제2 금속 및 제2 금속과 제3 금속이 다른 것이면 좋다. 이들 금속은 합금이라도 좋다.
절연 기재로서는 유리 포 등의 기재에 에폭시 수지 등의 합성 수지를 함침, 건조한 프리프래그 표면에 배치한 유리포 에폭시 수지 적층판 등의 적층판, 폴리이미드 필름 등의 합성 수지 필름, 접착제 부착 적층판, 접착제 부착 세라믹판 등 배선 패턴이 매립되는 것이면 특별한 제한은 없다.
소정의 배선 패턴이 형성된 캐리어 금속막을 배선 패턴면이 내측으로 되도록 하여 절연 기재와 중복시켜 배선 패턴을 절연 기재내로 매립하는 경우 가열, 가압하는 것이 좋다.
본 발명에서 사용되는 제1 금속에 의한 캐리어 금속박과 그 한면에 형성된 제1 금속과 에칭 조건이 다른 제2 금속에 의한 박층과 제2 금속에 의한 박층의 면에 형성한 제2 금속과 에칭 조건이 다른 제3 금속에 의한 소정의 배선 패턴으로 이루어지는 배선 패턴이 있는 금속박에서는 캐리어 금속박과 그 한면에 형성된 금속 박층의 재질, 두께, 층수 등을 적절히 선정함으로써 가열 가압에 의해 배선 패턴이 매립되는 절연 기재와 가열 온도 영역에서의 열팽창 계수가 적합하도록 배선 패턴이 있는 금속박의 열팽창 계수를 조정할 수 있게 된다. 따라서 배선 패턴의 치수 정밀도를 향상시킬 수 있다.
배선 패턴이 있는 금속박은 유연성이 풍부하고, 배선 패턴이 매립되는 절연기재의 형상, 즉 전사면 형상은 평면상 뿐만 아니라 곡면상의 것도 사용가능하다.
또 캐리어판을 스테인레스판 등의 판상인 경우는 크기에 제한이 있으나 본 발명에서는 캐리어 금속박이므로 대형화가 용이할 뿐만 아니라 캐리어 금속박에서 출발하여 배선 패턴이 있는 금속박 제조까지 연속적으로 행할 수 있다.
제1도에 도시한 방법을 변형하여 배선 패턴(13)을 에칭 법으로 형성할 수도 있다. 즉 제1(b)도의 제2 금속에 의한 박층(11)상에 제3 금속층을 전면에 형성하고, 에칭 패턴을 형성해서 제3 금속층을 에칭하여 배선 패턴을 형성할 수도 있다. 또 제1(f),(g)도에서는 캐리어 금속박, 니켈층을 모두 에칭 제거하나 필요에 따라 소정 부분을(예를 들면 배선 패턴으로서) 남겨도 좋다.
또 예를 들면 동박(압연 동박이라도 좋다)의 한면에 예를 들면 니켈 박층[제1도에서 제2 금속에 의한 박층(11)에 상당]을 형성하고, 다시 예를 들면 동층 [제1도에서 제1 금속에 의해 캐리어 금속박(10)에 상당]을 형성하여 압연 동박 등의 소정 개소를 에칭하여 배선 패턴으로 하고 이 배선 패턴을 절연 기재내에 매립하도록 할 수도 있다. 압연 동박을 에칭한 배선 패턴은 굴곡성이 우수해서 폴리 이미드 필름에 매립하여 얻어진 플렉시블 배선판은 프린터 구동부의 접속용, 항공 우주용의 신뢰성이 중시되는 용도에 사용한다.
또, 캐리어 금속박과 배선 패턴의 에칭 조건이 다르면, 니켈층 등의 금속박층은 없어도 좋다. 이 경우도 캐리어로서 금속박을 사용해서 상기 이점을 얻을 수 있다.
제2도는 제1도에 도시한 방법을 연속적으로 행하는 경우의 한 실시예를 도시하는 것이다.
제2(a)도는 레지스트 적층 공정을 도시하는 것으로, 15는 두께 35 μm인 동박 단면에 1 μm 니켈층을 형성한 폭 400 mm인 긴 동박에 의한 동박 롤이다. 이 긴 동박(15)의 니켈층이 형성된 면에 레지스트 필름(16)을 롤 라미네이터(17)로 연속 적층한다. 18은 레지스트가 있는 동박 롤이다.
제2(b)도는 노광 현상 공정을 도시하는 것이다. 레지스트가 있는 동박(18)의 레지스트면을 소정의 패턴 마스크를 이용하여 연속적으로 노광(19)하고 이어서 현상(20), 건조(21)하여 레지스트 패턴이 있는 동박(22)을 연속 작성한다.
제2(c)도는 패턴 도금 공정을 도시하는 것이다. 레지스트 패턴이 있는 동박(22)을 전기 동 도금조(23)를 통과시켜 고속 동도금해서 두께 20 μm인 소정의 배선 패턴을 연속적으로 형성한다. 그후 물로 세정하여 레지스트를 제거하고 산화 처리조(24)를 통과시켜 배선 패턴 표면을 산화하여 절연 기재와의 접착성 향상을 위한 산화 처리후 수세, 건조하여 도금 패턴(배선 패턴)이 있는 동박(25)을 연속 작성한다.
이와 같이 본 발명에서는 긴 롤상 동박을 이용하여 레지스트 도포, 노광, 현상, 도금 공정을 포함하는 배선 패턴을 연속, 자동으로 형성할 수 있어서 생산성을 높일 수 있게 된다.
이렇게 얻어진 도금 패턴(배선 패턴)이 있는 동박(30)을 연속적으로 소정 크기로 절단하여 유리 포 에폭시 수지 프리 프래그를 통해 유리 포 에폭시 수지 적층판 등의 절연 기판에 열프레스로 일체화해서 배선 패턴을 절연 기판내에 매립한 후 외형 가공한 후 동박, 니켈층의 원하는 부분을 에칭해서 배선판으로 한다.
이와 같이 얻어진 배선판은 미세 배선(배선 폭, 배선 간격이 50 μm 이하)이 가능하고 또 미세 피치는 납땜으로 최적의 평면 배선 구조이므로 고밀도 표면 실장에 적당하다. 베어칩 실장용 고밀도 와이어 본드 패드는 패드폭의 정밀도나 패드의 평탄성이 특별히 요구된다. 본 발명의 배선판은 우수한 고밀도 와이어 본드 패드를 형성할 수 있다. 또 본 발명의 방법은 긴 동박등의 연속한 캐리어 금속박에 연속적으로 배선 가공후 절연 기판 재료와 조합시키는 방식으로 매우 청결한 환경에서 운전되는 연속 자동 제조 라인의 사용이 가능하고 결합 발생 요인도 없으며 생산성, 양산성에도 우수한 특징이 있다.
제3도에 의해 본 발명의 다른 실시예를 설명한다.
캐리어 금속박(26)의 한 면에 캐리어 금속박(26)과 에칭 조건이 다른 금속박층(27)을 설치한다[제3(a)도]. 캐리어 금속박(25)으로서는 동박이 일반적이나 스테인레스 박 상에 전기 도금으로 형성한 동박 등도 적용 가능하다. 또 금속 박층(27)으로서는 니켈이나 납땜 등이 일반적이나 특별히 한정되는 것은 아니고, 성막 수단도 전기 도금이나 무전해 도금 및 진공 성막법 등이 적용 가능하다. 다음에 금속박층(27)상에 금속 박층(27)과 에칭 조건이 다른 금속층(28)을 설치해서 3층박을 형성한다[제3(b)도]. 이 경우 3층박(금속박 1/금속박층 2/금속층 3)의 조합으로서는 예를 들면 동박/니켈 박층/동층을 들 수 있다. 또 3층 박의 각층 두께에 대해서는 특별히 한정되지 않으나 금속 박층(27)에 대해서는 캐리어 금속층(26)과 금속층(28)에 대한 에칭시의 배리어 효과가 요구되기 때문에 막 두께는 1∼3 μm 정도인 것이 좋다.
다음에 3층 박의 금속층(28)면에 소정의 배선 패턴 형성용 레지스트 패턴(29)과 캐리어 금속박(26)면에 소정의 위치 정합용 패턴 형성용 레지스트 패턴(30)을 각각 형성해서[제3(c)도], 화학 에칭으로 소정의 배선(31) 및 위치 정합용 패턴(32)을 형성한 후[제1(d)도], 레지스트 패턴(29 및 30)을 박리한다[제3(e)도].
이 경우 캐리어 금속박(26)/금속 박층(27)으로 이루어지는 2층박[제3(a)도]의 앞면에 레지스트 패턴을 형성한 후 도금으로 원하는 배선 패턴과 위치 정합용 패턴을 형성할 수도 있다. 도금법을 적용하는 경우에는 위치 정합용 패턴의 두께가 두꺼우면 절연 기재와 적층할 때에 프레스용 경판에 흠집이 생기고 압력이 균일하게 걸리지 않는 등의 문제가 있어서 도금시에 전류 밀도를 조절하여 두께를 10 μm 이하로 하는 것이 좋다.
다음에 배선 패턴(31) 및 위치 정합용 패턴(32)이 형성된 캐리어 금속박(26)을 배선 패턴(31)을 내측으로 하여 절연 기재(33)와 중복시켜 배선 패턴(31)을 절연기재(33)내에 매립한다[제3(f)도]. 배선 패턴(31)은 프레스 등 열압착에 의해 용이하게 절연 기판(33)의 수지내로 매립할 수 있다.
다음에 캐리어 금속박(26)의 노출면(34)을 기계적으로 연마해서 레지스트층을 형성한 후 위치 정합용 패턴(32)을 기준으로 포토 마스크를 사용해서 원하는 영역의 레지스트층을 감광시켜 현상해서 소정의 레지스트 패턴(35)을 형성했다[제3(g)도]. 이어서 화학 에칭 법으로 원하는 부분의 캐리어 금속박 및 금속박층을 제거하여 소정의 패턴(36)을 형성했다[제3(h)도]. 캐리어 금속박 및 금속박층을 에칭 가공하여 이루어지는 패턴(36)은 그대로 표면 배선(배선 패턴)으로서 이용할 수 있는 외 예를 들면 더욱 다층화가 필요한 경우는 배선 패턴(31)과 상부 배선층과의 접속부로서도 이용 가능하다. 이와 같이 배선 패턴(31)을 형성한 캐리어 금속박 면의 반대면에 포토리소그래프법을 이용해서 형성한 위치 정합용 패턴(32)을 사용함으로써 제조 공정을 단축하고 가공 정밀도의 향상을 도모할 수 있다.
이 방법에서는 종래 일반적이던 뒷면 가공에 의해 위치 정합 패턴을 노출시키는 방법에 비해 공정을 단축할 수 있고, 위치 정합 패턴에 대한 기계적 손상이 없어서 위치 정합 정밀도가 한층 향상되었다. 또 배선 패턴(39)면을 내측으로 해서 절연 기판(40)과 중복시켜서 제1 배선 패턴(39)을 절연 기판(40)내에 매립한다. 제1배선 패턴(39)은 프레스 등 열압착에 의해 용이하게 절연 기판(40)의 수지중에 매립할 수 있다[제4(b)도].
다음에 캐리어 금속박(37)을 제1 배선 패턴(39)이 형성되어 있지 않은 쪽에서 에칭할 때 층간 접속하려는 부분만을 기둥 모양으로 남기도록 포토 리소그래프법으로 패턴 에칭한다. 에칭은 캐리어 금속박(37)과 제1 배선 패턴(39) 사이에 형성한 용해 특성이 다른 금속 박막부(38)에서 정지하기 때문에 캐리어 금속박(37)을 에칭하여 형성한 층간 접속용 기둥(41)외는 평탄한 면을 형성해서 노출해 있는 용해 특성이 다른 금속 박막(38)을 에칭 제거한다. 용해 특성이 다른 금속 박막을 제1 배선 패턴 도금시 도중에 넣으면 배선부는 움푹 파인 상태로 된다. 층간 절연성을 향상시키기 위해 유효한 수단으로 되는 경우도 있으나, 경우에 따라서는 공극(void) 발생 원인으로 되므로 주의를 요한다. 또 캐리어 금속박(37)과 제1 배선 패턴(39)의 용해 특성이 다르면 에칭 스토퍼로서의 금속 박막을 넣을 필요는 없어진다. 이와 같이 해서 직경 0.05 mm 정도의 미세한 층간 접속용 기둥(41)이 10 μm 이하의 정도로 형성할 수 있게 된다[제4(c)도]. 층간 접속용 기둥의 높이는 10∼300 μm, 바람직하게는 15∼150 μm이다. 층간 접속용 기둥의 형성은 에칭이 아닌 방전 가공 등의 기계 가공이라도 좋다.
이와 같이 해서 형성한 제1 배선 패턴(12)상(캐리어 금속박을 에칭한 층간 접속용 기둥 이외의 부분)에 형성하는 절연층(42)은 얇아도 배선의 요철이 없어서 절연 신뢰성이 높다. 즉 20∼30 μm 정도 두께의 절연막으로 충분하다. 이 절연막(42)을 형성함으로써 층간 접속용 기둥(41)도 포함하여 더욱 평탄한 표면을 얻을 수 있다[제4(d)도]. 그 후 다시 이 위에 형성하는 배선층과 양호한 전기적 접속을 위해서는 층간 접속용 기둥(41) 상에 잔존하는 절연 수지막을 플라즈마 처리 또는 에칭 등으로 제거하는 것은 유효하다. 층간 접속용 기둥(41) 상의 잔존하는 절연 수지막은 얇아서(5 μm 미만) 플라즈마 처리 등의 에칭은 전면 처리라도 좋다. 또 절연층(42)에 감광성 재료를 이용하면 포토리소그래프법을 채용할 수도 있다.
층간 접속용 기둥(41), 절연막(42)에 의해 형성되는 평탄한 표면에 층간 접속용 기둥(41)과 도통한 제2 배선 패턴(43)을 형성한다. 제2 배선 패턴(43)이 형성된 캐리어 금속박에 배선 패턴을 형성한 시점에서 드릴로 구멍 가공하는 방법과 비교해도 금속박 개공시 발생하는 버(burr)나 프레스 후에 발생하는 수지가 묻어 나오는 등의 문제가 없이 안정적 제조가 가능하다. 또 배선 패턴을 절연 기재에 매립한 후에 캐리어 금속박과 금속박층의 소정 부분을 에칭하는 방법으로는 에칭하는 부분을 설정하기 위한 기준점을 설정하기 곤란하나 본 발명에서는 배선 패턴을 절연 기재에 매립한 후 새롭게 기준점을 설치할 필요가 없어서 배선 패턴 위치 정합 정밀도 및 생산성이 향상된다.
제4도에 따라 본원의 다른 발명을 구체적으로 설명한다. 캐리어 금속박(37)의 한면에 전기 도금에 의해 캐리어 금속박(37)과 용해 특성이 다른 금속 박막(38)을 형성하고 다음에 레지스트막을 형성하고, 이것을 포토리소그래프법으로 배선 형상으로 패터닝하고 이어서 배선부에 상당하는 금속층을 같은 전기 도금으로 형성하여 제1 배선 패턴(39)으로 한다. 그후 레지스트를 박리한다[제4(a)도]. 이러한 방법으로 배선폭 20 μm, 두께 20 μm인 배선 패턴 형성도 가능하다.
제1 배선 패턴(39)이 형성된 캐리어 금속박(37)을 제1 배선 패턴의 형성은 에칭법, 부가법 어느 것이라도 좋다. 예를 들면 층간 접속용 기둥(41), 절연막(42)에 의해 형성되는 평탄한 표면 전면을 금속화하여 층간 접속용 기둥(41)과 도통시키고, 이 금속층을 패터닝하여 제2 배선 패턴(43)을 형성한다(에칭법). 표면 금속화와 층간 접속을 동시에 행하는 금속화는 스퍼터링 등 증착 기술을 채용할 수도 있다. 이때는 박막이 형성되므로 그 위에 레지스트막을 형성한 후 패터닝해서 전기 도금하고 레지스트를 제거해서 당초 형성한 금속 박막층을 에칭 제거하는 세미 부가법을 채용할 수 있다. 제2 배선 패턴(16)도 배선폭 20 μm, 배선 두께 20 μm 정도로 할 수 있게 된다.
제5도에 따라 본원의 다른 발명을 구체적으로 설명한다.
제4(a)도 내지 제4(c)도와 마찬가지로 해서 제1 배선 패턴(44)이 절연 기판(45)의 수지중에 매립되어 있고, 층내 접속용 기둥(46)이 형성된 배선판을 얻는다[제5(a)도]. 제1 배선 패턴(44)상(캐리어 금속박을 에칭한 층간 접속용 기둥 이외의 부분)에 절연막을 형성한다. 이 절연막은 얇아도 배선의 볼록부가 없기 때문에 절연 신뢰성이 높다. 즉 20-30 μm 정도의 절연막 두께로 충분하다.
다음에 금속박(48)을 절연층(47)을 통해 접착하여 금속박(48)을 패터닝해서 층간 접속용 기둥(46)에 대응하는 부분의 금속박을 제거하고, 이 금속박을 레지스트로 해서 금속박이 제거된 부분의 절연층(47)을 제거한다. 즉, 절연층(47)으로 되는 미경화 수지 재료를 통해 금속박(48)을 붙이고 가열 등으로 경화한 후, 이 금속박을 레지스트로서 이용해서 그 아래의 절연층(47)의 에칭에 기여한다. 금속박(48)을 절연층(47)을 통해 붙이는 대신에 절연층(47)을 형성해서 스퍼터링 등 증착 기술을 채용하여 금속층을 형성하도록 해도 좋다.
다음에 층간 접속용 기둥(46)과 도통한 제2 배선 패턴(49)을 형성한다. 제2배선 패턴(49)은 에칭법, 부가법 중 어느 방법으로 형성해도 좋다. 예를 들면 층간 접속용 기둥(46), 금속박(48)에 의해 형성되는 표면 전면을 금속화하여 층간 접속용 기둥을 도통시키고, 이 금속층(50)을 금속박(48)과 함께 패터닝해서 제2 배선 패턴(49)를 형성한다. 이와 같이 해서 고밀도로 층간 접속 신뢰성이 높은 다층 배선판을 제조할 수 있다.
이상 제4도 및 제5도에서는 제1 배선 패턴이 형성된 배선판상에 다시 배선 패턴을 형성하는 다층 배선판의 제조법을 나타냈으나, 포토 비아법으로 다층 배선판을 제조할 수도 있다. 즉 제1 배선 패턴이 형성된 배선판에 감광성 수지층을 적층하고, 감광성 수지층을 노광, 현상해서 제1 배선 패턴에 도달하는 구멍을 내고, 감광성 수지상에 제1 배선 패턴으로 도통하는 제2 배선 패턴을 형성해서 다층 배선판을 제조할 수도 있다. 또 이상 캐리어 금속박의 불필요 부분을 에칭하여 층간 접속용 기둥으로 이용하는 것을 설명했으나, 캐리어 금속박은 다음과 같이 활용 가능하다.
(1) 캐리어 박의 불필요한 부분을 에칭해서 남은 부분에 납땜을 도금하는 등으로 부품 접속용 범프로 한다.
(2) 대전류용 배선 : 대전류가 필요한 부분용으로서 배선 패턴과 에칭에 의해 형성된 캐리어 박으로 필요한 크기의 도체 단면적을 확보한다.
(3) 외부 접속용 리드 : 리드부에는 절연층을 설치하지 않고, 에칭해서 반도체 패키지의 외부 접속용 리드를 형성한다.
(4) 부품 접속용 단자 : 표면층에 절연층을 도포해서 단자만 노출하도록 연마한다.
제6도는 본 발명의 또 다른 실시예를 도시한 것이다.
캐리어 금속박으로서의 동박상에 동과 에칭 조건이 다른 금속(예를 들면 니켈, 크롬, 티탄 또는 땜납 등) 박막을 형성한 2층 등박의 임시 기판(51)상에 두께 서브 미크론에서 수 미크론 정도의 동박층(52)을 형성한다[제6(a)도]. 이 경우 동 박층의 두께는 특별히 한정되지는 않으나 생산성이나 후공정에서의 화학 에칭 정밀도 등의 관점에서 0.1∼10 μm 정도(양호하게는 1∼3 μm 정도)가 좋다.
동과 에칭 조건이 다른 금속 박층의 형성 방법으로서는 프린트 배선판 분야에서 일반적인 전기 도금법이나 무전해 도금법 등에 추가로 스퍼터링이나 증착 등의 진공 성막법 등도 적용할 수 있으나, 생산성의 관점에서 전기 도금법으로 동박상에 금속(예를 들면 니켈) 박층 → 동박층을 연속 형성한다. 다음에 동박층상에 레지스트 패턴(53)을 형성해서 전기 도금으로 소정의 제1 배선 패턴(54)을 형성한다[제6(b)도]. 레지스트 패턴 박리 후 배선 패턴(54)이 형성된 임시 기판(51)을 배선 패턴면을 내측으로 하여 제1 절연 기재(55)와 중복하여 배선 패턴을 절연 기재내로 매립한다[제6(c)도].
이 경우, 제1 배선 패턴은 프레스 등 열압착에 의해 용이하게 절연 기재(55)수지층에 매립할 수 있다. 다음에 임시 기판(51)을 화학 에칭으로 제거해서 동박층(52)을 노출시키고, 노출한 동박층상에 레지스트를 적층하고 이것을 포토리소그래프법으로 원하는 배선 형상으로 패터닝해서 전기 도금법으로 층간 접속부로 되는 기둥 모양의 패턴(6)을 형성한다. 그후 레지스트 패턴을 박리하고 급속 에칭으로 동박층의 원하는 영역을 제거한 후 기둥 모양 패턴면에 제2 절연 기재(7)를 중복시키고, 기둥 모양 패턴(56)을 제2 절연 기재(57)내에 매립함과 동시에 제1과 제2 절연기재를 일체화한다[제6(d)도]. 다시 제2 절연 기재측에서 기둥 모양 패턴(56)을 노출시켜서, 기둥 모양 패턴(56), 제2 절연 기재(57)에 의해 형성되는 표면에 기둥 모양 패턴과 도통한 제2 배선 패턴(58)을 형성한다[제6(e)도].
제2 배선 패턴과 양호한 전기적 접속을 위해 기둥 모양 패턴상에 있는 절연층을 기계 연마하거나 플라즈마 에칭이나 엑시머 레이저 조사 등에 의해 제거·평탄화하는 것도 좋다. 제2 배선 패턴 형성은 공지의 에치드 포일법, 부가법 등을 적용할 수 있다. 예를 들면, 기둥 모양 패턴과 제2 절연 기재에 의해 형성되는 평탄한 표면을 금속화하여 기둥 모양 패턴과 도통시키고, 이 금속층을 패터닝하여 제2배선 패턴을 형성해도 좋다. 표면 금속화는 무전해 도금법이나 진공 성막법 등을 적용할 수 있다. 또 무전해 도금법으로 형성한 금속 박막상에 레지스트 패턴을 형성해서 전기 도금하여 레지스트 패턴을 제거하고, 당초 형성한 금속 박막을 에칭 제거하는 세미 부가법도 채용할 수 있다. 세미 부가법을 채용함으로써 라인/스페이스가 20/20 μm 정도인 고밀도 패턴도 가능하다. 이와 같이 해서 고밀도로 층간 접속 신뢰성이 높은 다층 배선판을 형성할 수 있다.
[실시예 1]
폭 400 mm, 두께 35 μm 및 길이 100 m인 전해 동박(일본 전해주식회사상품명 SMR)의 표면을 황산-과산화수소수계 용액(황산 농도:20 vol%, 과산화수소수 농도:4 vol%, 액은 : 40℃)에서 소프트 에칭 처리한 후 연속하여 열풍 건조 처리(온도 70℃)했다. 소프트 에칭량 및 동박 권취 속도는 각각 2 μm 및 2.0 m/분이다. 다음에 소프트 에칭 처리를 실시한 동박 캐리어 금속박의 한면에 두께 1 μm인 니켈 도금층을 형성했다.
니켈 도금에는 공지의 와트욕(浴)을 사용하고, 전류 밀도 및 캐리어 금속박의 권취 속도를 각각 2 A/dm2및 2 m/분으로 했다. 다음에 롤 상으로 권취한 캐리어 금속박과 감광성 레지스트 필름(일본 합성 고무 공업주식회사제조, 상품명 ALPHO 501 Y38)을 연속 라미네이터(히다찌 가세이 테크노플랜츠사 제조)에 설치하고 니켈 도금 상에 감광성 레지스트 필름을 적층하여 레지스트 필름이 부착된 캐리어 금속박을 얻었다. 적층 조건은 전가열 온도 80℃, 롤 압력 30 psi, 롤 온도 110℃ 및 권취 속도 0.8 m/분이다.
다음에 레지스트 필름이 붙은 캐리어 금속박 상의 레지스트 필름을 소정의 포토 마스크 패턴을 이용하여 노광하고 이어서 현상, 열풍 건조 처리에 의해 라인/스페이스가 80/80 μm인 미세 레지스트 패턴을 갖는 레지스트 패턴이 부착된 캐리어 금속박을 얻었다. 노광은 오크사 제조 연속 노광기(형식 : BXM-1110)를 사용하고, 이송 속도 1.0m/분 및 노광량 90 mJ/cm2으로 행했다. 현상은 1 wt%인 탄산 소다 용액(온도 30℃)을 사용해서 스프레이 압력 1.2 kg/μm2에서 행했다.
다음에 레지스트 패턴이 부착된 캐리어 금속박의 레지스트 패턴 형성측의 소정 영역에 두께 35 μm인 패턴 동 도금을 실시한 후 수산화 칼륨 수용액(액온:45℃ 농도:3 wt%)에서 레지스트 패턴을 박리해서 적층 전처리로서 공지의 흑색 산화 동처리를 실시했다. 동 도금욕에는 황산동욕을 사용하고, 권취 속도 1.0 m/분 및 전류 밀도 3 A/dm2에서 행했다.
이상의 공정으로 적층용 접착 처리를 실시한 동배선 패턴을 갖는 캐리어 금속박을 얻었다. 또 본 실시 예에서는 레지스트 필름 형성 공정, 레지스트 패턴 형성 공정 및 동 배선 패턴 형성 공정을 각각 별도 라인에서 행했으나 본 발명은 이것으로 한정되는 것이 아니고, 니켈 도금 공정부터 적층 전처리 공정까지를 일관된 라인에서 행하거나 각 공정을 다시 분할할 수도 있다.
[실시예 2]
외형 350 mm 각, 두께 50 μm인 전해박(일본 전해주식회사제조, 상품명 SMR)의 조화(粗化) 처리면에 두께 1 μm인 니켈 및 두께 25 μm인 동을 연속적으로 전기 도금으로 형성하여 동박/니켈층/동층으로 이루어지는 3층박을 형성했다. 니켈 도금은 와트욕을 사용해서 전류 밀도 2 A/dm2에서 행했다. 동 도금은 황산동욕을 사용해서 4 A/dm2에서 행했다. 다음에 듀퐁사 제조 드라이 필름 레지스트(상품명 리스톤 T-1215)를 양면에 적층하고, 양면 맞춤 마스크를 사용하여 노광후, 현상에 의해 배선 패턴에 대응하는 레지스트 패턴을 동 층면에, 또 위치 정합용 패턴에 대응하는 레지스트 패턴을 동박측에 각각 형성했다. 이 경우 위치 정합용 패턴으로서는 4개의 코모양 마크(직경 5 mm)를 사용했다. 3층박의 전가열 조건은 80℃에서 15분으로 하고 적층 조건은 압력 20 psi, 롤 온도 104℃, 이송 속도 0.5m/분에서 행했다. 노광량은 120 mJ/cm2으로 하고, 트리클로로에탄으로 현상했다. 다음에 카메리어주식회사제조 양면 에칭 장치를 이용하여 알칼리 에칭액[멜텍스주식회사제조 A 프로세스, 액 온도는 40 ± 3℃]에 의해 동층과 동박의 원하는 부분을 양면 동시에 에칭 제거했다. 이 경우 동층 및 동박 에칭시 스프레이 압력을 각각 4 kg/cm2, 1 kg/cm2으로 함으로써 배선폭/배선 간격이 150/150 μm에서 배선 두께가 35 am인 배선 패턴과 깊이 10 μm인 코모양 마크를 각각 동박의 내외에 동시에 형성했다. 다음에 염화 메틸렌에서 레지스트 패턴을 박리 후 배선 패턴에 흑색 산화 처리하여 프레스에 의해 배선 패턴이 내측으로 되도록 유리 에폭시 기재와 가열 압착했다. 프레스 조건은 170℃, 40 kg/cm2에서 120분이다. 프레스 후 캐리어 동박면을 기계 연마해서 상기 코모양 마크를 기준점으로 해서 다시 소정의 레지스트 패턴을 형성했다. 레지스트 패턴의 형성 조건은 상기 조건과 동일하다. 또 상기 알칼리 에칭제를 이용하여 캐리어 동박의 소정 부분을 에칭한 후, 염화 메틸렌에서 레지스트 패턴을 박리하여 원하는 표면 배선을 얻었다. 이렇게 얻어진 표면 배선과 이미 형성되어 있던 배선 패턴과의 위치 정밀도는 양호했다.
이상은 캐리어 동박을 표면 배선으로서 사용하는 예이나 다층판의 층간 접속부로서 사용할 수도 있다. 이 경우에는 예를 들면 캐리어 동박을 기둥 모양으로 가공하고, 다시 절연 수지층을 설치하여 기둥 정상층을 노출시킨 후 상부 배선을 형성하는 방법 등이 사용될 수 있다.
[실시예 3]
두께 18 μm인 동박에 전기 도금으로 니켈을 약 1 μm 형성하고 25 μm의 필름 레지스트를 형성한 후, 배선부에 상당하는 곳의 레지스트를 노광 현상에 의해 제거하고, 이어서 동을 20 μm 도금했다. 다음에 레지스트를 박리 액에서 제거했다.
이 배선 패턴이 있는 금속박은 배선부를 내측으로 하여 프리프래그를 통해 유리포 폴리이미드 수지 기판과 프레스 압착했다. 다음에 동박상에 필름 레지스트를 형성하고, 층간 접속 예정 부분을 원형 패턴으로서 남기도록 노광·현상하고, 이어서 암모늄 알칼리계의 에칭 액에서 동박만을 에칭 제거했다. 이어서 멜 스트립 N-950(멜틱주식회사제조 상품명)으로 니켈 도금층을 제거했다. 따라서 기판상은 층간 접속용 직경 60 μm, 높이 18 μm인 원주를 제거하면 평탄화되었다. 다음에 이 위에 감광성 폴리이미드 절연막(히다찌 가세이 고교주식회사제조 상품명 「Photo-PIQ 1045」)을 약 20 μm 형성하고, 18 μm 동 원주상에 남아 있는 폴리이미드 박막을 직경 40 μm인 원형 패턴으로 에칭했다. 이후 감광성 폴리이미드 막은 200℃, 2시간 가열해서 경화시켰다. 다음에 동 원주상의 산화 피막을 희황산으로 제거한 후 표면 전체를 스퍼터링에 의해 크롬, 동 박막을 형성했다. 그후 이위에 필름 레지스트를 형성하고 배선부에 상당하는 부분의 레지스트를 제거한 후 전기 도금으로 동 배선층을 20 μm 형성한 후 레지스트를 제거했다. 다음에 과황산 암모늄으로 동을 급속 에칭한 후 수산화 칼륨 50 g/l, 페리시안화 칼륨 300 g/l로 이루어지는 에칭 액(40 ± 2℃)에서 크롬을 급속 에칭했다.
그 결과 배선폭 및 배선 두께 20 μm, 층간 접속부 직경 60 μm로, 두께 60 μm 중에 2층의 배선을 수납한 고밀도 배선 구조를 형성할 수 있었다. 이 다층 배선판의 접속 신뢰성은 양호했다.
[실시예 4]
두께 35 μm인 전해박(일본 전해주식회사제조 상품명 SMR)의 조화 처리면에 두께 0.5 μm인 니켈 및 두께 3 μm인 동을 각각 연속적으로 전기 도금으로 형성하고, 동박/니켈 박층/동박층으로 이루어지는 3층박을 형성했다. 니켈 도금은 와트욕을 사용하고, 전류 밀도 2 A/dm2에서 행했다. 전기 동 도금은 황산등 욕을 사용하여 3 A/dm2에서 행했다. 다음에 동박층 상에 두께 38 μm인 드라이 필름 레지스트(히다찌 가세이 고교주식회사제조, 상품명 PHT 887 AF)를 적층해서 노광·현상에 의해 소정의 레지스트 패턴을 형성한 후 전기 동도금에 의해 라인/스페이스가 50/50 μm인 제1 배선 패턴을 형성했다. 다음에 접착 향상 처리로서 제1 배선 패턴에 흑색 산화동 처리를 실시한 후 제1 배선 패턴을 내측으로 하여 유리 포 폴리이미드 프리프래그(히다찌 가세이 고교주식회사제조 상품명 GIA-67-N)를 통해 소정의 층수를 갖는 내층용 배선 기판과 프레스 압착했다. 프레스 조건은 압력 40 kgf/cm2, 온도 180℃에서 90분이다. 다음에 동박 → 니켈 박층 연속하여 선택 에칭해서 동박층을 노출시켰다. 동박층 및 니켈 박층의 화학 에칭에는 각각 동 에칭액(멜틱스사 제조, 상품명 A프로세스) 및 니켈 에칭액(기자이사 제조, 상품명 립 마스터-1219)을 사용했다. 다음에 노출한 동박층상에 두께 5 μm인 드라이 필름 레지스트를 소정 형상으로 패터닝하여 전기 도금으로 직경 150 μm, 높이 50 μm인 기둥 모양 패턴을 형성했다. 다음에 레지스트 패턴을 제거하고, 과황산 암모늄 용액(농도 : 40 g/l, 온도 : 40 ± 3℃)에 의해 동박막의 원하는 부분을 에칭했다. 다음에 기둥 모양 패턴 상에 두께 25 μm인 열 융착형 폴리이미드 필름(히다찌 가세이 고교주식회사제조, 상품명 AS 221I)을 2장 겹쳐서 프레스 압착했다. 프레스 조건은 40 kgf/cm2, 200℃에서 120분이다. 다음에 기계 연마에 의해 기둥 모양 패턴 위에 존재하는 폴리이미드층을 제거하여 크롬산/황산 혼합 용액에 의해 표면을 조화한 후 무전해 도금에 의해 두께 1μm인 동박막을 형성하고, 전기 동 도금에 의해 두께 25 μm인 동층을 두텁게 했다.
이후 공지의 에치드 포일법에 의해 라인/스페이스가 80/80 μm인 표면 패턴을 형성 했다.
그 결과 약 60 μm 막 중에 상부 배선이 80/80 μm 및 하부 배선이 50/50 μm인 고밀도 2층 배선을 수납한 고밀도 배선 구조를 형성할 수 있다. 이 다층 배선판의 접속 신뢰성은 양호했다.

Claims (10)

  1. (A) 제1 금속에 의한 긴 캐리어 금속박의 한면에 제1 금속과 에칭 조건이 다른 제2 금속에 의한 소정의 배선 패턴을 형성하는 단계, (B) 소정의 배선 패턴이 형성된 캐리어 금속박을 배선 패턴면이 내측으로 되도록 해서 절연 기재와 겹쳐서 배선 패턴을 절연 기재내에 매립하는 단계, 및 (C) 제1 금속에 의한 캐리어 금속박의 원하는 부분을 에칭 제거하는 단계를 포함하는 것을 특징으로 하는 배선판의 제조법.
  2. (A) 제1 금속에 의한 긴 캐리어 금속박의 한면에 제1 금속과 에칭 조건이 다른 제2 금속에 의한 박층을 형성하는 단계, (B) 제2 금속에 의한 박층의 면에 제2 금속과 에칭 조건이 다른 제3 금속에 의한 소정의 배선 패턴을 형성하는 단계, (C) 소정의 배선 패턴이 형성된 캐리어 금속박을 배선 패턴면이 내측으로 되도록 하여 절연 기재와 겹쳐서 배선 패턴을 절연 기재내에 매립하는 단계, 및 (D) 제1 금속에 의한 캐리어 금속박 및 제2 금속에 의한 박층의 원하는 부분을 에칭 제거하는 단계를 포함하는 것을 특징으로 하는 배선판의 제조법.
  3. (A) 제1 금속에 의한 긴 캐리어 금속박의 한면에 제1 금속과 에칭 조건이 다른 제2 금속에 의한 박층을 형성하는 단계, (B) 제2 금속에 의한 박층의 면에 제2 금속과 에칭 조건이 다른 제3 금속에 의한 소정 배선 패턴을 형성하고, 이 제3 금속에 의한 소정의 배선 패턴의 형성과 동시에 제1 금속에 의한 캐리어 금속박의 제2 금속에 의한 박층이 형성되어 있는 면의 반대면에, 후공정에서 제1 금속에 의한 캐리어 금속박의 원하는 부분을 에칭 제거할 때의 기준으로 되는 위치 정합용 패턴을 형성하는 단계, (C) 소정의 배선 패턴이 형성된 캐리어 금속박을 배선 패턴면이 내측으로 되도록 해서 절연 기재와 겹쳐서 배선 패턴을 절연 기재내에 매립하는 단계, 및 (D) 제1 금속에 의한 캐리어 금속박 및 제2 금속에 의한 박층의 원하는 부분을 에칭 제거하는 단계를 포함하는 것을 특징으로 하는 배선판의 제조법.
  4. (A) 캐리어 금속박의 한면에 제1 배선 패턴을 형성하는 단계, (B) 제1 배선 패턴이 형성된 캐리어 금슥박을 제1 배선 패턴면을 내측으로 하여 절연 기판과 겹쳐서 제1 배선 패턴을 절연 기판내에 매립하는 단계, (C) 층간 접속 예정부에 캐리어 금속박에 의한 층간 접속용 기둥이 남도록 캐리어 금속박을 에칭하는 단계, (D) 층간 접속용 기둥 이외의 부분에 절연층을 형성하는 단계, 및 (E) 층간 접속용 기증과 도통한 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선판의 제조법.
  5. (A) 캐리어 금속박의 한면에 제1 배선 패턴을 형성하는 단계, (B) 제1 배선 패턴이 형성된 캐리어 금속박을 제1 배선 패턴면을 내측으로 하여 절연 기판과 겹쳐서 제1 배선 패턴을 절연 기판내에 매립하는 단계, (C) 층간 접속 예정부에 캐뤄어 금속박에 의한 층간 접속용 기둥이 남도록 캐리어 금속박을 에칭하는 단계, (D) 절연층을 끼워 금속층을 형성하는 단계, (E) 금속층을 패터닝해서 층간 접속용 기둥에 대응하는 부분의 금속층을 제거하고 이 금속층을 레지스트로 하여 금속층이 제거된 부분의 절연층을 제거하는 단계, 및 (F) 층간 접속용 기둥과 도통한 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선판의 제조법.
  6. (A) 캐리어 금속박의 한 면에 캐리어 금속박과 에칭 조건이 다른 제1 금속 박층을 형성한 임시 기판을 준비하는 단계, (B) 임시 기판의 제1 금속 박층면에 제1 금속 박층과 에칭 조건이 다른 제2금속 박층을 형성하는 단계, (C) 제2 금속 박층면에 제1 배선 패턴을 형성하는 단계, (D) 제1 배선 패턴이 형성된 임시 기판을 제1 배선 패턴면을 내측으로 하여 절연 기판과 겹쳐서 제1 배선 패턴을 절연 기판내로 매립하는 단계, (E) 임시 기판을 제거해서 제2 금속 박층을 노출시키는 단계, (F) 제2 금속 박층상에 층간 접속용 기둥을 형성하는 단계, 및 (G) 층간 접속용 기둥과 도통한 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 배선판의 제조법.
  7. 제6항에 있어서, 캐리어 금속박이 긴 금속박인 것을 특징으로 하는 다층 배선판의 제조법.
  8. (A) 캐리어 금속박의 한 면에 상기 금속박과 에칭 조건이 다른 소정의 배선 패턴을 형성하는 단계, (B) 소정의 배선 패턴이 형성된 캐리어 금속박을 배선 패턴면이 내측으로 되도록 하여 절연 기재와 겯쳐서 배선 패턴을 절연 기재내에 매립하는 단계, 및 (C) 캐리어 금속박의 원하는 부분을 에칭 제거하는 단계를 포함하는 것을 특징으로 하는 배선판의 제조법.
  9. (A) 캐리어 금속박의 한 면에 상기 금속박과 에칭 조건이 다른 소정의 제1배선 패턴을 형성하는 단계, (B) 소정의 제1 배선 패턴이 형성된 캐리어 금속박을 제1 배선 패턴면이 내측으로 되도록 하여 절연 기재와 점쳐서 제1 배선 패턴을 절연 기재내에 매립하는 단계, 및 (C) 캐리어 금속박의 원하는 부분을 에칭 제거해서 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 배선판의 제조법.
  10. 제1 금속에 의한 캐리어 금속박, 그 한 면에 형성된 제1 금속과 에칭 조건이 다른 제2 금속에 의한 박층, 및 제2 금속에 의한 박층면에 형성된 제2 금속과 에칭 조건이 다른 제3 금속에 의한 소정의 배선 패턴으로 이루어지는 것을 특징으로 하는 배선 패턴이 있는 금속박.
KR1019920022750A 1991-11-29 1992-11-28 배선판의 제조법 KR100274764B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31625291A JP2586770B2 (ja) 1991-11-29 1991-11-29 多層配線板の製造法
JP91-316252 1991-11-29
JP92-104675 1992-04-23
JP10467592A JP3402372B2 (ja) 1992-04-23 1992-04-23 配線板の製造法

Publications (2)

Publication Number Publication Date
KR930011781A KR930011781A (ko) 1993-06-24
KR100274764B1 true KR100274764B1 (ko) 2001-01-15

Family

ID=26445096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022750A KR100274764B1 (ko) 1991-11-29 1992-11-28 배선판의 제조법

Country Status (4)

Country Link
US (2) US5426850A (ko)
EP (1) EP0545328B1 (ko)
KR (1) KR100274764B1 (ko)
DE (1) DE69218344T2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089181A (ko) * 2001-05-21 2002-11-29 닛토덴코 가부시키가이샤 금속박 적층판 및 그의 제조방법
KR101221664B1 (ko) 2011-08-08 2013-01-14 삼성전기주식회사 인쇄회로기판 제조 방법
KR101465083B1 (ko) * 2013-10-14 2014-11-26 한국생산기술연구원 회로기판의 제조방법
WO2015056880A1 (ko) * 2013-10-14 2015-04-23 한국생산기술연구원 회로기판의 제조방법
KR101537258B1 (ko) * 2014-05-15 2015-07-20 한국생산기술연구원 회로기판의 제조방법

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
US6568073B1 (en) 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
US5826329A (en) * 1995-12-19 1998-10-27 Ncr Corporation Method of making printed circuit board using thermal transfer techniques
US5937512A (en) * 1996-01-11 1999-08-17 Micron Communications, Inc. Method of forming a circuit board
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JP3971500B2 (ja) * 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
TW585813B (en) * 1998-07-23 2004-05-01 Toyo Kohan Co Ltd Clad board for printed-circuit board, multi-layered printed-circuit board, and the fabrication method
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
KR20000071383A (ko) 1999-02-26 2000-11-25 마쯔노고오지 배선층 전사용 복합재와 그 제조방법 및 장치
TW469758B (en) * 1999-05-06 2001-12-21 Mitsui Mining & Amp Smelting C Manufacturing method of double-sided printed circuit board and multi-layered printed circuit board with more than three layers
US6838318B1 (en) * 1999-06-10 2005-01-04 Toyo Kohan Co., Ltd. Clad plate for forming interposer for semiconductor device, interposer for semiconductor device, and method of manufacturing them
US7073246B2 (en) * 1999-10-04 2006-07-11 Roche Diagnostics Operations, Inc. Method of making a biosensor
US6662439B1 (en) 1999-10-04 2003-12-16 Roche Diagnostics Corporation Laser defined features for patterned laminates and electrodes
US6645359B1 (en) 2000-10-06 2003-11-11 Roche Diagnostics Corporation Biosensor
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US20020139668A1 (en) * 1999-11-03 2002-10-03 Raghbir Singh Bhullar Embedded metallic deposits
TWI243008B (en) * 1999-12-22 2005-11-01 Toyo Kohan Co Ltd Multi-layer printed circuit board and its manufacturing method
JP2001308095A (ja) * 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
US6540890B1 (en) * 2000-11-01 2003-04-01 Roche Diagnostics Corporation Biosensor
US7210223B2 (en) * 2000-12-13 2007-05-01 Image-Guided Neurologics, Inc. Method of manufacturing a microcoil construction
KR100495958B1 (ko) * 2001-03-28 2005-06-16 가부시키가이샤 노스 다층배선기판, 다층배선기판의 제조방법, 다층배선기판의연마기 및 배선기판형성용 금속판
US6779246B2 (en) * 2001-04-23 2004-08-24 Appleton Papers Inc. Method and system for forming RF reflective pathways
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6663786B2 (en) * 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US6814844B2 (en) 2001-08-29 2004-11-09 Roche Diagnostics Corporation Biosensor with code pattern
JP3793475B2 (ja) * 2002-03-18 2006-07-05 株式会社健正堂 精密金属部品の製造方法
US6866758B2 (en) * 2002-03-21 2005-03-15 Roche Diagnostics Corporation Biosensor
US6746823B2 (en) * 2002-06-01 2004-06-08 Industrial Technology Research Institute Fabricating process of non-gap 3-D microstructure array mold core
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
EP1639353B8 (en) 2003-06-20 2018-07-25 Roche Diabetes Care GmbH Test strip with flared sample receiving chamber
JP2005156522A (ja) * 2003-10-27 2005-06-16 Sumitomo Electric Ind Ltd コンタクトの製造方法とその方法により製造されたコンタクト
US7178229B2 (en) * 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
US7413670B2 (en) * 2004-06-25 2008-08-19 Mutual-Pak Technology Co., Ltd. Method for forming wiring on a substrate
WO2006042029A2 (en) * 2004-10-06 2006-04-20 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP4713131B2 (ja) * 2004-11-19 2011-06-29 株式会社マルチ プリント配線板及びそのプリント配線板の製造方法
JP2008529283A (ja) * 2005-01-24 2008-07-31 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
GB0505826D0 (en) 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
US20070102103A1 (en) * 2005-11-07 2007-05-10 Klaser Technology Inc. Manufacturing method for printing circuit
US7637009B2 (en) * 2006-02-27 2009-12-29 Sv Probe Pte. Ltd. Approach for fabricating probe elements for probe card assemblies using a reusable substrate
KR100779061B1 (ko) * 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI347807B (en) * 2008-05-13 2011-08-21 Unimicron Technology Corp Electrically interconnect structure and process thereof and circuit board structure
EP2240005A1 (en) 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
DE102009060480A1 (de) * 2009-12-18 2011-06-22 Schweizer Electronic AG, 78713 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
CN103209547B (zh) * 2012-01-17 2015-11-25 昆山华扬电子有限公司 加成法凸台印制板制作工艺
KR20150014857A (ko) * 2013-07-30 2015-02-09 주식회사 엘지화학 열 융착 전사를 이용한 유연 매립형 전극 필름의 제조 방법
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
JP6484133B2 (ja) * 2015-07-09 2019-03-13 日東電工株式会社 配線回路基板の製造方法
JP6491556B2 (ja) * 2015-07-09 2019-03-27 日東電工株式会社 配線回路基板
US9570227B1 (en) * 2015-07-27 2017-02-14 Kinsus Interconnect Technology Corp. Magnetic excitation coil structure
US20170033272A1 (en) * 2015-07-31 2017-02-02 Stmicroelectronics S.R.L. Method to make a flexible thermoelectric generator device and related devices
JP6738718B2 (ja) * 2016-11-30 2020-08-12 新光電気工業株式会社 配線基板の製造方法
CN107105578A (zh) * 2017-04-17 2017-08-29 复旦大学 一种制备双面和多层电路的电镀剥离工艺
CN108811354A (zh) * 2017-04-28 2018-11-13 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
KR102069659B1 (ko) * 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI669994B (zh) * 2017-12-04 2019-08-21 希華晶體科技股份有限公司 Method for manufacturing miniaturized circuit and its products
CN110351955B (zh) * 2019-06-17 2021-07-23 江门崇达电路技术有限公司 一种具有局部电厚金pad的pcb的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3324014A (en) * 1962-12-03 1967-06-06 United Carr Inc Method for making flush metallic patterns
US3391457A (en) * 1965-03-10 1968-07-09 Litton Systems Inc Shielded circuit conductor
US3677950A (en) * 1969-04-30 1972-07-18 Lee Alderuccio & Associates In Chemical etching solution for printed wiring boards
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
JPS5435670A (en) * 1977-08-25 1979-03-15 Seiko Instr & Electronics Ltd Electronic switch micro signal
US4374869A (en) * 1982-01-18 1983-02-22 Western Electric Company, Inc. Selective metal etch technique
US4606787A (en) * 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
GB8500906D0 (en) * 1985-01-15 1985-02-20 Prestwick Circuits Ltd Printed circuit boards
JPS62276894A (ja) * 1986-02-21 1987-12-01 株式会社メイコー スル−ホ−ル付導体回路板の製造方法
JPH0298139A (ja) * 1988-10-04 1990-04-10 Seiko Instr Inc 金バンプ形成方法
EP0370133A1 (de) * 1988-11-24 1990-05-30 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH0636472B2 (ja) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
DE69214389T2 (de) * 1991-08-26 1997-04-30 Hughes Aircraft Co Elektrischer Messfühler mit geformten Kontakten
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089181A (ko) * 2001-05-21 2002-11-29 닛토덴코 가부시키가이샤 금속박 적층판 및 그의 제조방법
KR101221664B1 (ko) 2011-08-08 2013-01-14 삼성전기주식회사 인쇄회로기판 제조 방법
KR101465083B1 (ko) * 2013-10-14 2014-11-26 한국생산기술연구원 회로기판의 제조방법
WO2015056880A1 (ko) * 2013-10-14 2015-04-23 한국생산기술연구원 회로기판의 제조방법
KR101537258B1 (ko) * 2014-05-15 2015-07-20 한국생산기술연구원 회로기판의 제조방법

Also Published As

Publication number Publication date
EP0545328B1 (en) 1997-03-19
DE69218344T2 (de) 1997-10-23
EP0545328A2 (en) 1993-06-09
US5426850A (en) 1995-06-27
DE69218344D1 (de) 1997-04-24
US5664325A (en) 1997-09-09
EP0545328A3 (en) 1993-11-18
KR930011781A (ko) 1993-06-24

Similar Documents

Publication Publication Date Title
KR100274764B1 (ko) 배선판의 제조법
KR100548607B1 (ko) 배선막간 접속용 부재, 그 제조방법 및 다층배선기판의제조방법
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
TW200814888A (en) Through hole forming method and printed circuit board manufacturing method
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP4480548B2 (ja) 両面回路基板およびその製造方法
JP3402372B2 (ja) 配線板の製造法
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
JPH11204943A (ja) 電子回路基板およびその製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
KR20020087643A (ko) 인쇄회로기판의 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
JP4123637B2 (ja) フィルムキャリアの製造方法
JP4449228B2 (ja) 検査治具の製造方法
JP2000294933A (ja) 多層回路基板及びその製造方法
KR20030011562A (ko) Tab 테이프의 제조 방법 및 tab 테이프용 적층필름
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
JP2968731B2 (ja) 異方導電フィルムの製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP3588931B2 (ja) 両面導体層付きフィルムキャリア及びその形成方法
JP3327189B2 (ja) 多層配線tabテープの製造方法
JP4732411B2 (ja) 多層配線回路形成用基板の製造方法
JP4459131B2 (ja) 多層配線回路形成用基板の製造方法
JPH07336045A (ja) 基板の接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee