JP2861841B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP2861841B2
JP2861841B2 JP6314168A JP31416894A JP2861841B2 JP 2861841 B2 JP2861841 B2 JP 2861841B2 JP 6314168 A JP6314168 A JP 6314168A JP 31416894 A JP31416894 A JP 31416894A JP 2861841 B2 JP2861841 B2 JP 2861841B2
Authority
JP
Japan
Prior art keywords
lead
film
etching
bonding
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6314168A
Other languages
English (en)
Other versions
JPH08148625A (ja
Inventor
健治 大沢
伊藤  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6314168A priority Critical patent/JP2861841B2/ja
Publication of JPH08148625A publication Critical patent/JPH08148625A/ja
Priority to US08/730,782 priority patent/US5901436A/en
Application granted granted Critical
Publication of JP2861841B2 publication Critical patent/JP2861841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームの製造
方法、特にファインパターン化、低価格化が容易で製造
過程におけるリードの変形を防止することができリード
への必要に応じてのメッキが容易な新規なリードフレー
ムの製造方法に関する。
【0002】
【従来の技術】IC、LSI等半導体装置の集積密度が
高くなり端子数が多くなるに従って半導体素子の電極の
電気的導出手段として、銅などの金属板をプレス加工或
いはエッチング等により多数のリードを一体化したリー
ドフレームに代えてTABテープタイプのリードフレー
ムが用いられる傾向にある。TABテープタイプのリー
ドフレームは、ポリイミドのごときテープ状に成形した
耐熱性樹脂をベースとし、該テープ状のベースの表面に
例えば銅等からなるリードを形成したものである(特開
平5−198618号公報)。
【0003】
【発明が解決しようとする課題】ところで、TABテー
プタイプのリードフレームには、第1にポリイミドのご
とき絶縁性を有する樹脂材料をベースとし、その上に例
えば銅等の金属膜を形成し、この金属膜を選択エッチン
グすることにより所定のパターンを有するリードを形成
するというリードの形成方法を採らざるを得ないので、
リードのファインパターン化に限界があった。というの
は、金属膜は絶縁性を有する樹脂性ベースとなじみが悪
く、そのため薄くて緻密な膜質のリード用膜、例えば銅
膜の形成が難しい。
【0004】そのため、リード幅を狭くすることが制約
されるうえ、サイドエッチングという現象が生じるから
である。また、ベースは剛性体でなく、可撓性を有しツ
ールツーツールで保管、組立等が行われ、カールし易い
ので、取扱いが難しく、それを下地とするリードの形成
も難しい。これもリードのファインパターン化を制約す
る要因となっていた。
【0005】第2に、リードを絶縁性を有するベースの
上に形成するので、例えばインナーリード上或いはアウ
ターリード上に接合用の金属を電解メッキする場合、リ
ード間が絶縁されているので、各リードに電解メッキの
ための電位を付与するためだけの回路を形成し、電解メ
ッキ後その回路を除去する必要があり、その回路を形成
するための余分なスペースを設ける必要があるだけでな
く、工数が多くなり、コスト増を招くという問題があっ
た。第3に、リードのベース(キャリア)としてポリイ
ミドのごとき高価な樹脂を用い、このベースは最終的に
は大部分が除去されるものであったので、材料の無駄が
多く、これがコスト低減を阻む要因となるという問題も
あった。
【0006】第4に、TABテープはツールツーツール
によるテープキャリア生産方式で製造されるので、少品
種大量生産には向くが、最近重要性が高まっている多品
種小量生産には不向きであり、しかも、設備の規格によ
りTABテープの大きさ、特に幅が制約され、延いては
回路パターンにも制約があるので、これから増えようと
する多様なニーズに応えることが難しいという問題もあ
った。
【0007】本発明はこのような問題点を解決すべく為
されたものであり、リードのファインパターン化が容易
で、リードにインナーリードボンディング性等のために
電解メッキが必要となる場合におけるその電解メッキを
特別な配線或いは回路形成を要することなく行うことが
でき、高価な樹脂材料の無駄をなくすことができ、しか
も製造設備による規格の制約を受けることなくリードパ
ターン等の設計をすることができる新規なリードフレー
ムの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】請求項1のリードフレー
ムの製造方法は、リード形成用基板の表面にエッチング
ストップ膜を介してリードを形成する工程と、該リード
形成用基板の両面に選択的にエッチングマスク膜を形成
して表裏両面からエッチングすることによりホールを形
成すると共に、リード形成用基板のリード形成領域に対
応する部分を薄くする工程と、該リード形成用基板の表
面に、デバイスホールとそれより外側に位置するアウタ
ーリードボンディング用スリットを有するリード保持膜
を貼り付ける工程と、該リード形成用基板のリード形成
領域に対応する薄くされた部分を裏面からの選択的エッ
チングにより除去する工程と、上記エッチングストップ
膜をエッチングにより除去する工程と、を有することを
特徴とする。
【0009】
【作用】請求項1のリードフレームの製造方法によれ
ば、リードをリード形成用基板上に形成されたエッチン
グストップ膜上に形成するので、リードの下地が剛性を
有する金属となり、薄くて緻密な膜質のリードの形成が
容易となり、しかもエッチングストップ膜を通じて全リ
ードに電解メッキに必要な電位の付与ができる。従っ
て、各リードに電解メッキのための電位を付与するため
の特別な回路の形成或いは配線を行うことなく電解メッ
キ法を駆使した選択メッキによりファインパターンのリ
ードの形成ができる。また、インナーリードボンディン
グのボンディング性を良くする等のためにリードにメッ
キをする必要がある場合におけるそのメッキもやはり電
解メッキにより簡単に行うことができる。
【0010】そして、製造の便宜のために必要なスプロ
ケットホール或いは変形防止に必要なスリット状ホール
等のホールはリード形成用基板両面からの選択的エッチ
ング工程により形成することができ、普通のTABテー
プと同じように作業性良く製造を進めることができる。
また、リード保持膜は少なくとも現在の技術では例えば
ポリイミドのごとき高価な樹脂を用いざるを得ないが、
しかし、リード保持膜の貼り付けは最終的に必要となる
所定のパターンに成形したリード保持膜を用意してお
き、それを貼り付けることにより行い、貼り付けたリー
ド保持膜を後で無駄に除去することはなく、高価な材料
の大きな無駄をなくすことができ、延いてはリードフレ
ームの低価格化を図ることが可能となる。
【0011】また、リード保持膜のデバイスホールの外
側にボンディング用スリットを設けたので、インナーリ
ードボンディング、即ち、リードのインナーリードと半
導体チップの電極とのボンディングと、樹脂封止を終了
した後において必要となるアウターリードボンディン
グ、即ちリードのアウターリードの実装基板の配線への
ボンディングは、そのボンディング用スリットを通して
ボンディングツールをアウターリードの上にあてて実装
基板の配線に押さえることにより行うことができ、リー
ドフレームの実装基板への接続が容易である。尚、この
アウターリードボンディングの終了後、アウターリード
のボンディング部より外側はリード保持膜と共にカット
されるが、カットされるリード保持膜の量は少なく、大
きな無駄にはならない。そして、本リードフレームの製
造方法においては、ツールツーツールによるテープキャ
リア生産方式を用いないので、最近重要性が高まってい
る多品種小量生産に最適であり、しかも、設備の規格に
より大きさ、特に幅が制約されたり、回路パターンが制
約されたりすることがなく、これから増えようとする多
様なニーズに柔軟に応えることができる。
【0012】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1(A)乃至(F)は本発明リードフレーム
の製造方法の一つの実施例を工程順に示す断面図であ
る。 (A)図1(A)に示すように、三層構造のベース1を
用意する。該ベース1は、例えば銅からなる厚さ例えば
150μmのリード形成用基板2の表面に例えばアルミ
ニウムからなる厚さ例えば3μmのエッチングストップ
膜2を、更に該エッチングストップ膜2の表面に厚さ例
えば2μm程度の薄い金属、例えば銅からなるメッキ下
地膜4を積層してなるものである。尚、リード形成用基
板2は自身がリードとはならず最終的には必要でなくな
るが、しかし非常に薄いリードを形成するにあたって基
板としてその後もフレームとして過度的に必要なもので
ある。
【0013】(B)次に、図1(B)に示すように、ベ
ース1の裏面(反メッキ下地膜4側の面)を全面的に、
表面を選択的にレジスト膜(ドライフィルム或いは液状
のレジスト)5で覆い、その状態で例えば銅を電解メッ
キすることにより厚さ例えば30μm程度のリード6を
形成する。尚、いわずもがななことであるが、ベース1
の表面を覆うレジスト膜5のパターンは形成すべきリー
ドのパターンに対してネガのパターンである。このよう
に形成されるリード3はTABテープタイプのリードフ
レームに比較して極めてファインパターン化を図ること
ができる。
【0014】というのは、リード6をエッチングストッ
プ膜3上のメッキ下地膜4上に形成するので、リード6
の下地が剛性を有する金属となり、薄くて緻密な膜質の
リードの形成が容易となり、しかも電解メッキ法を駆使
した選択メッキ法によりリードの形成を行うので、選択
エッチング法におけるようなサイドエッチングの生じる
おそれがないからである。そして、エッチングストップ
膜3、メッキ下地層4及びリード形成用基板2を通じて
全リードに電解メッキに必要な電位の付与ができるの
で、各リードに電解メッキのための電位を付与するため
の特別な回路の形成或いは配線を行うことなく電解メッ
キ法を駆使した選択メッキによりファインパターンのリ
ードの形成ができる。これが本リードフレームの製造方
法の従来のTABテープタイプのリードフレームの製造
方法に対する最も優れた利点の一つである。尚、リード
3上にインナーリードボンディング或いはアウターリー
ドボンディングのボンディング性を良くするためにメッ
キを施す必要がある場合には、リード3形成に引き続い
てそのメッキを例えば電解メッキにより行う。すると、
やはり、電解メッキのための電位を付与するための特別
な回路の形成或いは配線を行うことなく電解メッキ法を
駆使した選択メッキを行うことができる。
【0015】(C)次に、上記レジスト膜5を除去し、
その後、フレーム1の両面に選択的にレジスト膜(例え
ばドライフィルム)7を形成し、該レジスト膜7をマス
クとしてフレーム1の両面からエッチングすることによ
り、スプロケットホール或いはリード変形防止用のスリ
ット状ホール等のホール8を形成すると共に、リード形
成用基板2裏面のリード形成領域と対応する部分を凹部
9にしてリード形成用基板2の該部の厚さを薄くする。
従って、表側のレジスト膜7はホール8を形成すべき部
分以外を覆うパターンに、裏側のレジスト膜7はホール
8と、リード形成領域に対応する部分が露出し、それ以
外の部分を覆うパターンに形成される。図1(C)はそ
のエッチング時の状態を示す。尚、このエッチングは、
銅に対してもアルミニウムに対してもエッチング性を有
する塩化第2鉄系のエッチング液を用いて行い、エッチ
ング厚さはベース1の厚さの約2分の1にし、ホール8
が貫通孔になるようにしなければならない。
【0016】(D)次に、図1(D)に示すように、ベ
ース1のリード3が形成された領域上に例えばポリイミ
ドからなるリード保持膜10を貼り付ける。該リード保
持膜10はデバイスホール11と、その外側に位置する
ボンディング用スリット12を有する。その貼り付け後
のリードフレームを上から視ると、リード6のインナー
リード6iが上記デバイスホールから内側に食み出しア
ウターリード6oが上記アウターリードボンディング用
スリット11をよぎっている。このリード保持膜10は
リードフレームの不要部分が除去され各リード3間が電
気的に独立しても各リード3間の位置関係を保持するた
めのもので、最終的には、TABテープにおけるキャリ
アテープに相当する役割を担う。
【0017】(E)次に、図1(E)に示すように、ベ
ース1の表面を全面的に、裏面を選択的にレジスト膜1
3で覆い、その状態でリード形成用基板2のリード形成
領域に対応する部分、即ち、上記凹部9をエッチングす
ることによりリード形成領域のエッチングストップ膜3
より裏側に存在する銅2を完全に除去し、エッチングス
トップ膜3の裏面を露出させる。これは各リード6間が
エッチングストップ膜3により電気的につながった状態
をなくすためのエッチングストップ膜3のエッチングを
行うことができる状態をつくるために行うものである。
このエッチングは、アルミニウムからなるエッチングス
トップ膜3がエッチングストッパとして機能してリード
3をエッチングから護ることができるように、過酸化水
素と硫酸の混合水溶液(混合比は例えば過酸化水素8
%、硫酸10%)を用いて行う。
【0018】(F)次に、アルミニウムエッチング用エ
ッチング液を用いてアルミニウムからなるエッチングス
トップ膜3をエッチングにより除去し、更に、銅エッチ
ング用エッチング液を用いて銅からなるメッキ下地層4
を除去する。これにより、各リード3はそれぞれ電気的
に他から独立した状態で例えばポリイミドからなるリー
ド保持膜10により保持された状態になり、リードフレ
ームが完成する。
【0019】このようなリードフレームの製造方法によ
れば、前述のようにリード3のファインパターン化が容
易であり、また、リード3へのメッキも必要に応じて電
解メッキにより非常に簡単に行うことができる。そし
て、製造の便宜のために必要なスプロケットホール或い
は変形防止に必要なスリット状ホール等のホール8はベ
ース1両面からの選択的エッチングにより形成すること
ができ、普通のTABテープと同じように作業性良く製
造を進めることができる。また、リード保持膜10はポ
リイミドのごとき高価な樹脂を用いているが、しかし、
最終的に必要となる所定のパターンに成形したリード保
持膜を用意しておき、それを貼り付けることにより行
い、貼り付けたリード保持膜10を後で無駄に除去する
ことはなく、高価な材料の大きな無駄をなくすことがで
き、延いてはリードフレームの低価格化を図ることが可
能となる。尚、リードフレームの製造途中における量産
の便宜のために必要なフレームの役割はリード形成用基
板2が担う。そして、本リードフレームの製造方法にお
いては、ツールツーツールによるテープキャリア生産方
式を用いないので、最近重要性が高まっている多品種小
量生産に最適であり、しかも、設備の規格により大き
さ、特に幅が制約されたり、回路パターンが制約された
りすることがなく、これから増えようとする多様なニー
ズに柔軟に応えることができる。
【0020】また、リード保持膜10のデバイスホール
11の外側にボンディング用スリット12を設けたの
で、インナーリードボンディング、即ち、リードのイン
ナーリードと半導体チップの電極とのボンディングと、
樹脂封止を終了した後において必要となるアウターリー
ドボンディング、即ちリードのアウターリードの実装基
板の配線へのボンディングは、そのボンディング用スリ
ットを通してボンディングツールをアウターリードの上
にあてて実装基板の配線に押さえることにより行うこと
ができ、リードフレームの実装基板への接続が容易であ
る。尚、このアウターリードボンディングの終了後、ア
ウターリードのボンディング部の外側はリード保持膜と
共にカットされるが、カットされるリード保持膜の量は
少なく、大きな無駄にはならない。これ等の点について
は、次に述べる実装の説明において明確にされる。
【0021】図2(A)乃至(C)は上記リードフレー
ムについての実装工程を工程順に示す断面図である。 (A)図1に示した方法で製造されたリードフレーム
を、図2(A)に示すように、半導体チップ14にイン
ナーリードボンディング、即ち、リード6のインナーリ
ード6iと半導体チップ14の電極との接合を行う。こ
の接合はボンディングツールをデバイスホール11に通
してインナーリード6iに当ててこれを半導体チップ1
4の電極に押圧して行う。 (B)次に、図2(B)に示すように、樹脂15で例え
ばポッティングにより封止をする。
【0022】(C)次に、リードフレームのアウターリ
ード6oをプリント実装基板16の配線膜17に接合、
即ちアウターリードボンディングし、その後、そのリー
ドフレームを接合部の外側においてカットし、カットさ
れたリードフレームの外側部分を除去する。図2(C)
はその除去後の状態を示す。尚、このアウターリードボ
ンディングは、ボンディング用スリット12にボンディ
ングツール18を通し、これをアウターリード6oに当
ててプリント実装基板16の配線膜17に押圧すること
により行う。そして、カットするまで、エッチングスト
ップ膜2の残存部分がリードフレームのフレームとして
の役割を果たし続け、アウターリードボンディング後カ
ットにより除去されて役割を終える。このとき、ポリイ
ミドからなるリード保持膜10の周縁部も除去されるが
除去量が極めて少ないのでポリイミドの大量の無駄が生
じるおそれはない。
【0023】
【発明の効果】請求項1のリードフレームの製造方法に
よれば、リードをリード形成用基板上に形成されたエッ
チングストップ膜上に形成するので、リードの下地が剛
性を有する金属となり、薄くて緻密な膜質のリードの形
成が容易となり、しかもエッチングストップ膜を通じて
全リードに電解メッキに必要な電位の付与ができる。従
って、各リードに電解メッキのための電位を付与するた
めの特別な回路の形成或いは配線を行うことなく電解メ
ッキ法を駆使した選択メッキによりファインパターンの
リードの形成ができる。また、インナーリードボンディ
ングのボンディング性を良くする等のためにリードにメ
ッキをする必要がある場合におけるそのメッキもやはり
電解メッキにより簡単に行うことができる。
【0024】そして、製造の便宜のために必要なスプロ
ケットホール或いは変形防止に必要なスリット状ホール
等のホールはリード形成用基板両面からの選択的エッチ
ング工程により形成することができ、普通のTABテー
プタイプのものと同じように作業性良く製造を進めるこ
とができる。また、リード保持膜は少なくとも現在の技
術では例えばポリイミドのごとき高価な樹脂を用いざる
を得ないが、しかし、リード保持膜の貼り付けは最終的
に必要となる所定のパターンに成形したリード保持膜を
用意しておき、それを貼り付けることにより行い、貼り
付けたリード保持膜を後で無駄に除去することはなく、
高価な材料の大きな無駄をなくすことができ、延いては
リードフレームの低価格化を図ることが可能となる。
【0025】また、リード保持膜のデバイスホールの外
側にボンディング用スリットを設けたので、インナーリ
ードボンディング、即ち、リードのインナーリードと半
導体チップの電極とのボンディングと、樹脂封止を終了
した後において必要となるアウターリードボンディン
グ、即ちリードのアウターリードの実装基板の配線への
ボンディングは、そのボンディング用スリットを通して
ボンディングツールをアウターリードの上にあてて実装
基板の配線に押さえることにより行うことができ、リー
ドフレームの実装基板への接続が容易である。尚、この
アウターリードボンディングの終了後、アウターリード
のボンディング部の外側はリード保持膜と共にカットさ
れるが、カットされるリード保持膜の量は少なく、大き
な無駄にはならない。そして、本リードフレームの製造
方法においては、ツールツーツールによるテープキャリ
ア生産方式を用いないので、最近重要性が高まっている
多品種小量生産に最適であり、しかも、設備の規格によ
り大きさ、特に幅が制約されたり、回路パターンが制約
されたりすることがなく、これから増えようとする多様
なニーズに柔軟に応えることができる。
【図面の簡単な説明】
【図1】(A)乃至(F)は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図である。
【図2】(A)乃至(C)は図1に示した方法で製造さ
れたリードフレームについての実装工程を工程順に示す
断面図である。
【符号の説明】
2 リード形成用基板(銅基板) 3 エッチングストップ膜(アルミニウム膜) 6 リード 6i インナーリード 6o アウターリード 8 ホール 10 リード保持膜 11 デバイスホール 12 ボンディング用スリット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−87539(JP,A) 特開 昭61−208860(JP,A) 特開 平5−129490(JP,A) 特開 平5−152478(JP,A) 特開 平6−268148(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 23/50 H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属からなるリード形成用基板の表面に
    エッチングストップ膜を介して多数のリードを形成する
    工程と、 上記リード形成用基板の上記リードが形成された表面側
    にリード形成領域を覆いホールを形成すべき部分を露出
    させるエッチングマスク膜を、裏面に少なくともリード
    形成領域及び上記ホールを形成すべき部分を露出させフ
    レームとなる部分を覆うエッチングマスク膜を形成した
    状態で、該リード形成用基板を表裏両面からエッチング
    することによりホールを形成すると共に、リード形成用
    基板のリード形成領域に対応する部分を薄くする工程
    と、 上記リード形成用基板の表面に、デバイスホールとそれ
    より外側に位置するアウターリードボンディング用スリ
    ットを有し絶縁材料からなるリード保持膜を、上から視
    て上記リードのインナーリードが上記デバイスホールか
    ら内側に食み出しアウターリードが上記アウターリード
    ボンディング用スリットをよぎるようなリードに対する
    位置関係で貼り付ける工程と、 上記リード形成用基板のリード形成領域に対応する薄く
    された部分を裏面からの選択的エッチングにより除去す
    る工程と、 上記エッチングストップ膜をエッチングにより除去する
    工程と、 を有することを特徴とするリードフレームの製造方法
JP6314168A 1994-11-22 1994-11-22 リードフレームの製造方法 Expired - Fee Related JP2861841B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6314168A JP2861841B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法
US08/730,782 US5901436A (en) 1994-11-22 1996-10-16 Method of manufacturing lead frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6314168A JP2861841B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法
US08/730,782 US5901436A (en) 1994-11-22 1996-10-16 Method of manufacturing lead frame

Publications (2)

Publication Number Publication Date
JPH08148625A JPH08148625A (ja) 1996-06-07
JP2861841B2 true JP2861841B2 (ja) 1999-02-24

Family

ID=26567844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6314168A Expired - Fee Related JP2861841B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法

Country Status (2)

Country Link
US (1) US5901436A (ja)
JP (1) JP2861841B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
US6495394B1 (en) 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
KR20000071383A (ko) * 1999-02-26 2000-11-25 마쯔노고오지 배선층 전사용 복합재와 그 제조방법 및 장치
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP4794714B2 (ja) * 2000-02-08 2011-10-19 ソニー株式会社 半導体集積回路装置とその製造方法
CN102224586B (zh) * 2008-09-25 2013-12-11 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ic搭載用可撓性回路基板及びその製造法
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH0752744B2 (ja) * 1991-04-04 1995-06-05 チッソ株式会社 リ−ド強度のすぐれたフィルムキャリアの製造方法
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co Ltd Herstellungsverfahren für eine gedruckte Schaltung
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5679194A (en) * 1995-05-04 1997-10-21 Tessera, Inc. Fabrication of leads on semiconductor connection components

Also Published As

Publication number Publication date
US5901436A (en) 1999-05-11
JPH08148625A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP2797542B2 (ja) リードフレームの製造方法
EP0361752B1 (en) Selective solder formation on printed circuit boards
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2861841B2 (ja) リードフレームの製造方法
US5481798A (en) Etching method for forming a lead frame
JPH05198716A (ja) リードフレームの製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH10270630A (ja) 半導体装置用基板及びその製造方法
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JPH06334084A (ja) リードフレームとその製造方法
JPH0795556B2 (ja) テープキャリアの製造方法
JPH02121387A (ja) 電子回路装置の製造方法
JPH06333998A (ja) Tabテープの製造方法及びリードフレームの製造方法
JPH1154568A (ja) テープキャリアとその製造方法
JPH05121617A (ja) リードフレームの製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH06177304A (ja) リードフレーム
JP2001077289A (ja) リードフレーム部材およびその製造方法
JPS60124832A (ja) 半導体装置の製造方法
KR20020009793A (ko) 반도체칩 실장용 플랙스형 인쇄회로기판 제조방법
JPS61241960A (ja) 半導体装置の製造方法
JPH09116068A (ja) リードフレームの製造方法
JPH1126625A (ja) 半導体装置用基板及びその製造方法
JPH07231063A (ja) リードフレームの加工方法
JPH0582708A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees