JP2797542B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JP2797542B2
JP2797542B2 JP1288173A JP28817389A JP2797542B2 JP 2797542 B2 JP2797542 B2 JP 2797542B2 JP 1288173 A JP1288173 A JP 1288173A JP 28817389 A JP28817389 A JP 28817389A JP 2797542 B2 JP2797542 B2 JP 2797542B2
Authority
JP
Japan
Prior art keywords
lead frame
etching
metal layer
lead
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1288173A
Other languages
English (en)
Other versions
JPH03148856A (ja
Inventor
健治 大沢
明 小島
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1288173A priority Critical patent/JP2797542B2/ja
Publication of JPH03148856A publication Critical patent/JPH03148856A/ja
Priority to US07/756,278 priority patent/US5221428A/en
Application granted granted Critical
Publication of JP2797542B2 publication Critical patent/JP2797542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術[第8図] D.発明が解決しようとする問題点[第9図] E.問題点を解決するための手段 F.作用 G.実施例[第1図乃至第7図] a.第1の実施例[第1図、第2図] b.第2の実施例[第3図乃至第5図] c.第3の実施例[第6図] d.第4の実施例[第7図] H.発明の効果 (A.産業上の利用分野) 本発明はリードフレームの製造方法、特に微細なイン
ナーリード等ICとの接続部を有しつつ充分な機械的強度
を有する新規なリードフレームの製造方法に関する。
(B.発明の概要) 本発明は、リードフレームの製造方法において、 ICとの微細な接続部を有しつつ充分な機械的強度を有
するリードフレームを得るために、 エッチングストップ層をこれより厚い第1の金属層と
該第1の金属層よりも薄く且つ第1の金属層と同じ材質
の第2の金属層で挟んだ三層構造のリードフレーム材の
両面にフォトレジスト膜を選択的に形成し、該フォトレ
ジスト膜をマスクとして両面を選択的にエッチングし、
その後、上記エッチングストップ層の不要部分を除去す
るものである。
(C.従来技術)[第8図] IC、LSIの高集積化に伴いピン数が増加し、そのた
め、リードフレームの特にインナーリードの微細化が必
要となる。
ところで、従来においてリードフレームは金属板を金
型によりプレス打抜き加工する方法により製造する場合
が多かったが、この方法によれば0.3mm以下のピッチの
パターンの形成が難しく、60ピン以上のIC用リードフレ
ームには適用することが難しいといえる。
そこで、第8図(A)乃至(C)に示すように両面か
らのエッチングよりリードフレームを製造する方法がピ
ン数の多いICに用いるリードフレームに適用されるよう
になっている。
先ず、銅Cu系又は42合金(Fe−Ni)系の板状のリード
フレーム材(板厚例えば0.15〜0.25μm)aの両面にフ
ォトレジスト膜bを形成し、該フォトレジスト膜bを露
光、現像する。第8図(A)は現像後の状態を示す。両
面のフォトレジスト膜bは全く同じ形状を有し且つ互い
に重なり合うように位置決めされている。
次に、フォトレジスト膜bをマスクとして金属板aを
その両面から例えば塩化第2鉄を用いてエッチングする
ことによりパターニングする。同図(B)はエッチング
終了後の状態を示す断面図である。
その後、同図(C)に示すように、フォトレジスト膜
bを除去する。
これによりリードフレームができる。
(D.発明が解決しようとする問題点)[第9図] ところで、第8図に示したリードフレームの製造方法
によれば、サイドエッチング現象があるので、リードピ
ッチをリードフレーム材の板厚以下にすることは困難で
ある。
というのは、エッチング液によってのエッチングには
必ず板の厚さ方向のエッチングだけではなく横方向への
エッチング、即ちサイドエッチングが生じる。そして、
そのサイドエッチング量w[第8図(B)、(C)参
照]はエッチング深さの約2/3倍になる。ここでサイド
エッチング量wというのはエッチングされた部分の片側
におけるものであり、リードピッチを考える場合エッチ
ング部分の左右両側のサイドエッチング量がどれだけあ
るかが問題である。そして、その左右両側のエッチング
量は、エッチング深さ×(2/3)×2となる。かかるサ
イドエッチング量が大きくなるとリードピッチの最小限
の値が大きくなるのである。従って、リードピッチを小
さくできるようにするには、サイドエッチング量が小さ
くなるようにする必要があり、サイドエッチング量を小
さくするにはエッチング深さを浅くする必要がある。そ
して、この場合、エッチング深さはリードフレーム材の
厚さによって決まる。具体的にはリードフレーム材の厚
さの2分の1がエッチング深さとなる。
従って、リードフレーム材の板厚と最小にできるリー
ドピッチは第9図に示すような関係になり、リードピッ
チを小さくするにはリードフレーム材の板厚を薄くする
必要があるのである。
しかしながら、リードフレーム材の板厚を薄くすると
リードフレームの機械的強度が弱くなるので、リードフ
レーム材の板厚を薄くすることに限界があり、実際上は
リードピッチを0.22mm以下にすることは極めて困難ない
し不可能であったのである。
にも拘らず、ICの高集積化はリードピッチを0.22mm以
下にすることを要求しているのである。
そのため、先ずリードフレーム材のリードピッチを小
さくする必要のある部分、具体的にはインナーリードの
特に先端部分が形成される領域を選択的エッチングによ
り薄肉化し、その後、リードフレームをパターニングす
るためのエッチングを行うというリードフレームの製造
方法も実施されることがある。
しかしながら、このような方法によれば選択的エッチ
ング工程を2回必要とし、製造工数が多くなる。という
のは、選択的エッチングにはフォトレジスト膜に対して
の露光、現像という面倒な写真工程が必要であり、この
ような面倒な工程を2回も繰返すことは著しい工数の増
大、コスト増を招くからである。
また、エッチングにはエッチング条件の微細な違いに
よりエッチング深さに狂いが生じ易いという問題がある
ので、インナーリードの特に先端部分が形成される領域
を薄肉化するとき、エッチング過剰によりその領域が薄
くなり過ぎたり、更に消失してしまったりすることがあ
り、厚さが不安定で品質が安定しない。これは無視でき
ない問題となり、実用的であるとはいい難い。
また、ポリイミドテープの表面に薄肉の銅箔パターン
を形成したものをリードフレームの代りに用いることも
試みられたが、ポリイミドテープの材料費が非常に高価
であり、コスト増を招く。また、加工に非常に難しい技
術を必要とし、機械的強度も不充分であった。
本発明はこのような問題点を解決すべく為されたもの
であり、ICとの微細な接続部を有しつつ充分な機械的強
度を有する新規なリードフレームの製造方法を提供する
ことを目的とする。
(E.問題点を解決するための手段) 本発明リードフレームの製造方法は上記問題点を解決
するため、エッチングストップ層をこれより厚い第1の
金属層と該第1の金属層よりも薄く且つ第1の金属層と
同じ材質の第2の金属層で挟んだ三層構造のリードフレ
ーム材の両面にフォトレジスト膜を選択的に形成し、該
フォトレジスト膜をマスクとして両面のフォトレジスト
膜をエッチングし、その後、上記エッチングストップ層
の不要部分を除去することを特徴とする。
(F.作用) 本発明リードフレームの製造方法によれば、エッチン
グストップ層の第1の金属層をエッチングすることによ
りリードフレームの母材を形成し、第2の金属層をエッ
チングすることによりICとの接続部を形成することがで
きる。そして、両金属層間にはエッチングストップ層が
介存するので両金属層は互いに独立したパターンに形成
される。
従って、リードフレームの母材となる金属層を必要な
機械的強度が得られるような厚さとし、ICとの接続部と
なる金属層を該接続部に要求される微細さに応じた厚さ
(薄さ)にすることにより、ICとの微細な接続部と充分
な機械的強度を有するリードフレームを得ることができ
るのである。
そして、リードフレームの母材となる第1の金属層
と、ICとの接続部となる第2の金属層を導電性の高い金
属材料で形成することにより、ICからリードの外部端子
に至る電流経路の電気抵抗をより小さくすることができ
る。勿論、母材と、IC接続部との間にはエッチングスト
ップ層が介在し、これはエッチングレートの関係でその
両側の金属層と同じ材質の金属材料を使えないので導電
性が低くならざるを得ないが、しかし、その厚さは薄い
ので、電気抵抗を大きくする要因には殆どならず、無視
し得るのである。
(G.実施例)[第1図乃至第7図] 以下、本発明リードフレームの製造方法を図示実施例
に従って詳細に説明する。
(a.第1の実施例)[第1図、第2図] 第1図(A)乃至(E)は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図、第2図
(A)、(B)はその実施例を工程順に示す斜視図であ
る。
(A)第1図に示すように三層構造の金属板をリードフ
レーム材1として用意する。該リードフレーム材1は、
エッチングストップ層(厚さ2〜30μm)2を、42合金
あるいは銅合金からなる例えば100〜250μm程度の厚い
金属層3と銅箔からなる10〜50μm程度の薄い金属層4
によってサンドイッチ状に挟んだ三層構造を有してい
る。厚い金属層3はアウターリードとなって機械的強度
を確保するためのものであるのに対して、薄い金属層4
はインナーリードとなるものであり、微細なパターンを
形成できるように薄く形成されているのである。
エッチングストップ層2は金属層3、4に対するエッ
チング液、例えばH2O2/H2SO4系のエッチング液にエッチ
ングされない金属であるアルミニウムが材料として選ば
れ、後において金属層3と4の互いに一方に対するエッ
チングによって他方がエッチングされることを阻む役割
を果たす。
(B)次に、第1図(B)に示すように金属層3及び金
属層4の表面にフォトレジスト膜5a及び5bを選択的に形
成する。厚い金属層3表面に形成されたフォトレジスト
膜5aはリードフレームのインナーリード以外の部分を構
成するパターンを有し、薄い金属層4の表面に形成され
たフォトレジスト膜5bはインナーリード及びガイドホー
ル6近辺等肉厚を特に厚くすべき部分を成すパターンを
有している。尚、フォトレジスト膜5の開口部の幅は通
常最小10〜20μmにするが、ガイドホール6近辺等厚肉
部分に関してはサイドエッチング量を考慮にいれて開口
幅を設定する必要がある。
(C)次に、H2O2/H2SO4系のエッチング液をスプレー装
置に投入し2Kg/cm2の圧力にてリードフレーム材1の厚
い金属層3の表面に対してエッチング液のスプレー照射
を3分間照射する。すると、第1図(C)に示すように
金属層3が選択的にエッチングされリードフレームの母
体たるアウターリード7が形成される。
(D)次に、上記エッチング液のスプレー照射を2Kg/cm
2の圧力にて2分間薄い金属層4の表面に行う。する
と、第1図(D)に示すように金属層4が選択的にエッ
チングされ、インナーリード8と、ガイドホール6の形
成された厚肉部9が形成される。金属層4が例えば厚さ
18μmの銅箔の場合、実際に約40μmピッチのインナー
リード8、8、・・・を形成することが可能であり、著
しく微細化することができ、ピン数の増加の要請に応え
ることができる。
その後、溶剤によってフォトレジスト膜5a、5bを除去
する。このフォトレジスト膜5a、5b除去後の状態を示す
斜視図が第2図(A)である。
(E)次いで、例えばアルカリ溶液(Na2CO3、NaOH又は
KOH)によりエッチングストップ層2を除去する。これ
によって、第1図(E)に示すように、金属層3と金属
層4のエッチング後に残存する部分の間にのみエッチン
グストップ層2が残存し、それ以外のエッチングストッ
プ層2は除去された状態になり、リードフレームが完成
する。第2図(B)はリードフレーム完成後の状態を示
す。
尚、必要に応じてリードフレームの表面を錫、金、半
田(鉛10%、錫90%)等により全面的ないし部分的にメ
ッキするようにしても良い。この場合、アルミニウムか
らなるエッチングストップ層2の残存部分の表面はメッ
キしにくいのでメッキ前に亜鉛Zn置換をして活性化して
メッキ性を良くしておくことが好ましい。
また、上記例では選択的エッチング終了後のフォトレ
ジスト膜5a、5bの剥離と、エッチングストップ層2の除
去とを別々に行っていたが、アルカリ溶液を用いて同時
に行うようにしても良い。また、レジスト除去の際に超
音波を加えるとレジスト除去がやり易くなる。
本リードフレームの製造方法によれば、リードフレー
ム材1の金属層3をリードフレームの母材(アウターリ
ード)として充分な機械的強度を確保するに必要な厚さ
に、金属層4を微細なインナーリード8、8、・・・を
エッチングにより形成できるような薄さにすることがで
きる。というのは、金属層3・4間にエッチングストッ
プ層2が介在しているので金属層3、4に対して独立し
てエッチングすることができるからである。
従って、充分な機械的強度を有しつつインナーリード
が微細なリードフレームを得ることができる。尚、独立
してエッチングすることは、エッチングを別々の工程で
行うことを言うのではなく、金属層3に対するエッチン
グが金属4に対して影響を及ぼさず、又はその逆の関係
に対しても影響を及ぼさないことを意味するものであ
る。そして、金属層3に対するエッチングと金属層4に
対するエッチングを同時に行うことも可能である。
(b.第2の実施例)[第3図乃至第5図] 第3図(A)、(B)は本発明リードフレームの製造
方法の第2の実施例を工程順に示す断面図、第4図はバ
ンプが形成された状態を示す斜視図である。
本実施例はエッチングストップ層2によってインナー
リード8、8、・・・の先端部表面にバンプを形成する
ものである。
(A)リードフレーム材1の金属層3、4に対する選択
的エッチングを終えフォトレジスト膜5a、5bを除去した
後、エッチングストップ層2のバンプを形成すべき部分
をフォトレジスト膜10により第3図(A)に示すように
マスクする。
(B)その後、エッチングストップ層2をアルカリ溶液
により除去する。すると、各フォトレジスト膜10下にバ
ンプ11が形成されることになる。そして、その後そのフ
ォトレジスト膜10を除去する。第3図(B)及び第4図
はフォトレジスト膜10除去後の状態を示すものである。
本リードフレームの製造方法によれば、第1の実施例
の場合のように機械的強度が充分で且つインナーリード
8が微細なリードフレームを得ることができるだけでな
く、インナーリード8にバンプ11を形成することができ
る。
第5図(A)、(B)は第3図(A)、(B)に示し
たリードフレームの製造方法の変形例を示すものであ
る。第3図(A)、(B)に示したリードフレームの製
造方法はエッチングストップ層2の各インナーリード
8、8、・・・の先端部上にあたる位置に円形のバンプ
11を形成するものであり、従ってフォトレジスト膜10、
10、・・・は各インナーリード8、8、・・・の先端部
上に独立して存在するように形成しなければならなかっ
た。そのため、露光の位置合せ精度を相当に高くしなけ
ればならなかった。
そこで、フォトレジスト膜10の形成位置の精度がさほ
ど高くなくてもバンプ11、11、・・・を形成できるよう
にしようとするのが本変形例なのである。
(A)金属層3、4に対するエッチング及びそのエッチ
ングの際にマスクとしたフォトレジスト膜の除去を終え
た後、第5図(A)に示すように、エッチングストップ
層2上にロ字状にフォトレジスト膜10を形成する。該フ
ォトレジスト膜10は各インナーリード8、8、・・・の
先端部上にあたる各位置をよぎるように形成される。
(B)その後、エッチングストップ層2を除去する。す
ると、フォトレジスト膜10下の各インナーリード8、
8、・・・の先端部上にあたる位置にエッチングストッ
プ層からなる(つまり、本例ではアルミニウムからな
る)矩形状のバンプ11、11、・・・が形成される。その
後、フォトレジスト膜10を除去する。第5図(B)はフ
ォトレジスト膜10除去後の状態を示す。
(c.第3の実施例)[第6図] 第6図(A)、(B)は本発明リードフレームの製造
方法の第3の実施例を工程順に示す斜視図である。
(A)金属層3、4に対するエッチング及びそのエッチ
ングの際にマスクとしたフォトレジスト膜を除去した
後、エッチングストップ層2のアウターリード形成側の
面に第6図(A)に示すように樹脂からなる補強材12を
形成する。該補強材12は、微細なるが故に機械的強度が
弱く曲ってショートしたりきれたりし易いインナーリー
ドを補強するためのものである。
(B)その後、エッチングストップ層2を除去する。す
ると、第6図(B)に示すように補強材12はエッチング
ストップ層2の各残存部を介して各インナーリード8、
8、・・・と固定された状態になり、インナーリード
8、8、・・・の曲り、ショートを阻む。従って、リー
ドフレームの信頼度を著しく向上させることができる。
尚、補強材12をインナーリード8、8、・・・の表面
に形成するようにしても良い。即ち、補強材12はエッチ
ングストップ層2の除去前においてインナーリード表面
と、エッチングストップ層2のアウターリード側の面の
どちらに形成しても良い。
(d.第4の実施例)[第7図] 第7図(A)乃至(D)は本発明リードフレームの製
造方法の第4の実施例を工程順に示す断面図である。本
実施例は、リードフレーム材1の一方の金属層4によっ
てバンプを形成するものであり、これの技術的背景を述
べると次のとおりである。
従来、バンプ付きリードフレームは、厚肉の銅等の金
属箔をエッチングしてリードフレーム化し、その後各バ
ンプを形成すべき部分をマスクして他をハーフエッチン
グし、更にレジストでバンプ以外の部分をマスクしてバ
ンプに金メッキする方法で製造することがあった。
しかし、この方法によればハーフエッチングのための
マスクであるフォトレジスト膜は1回のエッチングを終
えた後の凹凸のあるところに形成するので、形成が非常
に難しく、設計通りにすることが困難である。また、ハ
ーフエッチングにおけるエッチング深さのコントロール
が非常に難しい。しかも、レジスト写真工程が3回も必
要となるので製造コストも非常に大きくなる。
また、転写バンプ方式によりインナーリードにバンプ
を形成する方法もあった。転写バンプ方式は、ガラス板
等の基板の表面に全面的に錫等の導電層を例えば蒸着に
より形成し、該導電層の表面にフォトレジスト膜を選択
的に形成し、その後、バンプとなる金をメッキにより導
電層のマスクされていない部分上に形成し、該金メッキ
層を別に形成したリードフレームのインナーリード先端
部に熱圧着により転写するというものである。
しかしながら、この方法によれば、金メッキ層を形成
した基板側とリードフレーム側との位置合せが難しいの
で、バンプ位置にずれが生じ易い。また、数多くある金
メッキ層の中にはリードフレームに転写されないものが
あり、無バンプ不良が生じ易い。また、メッキ膜厚のコ
ントロールが難しいので、バンプの厚さにバラツキが生
じ易かった。特に高速電気メッキによれば電界強度のバ
ラツキにより中央部で薄く周辺部で厚くなる傾向がある
のでバンプの厚さにバラツキが生じることは避け得な
い。
本リードフレームの製造方法はこのような問題が生じ
ないようにすべく案出されたものなのである。
(A)第7図(A)に示すように、三層構造のリードフ
レーム材1を用意する。2はアルミニウムからなるエッ
チングストップ層(厚さ2〜30μm)、3はリードフレ
ーム本体となる金属層(厚さ10〜100μm)で、銅から
なる。4はバンプ及びガイドホール形成部分となる金属
層(厚さ10〜50μm)である。金属層3と4はエッチン
グストップ層2をサンドイッチ状に挟んでいる。
(B)次に、同図(B)に示すように、金属層3、4の
表面にフォトレジスト膜5a、5bを選択的に形成する。金
属層3をマスクするフォトレジスト膜5aはリードフレー
ム本体を成すパターンを有し、フォトレジスト膜5bはバ
ンプ11及びガイドホール近傍部分となるパターンを有す
る。
(C)次に、同図(C)に示すようにフォトレジスト膜
5a、5bをマスクとして金属層3、4を同時にエッチング
する。エッチング液としてはH2O2/H2SO4系のものを用い
る。すると、金属層3のエッチングによってはリードフ
レーム本体が形成され、金属層4のエッチングによって
バンプ11及びガイドホール6近傍部分が形成される。
その後、フォトレジスト膜5a、5bを除去する。
尚、本実施例においては両面に対するエッチングを同
時に行っていたが、第1の実施例の場合のように順次に
行うような態様で実施しても良い。
(D)その後、同図(D)に示すようにエッチングスト
ップ層2を除去する。これによりバンプ付きリードフレ
ームができあがる。
このようなバンプ11は金メッキされたうえでICの電極
パッドとアルミニウム・金共晶合金を介して接続される
ことになる。しかし、異方性導電シートを使用するよう
にしても良い。このようにすれば金メッキは不要とな
り、熱圧着により接続されることになる。
本リードフレームの製造方法によれば、リードフレー
ム材のパターニングのための写真工程は1工程で済むの
で、コストの低減を図ることができる。そして、フォト
レジスト膜は平坦な金属層表面に形成することができる
ので、写真工程がやり易く、リードフレームの形状、バ
ンプの位置、形状を設計通りにすることができる。しか
も、バンプの厚さはメッキにより形成する場合と異な
り、一定にすることができ、また、バンプとインナーリ
ードとの接着力はリードフレーム材形成の際にエッチン
グストップ層と金属層とを強く接着することにより非常
に強くすることができ、剥れが生じる虞れがないように
することができる。
しかして、安定した高信頼度のバンプ付きリードフレ
ームを得ることができる。
(H.発明の効果) 以上に述べたように、請求項(1)の発明リードフレ
ームの製造方法は、エッチングストップ層をリードフレ
ームの母材を成すところのそれより厚い第1の金属層と
インナーリードを成すところの第1の金属層より薄く且
つ第1の金属層と同じ材質の第2の金属層によって挟ん
だ三層構造のリードフレーム材の両面にフォトレジスト
膜を選択的に形成し、該フォトレジスト膜をマスクとし
て両面のフォトレジスト膜をエッチングし、その後、上
記エッチングストップ層の不要部分を除去することを特
徴とするものである。
従って、請求項(1)のリードフレームの製造方法に
よれば、第1のの金属層をエッチングすることによりリ
ードフレームの母材を形成し、第2の金属層をエッチン
グすることによりICとの接続部であるインナーリードを
形成することができる。そして、第1と第2の金属層間
にはエッチングストリップ層が介在するので両金属層は
互いに独立したパターンに形成される。従って、リード
フレームの母材となる金属層を必要な機械的強度が得ら
れるような厚さとし、ICとの接続部となるインナーリー
ドとなる金属層を該接続部に要求される微細さに応じた
厚さにすることにより、ICとの微細な接続部と充分な機
械的強度を有するリードフレームを得ることができる。
そして、リードフレームの母材となる金属層と、ICと
の接続部であるインナーリードとなる金属層を導電性の
高い金属材料で形成することにより、ICからリードの外
部端子に至る電流経路の電気抵抗をより小さくすること
ができる。勿論、母材と、IC接続部との間にはエッチン
グストップ層が介在し、これはエッチングレートの関係
でその両側の金属層と同じ材質の金属材料を使えないの
で導電性が低くならざるを得ないが、しかし、その厚さ
は薄いので、電気抵抗を大きくする要因には殆どなら
ず、無視し得るのである。
次に、請求項(2)のリードフレームの製造方法は、
請求項(1)のリードフレームの製造方法において、第
1と第2の金属層のエッチング後エッチングストップ層
の不要部分の除去前に、インナーリードを補強する補強
材を形成することを特徴とするものである。
従って、請求項(2)のリードフレームの製造方法に
よれば、補強材によって微細なインナーリードを補強す
ることができる。依って、インナーリードの曲がり、折
れ、ショートなどを防止することができる。
次に、請求項(3)のリードフレームの製造方法は、
請求項(1)のリードフレームの製造方法において、イ
ンナーリードに代えてバンプを形成したことを特徴とす
るものである。
従って、請求項(3)のリードフレームの製造方法に
よれば、写真工程が一回しかない簡単な工程で厚さが一
定のバンプを強い接着力で安定に形成することができ、
高信頼度、低コストのバンプ付きリードフレームを提供
することができる。
【図面の簡単な説明】
第1図及び第2図は本発明リードフレームの製造方法の
第1の実施例を説明するためのもので、第1図(A)乃
至(E)は実施例を工程順に示す断面図、第2図
(A)、(B)は同じく斜視図、第3図及び第4図は本
発明リードフレームの製造方法の第2の実施例を説明す
るためのもので、第3図(A)、(B)は実施例を工程
順に示す断面図、第4図はバンプ形成後の状態を示す斜
視図、第5図(A)、(B)は第3図及び第4図に示し
たリードフレームの製造方法の一つの変形例を工程順に
示す断面図、第6図(A)、(B)は本発明リードフレ
ームの製造方法の第3の実施例を工程順に示す斜視図、
第7図(A)乃至(D)は本発明リードフレームの製造
方法の第4の実施例を工程順に示す断面図、第8図
(A)乃至(C)はリードフレームの製造方法の一つの
従来例を工程順に示す断面図、第9図は発明が解決しよ
うとする問題点を説明するためのリードフレーム板厚・
リードピッチ相関図である。 符号の説明 1……リードフレーム材、 2……エッチングストップ層、 3……リードフレームの母材となる金属層、 4……ICとの接続部となる金属層、 7……リードフレームの母材(アウターリード)、 8……ICとの接続部(インナーリード)、 11……バンプ(ICとの接続部)、 12……補強材。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−120574(JP,A) 特公 昭45−40737(JP,B1) (58)調査した分野(Int.Cl.6,DB名) H01L 23/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】リードレーム母材を成す第1の金属層とイ
    ンナーリードを成し第1の金属層と同じ材料からなりこ
    れよりも薄い第2の金属層によって上記第1の金属層よ
    りも薄い金属からなるエッチングストップ層をサンドイ
    ッチ状に挟んだ三層構造のリードフレーム材を用意し、 上記リードフレーム材の表面にフォトレジスト膜を選択
    的に形成し、該フォトレジスト膜をマスクとして上記第
    1と第2の金属層をエッチングすることをリードフレー
    ム材の両面に対して同時又は順次に行うことにより第1
    の金属層をリードフレームの母材とし、第2の金属層を
    インナーリードとし、 その後、上記エッチングストップ層の不要部分を除去す
    る ことを特徴とするリードフレームの製造方法
  2. 【請求項2】フォトレジスト膜をマスクとする第1と第
    2の金属層をエッチングした後エッチングストップ層の
    不要部分を除去する前に、インナーリードを補強する補
    強材を形成する ことを特徴とする請求項(1)に記載のリードフレーム
    の製造方法
  3. 【請求項3】リードレーム母材を成す第1の金属層と第
    1の金属層と同じ材料からなりこれよりも薄い第2の金
    属層によって上記第1の金属層よりも薄い金属からなる
    エッチングストップ層をサンドイッチ状に挟んだ三層構
    造のリードフレーム材を用意し、 上記リードフレーム材の表面にフォトレジスト膜を選択
    的に形成し、該フォトレジスト膜をマスクとして上記第
    1と第2の金属層をエッチングすることをリードフレー
    ム材の両面に対して同時又は順次に行うことにより第1
    の金属層をリードフレームの母材とし、第2の金属層を
    バンプとし、 その後、上記エッチングストップ層の不要部分を除去す
    る ことを特徴とするリードフレームの製造方法
JP1288173A 1989-11-06 1989-11-06 リードフレームの製造方法 Expired - Fee Related JP2797542B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1288173A JP2797542B2 (ja) 1989-11-06 1989-11-06 リードフレームの製造方法
US07/756,278 US5221428A (en) 1989-11-06 1991-09-06 Production of lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1288173A JP2797542B2 (ja) 1989-11-06 1989-11-06 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH03148856A JPH03148856A (ja) 1991-06-25
JP2797542B2 true JP2797542B2 (ja) 1998-09-17

Family

ID=17726758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1288173A Expired - Fee Related JP2797542B2 (ja) 1989-11-06 1989-11-06 リードフレームの製造方法

Country Status (2)

Country Link
US (1) US5221428A (ja)
JP (1) JP2797542B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
JPH06232305A (ja) * 1993-02-05 1994-08-19 Toshiba Corp リ−ドフレ−ムの製造方法
JP2853516B2 (ja) * 1993-05-25 1999-02-03 ソニー株式会社 リードフレームとその製造方法
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5629239A (en) * 1995-03-21 1997-05-13 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
JP3171093B2 (ja) * 1996-01-31 2001-05-28 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
WO1998041071A1 (en) * 1997-03-11 1998-09-17 Xemod, Inc. Hybrid module assembling method and apparatus
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
EP0921562A3 (en) * 1997-10-28 2002-06-05 Texas Instruments Incorporated Improvements in or relating to lead frames
US6429050B1 (en) * 1997-12-18 2002-08-06 Texas Instruments Incorporated Fine pitch lead frame and method
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US6274822B1 (en) 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections
TW446627B (en) * 1998-09-30 2001-07-21 Toyo Kohan Co Ltd A clad sheet for lead frame, a lead frame using thereof and a manufacturing method thereof
JP3405259B2 (ja) * 1999-03-17 2003-05-12 カシオ計算機株式会社 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
US6409930B1 (en) 1999-11-01 2002-06-25 Bmc Industries, Inc. Lamination of circuit sub-elements while assuring registration
US6365057B1 (en) 1999-11-01 2002-04-02 Bmc Industries, Inc. Circuit manufacturing using etched tri-metal media
US6468439B1 (en) * 1999-11-01 2002-10-22 Bmc Industries, Inc. Etching of metallic composite articles
KR100449156B1 (ko) * 2002-05-09 2004-09-18 엘지전선 주식회사 솔더 범프용 동박의 제조방법
JP4603812B2 (ja) * 2003-05-12 2010-12-22 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 改良されたスズめっき方法
US6815806B1 (en) * 2003-07-17 2004-11-09 International Business Machines Corp. Asymmetric partially-etched leads for finer pitch semiconductor chip package
US7462926B2 (en) * 2005-12-01 2008-12-09 Asm Assembly Automation Ltd. Leadframe comprising tin plating or an intermetallic layer formed therefrom
JP2013041950A (ja) * 2011-08-12 2013-02-28 Sharp Corp 発光装置
JP6459618B2 (ja) * 2015-02-24 2019-01-30 大日本印刷株式会社 リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
TWI810563B (zh) * 2021-05-14 2023-08-01 達運精密工業股份有限公司 遮罩的製造方法及遮罩製造裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1249360A (en) * 1967-12-30 1971-10-13 Sony Corp Lead assembly and method of making the same
JPS5728955B2 (ja) * 1974-03-06 1982-06-19

Also Published As

Publication number Publication date
US5221428A (en) 1993-06-22
JPH03148856A (ja) 1991-06-25

Similar Documents

Publication Publication Date Title
JP2797542B2 (ja) リードフレームの製造方法
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3003624B2 (ja) 半導体装置
US5481798A (en) Etching method for forming a lead frame
JPH05198716A (ja) リードフレームの製造方法
JP2861841B2 (ja) リードフレームの製造方法
KR100743231B1 (ko) 인쇄회로기판의 제조방법
JPH0997868A (ja) リードフレーム部材及びその製造方法
JPH08124965A (ja) 多層配線基板と半導体チップの接続方法
JP2853516B2 (ja) リードフレームとその製造方法
JP3019556B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH04102341A (ja) Tabテープの製造方法
JP3136194B2 (ja) リードフレームの製造方法
JP3016305B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP4507473B2 (ja) リードフレームの製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP3936060B2 (ja) グリッドアレイの製造方法
JP2661280B2 (ja) テープキャリヤの構造
JP3637730B2 (ja) リードフレーム
JPH11261225A (ja) 多層配線板の製造方法
JP2001077289A (ja) リードフレーム部材およびその製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JPH0574862A (ja) フレキシブル基板の構造
JPH0389527A (ja) バンプ付フィルムキャリアの製造方法
JPS62286239A (ja) バンプ付きtabの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees