JP2853516B2 - リードフレームとその製造方法 - Google Patents

リードフレームとその製造方法

Info

Publication number
JP2853516B2
JP2853516B2 JP5145625A JP14562593A JP2853516B2 JP 2853516 B2 JP2853516 B2 JP 2853516B2 JP 5145625 A JP5145625 A JP 5145625A JP 14562593 A JP14562593 A JP 14562593A JP 2853516 B2 JP2853516 B2 JP 2853516B2
Authority
JP
Japan
Prior art keywords
lead
stop layer
etching
etching stop
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5145625A
Other languages
English (en)
Other versions
JPH06334084A (ja
Inventor
健治 大沢
伊藤  誠
睦 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5145625A priority Critical patent/JP2853516B2/ja
Priority to KR1019940010348A priority patent/KR100319061B1/ko
Priority to TW083104570A priority patent/TW318275B/zh
Priority to US08/248,096 priority patent/US5437764A/en
Publication of JPH06334084A publication Critical patent/JPH06334084A/ja
Application granted granted Critical
Publication of JP2853516B2 publication Critical patent/JP2853516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームとその
製造方法、特にアウターリードの端部にアウターリード
と別の金属材料からなるエッチングストップ層を介して
アウターリードより薄いインナーリードの基部側を接続
したリードフレームとその製造方法に関する。
【0002】
【従来の技術】リードフレームとして、厚肉のアウター
リード用銅層と、エッチングストップ用アルミニウム層
と、薄肉のインナーリード用銅層を積層した三層構造の
リードフレーム材をエッチングにより加工したものがあ
る。(特願平3−274843)。図6はそのようなリ
ードフレームの従来例の一つを示す断面図である。
【0003】図6において、aはリードフレーム、bは
銅からなるアウターリードで、その基部表面にはアルミ
ニウムからなるエッチングストップ層cが形成され、該
エッチングストップ層cには銅からなる薄肉のインナー
リードdの基部が固定されており、該インナーリードd
の先端部には例えばアルミニウムからなるバンプeが形
成されている。
【0004】そして、インナーリードdの先端部がバン
プeを介して半導体チップfの電極パッドgにボンディ
ングされている。hは半導体チップfを封じする封止樹
脂である。このようなリードフレームaは、従来、上述
した三層構造のリードフレーム材に対してアウターリー
ド用銅層に対しての選択的エッチングとインナーリード
用銅層に対しての選択的エッチングとを別々に行うこと
により製造された。この場合、インナーリード用エッチ
ングによりアウターリードが侵蝕されること及びアウタ
ーリード用エッチングによりインナーリードが侵蝕され
ることはアルミニウムからなるエッチングストップ層に
より阻まれる。尚、インナーリードがサイドエッチング
によりファインピッチ化が阻まれるのを避けるためにレ
ジスト膜をマスクとして銅をメッキすることによりイン
ナーリードを形成する技術もある。
【0005】
【発明が解決しようとする課題】ところで、このような
従来のリードフレームaは、アルミニウムと銅との接合
強度を高めることに限界があることからアウターリード
bとインナーリードdとの接合性を充分に高めることが
難しいという問題を有していた。というのは、アウター
リードbとインナーリードdの間にはアルミニウムから
なるエッチングストップ層cが介在し直接接合する部分
が全くなかったからである。
【0006】また、このような従来のリードフレームa
は三層構造のリードフレーム材を用いるので、アウター
リードのパターニングは片面エッチングにより形成せざ
るを得ず、その結果、サイドエッチング量が大きくなる
ことを避け得なかった。従って、ファインピッチ化にも
自ずと限界があり、超高集積化の要求に応えないという
問題もあった。更に、このような従来のリードフレーム
aには、樹脂封止等され、ICが出来上り、使用された
とき経年効果により水分が樹脂h中に侵入するとアルミ
ニウムと銅による局部電池が発生し、それによって水に
よるアルミニウムの腐食の進行が促されてしまうという
問題もあった。また、レジスト膜をマスクとしてメッキ
することによりインナーリードを形成する技術によれ
ば、インナーリードのファインピッチ化は期待できても
アウターリードのファインピッチ化はできない。そし
て、ICの高集積化、多ピン化はリードフレームのアウ
ターリードのファインピッチ化を要求するようになって
いる。
【0007】本発明はこのような問題点を解決すべく為
されたものであり、リードフレームとその製造方法にお
いて、リードフレームのアウターリードのファインピッ
チ化を図り、アウターリードとインナーリードとの接合
性をより高め、且つアウターリード、インナーリード
と、エッチングストップ層との間に局部電池が発生した
エッチングストップ層の腐食の進行が激しくなるのを防
止することを目的とする。
【0008】
【課題を解決するための手段】請求項1のリードフレー
ムは、インナーリードの基端部が上記エッチングストッ
プ層の側面を経て上記アウターリードの表面上に延びて
そこに接していることを特徴とする。請求項2のリード
フレームの製造方法は、金属ベースのアウターリードと
なる部分に対する加工によりアウターリードを形成し、
該金属ベースのインナーリードが配設される領域の一方
の面にエッチングストップ層を形成し、該金属ベースの
エッチングストップ層側の表面にメッキレジスト層を選
択的に形成し、これをマスクとして金属メッキすること
によりインナーリードを形成し、該金属ベースのインナ
ーリード配設領域の裏側をエッチングにより除去し、エ
ッチングストップ層の不要部分をエッチングすることを
特徴とする。
【0009】請求項3のリードフレームの製造方法は、
請求項2のリードフレームの製造方法におけるエッチン
グストップ層の不要部分のエッチングにあたってエッチ
ングストップ層のバンプを形成すべき部分をマスクして
おくことを特徴とする。請求項4のリードフレームの製
造方法は、請求項2のリードフレームの製造方法の全工
程の終了後、インナーリードの先端部裏面にバンプを形
成することを特徴とする。
【0010】
【作用】請求項1のリードフレームによれば、インナー
リードの基端部がアウターリードに直接接続された構造
を有するので、インナーリードとアウターリードがエッ
チングストップ層により完全に分離している従来の場合
に比較してインナーリードとアウターリードの接合強度
を高くすることができると共に、インナーリードとアウ
ターリードと直接接しているのでその間に電位差が生ぜ
ず、局部電池によりアルミニウムの水分による侵蝕が促
進されることを阻むことができる。
【0011】請求項2のリードフレームの製造方法によ
れば、三層構造ではなく単層の金属ベースに対しての加
工によりアウターリードを形成するので両面からの選択
エッチングあるいはプレス加工が可能となる。従って、
アウターリードを片面選択的エッチングによりパターニ
ングする従来の場合におけるよりもサイドエッチング量
を少なくするあるいはサイドエッチングを全くなくすこ
とができる。従って、アウターリードをよりファインピ
ッチ化することができる。そして、インナーリードの基
端部をエッチングストップ層上から食み出させてアウタ
ーリードに直接接合させることにより、インナーリード
とアウターリードとの接合強度を高めたりインナーリー
ド、アウターリードとエッチングストップ層による局部
電池の発生を阻んだりすることができる。
【0012】請求項3のリードフレームの製造方法によ
れば、インナーリードの先端部にバンプを形成するの
で、半導体チップ側にバンプを形成する必要がない。従
って、半導体チップの歩留りがバンプの形成工程におけ
る不良の発生により低下する虞れがない。そして、イン
ナーリードをマスクとするエッチングストップ層のエッ
チングの際にバンプを形成すべき部分をマスクしておく
ので、工程を徒らに増すことなくバンプの形成ができ
る。請求項4のリードフレームの製造方法によれば、イ
ンナーリードの先端部にバンプを形成するので、半導体
チップ側にバンプを形成する必要がない。従って、半導
体チップの歩留りがバンプの形成工程における不良の発
生により低下する虞れがない。
【0013】
【実施例】以下、本発明リードフレームとその製造方法
を図示実施例に従って詳細に説明する。図1は本発明リ
ードフレームの一つの実施例を示す断面図である。図1
において、1はリードフレーム、2は銅からなるアウタ
ーリードで、その基部表面にはアルミニウムからなるエ
ッチングストップ層3が形成され、該エッチングストッ
プ層3には銅からなる薄肉のインナーリード4の基部が
固定されており、該インナーリード5の先端部には例え
ばアルミニウムからなるバンプ6が形成されている。
【0014】このリードフレーム1は、インナーリード
4のアウターリード2の内端部にエッチングストップ層
3を介して接続された基部の端(基端部)4aがエッチ
ングストップ層3の側面を経てアウターリード2上に延
びてそこに接続された構造を有しており、この点で図6
に示す従来のリードフレームと全く異なっている。6は
補強テープで、多数のインナーリード4、4、…表面に
それと交差する方向で接着されており、インナーリード
4の曲り、インナーリード4、4、…間の位置関係のず
れを防止する役割を果す。そして、インナーリード4の
先端部がバンプ5を介して半導体チップ7の電極パッド
8にボンディングされ、そして樹脂封止される。8は半
導体チップfを封止する封止樹脂である。
【0015】このようなリードフレーム1によれば、イ
ンナーリード4の基端部4aがアウターリード2に直接
接続された構造を有するので、インナーリード4とアウ
ターリード2がエッチングストップ層3により完全に分
離している従来の場合に比較してインナーリード4とア
ウターリード2の接合強度を高くすることができると共
に、インナーリード4とアウターリード2と直接接して
いるのでその間に電位差が生ぜず、局部電池によりアル
ミニウムの水分による侵蝕が促進されることを阻むこと
ができる。
【0016】図2(A)乃至(H)は図1に示すリード
フレームの製造方法の第1の例を工程順に示す斜視図で
ある。 (A)銅合金あるいは42合金からなる金属ベース9
(厚さ例えば80〜150μm)をリードフレーム材と
して用意し、その両面に、レジスト膜10、10を選択
的に形成する。図2(A)はレジスト膜10、10形成
後の状態を示す。
【0017】(B)次に、上記レジスト膜10、10を
マスクとして該金属ベース9を両面からエッチングする
ことにより、アウターリードが配置される領域のアウタ
ーリードのパターンに対してネガのパターンとなる部分
を除去してアウターリード2を形成する。尚、インナー
リードが配置される領域はレジスト膜10、10で覆っ
てエッチングされないようにする。尚、このアウターリ
ード2の形成を選択的にエッチングではなくプレス加工
により行っても良い。このようにプレス加工によりアウ
ターリードを形成するとサイドエッチングなるものは一
切生じない。2aはアウターリード間を連結するタイバ
ーである。
【0018】次に、金属ベース9の表面のインナーリー
ド配置領域11のみを選択的にハーフエッチングする。
これにより、インナーリード配置領域11の厚さを例え
ば50μmにする。このハーフエッチング工程は不可欠
ではないが、あると後で行う選択エッチングのエッチン
グ量が少なくて済む。図2(B)はこのハーフエッチン
グ終了後の状態を示す。尚、図2(B)は金属ベース9
の裏側が上を向いている。 (C)次に、金属ベース9を裏返しにし表側が上を向く
ようにし、図2(C)に示すように、インナーリード配
置領域11上にスパッタリングにより浅いアルミニウム
層(厚さ例えば0.1〜20μm)からなるエッチング
ストップ層3と銅層(厚さ例えば2〜5μm)13を形
成する。尚、銅層13の形成は不可欠ではないが、これ
を行っておくと後で形成するインナーリードの接着性が
より高くなる。
【0019】(D)金属ベース9の表面上にメッキレジ
スト層10を、形成すべきインナーリードのパターンに
対してネガのパターンに形成する。尚、図2(D)では
メッキレジスト層10を2点鎖線で示した。用いるレジ
スト材は例えば電着レジスト(日本化学石油製オリゴE
D−UV)で、コーティング厚が例えば10〜30μm
であり、パターニングのための露光の露光量は例えば1
50〜400mj/cm2 であり、そして、現像はNa
2 CO3 1%溶液(45℃)を用いてスプレーすること
により行う。現像終了後酸性脱脂をし、次いで10%硫
酸H2 SO4 で表面を活性化し、その後硫酸銅メッキを
することによりエッチングストップ層3表面の銅層13
上に(銅層13を形成しない場合には勿論エッチングス
トップ層3表面に直接に)インナーリード4を形成す
る。
【0020】メッキ液として具体的にはCuSO4 が8
0g/l、H2 SO4 が200g/l、Cl- が50p
pmのものを用い、電流密度1.0〜4.0A/dm2
での電気メッキによりインナーリード4を形成する。形
成するインナーリード4の線幅は例えば30μm、リー
ド間の間隔は例えば30μmである。尚、各インナーリ
ード4はエッチングストップ層3上から基端部が外側に
食み出るように形成する。尚、銅の電気メッキの前処理
として硫酸ニッケルメッキ浴を行ってニッケル下地を形
成しその上に銅メッキを形成することによりインナーリ
ードの接合強度を高めるようにしても良い。また、銅メ
ッキによってインナーリード4を形成するのではなく例
えばニッケルメッキによりそれを形成するようにするこ
とも考えられる。図2(D)はインナーリード4形成後
の状態を示す。
【0021】(E)インナーリード4形成後メッキレジ
スト層14を除去し、インナーリード4、4、…表面に
それと交差する方向に補強テープ6を接着してインナー
リード4、4、…を補強する。具体的には、片側の面に
Bステージのエポキシ系の接着剤をコーティングした厚
さ50μm程度のポリイミドフィルムを適宜にカット
し、これをインナーリード4、4、…に150℃程度に
加熱した熱ローラーを用いて貼り合せる。その後、図2
(E)に示すように金属ベース9を裏返しにする。
【0022】(F)次に、金属ベース9のインナーリー
ド配設領域11のエッチングストップ層3より裏側[図
2(F)では上側になっている。]にある銅を選択的エ
ッチングにより完全に除去する。このエッチングは10
〜20%のH22 溶液と10〜18%のH2 SO4
液との混合溶液をエッチング液として用い、45℃に加
熱してスプレーすることにより行う。これによりアルミ
ニウムからなるエッチングストップ層3が表面に露出す
る。図2(F)はこのエッチング終了後の状態を示す。
【0023】(G)次に、図2(G)に示すように、ア
ルミニウムからなるエッチングストップ層3に対してイ
ンナーリード4及びアウターリード2をマスクとしてエ
ッチングしてエッチングストップ層3の不要部分を除去
する。このエッチングは当然にアルミニウムを侵蝕し、
アウターリード2、インナーリード4を侵蝕しないよう
に行う必要があり、ウェットエッチングで行う場合には
リン酸系のエッチング液を用いる。ドライエッチングで
行う場合には、エッチングガスとしてBCl3 (40S
CCM)+Cl2 (100SCCM)+He又はN2
(1500SCCM)を用い、RFパワーが220W、
圧力130Pa、テーブル温度5℃、時間7μm/24
0secというような条件のRIEにより行う。
【0024】尚、この場合インナーリード4の表面にア
ルミニウムが残るようにエッチングする場合と、残らな
いようにエッチングする場合とが考えられる。残るよう
にする場合にはインナーリード4側からエッチングし、
そうでない場合にはその反対側からエッチングする。更
に、工程C[図2(C)参照]でスパッタリングした薄
い銅層13を銅エッチング剤を用いて除去する。これに
より、図2(G)に示すように各隣接インナーリード4
・4間が完全に分離された状態になる(勿論、樹脂封止
後アウターリードの不要部分をカットするまではアウタ
ーリード2のタイバー部分2aによっては短絡された状
態になっている。)。
【0025】(H)その後、アルミニウムのスパッタリ
ング、フォトエッチング等によって図2(H)に示すよ
うに、各インナーリード4の先端部表面にバンプ5を形
成する。このようなリードフレームの製造方法によれ
ば、アウターリードを金属ベース9に対して両面からの
選択的エッチングにより形成するので、アウターリード
を片面選択的エッチングによりパターニングする場合に
おけるよりもサイドエッチング量を少なくすることがで
きる。具体的には約2分の1に少なくすることができる
のである。従って、アウターリードをよりファインピッ
チ化することができる。
【0026】そして、インナーリード4の基端部をエッ
チングストップ層3上から食み出させてアウターリード
2に直接接合させることにより、インナーリード4とア
ウターリード2との接合強度を高めたりインナーリード
4、アウターリード2・エッチングストップ層3による
局部電池の発生を阻んだりすることができる。そして、
インナーリード4の先端部にバンプ5を形成するので、
半導体チップ側にバンプを形成する必要がない。従っ
て、半導体チップの歩留りがバンプの形成工程における
不良の発生により低下する虞れがない。
【0027】図3(A)、(B)はリードフレーム製造
後の半導体装置の組立工程を順に示す斜視図で、(A)
はインナーリード4をバンプにて半導体チップ7の電極
パッドに接続した状態を示し、(B)は樹脂封止した状
態を示す。インナーリード4の先端部のバンプ5と電極
パッド8との接続はシングルポイント超音波ボンディン
グにより行う。
【0028】図4(A)、(B)は製造方法の第2の例
の要部を工程順に示す斜視図である。本実施例は、図2
に示すところの製造方法の第1の例とは、図2(E)に
示す工程までは全く同じである。 (A)エッチングストップ層12が露出するまで金属ベ
ース9のインナーリード配設領域11の裏側の部分を除
去した後[図2(F)参照]、図4(A)に示すよう
に、例えば電着レジストからなるマスク体15によりバ
ンプを形成すべき部分をマスクする。
【0029】(B)その後、図4(B)に示すように、
エッチングストップ層12をエッチングする。すると、
インナーリード4の先端部にアルミニウムからなるバン
プ5が形成される。このようなリードフレームの製造方
法によれば、インナーリードをマスクとするエッチング
ストップ層3のエッチングの際にバンプ5を形成すべき
部分をマスクしておくので、工程を徒らに増すことなく
バンプの形成ができる。
【0030】図5(A)、(B)は製造方法の第3の例
の要部を工程順に示す斜視図である。本実施例は、図2
に示すところの製造方法の第1の例とは、図2(E)に
示す工程までは全く同じである。 (A)エッチングストップ層12が露出するまで金属ベ
ース9のインナーリード配設領域11の裏側の部分を除
去した後[図2(F)参照]図5(A)に示すように、
例えばフォトレジスト、治具からなるマスク体15aを
バンプを形成すべき部分上に横切るように位置させてマ
スクする。
【0031】(B)その後、図5(B)に示すように、
エッチングストップ層12をエッチングする。すると、
インナーリード4の先端部にアルミニウムからなるバン
プ5が形成される。 このように本発明リードフレームとその製造方法は種々
の態様で実施することができる。
【0032】
【発明の効果】請求項1のリードフレームは、インナー
リードの基端部がエッチングストップ層の側面を経てア
ウターリードの表面上に延びてそこに接続されているこ
とを特徴とするものである。従って、請求項1のリード
フレームによれば、インナーリードの基端部がアウター
リードに直接接続された構造を有するので、インナーリ
ードとアウターリードがエッチングストップ層により完
全に分離している従来の場合に比較してインナーリード
とアウターリードの接合強度を高くすることができると
共に、インナーリードとアウターリードと直接接してい
るのでその間に電位差が生ぜず、局部電池によりアルミ
ニウムの水分による侵蝕が促進されることを阻むことが
できる。
【0033】請求項2のリードフレームの製造方法は、
金属ベースのアウターリードとなる部分に対する加工に
よりアウターリードを形成し、該金属ベースのインナー
リードが配設される領域の一方の面にエッチングストッ
プ層を形成し、該金属ベースのエッチングストップ層側
の表面にメッキレジスト層を選択的に形成し、これをマ
スクとして金属メッキすることによりエッチングストッ
プ層上にインナーリードを形成し、該金属ベースのイン
ナーリード配設領域の裏側をエッチングにより除去し、
上記インナーリードをマスクとしてエッチングストップ
層の不要部分をエッチングすることを特徴とするもので
ある。
【0034】従って、請求項2のリードフレームの製造
方法によれば、単層構造の金属ベースに対して加工する
ことによりアウターリードを形成することができるので
両面からの選択エッチングによりあるいはプレス加工に
より形成することができる。そして、両面エッチングに
よれば、アウターリードを片面選択的エッチングにより
形成する場合におけるよりもサイドエッチング量を少な
くすることができ、プレス加工によればサイドエッチン
グをなくすことができる。従って、アウターリードをよ
りファインピッチ化することができる。そして、インナ
ーリードの基端部をエッチングストップ層上から食み出
させてアウターリードに直接接合させることにより、イ
ンナーリードとアウターリードとの接合強度を高めたり
インナーリード、アウターリードとエッチングストップ
層による局部電池の発生を阻んだりすることができる。
【0035】請求項3のリードフレームの製造方法は、
請求項2のリードフレームの製造方法におけるインナー
リードをマスクとするエッチングストップ層のエッチン
グにあたってエッチングストップ層のバンプを形成すべ
き部分をマスクしておくことを特徴とするものである。
従って、請求項3のリードフレームの製造方法によれ
ば、インナーリードの先端部にバンプを形成するので、
半導体チップ側にバンプを形成する必要がない。従っ
て、半導体チップの歩留りがバンプの形成工程における
不良の発生により低下する虞れがない。そして、インナ
ーリードをマスクとするエッチングストップ層のエッチ
ングの際にバンプを形成すべき部分をマスクしておくの
で、工程を徒らに増すことなくバンプの形成ができる。
【0036】請求項4のリードフレームの製造方法は、
請求項2のリードフレームの製造方法の全工程の終了
後、インナーリードの先端部裏面にバンプを形成するこ
とを特徴とするものである。従って、請求項4のリード
フレームの製造方法によれば、インナーリードの先端部
にバンプを形成するので、半導体チップ側にバンプを形
成する必要がない。従って、半導体チップの歩留りがバ
ンプの形成工程における不良の発生により低下する虞れ
がない。そして、インナーリードをマスクとするエッチ
ングストップ層のエッチングの際にバンプを形成すべき
部分をマスクしておくので、工程を徒らに増すことなく
バンプの形成ができる。
【図面の簡単な説明】
【図1】本発明リードフレームの一つの実施例を示す断
面図である。
【図2】(A)乃至(H)は本発明リードフレームの製
造方法の第1の実施例を工程順に示す斜視図である。
【図3】(A)、(B)はリードフレーム製造後の半導
体装置の組立工程を順に示す斜視図である。
【図4】(A)、(B)は本発明リードフレームの製造
方法の第2の実施例の要部を工程順に示す斜視図であ
る。
【図5】(A)、(B)は本発明リードフレームの製造
方法の第3の実施例を工程順に示す斜視図である。
【図6】リードフレームの従来例を示す断面図である。
【符号の説明】
1 リードフレーム 2 アウターリード 3 エッチングストップ層 4 インナーリード 4a インナーリードの基端部 5 バンプ 9 金属ベース 10 レジスト層 15、15a マスク体
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60,23/50 C23F 1/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 アウターリードの端部にアウターリード
    と別の金属材料からなるエッチングストップ層を介して
    該アウターリードより薄いインナーリードの基部側を接
    続したリードフレームにおいて、 上記インナーリードの基端部が上記エッチングストップ
    層の側面を経て上記アウターリードの表面上に延びてそ
    こに接続されていることを特徴とするリードフレーム
  2. 【請求項2】 金属ベースを用意し、該金属ベースのア
    ウターリードが配置される領域に対する加工によりアウ
    ターリードを形成する工程と、 上記金属ベースのインナーリードが配設される領域の一
    方の面に上記アウターリードと別の金属材料からなるエ
    ッチングストップ層を形成する工程と、 上記金属ベースのエッチングストップ層が形成された側
    の表面に、形成すべきインナーリードに対してネガのパ
    ターンを有するメッキレジスト層を形成する工程と、 上記金属ベース上に上記メッキレジスト層をマスクとし
    て金属をメッキすることにより基端部が上記アウターリ
    ードの表面に接したインナーリードを上記エッチングス
    トップ層上に形成する工程と、 上記金属ベースの上記インナーリードが配設された領域
    の裏側をエッチングにより除去する工程と、 上記エッチングストップ層をエッチングする工程と、 を有することを特徴とするリードフレームの製造方法
  3. 【請求項3】 金属ベースを用意し、該金属ベースのア
    ウターリードが配置される領域に対する加工によりアウ
    ターリードを形成する工程と、 上記金属ベースのインナーリードが配設される領域の一
    方の面に上記アウターリードと別の金属材料からなるエ
    ッチングストップ層を形成する工程と、 上記金属ベースのエッチングストップ層が形成された側
    の表面に、形成すべきインナーリードに対してネガのパ
    ターンを有するメッキレジスト層を形成する工程と、 上記金属ベース上に上記メッキレジスト層をマスクとし
    て金属をメッキすることにより基端部が上記アウターリ
    ードの表面に接続されたインナーリードを上記エッチン
    グストップ層上に形成する工程と、 上記金属ベースの上記インナーリードが配設された領域
    の裏側をエッチングにより除去する工程と、 上記エッチングストップ層のバンプを形成すべき部分を
    マスク体で覆い、該マスク体をマスクとしてエッチング
    ストップ層の不要部分をエッチングする工程と、 を有することを特徴とするリードフレームの製造方法
  4. 【請求項4】 金属ベースを用意し、該金属ベースのア
    ウターリードが配置される領域に対する加工によりアウ
    ターリードを形成する工程と、 上記金属ベースのインナーリードが配設される領域の一
    方の面に上記アウターリードと別の金属材料からなるエ
    ッチングストップ層を形成する工程と、 上記金属ベースのエッチングストップ層が形成された側
    の表面に、形成すべきインナーリードに対してネガのパ
    ターンを有するメッキレジスト層を形成する工程と、 上記金属ベース上に上記メッキレジスト層をマスクとし
    て金属をメッキすることにより基端部が上記アウターリ
    ードの表面に接したインナーリードを上記エッチングス
    トップ層上に形成する工程と、 上記金属ベースの上記インナーリードが配設された領域
    の裏側をエッチングにより除去する工程と、 上記エッチングストップ層の不要部分をエッチングする
    工程と、 上記インナーリードの表面先端部にバンプを形成する工
    程と、 を有することを特徴とするリードフレームの製造方法
JP5145625A 1993-05-25 1993-05-25 リードフレームとその製造方法 Expired - Fee Related JP2853516B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5145625A JP2853516B2 (ja) 1993-05-25 1993-05-25 リードフレームとその製造方法
KR1019940010348A KR100319061B1 (ko) 1993-05-25 1994-05-12 리드프레임과그제조방법
TW083104570A TW318275B (ja) 1993-05-25 1994-05-20
US08/248,096 US5437764A (en) 1993-05-25 1994-05-24 Lead frame and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5145625A JP2853516B2 (ja) 1993-05-25 1993-05-25 リードフレームとその製造方法

Publications (2)

Publication Number Publication Date
JPH06334084A JPH06334084A (ja) 1994-12-02
JP2853516B2 true JP2853516B2 (ja) 1999-02-03

Family

ID=15389344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5145625A Expired - Fee Related JP2853516B2 (ja) 1993-05-25 1993-05-25 リードフレームとその製造方法

Country Status (4)

Country Link
US (1) US5437764A (ja)
JP (1) JP2853516B2 (ja)
KR (1) KR100319061B1 (ja)
TW (1) TW318275B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171093B2 (ja) * 1996-01-31 2001-05-28 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法

Also Published As

Publication number Publication date
KR100319061B1 (ko) 2002-06-20
TW318275B (ja) 1997-10-21
JPH06334084A (ja) 1994-12-02
US5437764A (en) 1995-08-01
KR940027138A (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
JP2797542B2 (ja) リードフレームの製造方法
KR100346630B1 (ko) 리드프레임과그제조방법
JPH0982834A (ja) 半導体パッケージの製造方法
JP3003624B2 (ja) 半導体装置
JPH04155835A (ja) 集積回路装置の製造方法
JPH11238763A (ja) 半導体素子実装用配線基板の製造方法
JP2856061B2 (ja) リードフレームとその製造方法
JP3983930B2 (ja) 回路部材の製造方法
JP2853516B2 (ja) リードフレームとその製造方法
JP3422144B2 (ja) 半導体パッケージの製造方法
JP2861841B2 (ja) リードフレームの製造方法
JP3661343B2 (ja) 半導体装置用基板及びその製造方法
JPH0997868A (ja) リードフレーム部材及びその製造方法
JP2004207381A (ja) 配線基板及びその製造方法並びに半導体装置
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP3085765B2 (ja) リードフレームの製造法
JP3065415B2 (ja) リードフレーム及びその製造方法
JP2953163B2 (ja) 半導体装置実装用基板の製造方法
JP3019556B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP2867903B2 (ja) リードフレームの製造方法
JP3136194B2 (ja) リードフレームの製造方法
JPH06333998A (ja) Tabテープの製造方法及びリードフレームの製造方法
JP3016305B2 (ja) リードフレームの製造方法と半導体装置の製造方法
TW471145B (en) Package for resin packaging and substrate for terminal formation
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071120

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111120

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees