KR100346630B1 - 리드프레임과그제조방법 - Google Patents

리드프레임과그제조방법 Download PDF

Info

Publication number
KR100346630B1
KR100346630B1 KR1019950042192A KR19950042192A KR100346630B1 KR 100346630 B1 KR100346630 B1 KR 100346630B1 KR 1019950042192 A KR1019950042192 A KR 1019950042192A KR 19950042192 A KR19950042192 A KR 19950042192A KR 100346630 B1 KR100346630 B1 KR 100346630B1
Authority
KR
South Korea
Prior art keywords
lead
forming
etching
protective film
insulating protective
Prior art date
Application number
KR1019950042192A
Other languages
English (en)
Other versions
KR960019684A (ko
Inventor
오사와겐지
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960019684A publication Critical patent/KR960019684A/ko
Application granted granted Critical
Publication of KR100346630B1 publication Critical patent/KR100346630B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

디바이스홀(2)을 가지는 절연성 보호막(1)의 표면에 리드(3)를 형성하고, 이 리드(3)의 반절연성(反絶緣性) 보호막측에 돌기전극 (땜납볼)(7)을 형성한다. 또한, 절연성 보호막(1)의 배면에 보강판(5)을 형성하는 구조의 리드프레임에 의하여, 반도체장치의 저가격화, 박형화의 요구에 부응할 수 있고, 고신뢰도의 리드프레임을 제공할 수 있다.

Description

리드프레임과 그 제조방법
본 발명은 리드프레임, 특히 리드의 인너리드로 반도체칩의 전극과 접속되어 아우터리드로 돌기전극을 통하여 배선기판 둥의 전극과 접속되는 리드프레임과, 그 제조방법에 관한 것이다.
반도체칩을 땜납볼 등의 돌기전극을 구비한 유기(有機)기판을 통하여 배선기판 등에 접속할 수 있도록 한 것의 일예가 미합중국 특허 제5,136,366호에 개시(開示)되어 있다. 이 종래예의 한 구조를 제1도의 단면도에 따라서 설명한다.
제1도에 있어서, a는 유기재료를 사용한 2 내지 6층 정도의 다층유기배선기판이고, 그 표면에 반도체칩 b이 마운팅되어 있다. c는 이 다층유기배선기판 a의 표면에 형성된 배선막이고, 예를 들면 금으로 이루어지는 코넥트와이어 d를 통하여 상기 반도체칩 b의 전극과 접속되어 있다.
e는 상기 다층유기배선기판 a의 배면에 형성된 땜납볼이고, 상기 배선막 c과 드루홀을 통하여 전기적으로 접속되어 있다. f는 솔더레지스트막, g는 봉지(封止)수지, h는 배선기판이다.
이 제1도에 나타낸 종래예는, 다층유기배선기판 a을 사용하고, 그 한쪽의 주면에 반도체칩 b을 탑재하여, 수지봉지하고, 다른 쪽의 면에 돌기전극인 땜납볼 e을 형성하고, 이 땜남볼 e을 배선기판 b에 접속하도록 한 것이다.
그러나, 제1도에 나타낸 것은, 반도체칩 b의 전극과 BGA라고 칭하는 다층유기배선 기판 a의 배선막 c과의 사이를 금으로 이루어지는 코넥트와이어 d를 통하여 접속하고 있으므로, 필연적으로 기생(寄生)저항이 커진다는 문제가 있기도 하고, 와이어본딩공정이 필요하고, 거기에는 무시할 수 없는 시간이 걸리고, 그것이 코스트증가의 한 요인으로 된다는 문제가 있다.
또한, 다층유기배선기판 a의 주면상에 반도체칩 b을 탑재하여 수지봉지하므로 반도체장치의 탑재로 강화되는 경향이 있는 박형화의 요구에 부응하는 것이 어렵다는 문제가 있고, 결점으로서, 다층유기배선기판 a의 제조공정이 복잡하므로, 그 가격이 매우 높은 것, 다층유기배선기판 a에 휨이 생기기 쉽고, 그러므로 휨불량률이 무시할 수 없을 만큼 높은 것 및 다층유기배선기판 a의 측면으로부터 수분이 침입할 우려가 전혀 없지는 않은 것 등을 들 수 있다.
본 발명의 목적은 반도체장치의 저가격화, 박형화의 요구에 부응할 수 있는 고신뢰성의 리드프레임과 그 제조방법을 제공하는 것에 있으며, 그 구성은,
디바이스홀을 가지는 절연성 보호막의 표면에, 이 디바이스홀에 뻗어나오는 인너리드로 반도체칩의 전극에 접속되어 아우터리드에 돌기전극이 접속되는 다수의 리드가 형성되고,
상기 리드의 아우터리드의 반절연성(反絶綠性) 보호막측에 돌기전극이 형성된 것을 특징으로 하는 리드프레임과,
상기 절연성 보호막의 반리드측의 면에 보강판이 형성된
것을 특징으로 하는 리드프레임으로 이루어지고,
리드형성용 기판의 표면에 에칭스톱층을 통하여 다수의 리드를 형성하는 공정과,
상기 리드의 반리드형성용 기판측의 면에 디바이스홀을 가지는 절연성 보호막을 접착하는 공정과,
상기 리드형성용 기판의 상기 리드의 형성영역을 뒷쪽으로부터의 에칭에 의하여 제거하는 공정과,
상기 에칭스톱층을 상기 리드를 마스크로 하여 에칭하는 공정과,
상기 리드의 아우터리드에 돌기전극을 형성하는 공정과,
를 가지는 것을 특징으로 하는 리드프레임의 제조방법
및 리드형성용 기판의 표면에 에칭스톱층을 통하여 다수의 리드를 형성하는 공정과,
상기 리드형성용 기판의 리드형성영역의 배면을 하프에칭하는 공정과,
상기 리드형성용 기판의 리드형성면상에, 돌기전극을 형성할 부분에 개구를 가지는 솔더레지스트를 형성하는 공정과,
상기 솔더레지스트를 마스크로 하여 전해도금에 의하여 리드에 돌기전극을 형성하는 공정과,
상기 리드형성용 기판의 리드의 형성영역의 배면의 잔존부분을 에칭하고, 그 후 상기 에칭스톱층을 상기 리드를 마스크로 하여 에칭하는 공정과,
상기 리드의 반돌기전극형성면측에 디바이스홀을 가지는 절연성 보호막을 접착하는 공정과,
를 가지는 것을 특징으로 하는 리드프레임의 제조방법으로 이루어진다.
또, 다수의 리드의 한쪽의 측에 그 각 아우터리드가 노출되는 개구를 가지는 솔더레지스트를 형성하고,
상기 각 아우터리드의 노출되는 부분에 돌기전극을 형성하여 이루어지는
것을 특징으로 하는 히드프레임과,
리드형성용 기판상에 에칭스톱층을 통하여 다수의 리드를 형성하는 공정과,
상기 리드형성용 기판의 리드의 형성된 면상에, 돌기전극을 형성할 부분에 개구를 가지는 솔더레지스트를 형성하는 공정과,
상기 솔더레지스트를 마스크로 하여 전해도금에 의하여 리드에 돌기전극을 형성하는 공정과,
상기 리드형성용 기판의 리드형성영역의 배면의 잔존부분을 에칭하는 공정과,
를 가지는 것을 특징으로 하는 리드프레임의 제조방법으로 이루어진다.
이상으로부터, 유기다층배선기판을 사용하지 않고, 절연성 보호막의 표면의 배선막으로 이루어지는 리드를 반도체칩의 전극과 돌기전극과의 사이에 개재시키므로, 저가격을 도모할 수 있고, 더욱이 층간에 수분이 침입한다고 하는 일이 없으므로, 내습성, 내수성을 향상시킬 수 있다.
그리고, 절연성 보호막이 디바이스홀을 가지므로, 그 디바이스홀내에 반도체칩을 수납하도록 함으로써, 박형화를 도모할 수 있다.
또, 절연성 보호막의 배면에 보강판이 형성되어 있으므로, 리드프레임의 제조과정 또는 반도체칩의 탑재, 수지봉지과정에서 리드프레임이 변형, 파손되는 것 등을 보다 유효하게 방지할 수 있다. 또한, 본 발명의 리드프레임의 제조방법에 의하면, 리드형성용 기판의 표면에 에칭스톱층을 통하여 리드를 형성하므로, 미세패턴으로 형성할 수 있고, 또 리드가 얇아도 리드형성용 기판의 존재에 의하여 리드프레임의 제조도중에 있어서의 변형을 방지할 수 있다. 그리고, 그 리드형성용 기판에 의하여 변형이 방지된 상태의 리드선상에 절연성 보호막을, 또는 절연성 보호막 및 보강판의 다층체를 형성하므로, 이 절연성 보호막 등에 의하여 리드의 변형을 방지할 수 있다.
또, 본 발명의 제조방법에 의하면, 에칭스톱층을 도전성이 있는 재료로 형성하고, 이 에칭스톱층을 리드를 마스크로 하여 에칭함으로써 제거하는 공정보다 전에 돌기전극을 형성하므로, 에칭스톱층을 각 돌기전극을 형성할 부분에의 전해도금에 필요한 전위 부여의 경로로 할 수 있고, 나아가서는 전해도금에 의한 돌기전극의 형성이 가능하게 된다. 따라서, 돌기전극재료를 각 돌기전극형성개소에 디플레이스할 필요가 없고, 돌기전극형성작업을 고효율화할 수 있고, 나아가서는 제조코스트의 저감을 도모할 수 있으며, 리드를 마스크로 하는 에칭스톱층의 에칭의 후에 리드상에 절연성 보호막을, 또는 절연성 보호막 및 보강판의 다층체를 형성하므로, 인너리드본딩이나 수지봉지 등으로 리드가 변형하는 것을 절연성 보호막 등에 의하여 방지할 수 있고, 또한 층간에 수분이 침입한다고 하는 일이 없으므로, 내습성, 내수성을 향상시킬 수 있고, 신뢰도가 높아진다.
또한, 본 발명의 리드프레임에 의하면, 유기다층배선기판을 사용하지 않고,절연성 보호막의 표면의 단층의 배선막으로 이루어지는 리드를 반도체칩의 전극과 돌기전극과의 사이에 개재시키므로, 저가격화를 도모할 수 있고, 본 발명의 제조방법에 의하여, 인너리드본딩 후, 수지봉지하면, 각 리드 및 그 사이의 위치관계가 봉지수지를 통하여 반도체칩에 의하여 고정할 수 있고, 에칭스톱층을 도전성이 있는 재료로 형성함으로써, 이 에칭스톱층을 리드를 마스크로 하여 에칭함으로써, 에칭스톱층을 각 돌기전극을 형성할 부분에의 전해도금에 필요한 전위부여의 경로로 할 수 있고, 전해도금에 의한 돌기전극의 형성이 가능하게 되어, 돌기전극재료를 각 돌기전극형성개소에 적하(滴下)할 필요가 없고, 돌기전극형성작업을 고효율화할 수 있고, 제조코스트의 저감을 도모할 수 있는 것 등을 개시하고 있다.
다음에, 본 발명을 도시한 실시예에 따라서 상세히 설명한다.
제2도는 본 발명 리드프레임의 하나의 실시예를 나타낸 단면도이다.
도면에 있어서, (1)은 절연성 보호막이고, 폴리이미드막(1a)과 접착막 (예를 들면 에폭시계 수지 또는 TG 200℃ 이하의 폴리이미드로 이루어짐)(1b)의 2층막으로 이루어진다. 그리고, 폴리이미드막(1a) 자체를 접착막으로서 사용할 경우에는 단층으로 되게 된다. (2)는 절연성 보호막(1)의 디바이스홀이다.
(3)은 절연성 보호막(1)의 표면에 형성된 리드이고, 예를 들면 전해구리도금에 의하여 형성되고, 패터닝은 예를 들면 포토마스크를 사용한 선택적 도금법이 구사된다. 선폭은 예를 들면 20~100㎛, 피치는 예를 들면 50~100㎛ (종래의 금와이어에 의하여 리드와 칩의 전극을 접속하는 타입의 경우에는 100㎛가 피치의 한계이었음), 두께는 예를 들면 선폭의 0.7~2.0배, 예를 들면 30㎛이다.
(3i)는 리드(3)의 인너리드이고, 절연성 보호막(1) 표면상으로부터 디바이스홀(2) 상으로 뻗어나와서, 그 선단부가 반도체칩(4)의 전극에 접합되어 있다. 그 접합은 예를 들면 전극에 알루미늄코팅한 다음에서의 초음파법에 의하여, 또는 주석코팅한 다음에서의 금/주석공정(共晶) 갱본딩(gang bonding)에 의하여 행해진다. (3o)은 리드(3)의 아우터리드이다.
(5)는 보강판이고, 절연성 보호막(1)의 배면, 즉 반리드측의 면에 접착되어 있고, 예를 들면 구리 등의 금속판 또는 세라믹시트로 이루어진다. 동판 등의 금속판 또는 세라믹시트는 강성(剛性)이 있으므로 보강판으로서의 역할을 행하지만, 또한 열전도성이 좋으므로 방열판으로서의 역할도 행하므로, 보강판으로서 최적이다. 또, 경량화를 위하여, 단층구조로 하는 것이 아니고, 적층구조로 하는 것도 고려할 수 있다.
(6)은 상기 절연성 보호막(1)의 리드(3)가 형성된 표면상에 선택적으로 형성된 솔더레지스트이고, 다음에 설명하는 땜납볼(7) 형성에 있어서의 인접 리드간의 땜납브리지의 발생방지 및 전극간, 리드간의 절연의 역할을 행한다. 구체적으로는 예를 들면 10~50㎛ 정도의 두께의 폴리이미드막 또는 에폭시수지막으로 이루어진다.
이 솔더레지스터(6)는 땜납볼(7)을 형성할 부분에 개구가 되도록 패터닝되어 있다.
(7)은 아우터리드(3o)상에 형성된 돌기전극을 이루는 땜납볼이고, 이것이 반도체장치가 부착될 배선기판의 배선막에 접속되게 된다. 이 땜납볼(7)의 형성은,예를 들면 절연성 보호막(1)의 리드(3) 및 솔더레지스트(6)가 형성된 표면상에 플럭스코팅을 하고, 이어서 미리 준비하며 둔 볼형의 땜납을 각 땜납볼형성위치상에 두고, 그 후 리플로에 의하여 그 땜납을 용융시킨다는 방법으로 행해도 되고, 솔더레지스트(3)를 마스크로 하여 아우터리드(3o)의 노출되는 부분상에 전해도금법에 의하여 땜납도금을 행한다는 방법으로 행해도 된다. 또, 니켈 또는 구리 등의 금속을 전해도금하고, 그것을 코어로서 그 위에 땜납을 도금하도록 해도 된다.
(8)은 봉지(封止)용의 수지이고, 수지(8)에 의한 봉지는 금형을 사용한 트랜스퍼몰드법에 의하여 또는 디스펜서를 사용한 포팅법에 의하여 행해도 된다.
그리고, 제2도에 나타낸 실시예에 의하면, 반도체칩(4)의 배면이 수지(8)의 배면, 즉 패키지배면에 노출되어 있지 않지만, 수지(8)의 반도체칩배면보다 낮은 부분(8a)을 절취한 형상으로 하여 반도체칩배면을 노출시켜서 방열성을 높이도록 해도 된다. 또한, 그 배면에 방열핀을 접착하여 보다 방열성을 높이도록 해도 된다.
또, 접시형의 방열성이 좋은 보강판(5)의 상면에 절연성 보호막(1)을 접착하고, 이 보강판(5)의 내저면에 반도제칩(4)을 본딩하고 (제8도 참조), 그리고 반도체칩(4)의 각 전극과, 각 리드의 인너리드와의 접합, 즉 인너리드본딩을 행하도록 해도 되는 등 각종의 변형예를 고려할 수 있다.
제2도에 나타낸 리드프레임에 의하면, 유기다층배선기관을 사용하지 않고, 절연성 보호막(1)의 표면의 단층의 배선막으로 이루어지는 리드(3)를 반도체칩(4)의 전극과 돌기전극인 땜납볼(7)과의 사이에 개재시키므로, 저가격화를 도모할 수있다. 또한, 리드가 단층이므로, 층간에 수분이 침입한다고 하는 일이 없고, 내습성, 내수성을 향상시킬 수 있고, 나아가서는 신뢰도가 높아진다.
그리고, 절연성 보호막(1)이 디바이스홀(2)을 가지므로, 그 디바이스홀(2)내에 반도체칩을 수납하도록 함으로써, 박형화를 도모할 수 있다.
또, TAB테이프를 사용하지 않으므로, TAB테이프를 배선기판에 접착하는 복잡한 공정이 필요하지 않다. 따라서, TAB테이프의 위치맞춤어긋남에 의한 수율저하가 생길 우려가 없다.
또, 이 리드프레임에 의하면, 절연성 보호막(1)의 배면에 보강판(5)이 접착되어 있으므로, 리드프레임의 제조과정 또는 반도체칩(4)의 탑재, 수지봉지과정에서 리드프레임이 변형, 파손되는 것 등을 방지할 수 있다.
제3도(A), (B), 제4도(C)~(H) 및 제5도(I)~(K)는 제2도에 나타낸 리드프레임의 제조방법의 일예를 공정순[(A)~(K)]으로 나타낸 사시도 및 단면도이다. 다음에, 이 제조방법에 대하여 공정순으로 설명한다.
(A) 먼저, 제3도(A)에 나타낸 바와 같이, 베이스(9)를 준비한다. 이 베이스(9)는 두께 예를 들면 150㎛ 정도의 예를 들면 구리로 이루어지는 박판 (이하 「구리기판」이라고 함)(10)의 표면에 예를 들면 3㎛ 정도의 두께를 가지는 알루미늄막(11)을 형성하고, 다시 이 알루미늄막(11)의 표면에 두께 예를 들면 2㎛ 정도의 얇은 구리막(12)을 형성한 3층구조의 적층판이다. 상기 알루미늄막(11)은 후에 구리기판(10)의 에칭을 할 때에 베이스(9)의 표면측이 에칭되지 않도록 하기 위한 에칭스톱막으로서의 역할을 행한다. 얇은 구리막(12)은 리드(3)를 형성하기위한 구리도금의 바탕으로서의 역할을 행하고, 이것이 없으면 양호한 도금이 어렵다.
그리고, 구리기판(10)은 특허청구의 범위에서 말하는 리드형성용 기판에 해당한다. 리드형성용 기판은 자체가 리드로는 되지 않고 최종적으로는 필요하지 않게 되지만, 그러나 매우 얇은 리드를 형성함에 있어서 기판으로서, 또 그 후에 있어서 프레임으로서 과도적으로 필요한 것이고, 따라서 리드형성용 기판이라고 칭하는 것이다.
(B) 다음에, 제3도(B)에 나타낸 바와 같이, 상기 베이스(9)의 표면, 즉 얇은 구리막(12)의 표면에 선택도금법에 의하여 구리로 이루어지는 리드(3)를 형성한다. 선택도금은 표면을 레지스트막 등에 의하여 선택적으로 덮어 이 레지스트막을 마스크로 하여 전해도금함으로써 행한다. 이와 같이 금속으로 이루어지는 베이스(9)상에 전해도금법에 의하여 구리를 선택도금함으로써 리드를 형성하면, TAB테이프의 리드에 비교하여 리드의 막질을 좋게 하면서 미세패턴화를 도모할 수 있다.
그리고, 그 후, 이 베이스(9)에 대하여 양면으로부터의 선택에칭에 의하여 제조를 쉽게 하기 위한 구멍이나, 변형방지를 위한 슬릿을 형성한다. 그리고, 이 구멍이나 슬릿은 본 발명의 본질에 직접 관계가 없으므로, 도시, 설명을 생략한다.
(C) 다음에, 제4도(C)에 나타낸 바와 같이, 베이스(9)의 리드(3)가 형성된 측의 면상에 절연성 보호막(1) 및 보강판(5)의 적층체를 접착한다. 이 절연성 보호막(1) 및 보강판(5)의 적층체는 디바이스홀(2)을 가지고, 리드(3)의 이 디바이스홀(2)로부터 돌출하는 부분을 제외하고 완전히 덮을 수 있는 넓이를 가지는 4각형으로 형성되어 있다. 그리고, 제4도(C)의 사시도에 있어서는, 편의상 리드(3)를 마치 절연성 보호막(1) 및 보강판(5)을 투과하여 보이는 것 같이 나타냈다.
(D) 다음에, 제4도(D)에 나타낸 바와 같이, 리드프레임을 반전 (상하 역으로 반전)하고, 베이스(9)의 구리기판(10)을 뒷쪽으로부터 선택적으로 에칭함으로써 리드(3)가 형성된 영역에 해당하는 불요부분을 제거한다. 구체적으로는, 제조의 편의상 남겨두는 것이 바람직한 프레임부분만이 잔존하도록 구리기판(10)을 제거한다. 그리고, 이 선택적 에칭은 상하양면에 패터닝된 레지스트막을 형성하고, 이것을 마스크로 하여 에칭(에칭액은 예를 들면 황산과 과산화수소의 수용액)함으로써 행하지만, 그 때 구리기판(10)측으로부터의 에칭에 의한 리드(3)의 침식은 에칭스톱층인 알루미늄막(11)에 의하여 저지된다. 그런데, 편의상 제4도(D)의 사시도에 있어서 이 알루미늄막(11), 얇은 구리막(12)을 무시하여 그림으로써 리드(3)를 뒷쪽으로부터 보이도록 하였다.
(E) 다음에, 제4도(E)에 나타낸 바와 같이, 리드(3)를 마스크로 하는 에칭에 의하여 알루미늄막(11)을 선택적으로 제거하고, 또한 구리를 2㎛ 정도 에칭함으로써 리드(3)의 형성을 위한 전해도금에 있어서 바탕으로 한 얇은 구리막(12)을 제거한다. 이로써, 각 인접리드(3)·(3) 사이가 알루미늄막(11)이나 얇은 구리막(12)에 의하여 전기적으로 단락된 상태가 없어진다. 또한, 구리막(2)을 에칭할 때 구리로 이루어지는 리드(3)도 침식되지만, 에칭량은 2~3㎛로 적고, 그에 대하여 리드(3)는 예를 들면 30㎛로 두꺼우므로, 리드(3)의 침식은 전혀 문제로 되지 않는다.
(F) 다음에, 제4도(F)의 단면도에 나타낸 바와 같이, 솔더레지스트(6)를 형성한다. 그리고, 사시도에서는 편의상 솔더레지스트(6)는 도시하지 않았다.
(G) 다음에, 제4도(G)에 나타낸 바와 같이, 인너리드본딩을 행한다. 즉, 리드(3)의 디바이스홀(2)에 돌출되는 각 인너리드(3i)의 선단을 반도체칩(4)의 각 전극과 접합한다.
(H) 다음에, 제4도(H)에 나타낸 바와 같이, 수지(8)에 의하여 봉지한다.
(I) 다음에, 제5도(I)에 나타낸 바와 같이, 돌기전극인 땜납볼(7)을 형성한다. 이 땜납볼(7)의 형성은 미리 준비하여 둔 대략 볼형의 땜납을 각 아우터리드선단부에 적하(滴下)하고, 그 후 리플로하는 방법으로 행한다.
다음에, 전기적불량의 유무의 측정, 전기적 특성의 측정을 행한다.
(J) 그 후, 제5도(J)에 나타낸 바와 같이, 리드프레임을 각 반도체장치마다 분리시킨다. 이로써, 구리기판(10)은 완전히 없어진다. 그리고, 땜납볼(7)이 아래를 향하도록 향을 바꾸면 제5도(K)와 같이 된다.
이와 같은 리드프레임의 제조방법에 의하면, 구리기판(10)의 표면에 에칭스톱층인 알루미늄막(11)을 통하여 선택적 전해도금법에 의하여 리드(3)를 형성하므로, 리드(3)의 미세패턴화를 도모할 수 있는 동시에, 리드(3)가 얇아도 구리기판(10)의 존재에 의하여 리드프레임의 제조도중에 있어서의 변형을 방지할 수 있다. 그리고, 그 구리기판(10)에 의하여 변형이 방지된 상태의 리드(3)상에 절연성 보호막(1) 및 보강판(5)의 다층체를 형성하므로, 이 절연성 보호막 등의 형성과정에서 리드(3)에 변형이 생기는 것을 방지할 수 있다.
그리고, 구리기판(10)의 불요부분은 에칭에 의하여 제거하고, 다시 에칭스톱층(11)의 불요부분은 리드를 마스크로 하는 에칭에 의하여 제거할 수 있고, 또 리드(3) 형성을 위한 구리도금에 있어서 바탕으로 한 얇은 구리막(12)은 그것을 제거하기에 최소한 필요한 에칭에 의하여 제거하므로, 불필요한 것은 일체 제거되게 되고, 따라서 지장없이 제2도에 나타낸 리드프레임을 얻을 수 있다.
제6도(A), (B) 및 제7도 (C)~(H)는 제2도에 나타낸 바와 같은 리드프레임의 제조방법의 다른 예를 공정순 [(A)~(H)]으로 나타낸 사시도 및 단면도이다.
(A) 제3도(A), (B)에 나타낸 것과 동일한 방법으로 베이스(9)상에 구리로 이루어지는 리드(3)를 형성한 것을 준비한다. 구체적으로는, 베이스(9)의 표면, 즉 얇은 구리막(12)의 표면에 선택도금법에 의하여 구리로 이루어지는 리드(3)를 형성한 것을 준비한다. 그리고, 베이스(9)를 그 양면을 선택적으로 레지스트막으로 마스크하고, 그 상태에서 양면으로부터 그 두께의 약 2분의 1 에칭함으로써 제조의 편의상 또는 변형방지를 위하여 필요한 구멍, 슬릿을 베이스(9)에 형성하는 동시에, 구리기판(10)의 리드(3) 형성영역에 대응하는 부분을 하프에칭한다. 제6도(A)는 이 에칭의 종료 후의 상태를 나타낸다.
(B) 다음에, 제6도(B)에 나타낸 바와 같이, 베이스(9)의 리드(3)가 형성된 면상에 솔더레지스트(6)를 선택적으로 형성한다.
(C) 다음에, 제7도(C)에 나타낸 바와 같이, 리드(3)의 아우터리드(3o) 선단부 (솔더레지스트(6)의 개구로 되어 있음)에 땜납볼(7)을 형성한다.
이 땜납볼(7)의 형성은 전해도금법에 의하여 행할 수 있고, 작업효율을 높게할 수 있다라고 하는 것은, 베이스(9) (리드형성용 기판인 구리기판(10), 에칭스톱층인 알루미늄막(11), 리드형성을 위한 도금의 바탕으로 될 얇은 구리막(12)으로 이루어지는 3층의 적층판)는 도전성 재료로 이루어지고, 배선을 하지 않아도 베이스(9) 자체를 통하여 각 땜납볼형성부에 전해도금에 필요한 전위를 부여할 수 있으므로 특별히 전해도금용의 회로의 형성을 행하지 않아도 전해도금에 의한 땜납볼의 형성이 가능하고, 따라서 각 땜납볼형성위치에 볼형 땜납을 디플레이스하는 번거로운 작업이 필요하지 않게 되기 때문이다.
(D) 다음에, 리드프레임의 표면측을 레지스트막으로 전면적으로 마스크하고, 배면측을 동일하게 레지스트막으로 선택적으로 마스크한 상태로 베이스(9)의 구리기판(10)을 에칭함으로써 구리기판(10)의 불요부분 (주로 상기 하프에칭을 한 부분의 나머지의 부분)을 제거한다. 제7도(D)는 그 에칭종료 후의 상태를 나타낸다.
(E) 다음에, 리드(3)를 마스크로 하여 알루미늄막(11)을 에칭하고, 다시 얇은 구리막(12)을 구리에칭에 의하여 제거한다. 이로써, 각 리드(3)·(3) 사이가 전기적으로 독립된 상태로 된다. 제7도(E)는 이 양 에칭의 종료 후의 상태를 나타낸다.
(F) 다음에, 제7도(F)에 나타낸 바와 같이, 리드프레임의 땜납볼(7)이 형성된 측과 반대측의 면에 절연성 보호막(1)과 보강판(5)의 적층체를 접착한다.
(G) 그 후, 인너리드본딩을 행하고, 그 후 수지봉지를 한다. 제7도(G)는 수지봉지 후의 상태를 나타낸다. 그리고, 땜납볼(7)이 형성된 면을 하향으로 하면 제7도(H)에 나타낸 바와 같이 된다.
그리고, 절연성 보호막(1)과 보강판(5)의 적층체를 접착하는 공정과, 인너리드본딩 공정과는 그 순서를 역으로 해도 된다.
이와 같은 리드프레임의 제조방법에 의하면, 베이스(9)의 알루미늄으로 이루어지는 에칭스톱층(11)을 리드(3)를 마스크로 하여 에칭함으로써 제거하는 공정보다 전에 돌기 전극인 땜납볼(7)을 형성하므로, 에칭스톱층(11)을 전해도금에 필요한 전위부여의 경로로 할 수 있고, 나아가서는 전해도금에 의한 땜납볼(7)의 형성이 가능하게 된다. 따라서, 볼형 땜납을 다수 준비하여 이것을 각 땜납볼형성개소에 디플레이스할 필요가 없고, 땜납볼돌기전극형성작업을 고효율화할 수 있고, 나아가서는 제조코스트의 저감을 도모할 수 있다.
그리고, 리드(3)를 마스크로 하는 알루미늄으로 이루어지는 에칭스톱층(11)의 에칭 후에 리드(3)상에 절연성 보호막(1)과 보강판(5)의 다층체를 형성하므로, 인너리드본딩이나 수지봉지 등으로 리드(3)가 변형하는 것을 절연성 보호막(1) 등에 의하여 방지할 수 있다.
따라서, 지장없이 제2도에 나타낸 리드프레임을 얻을 수 있다.
제8도는 제6도, 제7도에 나타낸 리드프레임의 제조방법의 변형예를 설명하기 위한 단면도이다.
본 변형예는 제7도(E)에 나타낸 공정의 종료 후, 제8도에 나타낸 바와 같이, 미리 준비하여 둔 접시형으로 상면에 절연막(1c)이 접착된 방열판 (예를 들면 구리로 이루어짐)(5)의 내저면상에 반도체칩(4)을 칩본딩하여 두고, 이 반도체칩(4)의 전극을 리드(3)의 각 인너리드(3i)에 접합한다.
이와 같이 하면, 방열성을 매우 양호하게 할 수 있다.
그리고, 이것 이외의 점에서는 제6도, 제7도에 나타낸 제조방법과 다른 것은 없다.
제9도(A), (B)는 본 발명 리드프레임의 다른 실시예를 나타낸 단면도이고, (A)는 리드프레임의 인너리드본딩 전의 상태를 나타내고, (B)는 인너리드본딩 후의 상태를 나타낸다.
(13)은 리드이고, 그 한쪽의 면에는 솔더레지스트(6)가 형성되고, 그리고 아우터리드(13o)상에는 솔더레지스트(6)의 개구를 통하여 돌기전극인 땜납볼(7)이 형성되어 있다.
(10)은 리드형성용 기판의 에칭잔존부로 이를테면 리드프레임의 프레임을 이루고 인너리드본딩 및 수지봉지의 종료 후 컷된다.
(4)는 그 전극이 인너리드(13i)에 접속된 반도체칩, (8)은 봉지용의 수지이다.
이 리드프레임은 반도체칩(4)상에 봉지용 수지(8)를 통하여 재치하도록 부착되고, 따라서 땜납볼(7)은 반도체칩(4)의 위쪽에 위치한다. 따라서, 반도체장치의 소형화에 기여할 수 있다. 그리고, 유기다층배선기판을 사용하지 않고, 절연성 보호막의 표면의 단층의 리드(13)를 반도체칩(4)의 전극과 땜납볼(7)과의 사이에 개재시키므로, 저가격화를 도모할 수 있다.
또, TAB테이프를 사용하지 않으므로, TAB테이프를 배선기판에 접착하는 복잡한 공정이 필요하지 않다. 따라서, TAB테이프의 위치맞춤어긋남에 의한 수율저하가생길 우려가 없다.
제10도(A) 내지 (E)는 제9도에 나타낸 리드프레임의 제조방법의 일예를 공정순으로 나타낸 단면도이다.
(A) 제10도(A)에 나타낸 바와 같이, 구리기판(10)의 표면에 알루미늄으로 이루어지는 에칭스톱층(11)을 개재하여 리드로 될 얇은 구리막(13)을 형성한 3층 구조의 베이스(9)를 준비한다.
(B) 다음에, 제10도(B)에 나타낸 바와 같이, 상기 얇은 구리막(13)을 선택에칭에 의하여 패터닝함으로써 리드(13)를 형성한다.
(C) 다음에, 베이스(9)의 리드(13)가 형성된 면상에 선택적으로 솔더레지스트(6)를 형성하고, 그 후, 예를 들면 전해도금법에 의하여 땜납볼(7)을 형성한다. 제10도(C)는 땜납볼(7)형성 후의 상태를 나타낸다.
전해도금법에 의하여 땜납볼(7)을 형성하므로, 형성작업효율을 높일 수 있는 것은 말할 것까지도 없다.
(D) 다음에, 베이스(9)의 표면측을 전면적으로 마스크하고, 배면측을 선택적으로 마스크하여 구리기판(10)을 에칭함으로써, 리드형성영역의 배면에 해당하는 부분을 제거하고, 구리기판(10)의 리드프레임에 해당하는 부분만이 잔존하도록 한다.
(E) 그 후, 제10도(E)에 나타낸 바와 같이 에칭스톱층(3)을 에칭에 의하여 제거한다. 그러면, 각 리드(13)는 각각 다른 리드로부터 독립한다. 이것으로 반도제칩(4)에 인너리드본딩할 수 있는 상태로 된다.
그 후는, 인너리드본딩, 수지봉지 (예를 들면 본딩법 또는 트랜스퍼몰드법) 및 상기 구리기판(10)의 잔존부를 컷하면, 부착이 종료된다.
이와 같은 리드프레임의 제조방법에 의하면, 봉지함으로써 각 리드(3) 및 그 사이의 위치관계가 수지(8)를 통하여 반도체칩(4)에 의하여 고정할 수 있고, 반도체칩(4)이 리드(13)에 대한 보강판으로서의 역할을 행한다.
그리고, 리드(13)의 형성을 제3도~제5도에 나타낸 제조방법, 제6도, 제7도에 나타낸 제조방법과 동일하게 얇은 구리막을 바탕으로서 전해선택도금법에 의하여 행해도 된다.
또, 상기 각 실시예에 있어서, 리드프레임의 리드를 단층배선구조가 아니고, 예를 들면 2층 등의 다층배선구조로 해도 된다.
제1도는 하나의 종래예를 나타낸 단면도.
제2도는 본 발명 리드프레임의 하나의 실시예를 나타낸 단면도.
제3도(A), (B)는 제2도에 나타낸 리드프레임의 제조방법의 일예의 공정(A), (B)를 나타낸 사시도 및 단면도.
제4도(C) 내지 (H)는 제2도에 나타낸 리드프레임의 제조방법의 일예의 공정 (C) 내지 (H)를 나타낸 사시도 및 단면도.
제5도(I) 내지 (K)는 제2도에 나타낸 리드프레임의 제조방법의 일예의 공정(I) 내지 (J)를 나타낸 사시도 및 단면도.
제6도(A), (B)는 제2도에 나타낸 리드프레임의 제조방법의 다른 예의 공정 (A), (B)를 나타낸 사시도 및 단면도.
제7도(C) 내지 (H)는 제2도에 나타낸 리드프레임의 제조방법의 다른 예의 공정(C) 내지 (H)를 나타낸 사시도 및 단면도.
제8도는 제6도, 제7도에 나타낸 리드프레임의 제조방법의 변형예를 설명하기 위한 단면도.
제9도(A), (B)는 본 발명 리드프레임의 다른 실시예를 나타낸 단면도.
제10도(A) 내지 (E)는 제9도에 나타낸 리드프레임의 제조방법의 일예를 공정순으로 나타낸 단면도.

Claims (6)

  1. 디바이스홀을 가지는 절연성 보호막의 표면에, 이 디바이스홀에 뻗어나오는 인너리드로 반도체칩의 전극에 접속되어 아우터리드에 돌기전극이 접속되는 다수의 리드가 형성되고,
    상기 리드의 아우터리드의 반절연성(反絶緣性) 보호막측에 돌기전극이 형성된 것을 특징으로 하는 리드프레임.
  2. 제1항에 있어서, 절연성 보호막의 반리드측의 면에 보강판이 형성된 것을 특징으로 하는 리드프레임.
  3. 리드형성용 기판의 표면에 에칭스톱층을 통하여 다수의 리드를 형성하는 공정과,
    상기 리드의 반리드형성용 기판측의 면에 디바이스홀을 가지는 절연성 보호막을 접착하는 공정과,
    상기 리드형성용 기판의 상기 리드의 형성 영역을 뒷쪽으로부터의 에칭에 의 하여 제거하는 공정과,
    상기 에칭스톱층을 상기 리드를 마스크로 하여 에칭하는 공정과,
    상기 리드의 아우터리드에 돌기전극을 형성하는 공정과,
    를 가지는 것을 특진으로 하는 제1항 기재의 리드프레임의 제조방법.
  4. 리드형성용 기판의 표면에 에칭스톱층을 통하여 다수의 리드를 형성하는 공정과,
    상기 리드형성용 기판의 리드형성영역의 배면을 하프에칭하는 공정과,
    상기 리드형성용 기판의 리드형성면상에, 돌기전극을 형성할 부분에 개구를 가지는 솔더레지스트를 형성하는 공정과,
    상기 솔더레지스트를 마스크로 하여 전해도금에 의하여 리드에 돌기전극을 형성하는 공정과,
    상기 리드형성용 기판의 리드의 형성영역의 배면의 잔존부분을 에칭하고, 그 후 상기 에칭스톱층을 상기 리드를 마스크로 하여 에칭하는 공정과,
    상기 리드의 반돌기전극형성면측에 디바이스홀을 가지는 절연성 보호막을 접착하는 공정과,
    를 가지는 것을 특징으로 하는 제1항 기재의 리드프레임의 제조방법.
  5. 다수의 리드의 한쪽의 측에 그 각 아우터리드가 노출되는 개구를 가지는 솔더레지스트를 형성하고,
    상기 각 아우터리드의 노출되는 부분에 돌기전극을 형성하여 이루어지는 것을 특징으로 하는 리드프레임.
  6. 리드형성용 기판상에 에칭스톱층을 통하여 다수의 리드를 형성하는 공정과,
    상기 리드형성용 기판의 리드가 형성된 면상에, 돌기전극을 형성할 부분에 개구를 가지는 솔더레지스트를 형성하는 공정과,
    상기 솔더레지스트를 마스크로 하여 전해도금에 의하여 리드에 돌기전극을 형성하는 공정과,
    상기 리드형성용 기판의 리드형성영역의 배면의 잔존부분을 에칭하는 공정과,
    를 가지는 것을 특징으로 하는 제5항 기재의 리드프레임의 제조방법.
KR1019950042192A 1994-11-22 1995-11-20 리드프레임과그제조방법 KR100346630B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6314166A JP2967697B2 (ja) 1994-11-22 1994-11-22 リードフレームの製造方法と半導体装置の製造方法
JP1994-314166 1994-11-22
JP94-314166 1994-11-22

Publications (2)

Publication Number Publication Date
KR960019684A KR960019684A (ko) 1996-06-17
KR100346630B1 true KR100346630B1 (ko) 2002-10-31

Family

ID=18050046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042192A KR100346630B1 (ko) 1994-11-22 1995-11-20 리드프레임과그제조방법

Country Status (5)

Country Link
US (3) US5756377A (ko)
JP (1) JP2967697B2 (ko)
KR (1) KR100346630B1 (ko)
CN (3) CN1097313C (ko)
TW (1) TW398063B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967697B2 (ja) 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
CN1164154C (zh) * 1996-05-31 2004-08-25 罗姆股份有限公司 电路板上接线端的安装方法以及电路板
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6495394B1 (en) 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
DE10034018A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung
EP1276153A4 (en) * 2001-01-11 2005-05-25 Matsushita Electric Ind Co Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
AU2007203504B2 (en) * 2001-03-21 2010-05-27 United Test Center Inc Semi Conductor Device and Method for Fabricating The Same
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
DE10212495B4 (de) 2002-03-21 2004-02-26 Schulz-Harder, Jürgen, Dr.-Ing. Verfahren zum Herstellen eines Metall-Keramik-Substrats, vorzugsweise eines Kupfer-Keramik-Substrats
AU2003222722A1 (en) * 2002-03-13 2003-09-29 Jurgen Schulz-Harder Method for the production of a metal-ceramic substrate, preferably a copper-ceramic substrate
JP2004095972A (ja) * 2002-09-03 2004-03-25 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
CN100382294C (zh) * 2004-02-27 2008-04-16 沈育浓 半导体晶片封装体及其封装方法
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
KR20080023721A (ko) * 2005-07-07 2008-03-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 패키지, 이들의 제조 방법 및 이들의 사용 방법
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
CN100576532C (zh) * 2007-08-02 2009-12-30 全懋精密科技股份有限公司 半导体元件埋入承载板的结构及其制法
US8141786B2 (en) * 2008-01-18 2012-03-27 Texas Instruments Incorporated Thin smart card module having strap on carrier
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
US9461008B2 (en) 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
WO2014132951A1 (ja) * 2013-02-26 2014-09-04 タツタ電線株式会社 フレキシブルプリント配線板用補強部材、フレキシブルプリント配線板、及び、シールドプリント配線板
KR102643219B1 (ko) * 2018-08-08 2024-03-05 주식회사 엘지에너지솔루션 발광물질을 포함하는 리드필름을 구비한 이차전지 및 이차전지의 불량 검사 방법
CN113113315B (zh) * 2020-01-13 2023-03-31 珠海零边界集成电路有限公司 一种防止智能功率模块溢胶的方法
TWI731737B (zh) 2020-07-03 2021-06-21 財團法人工業技術研究院 導線架封裝結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2967697B2 (ja) 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法

Also Published As

Publication number Publication date
CN1097313C (zh) 2002-12-25
CN1197136C (zh) 2005-04-13
KR960019684A (ko) 1996-06-17
TW398063B (en) 2000-07-11
CN1130807A (zh) 1996-09-11
CN1197137C (zh) 2005-04-13
CN1368757A (zh) 2002-09-11
US6391684B2 (en) 2002-05-21
CN1350323A (zh) 2002-05-22
US6078097A (en) 2000-06-20
US5756377A (en) 1998-05-26
JPH08148530A (ja) 1996-06-07
JP2967697B2 (ja) 1999-10-25
US20010014491A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
KR100346630B1 (ko) 리드프레임과그제조방법
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US6114755A (en) Semiconductor package including chip housing, encapsulation and the manufacturing method
KR100551173B1 (ko) 플립칩형 반도체장치 및 그 제조방법
US7045906B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
US20090302466A1 (en) Semiconductor device and method for manufacturing the same
US8383950B1 (en) Metal etch stop fabrication method and structure
KR100664500B1 (ko) 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
US20050212107A1 (en) Circuit device and manufacturing method thereof
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP3422144B2 (ja) 半導体パッケージの製造方法
US11764130B2 (en) Semiconductor device
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP3467410B2 (ja) リードフレームの製造方法
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP2872531B2 (ja) 半導体モジュール基板，及びそれを用いた半導体装置
JP2000252377A (ja) 半導体チップ搭載基板
JP2000031321A (ja) 半導体装置の構造と製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee