JP3870301B2 - 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム - Google Patents

半導体装置の組立法、半導体装置及び半導体装置の連続組立システム Download PDF

Info

Publication number
JP3870301B2
JP3870301B2 JP17185396A JP17185396A JP3870301B2 JP 3870301 B2 JP3870301 B2 JP 3870301B2 JP 17185396 A JP17185396 A JP 17185396A JP 17185396 A JP17185396 A JP 17185396A JP 3870301 B2 JP3870301 B2 JP 3870301B2
Authority
JP
Japan
Prior art keywords
support member
lead
leads
inner lead
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17185396A
Other languages
English (en)
Other versions
JPH09331013A (ja
Inventor
均 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP17185396A priority Critical patent/JP3870301B2/ja
Priority to US08/870,371 priority patent/US5869355A/en
Priority to TW086107912A priority patent/TW344889B/zh
Priority to KR1019970023896A priority patent/KR100275660B1/ko
Publication of JPH09331013A publication Critical patent/JPH09331013A/ja
Priority to US09/074,000 priority patent/US5969411A/en
Priority to US09/074,171 priority patent/US6063139A/en
Application granted granted Critical
Publication of JP3870301B2 publication Critical patent/JP3870301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、ＬＳＩ（大規模集積回路）装置等の半導体装置の組立法に関し、特に各リードのインナーリード部を支持部材に連結したリードフレームを用いてワイヤボンディングを行うことによりリード変形によるボンディング不良をなくすようにしたものである。
【０００２】
【従来の技術】
従来、ＬＳＩ装置の組立作業に用いられるリードフレームとしては、図９，１０に示すものが提案されている。
【０００３】
リードフレーム１０は、例えばＦｅ−Ｎｉ合金からなるリードフレーム材を打抜き加工するなどして作成されたもので、半導体チップ支持用の支持部材１２をタイバー（吊りピン）１４ａ〜１４ｄで支えると共に支持部材１２のまわりに多数のリード１６を配置した構成になっている。
【０００４】
通常、リードフレーム１０は、細長い形状を有しており、図９に示すように支持部材１２及びリード１６を含む組立単位が複数（例えば５個）並設されている。リードフレーム１０の長手方向に沿う端部近傍には、治具への装着時に位置決めに使用される位置決め孔１０ａ，１０ｂが設けられている。各リード１６は、図１０に示すようにインナーリード部１６ｘとアウターリード部１６ｙとを有する。
【０００５】
従来の組立法の一例を説明すると、図１１の工程では、支持部材１２にＬＳＩチップ１８を電極形成面とは反対側の面でＡｇペースト等により固着する。このときのチップ１８の固着状態は、図９，１０にも示されている。この後、チップ１８上の複数の電極を対応するリード１６Ａ，１６Ｂのインナーリード部にボンディングワイヤ２０Ａ，２０Ｂによりそれぞれ接続する。リード１６Ａ，１６Ｂは、多数のリード１６のうちの特定のものである。
【０００６】
次に、図１２の工程では、樹脂体２２によりチップ１８、ボンディングワイヤ２０Ａ，２０Ｂ、支持部材１２及びリード１６Ａ，１６Ｂのインナーリード部をモールド封止する。図１０において、破線２２Ｓは、樹脂体２２の輪郭を表わす。
【０００７】
次に、図１３の工程では、必要に応じて各リードのアウターリード部に半田めっき処理を施した後、各リードを切断することにより、樹脂体２２で覆われた組立品をリードフレーム１０から分離する。リード切断の際には、１６Ａ，１６Ｂ等のリードを例えば図１３に示すような形状に成形する。図１３は、リードめっき工程、リード切断・成形工程等を経て得られたＬＳＩ装置を側面から見た図である。
【０００８】
他の従来技術としては、トランジスタ等のディスクリート部品を組立てる際にテープ状のリードフレームを用い、チップ固着、ワイヤボンディング及び樹脂モールドまでの処理を連続的に行ない、この後リードめっき処理及びリード切断・成形処理を順次に行なうものが提案されている。
【０００９】
【発明が解決しようとする課題】
図９〜１３に関して前述した従来技術によると、図１０に示すように各リード１６毎にインナーリード部１６ｘの支持部材側の端部が固定されていないため、リードフレームを工程間で運搬するときにインナーリード部１６ｘの先端が曲がりやすい。インナーリード部１６ｘに変形が生ずると、２０Ａ，２０Ｂ等のワイヤをボンディングする際にボンディング不良が発生することが多い。
【００１０】
また、２０Ａ，２０Ｂ等のワイヤは、ワイヤボンディング後の樹脂モールド工程において樹脂体２２がモールド機のキャビティ内で流動するのに伴ってワイヤ流れを起こしやすい。ワイヤ流れは、断線やワイヤ同士の短絡を招くことがある。
【００１１】
さらに、処理工程がチップ固着、ワイヤボンディング、樹脂モールドのように分かれており、工程間でリードフレームを運搬する必要があるため、生産効率が低い。そこで、生産効率を高めるため、前述したようなテープ状のリードフレームを用いて連続的に複数の処理を行なう連続組立方式を採用することが考えられる。
【００１２】
しかしながら、このようにした場合は、テープ状のリードフレームをリール等に巻くことになるため、インナーリード部１６ｘの変形が生じやすい。従って、ボンディング不良の発生が予想されるから、連続組立方式を単純に採用することもできない。
【００１３】
この発明の目的は、リード変形によるボンディング不良の発生を防止することができる新規な半導体装置の組立法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明に係る半導体装置の組立法は、
半導体チップ支持用の支持部材のまわりに複数のリードを配置すると共に各リードのインナーリード部を該支持部材に連結したリードフレームを用意する工程と、
一方の主面に複数の電極を有する半導体チップを該一方の主面とは反対側の主面にて前記支持部材の一方の面に固着する工程と、
複数のボンディングワイヤにより前記複数の電極を前記複数のリードのインナーリード部にそれぞれ接続する工程と、
前記半導体チップ、前記複数のボンディングワイヤ、前記支持部材及び前記複数のリードのインナーリード部を含む組立品を前記支持部材の一方の面側でのみ覆うように保護コーティングとしての絶縁層を形成する工程と、
前記組立品を前記絶縁層で覆った状態において前記複数のリードのうちの各リード毎にインナーリード部をボンディングワイヤの接続個所と前記支持部材との間で前記支持部材の他方の面側から切断又はエッチングして該インナーリード部を前記支持部材から分離する工程と、
前記複数のリードのインナーリード部を前記支持部材から分離した後、前記絶縁層で覆われた組立品を前記支持部材の一方の面側と他方の面側との両面側で覆うと共に前記複数のリードのアウターリード部を外方に導出するように樹脂体により前記組立品を１回の処理でモールド封止する工程と
を含むものである。
【００１５】
この発明の組立法によれば、各リードのインナーリード部が支持部材に連結されているため、リードフレームを運搬してもインナーリード部の先端が曲がることがなくなり、リード変形に基づくボンディング不良をなくすことができる。また、ボンディングワイヤ、リードのインナーリード部等の組立品を絶縁層で保護コーティングしたので、インナーリード部を切断手段等により支持部材から分離する際にボンディングワイヤの損傷を防止することができる。
【００１６】
この発明の組立法にあっては、複数のリードのインナーリード部を支持部材から分離した後、絶縁層で覆われた組立品を前記支持部材の一方の面側と他方の面側との両面側で覆うと共に複数のリードのアウターリード部を外方に導出するように樹脂体により組立品を１回の処理でモールド封止する。このようにすると、ボンディングワイヤが絶縁層で覆われているため、樹脂モールド時にワイヤ流れが生ずることがなくなり、断線やワイヤ同士の短絡を防止することができる。
【００１７】
この発明の組立法は、リードフレームをテープ状の巻取り可能なものにしても、インナーリード部が支持部材に連結されていて変形のおそれがないので、連続組立方式で実施するのに好適である。
【００１８】
【発明の実施の形態】
図１，２は、この発明の一実施形態に係るリードフレームを示すもので、図２は、図１のリードフレームのリード配置のうち約１／４の部分を拡大して示したものである。
【００１９】
リードフレーム３０は、例えばＦｅ−Ｎｉ合金又はＣｕ系合金等からなるリードフレーム材を打抜き加工又は選択エッチング処理するなどして作成されたもので、半導体チップ支持用の支持部材３２のまわりに多数のリード３６を配置すると共に図２に示すように各リード３６のインナーリード部３６ｘを支持部材３２に連結した構成になっている。支持部材３２は、多数のリード３６のインナーリード部３６ｘで支えられているため、図９のリードフレームが必要としたタイバー１４ａ〜１４ｄは不要である。また、支持部材３２は、４本のタイバーで支える従来の装置と比較して、より多くの方向に沿って支持されているので、より安定する。好ましくは、支持部材３２の各辺当り１５本程度以上、全体で６０本以上のリード３６で支持部材３２を支えるとよい。
【００２０】
リードフレーム３０は、細長い形状を有するもので、図１に示すように支持部材３２及びリード３６を含む組立単位が複数（例えば５個）並設されている。リードフレーム３０の長手方向に沿う端部近傍には、治具への装着時に位置決めに使用される位置決め孔３０ａ，３０ｂが設けられている。各リード３６は、図２に示すようにインナーリード部３６ｘから外方に延長するアウターリード部３６ｙを有する。
【００２１】
各リード３６のインナーリード部３６ｘにおいてボンディングワイヤの接続予定個所と支持部材との間には、図３に示すようにＲａ，Ｒｂ等の凹部が形成されている。この凹部は、インナーリード部３６ｘの切断予定個所の厚さを小さくして切断を容易にするために設けられたもので、ハーフエッチング処理又はリードフレーム材打抜き時の加圧加工等により簡単に形成可能である。
【００２２】
インナーリード部３６ｘの切断を容易にするためには、図７に示すようにボンディングワイヤの接続予定個所と支持部材３２との間に幅が狭い部分Ｓを各リード３６のインナーリード部３６ｘ毎に設けてもよい。また、部分Ｓにあっては、図３のＲａ，Ｒｂのように厚さを小さくしてもよく、このようにすれば一層切断が容易となる。
【００２３】
次に、図１，２のリードフレームを用いるＬＳＩ組立法を図３〜６を参照して説明する。
【００２４】
図３の工程では、支持部材３２にＬＳＩチップ（半導体チップ）３８を電極形成面とは反対側の面でＡｇペースト等の導電性接着剤により固着する。このときのチップ３８の固着状態は、図１，２にも示されている。この後、チップ３８上の複数の電極を対応するリード３６Ａ，３６Ｂにボンディングワイヤ４０Ａ，４０Ｂによりぞれぞれ接続する。リード３６Ａ，３６Ｂは、多数のリード３６のうちの特定のものである。図７には、多数のリード３６を対応するボンディングワイヤ４０を介してチップ３８上の対応する電極に接続した状態を示す。
【００２５】
図３のワイヤボンディング工程にあっては、リード３６Ａ，３６Ｂのインナーリード部が支持部材３２に連結されているため、リードフレーム運搬中にインナーリード部の先端が曲がることがなく、リード変形によるボンディング不良の発生を防止することができる。
【００２６】
次に、図４の工程では、チップ３８、ワイヤ４０Ａ，４０Ｂ、支持部材３２及びリード３６Ａ，３６Ｂのインナーリード部を含む組立品を絶縁層４２で保護コーティングする。絶縁層４２の形成には、液状樹脂を滴下するポッティング法等を用いることができる。絶縁層４２の材料としては、シリコーンゴム系のものを用いることができる。絶縁層４２は、リードフレーム３０の運搬中に組立品を保護するのに役立つ。
【００２７】
次に、図５の工程では、レーザービーム又はウォータージェット等の切断手段Ｅにより凹部Ｒａ，Ｒｂにてリード３６Ａ，３６Ｂのインナーリード部を切断し、これらのインナーリード部を支持部材３２から分離する。図３，７に関して前述したようにインナーリード部の切断予定個所にて厚さ及び／又は幅を小さくしておくと、レーザービーム又はウォータージェットのいずれを用いるにしても点切断で切断を行なえる。また、４０Ａ，４０Ｂ等のワイヤを含む組立品を絶縁層４２で覆ってあるので、ワイヤに損傷を生じさせることなく切断を行なえる。特に、ウォータージェットは、リード金属のみ切断可能で、絶縁層４２の樹脂を殆ど削らない。支持部材からインナーリード部を分離するには、エッチング等の化学処理を用いてもよい。
【００２８】
次に、図６の工程では、絶縁層４２で覆われた組立品を樹脂体４４でモールド封止する。このとき、リード３６Ａ，３６Ｂのアウターリード部は、樹脂体４４から導出されるようにする。図２において、破線４４Ｓは、樹脂体４４の輪郭を表わす。絶縁層４２で覆われた組立品を樹脂モールドするので、樹脂モールド時にワイヤ流れは生じず、従って断線やワイヤ同士の短絡を防止することができる。
【００２９】
この後は、図１３に関して前述したと同様に必要に応じて各リードのアウターリード部に半田めっき処理を施す。そして、リード切断・成形工程に移り、樹脂体４４で覆われた組立品をリード切断によりリードフレーム３０から分離すると共に３６Ａ，３６Ｂ等のリードを図１３に示したように成形する。この結果、図１３に示したのと同様の側面形状を有するＬＳＩ装置が得られる。
【００３０】
図８は、上記したＬＳＩ組立法の実施に用いるに好適な連続組立システムを示すものである。
【００３１】
図８の連続組立システムでは、リードフレーム３０として供給リール５０Ａに巻回されたテープ状のリードフレームが使用される。リードフレーム３０には、図１に示したように支持部材３２及びリード３６を含む組立単位が長手方向に沿って多数並設されている。
【００３２】
リードフレーム３０は、供給リール５０Ａ及び巻取りリール５０Ｂの間に張設される。供給リール５０Ａ及び巻取りリール５０Ｂは、図示しないモータ等の駆動手段により回転駆動される。リードフレーム３０は、リール５０Ａ，５０Ｂの回転に伴って巻取りリール５０Ｂに巻取られると共に巻取りに伴って直線状の移動路に沿って矢印Ａ方向に移動する。このときの移動は、処理部５２〜５８のうちで最も処理時間が長い処理部の処理を可能にするように間欠的に行なうことができる。
【００３３】
リードフレーム３０の移動路には移動方向Ａに沿って処理部５２、５４、５６、５８が適宜の間隔で配置される。処理部５２は、チップ固着部であり、図３で述べたと同様にしてリードフレーム３０の支持部材にＬＳＩチップ３８を固着する。
【００３４】
処理部５４は、ワイヤボンディング部であり、図３で述べたと同様にしてチップ３８上の多数の電極をリードフレーム３０の対応するリードのインナーリード部に多数のボンディングワイヤによりそれぞれ接続する。
【００３５】
処理部５６は、保護コーティング部であり、図４で述べたと同様にしてチップ３８、ワイヤ４０等を含む組立品を絶縁層４２で保護コーティングする。
【００３６】
処理部５８は、インナーリード切断部であり、図５で述べたと同様にして切断手段Ｅにより各リードのインナーリード部を切断して支持部材から分離する。
【００３７】
処理部５８の処理を終った組立品は、巻取りリール５０Ｂに巻取られる。絶縁層４２で組立品を覆ってあるので、巻取りの際に組立品が損傷を受けるのを防止することができる。
【００３８】
リードフレーム３０がすべて巻取りリール５０Ｂに巻取られた後、巻取りリール５０Ｂは、図示しない他の連続組立システムに送られる。この連続組立システムでは、巻取りリール５０Ｂを供給リールとして用い、この供給リールからリードフレーム３０を巻取りリール（図示せず）に巻取るようにする。そして、リードフレーム３０の移動に伴って図５で述べたような樹脂モールド処理、リードの半田めっき処理、リード切断・成形処理等を順次に行なう。
【００３９】
上記したような連続組立システムを用いると、ボンディング不良やワイヤ流れを防止して高い製造歩留りを確保しつつ生産効率を向上させることができる。
【００４０】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。
【００４３】
【発明の効果】
以上のように、この発明によれば、各リードのインナーリード部を支持部材に連結してリード変形を防止するようにしたので、リード変形によるボンディング不良の発生を防止できる効果が得られる。
【００４４】
また、ボンディングワイヤ、インナーリード部等を含む組立品を絶縁層で保護コーティングしたので、インナーリード切断工程でボンディングワイヤの損傷を防止できると共に樹脂モールド工程でワイヤ流れを防止できる効果も得られる。
【００４５】
さらに、この発明の組立法をこの発明の連続組立システムを用いて実施すると、製造歩留り及び生産効率を向上可能となる効果も得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係るリードフレームを示す平面図である。
【図２】 図１のリードフレームの一部を示す平面図である。
【図３】 図１のリードフレームを用いるチップ固着工程及びワイヤボンディング工程を示す断面図である。
【図４】 図３の工程に続く保護コーティング工程を示す断面図である。
【図５】 図４の工程に続くインナーリード切断工程を示す断面図である。
【図６】 図５の工程に続く樹脂モールド工程を示す断面図である。
【図７】 インナーリードの変形例を示す平面図である。
【図８】 図３〜５の処理を連続的に行なう連続組立システムの一例を示す斜視図である。
【図９】 従来のリードフレームを示す平面図である。
【図１０】 図９のリードフレームの一部を示す平面図である。
【図１１】 図９のリードフレームを用いたチップ固着工程及びワイヤボンディング工程を示す断面図である。
【図１２】 図１１の工程に続く樹脂モールド工程を示す断面図である。
【図１３】 図１２の工程の後リードめっき工程及びリード切断・成形工程を経て得られたＬＳＩ装置を示す側面図である。
【符号の説明】
３０：リードフレーム、３２：支持部材、３６，３６Ａ，３６Ｂ：リード、３６ｘ：インナーリード部、３６ｙ：アウターリード部、３８：ＬＳＩチップ、４０，４０Ａ，４０Ｂ：ボンディングワイヤ、４２：絶縁層、４４：樹脂体、５０Ａ：供給リール、５０Ｂ：巻取りリール、５２：チップ固着部、５４：ワイヤボンディング部、５６：保護コーティング部、５８：インナーリード切断部。

Claims (4)

  1. 半導体チップ支持用の支持部材のまわりに複数のリードを配置すると共に各リードのインナーリード部を該支持部材に連結したリードフレームを用意する工程と、
    一方の主面に複数の電極を有する半導体チップを該一方の主面とは反対側の主面にて前記支持部材の一方の面に固着する工程と、
    複数のボンディングワイヤにより前記複数の電極を前記複数のリードのインナーリード部にそれぞれ接続する工程と、
    前記半導体チップ、前記複数のボンディングワイヤ、前記支持部材及び前記複数のリードのインナーリード部を含む組立品を前記支持部材の一方の面側でのみ覆うように保護コーティングとしての絶縁層を形成する工程と、
    前記組立品を前記絶縁層で覆った状態において前記複数のリードのうちの各リード毎にインナーリード部をボンディングワイヤの接続個所と前記支持部材との間で前記支持部材の他方の面側から切断又はエッチングして該インナーリード部を前記支持部材から分離する工程と、
    前記複数のリードのインナーリード部を前記支持部材から分離した後、前記絶縁層で覆われた組立品を前記支持部材の一方の面側と他方の面側との両面側で覆うと共に前記複数のリードのアウターリード部を外方に導出するように樹脂体により前記組立品を１回の処理でモールド封止する工程と
    を含む半導体装置の組立法。
  2. 前記リードフレームを用意する工程では、前記リードフレームの各リードのインナーリード部においてボンディングワイヤを接続すべき個所と前記支持部材との間の分離すべき部分で厚さ及び幅の少なくとも一方が他の部分より小さくなっていることを特徴とする請求項１記載の半導体装置の組立法。
  3. 一方の主面に複数の電極を有する半導体チップと、
    この半導体チップが前記一方の主面とは反対側の主面にて一方の面に固着された支持部材と、
    この支持部材のまわりに平面的に並べて配置され、前記支持部材と同一の材料からなる複数のリードであって、各リードが前記半導体チップに向けて内方に延長するインナーリード部と、このインナーリード部から外方に延長するアウターリード部とを有し、各リードのインナーリード部が厚さ及び幅の少なくとも一方を小さくした部分で前記支持部材から分離されているものと、
    前記複数の電極を前記複数のリードのインナーリード部にそれぞれ接続する複数のボンディングワイヤと、
    前記半導体チップ、前記複数のボンディングワイヤ、前記支持部材及び前記複数のリードのインナーリード部を含む組立品を前記支持部材の一方の面側でのみ覆うように形成された保護コーティングとしての絶縁層と、
    この絶縁層で覆われた組立品を前記支持部材の一方の面側と他方の面側との両面側で覆うと共に前記複数のリードのアウターリード部を外方に導出するように前記組立品を封止する樹脂体であって、１回の樹脂モールド処理により形成されたものと
    を備え、前記複数のリードのうちの各リードのインナーリード部の分離が前記組立品を前記絶縁層で覆った状態において前記支持部材の他方の面側からの切断又はエッチングによりなされている半導体装置。
  4. 半導体チップ支持用の支持部材のまわりに複数のリードを配置すると共に各リードのインナーリード部を該支持部材に連結したテープ状のリードフレームを所定の移動路に沿って移動させるための移動手段と、
    前記移動路の第１の個所に設けられた第１の処理手段であって、一方の主面に複数の電極を有する半導体チップを該一方の主面とは反対側の主面にて前記支持部材の一方の面に固着するものと、
    前記移動路において前記第１の個所より前方の第２の個所に設けられた第２の処理手段であって、複数のボンディングワイヤにより前記複数の電極を前記複数のリードのインナーリード部にそれぞれ接続するものと、
    前記移動路において前記第２の個所より前方の第３の個所に設けられた第３の処理手段であって、前記半導体チップ、前記複数のボンディングワイヤ、前記支持部材及び前記複数のリードのインナーリード部を含む組立品を前記支持部材の一方の面側でのみ覆うように保護コーティングとしての絶縁層を形成するものと、
    前記移動路において前記第３の個所より前方の第４の個所に設けられた第４の処理手段であって、前記組立品を前記絶縁層で覆った状態において前記複数のリードのうちの各リード毎にインナーリード部をボンディングワイヤの接続個所と前記支持部材との間で前記支持部材の他方の面側から切断又はエッチングして該インナーリード部を前記支持部材から分離するものと、
    前記移動路とは別の場所に設けられた第５の処理手段であって、前記第４の処理手段による分離処理の終了後、前記絶縁層で覆われた組立品を前記支持部材の一方の面側と他方の面側との両面側で覆うと共に前記複数のリードのアウターリード部を外方に導出するように樹脂体により前記組立品を１回の処理でモールド封止するものと
    を備えた半導体装置の連続組立システム。
JP17185396A 1996-06-11 1996-06-11 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム Expired - Fee Related JP3870301B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP17185396A JP3870301B2 (ja) 1996-06-11 1996-06-11 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US08/870,371 US5869355A (en) 1996-06-11 1997-06-06 Lead frame with increased strength and manufacture of semiconductor device
TW086107912A TW344889B (en) 1996-06-11 1997-06-07 Lead frame with increased strength and manufacture of semiconductor device
KR1019970023896A KR100275660B1 (ko) 1996-06-11 1997-06-10 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US09/074,000 US5969411A (en) 1996-06-11 1998-05-07 Lead frame with increased strength and manufacture of semiconductor device
US09/074,171 US6063139A (en) 1996-06-11 1998-05-07 Apparatus for continuous assembly of a semiconductor lead frame package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17185396A JP3870301B2 (ja) 1996-06-11 1996-06-11 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム

Publications (2)

Publication Number Publication Date
JPH09331013A JPH09331013A (ja) 1997-12-22
JP3870301B2 true JP3870301B2 (ja) 2007-01-17

Family

ID=15931000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17185396A Expired - Fee Related JP3870301B2 (ja) 1996-06-11 1996-06-11 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム

Country Status (4)

Country Link
US (3) US5869355A (ja)
JP (1) JP3870301B2 (ja)
KR (1) KR100275660B1 (ja)
TW (1) TW344889B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145364A (ja) * 1997-11-12 1999-05-28 Denso Corp 樹脂封止型半導体装置及びその製造方法
US6033934A (en) * 1997-12-09 2000-03-07 Orient Semiconductor Electronics Ltd. Semiconductor chip fabrication method and apparatus therefor
US6230719B1 (en) 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US6291894B1 (en) * 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP2000208690A (ja) * 1999-01-12 2000-07-28 Sony Corp リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP2002538605A (ja) * 1999-02-23 2002-11-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ リードフレームアセンブリを製造する方法
JP2001085460A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
US6646329B2 (en) * 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
DE10132385B4 (de) * 2001-07-06 2006-07-13 Infineon Technologies Ag Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
CN100401193C (zh) * 2002-07-11 2008-07-09 Asml荷兰有限公司 光刻装置及制造集成电路的方法
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
CN2617039Y (zh) * 2003-02-21 2004-05-19 游尚桦 粘着型led引线架
US7533514B2 (en) * 2003-04-25 2009-05-19 Boston Scientific Scimed, Inc. Method and apparatus for automated handling of medical devices during manufacture
JP2005086014A (ja) * 2003-09-09 2005-03-31 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
KR100534583B1 (ko) * 2003-11-03 2005-12-07 삼성에스디아이 주식회사 분리구조를 갖는 유기전계발광표시장치의 전자계방지보호회로
KR100568225B1 (ko) * 2003-11-06 2006-04-07 삼성전자주식회사 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US7134197B2 (en) * 2003-12-18 2006-11-14 Honeywell International Inc. Plastic lead frames utilizing reel-to-reel processing
US20090097222A1 (en) * 2004-06-25 2009-04-16 Wilfried Babutzka Electrical Subassembly Comprising a Protective Sheathing
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
JP5040653B2 (ja) 2005-08-23 2012-10-03 株式会社ニコン 露光装置及び露光方法、並びにデバイス製造方法
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
DE102006028815B3 (de) * 2006-06-21 2007-08-30 Hansa Tronic Gmbh Verfahren zur Herstellung eines elektrischen Hybridbauteils
US20080073563A1 (en) 2006-07-01 2008-03-27 Nikon Corporation Exposure apparatus that includes a phase change circulation system for movers
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
DE102006045415A1 (de) * 2006-09-26 2008-04-03 Infineon Technologies Ag Bauelementanordnung mit einem Träger
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
US7830046B2 (en) * 2007-03-16 2010-11-09 Nikon Corporation Damper for a stage assembly
US8110913B2 (en) * 2007-06-29 2012-02-07 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
TWI328422B (en) * 2007-07-13 2010-08-01 Inventec Corp Heat-dissipating module and electronic apparatus
US8547527B2 (en) * 2007-07-24 2013-10-01 Nikon Corporation Movable body drive method and movable body drive system, pattern formation method and pattern formation apparatus, and device manufacturing method
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US7999920B2 (en) 2007-08-22 2011-08-16 Asml Netherlands B.V. Method of performing model-based scanner tuning
KR20100091885A (ko) * 2007-12-11 2010-08-19 가부시키가이샤 니콘 이동체 장치, 노광 장치 및 패턴 형성 장치, 그리고 디바이스 제조 방법
US20090147228A1 (en) * 2007-12-11 2009-06-11 Nikon Corporation Exposure apparatus, manufacturing method thereof, and maintenance method of exposure apparatus
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
JP6007171B2 (ja) 2013-12-26 2016-10-12 東京エレクトロン株式会社 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3171187A (en) * 1962-05-04 1965-03-02 Nippon Electric Co Method of manufacturing semiconductor devices
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
JPS5326670A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Manufacture of semiconductor device
US4204317A (en) * 1977-11-18 1980-05-27 The Arnold Engineering Company Method of making a lead frame
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4214364A (en) * 1979-05-21 1980-07-29 Northern Telecom Limited Hermetic and non-hermetic packaging of devices
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US4868635A (en) * 1988-01-13 1989-09-19 Texas Instruments Incorporated Lead frame for integrated circuit
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
DE69231290D1 (de) * 1991-12-27 2000-08-31 Fujitsu Ltd Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
EP0646962B1 (en) * 1993-04-14 2002-11-06 Hitachi Construction Machinery Co., Ltd. Metal sheet processing method and lead frame processing method and semiconductor device manufacturing method
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JPH07176677A (ja) * 1993-08-31 1995-07-14 Texas Instr Inc <Ti> 低コストリードフレームの設計及び製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法

Also Published As

Publication number Publication date
US5869355A (en) 1999-02-09
KR100275660B1 (ko) 2000-12-15
US5969411A (en) 1999-10-19
US6063139A (en) 2000-05-16
TW344889B (en) 1998-11-11
KR980006202A (ko) 1998-03-30
JPH09331013A (ja) 1997-12-22

Similar Documents

Publication Publication Date Title
JP3870301B2 (ja) 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US4994411A (en) Process of producing semiconductor device
KR101015268B1 (ko) 리드프레임 기반 플래시 메모리 카드
JP3068162B2 (ja) 半導体ダイボンディング方法
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US9363901B2 (en) Making a plurality of integrated circuit packages
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPH01125963A (ja) リードフレーム
JP7404763B2 (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP2697743B2 (ja) 樹脂封止型半導体装置
JP2727251B2 (ja) リードフレームおよびその製造方法
JP2737356B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH06104314A (ja) フィルムキャリア
JPH0738036A (ja) 半導体装置の製造方法
JP2000114553A (ja) 半導体装置およびその製造方法
JPH11214605A (ja) 半導体装置の製造方法およびその方法で使用するリードフレーム
JPH07202103A (ja) 樹脂封止型半導体装置の製造方法
JPH0338056A (ja) リードフレームの製造方法
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
JPH02156660A (ja) 半導体装置の製造方法
KR20000038929A (ko) 반도체 패키지 제조 방법
JPH0455539B2 (ja)
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JP2018056601A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041203

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees