JPH0338056A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH0338056A
JPH0338056A JP17341889A JP17341889A JPH0338056A JP H0338056 A JPH0338056 A JP H0338056A JP 17341889 A JP17341889 A JP 17341889A JP 17341889 A JP17341889 A JP 17341889A JP H0338056 A JPH0338056 A JP H0338056A
Authority
JP
Japan
Prior art keywords
inner leads
lead frame
lead
die pad
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17341889A
Other languages
English (en)
Other versions
JPH0750764B2 (ja
Inventor
Toshiya Matsubara
松原 俊也
Akira Kunieda
國枝 亮
Hideaki Matsubayashi
松林 秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP17341889A priority Critical patent/JPH0750764B2/ja
Publication of JPH0338056A publication Critical patent/JPH0338056A/ja
Publication of JPH0750764B2 publication Critical patent/JPH0750764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はリードフレームの製造方法に係り、特にリード
本数の多い高密度集積回路用のリードフレームの製造方
法に関する。
(従来の技術) 半導体装置の高密度化および高集積化に伴い、リードピ
ン数は増加するものの、パッケージは従来通りかもしく
は小型化の傾向にあり、リードフレームの寸法精度に関
する要求も厳しくなってきている。
同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多く、リード相互の間
隔が特に先端では非常に狭くなり変形によるインナーリ
ード間の短絡のおそれがあるため、リード先端をダイパ
ッドのすぐ近くまで伸ばすことができず、ボンディング
ワイヤを長くする必要がある。これはボンディングワイ
ヤの無駄であるのみならず、ワイヤボンディングが順調
に行なわれた後においてもワイヤ同志またはワイヤとリ
ードとの短絡の問題等、多くの問題があった。
このような問題を解決するため、第6図に要部拡大図を
示す如く、ダイパッド4Sの周囲に伸長するインナーリ
ード1の先端部のボンディングエリアを除く領域を、ポ
リイミド等の絶縁性テープ10により連結固定するいわ
ゆるテーピング法が提案されている。ここで2はタイバ
ー 3はアウターリード、9はサポートバーである。
しかしながら、リードフレームがスタンピングにより成
型されている場合、機械的加工時に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。
そこで本出願人は、特願昭59−247390号(特開
昭61−125161号公報)において、インナーリー
ド先端を連結片で繋いだ状態でテーピングを行い、イン
ナーリード間の間隔を所定寸法に保持した状態で連結片
を取り除く方法を提案している。
しかしながら、この方法においても、実装工程等の後続
工程で、熱履歴によりテープが伸縮し、インナーリード
が変形することがあった。
また、この熱履歴による変形を防止すべく、インナーリ
ード先端を連結片で繋いだ状態で焼鈍処理を行い、最後
に連結片を除去する方法も提案されている。この方法は
設備に膨大な費用が必要であり、コストの低減を阻む大
きな問題となっていた。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明のリードフレームの製造方法では、インナ
ーリード間を連結する連結部を残してリードフレーム本
体をパターニングした後、このリードフレーム本体とは
別体として形成された半導体素子搭載部を絶縁性物質を
介してリードフレーム本体に固着し、この後、連結部を
切断してインナーリードを個々に分離するようにしてい
る。(作用) 本発明の方法によれば、連結部を残してパターニングさ
れた最も変形の少ない状態のインナーリード先端部に、
半導体素子搭載部を貼着してしまうため、リードの変形
は完全に近い状態に防止される。
また、パターニングに先立ち、連結部が残されているた
め、半導体素子搭載部固着時に応力が発生する等のおそ
れもない。
また、インナーリード先端は半導体素子搭載部に固定さ
れボンディングエリアが正しい位置間隔維持されている
ため、ボンディング精度が高められる上、ボンディング
時の衝撃による変形も防止され、半導体装置の信頼性を
高めることができる。
また、半導体装置使用中におけるチップの発熱もインナ
ーリード先端上まで達する表面積の大きい半導体素子搭
載部を介して効率よく放熱され、安定した作動を保障す
ることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図乃至第4図は、本発明実施例のリードフレームの
製造工程を示す図である。
まず、第1図に示すように、スタンピング法により、銅
合金からなる帯状材料を加工することにより、半導体素
子を搭載するための領域をとり囲むように先端が該イン
ナーリードとほぼ直交する方向に延びる第1のタイバー
(連結部)30によって連結せしめられた多数のインナ
ーリード1と、該第1のタイバー30とほぼ平行に延び
これらインナーリードの他端部を一体的に支持する第2
のタイバー2と、該第2のタイバーの外側に前記各イン
ナーリードに接続するように配役せしめられたアウター
リード3とを含むリードフレーム本体を成型する。
次いで、第2図に示すように、放熱性の良好な銅合金か
らなる半導体素子搭載部としてのダイパッド4をリード
フレーム本体とは別にスタンピング法により形成する。
この後、第3図に示すように、前記リードフレーム本体
のインナーリード先端部の裏面に、両面に接着剤を塗布
したポリイミドテープ5を介して第2図に示したダイパ
ッド4を貼着し、インナーリード先端部を一体的に固定
する。
この後、第4図に示すように、インナーリード先端部の
第1のタイバー30をスタンピング法により切除し、イ
ンナーリード1相互を分離せしめ、ダイパッドおよびイ
ンナーリード表面に金等の貴金属めっきを施すことによ
り金めつき層で被覆する。
このようにして、本発明実施例のリードフレームが完成
する。
このようにして形成されたリードフレームは、ダイパッ
ドによってインナーリードの先端部が一体的に固定され
ており、極めて信頼性の高いものとなって°いる。
また、このリードフレームは、t!a1のタイバー30
によって連結され、機械的強度の低下していない時期に
、インナーリード先端部が、ダイパッドによって一体的
に固定されるようになっており、ダイパッド固着時の圧
力などによって変形を生じたりすることもないため、高
精度のリード位置を維持するものとなっている。
さらに、このようにダイパッドによってインナーリード
を一体的に固定した状態で第1のタイバーを切除するよ
うにしているため、切除時の圧力による、インナーリー
ドの位置ずれも法帖に低減することができ、信頼性の向
上をはかることが可能となる。
なお、このようにして形成されたリードフレームへのチ
ップの実装に際しては、まずダイパッド上に載置された
チップのポンディングパッドと、インナーリード1とを
ワイヤボンディング法により接続する。
そしてこの後、モールド工程を経て半導体装置が完成す
るわけであるが、リードフレームへのチップ6の実装に
際して、ワイヤボンディング工程における熱履歴によっ
ても樹脂によるモールド工程における熱履歴によっても
、インナーリード先端部はダイパッド4によって正しい
位置に固定されているため、接続不良を生じたりするこ
となく信頼性の高い半導体装置を得ることが可能となる
さらにまた、連結部の形状については、適宜変更可能で
ある。
さらに、ダイパッドによって支持されているため、テー
プによる支持の場合のように、熱履歴によって変形を生
じることもなく、互いの位置関係を保持することができ
、リード同志の短絡が防止されるのみならず、ボンディ
ングワイヤ7との短絡も防止され、極めて信頼性の高い
ものとなる。
このようにして形成されたリードフレームを用いて半導
体装置の実装を行うに際しては、通常の半導体チップ6
の固着工程、ボンディングワイヤ7を介して半導体チッ
プとインナーリード1との電気尚接続を行うワイヤボン
ディング工程、#M脂パッケージ8内にこれらを封止す
る樹脂封止工程、枠体W等の切除工程およびアウターリ
ード3の成形工程を経て第5図に示すような半導体装置
が完成する。
ここで、ダイパッドの面積が通常のダイパッドに比べ、
インナーリード先端と重なるように形成されている分だ
け大きくなり、放熱効果が大きく半導体装置のさらなる
信頼性の向上をはかる二とが可能となる。
なお、ここでインナーリードとダイパッド(半導体素子
載置部)との間に介在せしめられる絶縁性材料としては
、ポリイミドテープの両面に接着剤を塗布したものの他
、紫外線硬化樹脂等、他の材料も適用可能である。
〔発明の効果〕
以上説明したように本発明の方法によれば、隣接するイ
ンナーリード先端部を、連結部を残して連結した状態で
成形し、このインナーリード先端に重なるように絶縁材
料を介して半導体素子搭載部を固着したのち、連結部を
除去するようにしているため、リードの変形を生じるこ
とがなく高精度で信頼性の高い半導体装置を得ることの
できるリードフレームを提供することが可能となる。
【図面の簡単な説明】
第1図乃至第4図は本発明実施例のリードフレームの製
造方法に基づく製造工程図、第5図は半導体装置を示す
図、第6図は本発明の他の実施例のリードフレームの製
造工程を示す・図である。 1・・・インナーリード、2・・・第2のタイバー 3
・・・アウターリード、4.48・・・ダイパッド、5
・・・ポリイミドテープ、6・・・チップ、7・・・ボ
ンディングワイヤ、8・・・樹脂、9・・・サポートパ
ー 10・・・ポリイミドテープ、30・・・第1のタ
イバー第 ! 図 第3図 第2図 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 半導体素子搭載部と、前記半導体素子搭載部近傍から放
    射状に延びる複数のインナーリードを有するリードフレ
    ーム本体とからなるリードフレームの製造方法において
    、 インナーリードの先端部を一体的に接合する連結部を残
    してリードフレーム本体の形状加工を行う第1の形状加
    工工程と、 半導体素子搭載部の形状加工を行う第2の形状加工工程
    と、 前記リードフレーム本体のインナーリードの先端部に絶
    縁性材料を介して前記半導体素子搭載部を接合する接合
    工程と、 前記連結部を切除する切除工程と を含むようにしたことを特徴とするリードフレームの製
    造方法。
JP17341889A 1989-07-05 1989-07-05 リードフレームの製造方法 Expired - Fee Related JPH0750764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17341889A JPH0750764B2 (ja) 1989-07-05 1989-07-05 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17341889A JPH0750764B2 (ja) 1989-07-05 1989-07-05 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0338056A true JPH0338056A (ja) 1991-02-19
JPH0750764B2 JPH0750764B2 (ja) 1995-05-31

Family

ID=15960079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17341889A Expired - Fee Related JPH0750764B2 (ja) 1989-07-05 1989-07-05 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH0750764B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059613A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059613A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0750764B2 (ja) 1995-05-31

Similar Documents

Publication Publication Date Title
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US4994411A (en) Process of producing semiconductor device
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US7019388B2 (en) Semiconductor device
KR100475265B1 (ko) 리이드프레임과그것을사용한반도체장치및그제조방법
JP2009152620A (ja) 半導体装置
US5637914A (en) Lead frame and semiconductor device encapsulated by resin
JPH041503B2 (ja)
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JPH0338056A (ja) リードフレームの製造方法
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JPH0738036A (ja) 半導体装置の製造方法
JPH03102859A (ja) 半導体装置の製造方法
JPH0547985A (ja) 半導体装置の製造方法
JPH02156660A (ja) 半導体装置の製造方法
JPH02281750A (ja) リードフレームの製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JP3626831B2 (ja) リードフレーム
KR19980069737A (ko) 리이드프레임, 반도체장치 및 그 제조방법
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2727251B2 (ja) リードフレームおよびその製造方法
JPH0389539A (ja) リードフレーム,これを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees