JPH03284868A - リードフレームおよびこれを用いた半導体装置 - Google Patents

リードフレームおよびこれを用いた半導体装置

Info

Publication number
JPH03284868A
JPH03284868A JP12649490A JP12649490A JPH03284868A JP H03284868 A JPH03284868 A JP H03284868A JP 12649490 A JP12649490 A JP 12649490A JP 12649490 A JP12649490 A JP 12649490A JP H03284868 A JPH03284868 A JP H03284868A
Authority
JP
Japan
Prior art keywords
inner leads
tips
leads
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12649490A
Other languages
English (en)
Inventor
Atsuo Nouzumi
能隅 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP12649490A priority Critical patent/JPH03284868A/ja
Publication of JPH03284868A publication Critical patent/JPH03284868A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレームおよびこれを用いた半導体装
置に係り、特にリード本数の多い高密度集積回路用のリ
ードフレームのマイグレーションの防止に関する。
(従来の技術) 例えば通常のICは、第4図に示すように、リードフレ
ーム1のダイパッド2に、半導体素子3を固着し、この
半導体素子3のポンディングパッドとリードフレームの
インナーリード4とを金線あるいはアルミ線のボンディ
ングワイヤ5によって結線し、更にこれらを樹脂6で封
止することにより製造されている。
ここで用いられるリードフレームは、第5図に1例を示
す如く、半導体素子を搭載するためのダイパッド2と、
先端が該ダイパッドをとり囲むように延在せしめられた
インナーリード4と、該インナーリードとほぼ直交する
方向に延びこれらインナーリードを一体的に支持するタ
イバー7と、該タイバーの外側に前記各インナーリード
に接続するように配設せしめられたアウターリード8と
ダイパッド2を支持するサポートパー9とから構成され
ている。
ところで、半導体装置の高密度化および高集積化に伴い
、リードピン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。
同一面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
特に、リードフレームがスタンピングにより成型されて
いる場合、板厚0.1511こ対し、0゜1〜0.12
mm幅の打ち抜きを行う必要があり、スタンピングが問
題なく行われた場合においても、後続工程において微小
な外力を受けただけで変形、短絡を生じてしまうことが
ある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短絡事故を生じるおそれがある等、多
くの問題があった。
このような問題を解決するため、第6図に要部拡大図を
示す如く、ダイパッド2の周囲に伸長するインナーリー
ド4の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ10により連結固定するいわゆ
るテーピング法が提案されている。
しかしながら、近年半導体装置は小形化の一途を辿って
おり、薄くかつ微細になるインナーリードの変形を十分
におさえることは不可能となってきている。
そこで、本出願人は、インナーリードの最先端を含むよ
うに絶縁性テープが貼着されると共にこの貼着のための
熱硬化性接着剤が隣接リード間を連結固定するようにイ
ンナーリード間で硬化せしめたリードフレームを提案し
ている(特願平1−162748号)。
この構造によれば、インナーリード先端相互間には熱硬
化性接着剤が介在するように連結固定されているため、
インナーリードのリード幅が狭く、十分な強度が得られ
ないようなリードフレームにおいても、熱履歴によって
変形を生じることのない熱硬化性樹脂により補強され、
互いの位置関係を保持することができ、リード同志の短
絡が防止されるのみならず、ボンディングワイヤとの短
絡も防止される。
ところが、このようなリードフレームにおいては、先端
固定のために用いられている絶縁性テープは、吸湿性の
高いポリイミドテープであるために、ボンディング性を
高めるために通常ボンディングエリアになされている銀
めっきがマイグレーションを起こし易いという問題があ
った。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れおよびボンディングエリアになされている銀めっきが
マイグレーションを起こし易く、半導体装置の信頼性低
下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止すると共に、マイグレーシ
ョンの発生もなく、信頼性の高い半導体装置を提供する
ことを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明のリードフレームでは、インナーリード先
端のボンディングエリアに金(Au)、白金(pt)、
またはパラジウム(Pd)めっきを行うと共に、インナ
ーリードの最先端を含むように絶縁性テープを貼着しか
つこの貼着のための熱硬化性接着剤が隣接リード間を連
結固定するようにインナーリード間で硬化せしめられる
ようにしている。
(作用) 本発明によれば、熱硬化性接着剤の塗布された絶縁性テ
ープを貼着することにより、インナーリード先端相互間
には熱硬化性接着剤が介在するように連結固定されるた
め、インナーリードのリード幅か狭く、十分な強度が得
られないようなリードフレームにおいても、熱履歴によ
って変形を生じることのない熱硬化性樹脂により補強さ
れ、互いの位置関係を保持することができ、リード同志
の短絡が防止されるのみならず、ボンディングに際して
もインナーリードが変形を生じることなく、ボンディン
グエリアが正しい位置間隔で配列されており、ボンディ
ング精度が高められる上、ボンディング時の衝撃による
変形も防止されボンディングワイヤとの短絡も防止され
る。
また、ボンディングエリアのめつき層が金(Au)、白
金(Pt)、またはパラジウム(P d)めっき層で構
成されているためマイグレーションの発生もなくまた、
インナーリードの最先端部をインナーリード相互間には
熱硬化性接着剤が介在するように絶縁性テープによって
連結固定されているため、熱歪を生じることもなく、強
度が高められ、半導体装置の信頼性を高めることができ
る。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)乃至第1図(e)は、本発明実施例の半導
体装置の製造工程を示す図である。
まず、第1図(a)に示すように、スタンピング法によ
り、帯状材料を加工し、ダイパッド2と対峙するインナ
ーリード4の先端を、隣接するインナーリードと連結片
11によって僅かに接続するように成型する。
次いで、コイニング処理を行い、インナーリード先端部
の平坦幅を確保したのち、先端部にパラジムめっき層M
を形成して、第1図(b)に示すように、インナーリー
ド最先端部を含むように厚さ0.05mmの熱硬化性樹
脂20が塗布されたポリイミドテープ10を貼着し、加
熱工程を経て硬化させ、固定する。ここでコイニング後
のインナーリード先端の厚さは0.12mmとする。
こののち、第1図(C)に示すように、連結片を打ち抜
き、インナーリード先端を分離する。このインナーリー
ド先端部の拡大断面図を第2図に示す。
そして、第1図(d)に示すように半導体チップ3をダ
イパッド2上に載置する。この後、ワイヤボンディング
によって半導体チップ3とリードフレームとの電気的接
続を行う。
そして、樹脂封止工程、タイバーの切除工程、アウター
リードの成形工程を経て、第1図(e)に示すように、
半導体装置が完成する。
このようにして形成されたリードフレームは、吸湿性の
高いポリイミドテープを用いているにも拘らず、パラジ
ウムめっきかなされているため、銀めっきを用いた場合
のようにマイグレーションの発生もなく信頼性の高い半
導体装置を形成することが可能となる。
また、先端に貼着された熱履歴によって変形を生じるこ
とのない熱硬化性樹脂によりインナーリード最先端が固
定され、互いの位置関係を保持することができるため、
リード同志の短絡が防止されるのみならず、ボンディン
グワイヤとの短絡も防止され、極めて信頼性の高いもの
となる。また、リードフレームの板厚は0.151以下
でもよい。
また、熱硬化性接着剤および絶縁性テープによる補強が
なされるため、インナーリードは先端でのリード幅を細
くすることができる。これによりダイパッドに対してイ
ンナーリードの先端を更に近接せしめ得、ボンディング
ワイヤの使用量を低減し得、製造コストが節減される。
更にまた、ボンディングワイヤを短くすることができ、
短絡が防止される。
さらに、インナーリードの先端は、熱硬化性樹脂で固定
されると共に、末端はタイバーで固定されており、樹脂
封止工程における短絡事故も大幅に低減され、極めて信
頼性の高い半導体装置を高歩留りで形成することができ
る。
なお、前記実施例では、パラジウムめっきを用いた場合
について説明したが、パラジウムめっきに限定されるこ
となく、金めつきあるいは白金めき等マイグレーション
を生じない材料であれば良い。
また、熱硬化性接着剤がインナーリード相互間に入り込
むようにするために、熱硬化性接着剤の粘度を低くして
塗布し、インナーリード側あるいは絶縁性テープ側から
加圧するようにしてもよい。
また、前記実施例では絶縁性テープ表面全体に熱硬化性
接着剤を塗布しておくようにしたが、第3図(a)に示
すように絶縁性テープ上にスクリーン印刷法等により、
インナーリード間隔よりもやや幅の広いストライプ状を
なすように熱硬化性接着剤のパターン20pを形成して
おき、第3図(b)に示すように、インナーリードがこ
のパターンの間にはいるように接合してもよい。
さらにまた、前記実施例では、連結片によって連結した
状態でリードフレームを成形し、絶縁性テープ貼着後、
連結片を除去するようにしたが、連結片を残さない状態
で成形したリードフレームにも適用可能であることはい
うまでもない。
また、絶縁性テープの貼着位置は、インナーリードの最
先端を含むようにするのが望ましいが、最先端を避けて
貼着したものについても有効である。
加えて、前記実施例ではワイヤボンディング方式のリー
ドフレームについて説明したが、ダイレクトボンディン
グ方式のリードフレームについても適用可能である。
〔発明の効果〕
以上説明してきたように、本発明によれば、インナーリ
ード先端のボンディングエリアに金、白金またはパラジ
ウムめっきを行い、さらにインナーリード相互間に熱硬
化性接着剤が入り込むように絶縁性テープを貼着するよ
うにしているため、インナーリードの先端位置を高精度
に維持することができ、信頼性の高い半導体装置を得る
ことができる。
【図面の簡単な説明】
第1図(a)乃至第1図(e)は、本発明実施例のリー
ドフレームの製造工程を示す図、第2図は、同リードフ
レームの要部説明図、第3図(a)および第3図(b)
は、本発明の他の実施例を示す図、第4図は従来の半導
体装置を示す図、第5図は同半導体装置のリードフレー
ムを示す図、第6図は、リードフレームの改良例を示す
図である。 1・・・リードフレーム、2・・・タイツ(・ソド、3
・・・半導体素子、4・・・インナーリード、5・・・
ボンディングワイヤ、6・・・樹脂、7・・・タイツ<
−8・・・アウターリード、9・・・サポートパー 1
0・・・絶縁性テープ、11・・・連結片、20・・・
熱硬化性接着剤、20p・・・熱硬化性接着剤パターン
、M・・・めっき層。 第 f 図(a) 第 図(b) 0 第 図 (e) 享で化性引■1j神1割 第 図 第 図 (C) 第 図(d) 0P 第 図(a) り些砂イし4I寸月ttsvt齋11 第 図(b) 第 4 図 第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子搭載部分近傍から放射状に延び、先端
    のボンディングエリアに金、白金、パラジウムあるいは
    これらを含む合金からなるめっき層を形成してなる複数
    のインナーリードと、 前記インナーリードに連設されたアウター リードと、 前記インナーリードの最先端を含む領域に インナーリード間で硬化せしめられ隣接リード間を連結
    固定する熱硬化性接着剤を用いて、貼着せしめられた絶
    縁性テープとを具備したことを特徴とするリードフレー
    ム。
  2. (2)半導体素子搭載部分近傍から放射状に延び、先端
    のボンディングエリアに金、白金、パラジウムあるいは
    これらを含む合金からなるめっき層を形成してなる複数
    のインナーリードと、 前記インナーリードに連設されたアウター リードと、 前記インナーリードの最先端を含む領域に インナーリード間で硬化せしめられ隣接リード間を連結
    固定する熱硬化性接着剤を用いて、貼着せしめられた絶
    縁性テープと、 を含むリードフレームと、 前記リードフレームの半導体素子搭載部分 上に装着され電気的接続のなされた半導体素子とを具備
    し、 てなることを特徴とする半導体装置。
JP12649490A 1990-03-30 1990-03-30 リードフレームおよびこれを用いた半導体装置 Pending JPH03284868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12649490A JPH03284868A (ja) 1990-03-30 1990-03-30 リードフレームおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12649490A JPH03284868A (ja) 1990-03-30 1990-03-30 リードフレームおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH03284868A true JPH03284868A (ja) 1991-12-16

Family

ID=14936599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12649490A Pending JPH03284868A (ja) 1990-03-30 1990-03-30 リードフレームおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH03284868A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム
EP0881677A1 (en) * 1996-02-15 1998-12-02 Nitto Denko Corporation Semiconductor device and multilayered lead frame used for the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム
EP0881677A1 (en) * 1996-02-15 1998-12-02 Nitto Denko Corporation Semiconductor device and multilayered lead frame used for the same
EP0881677A4 (en) * 1996-02-15 2001-01-31 Nitto Denko Corp SEMICONDUCTOR ARRANGEMENT AND MULTILAYERED LADDER FRAME THEREFOR

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP4917112B2 (ja) 半導体装置
US7019388B2 (en) Semiconductor device
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP4095827B2 (ja) 半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP4764608B2 (ja) 半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2516712B2 (ja) 半導体装置の製造方法
JPH03102859A (ja) 半導体装置の製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JP2816757B2 (ja) 半導体装置の製造方法
JPH0720925Y2 (ja) リードフレーム
JPH02281750A (ja) リードフレームの製造方法
JPH0338056A (ja) リードフレームの製造方法
JPH02298044A (ja) リードフレームの製造方法
JPH0364058A (ja) 半導体装置の製造方法
JPH01147847A (ja) 半導体装置の製造方法
JPH02298055A (ja) リードフレームの製造方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JPH0496263A (ja) 半導体素子用リードフレームの製造方法