JPH02281750A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH02281750A
JPH02281750A JP1103670A JP10367089A JPH02281750A JP H02281750 A JPH02281750 A JP H02281750A JP 1103670 A JP1103670 A JP 1103670A JP 10367089 A JP10367089 A JP 10367089A JP H02281750 A JPH02281750 A JP H02281750A
Authority
JP
Japan
Prior art keywords
inner leads
lead frame
tip
leads
tip sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1103670A
Other languages
English (en)
Other versions
JPH0783086B2 (ja
Inventor
Kazuto Inuzuka
犬塚 和人
Yoshihiro Fujikawa
芳弘 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1103670A priority Critical patent/JPH0783086B2/ja
Publication of JPH02281750A publication Critical patent/JPH02281750A/ja
Publication of JPH0783086B2 publication Critical patent/JPH0783086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はリードフレームの製造方法に係り、特にリード
本数の多い高密度集積回路用のリードフレームの製造方
法に関する。
(従来の技術) 例えば通常のICは、第2図に示すように、リードフレ
ーム1のダイパッド2に、半導体素子3を固着し、この
半導体素子3のポンディングパッドとリードフレームの
インナーリード4とを金線あるいはアルミ線のボンディ
ングワイヤ5によって結線し、更にこれらを樹脂6で封
止することにより製造されている。
ここで用いられるリードフレームは、第3図に1例を示
す如く、半導体素子を搭載するためのダイパッド2と、
先端が該ダイパッドをとり囲むように延在せしめられた
多数のインナーリード4と、該インナーリードとほぼ直
交する方向に延びこれらインナーリードを一体的に支持
するタイバー7と、該タイバーの外側に前記各インナー
リードに接続するように配設せしめられたアウターリー
ド8とダイパッド2を支持するサポートパー9とから構
成されている。
ところで、半導体装置の高密度化および高集積化に伴い
、リードピン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。
同一面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短絡事故を生じるおそれがある等、多
くの問題があった。
このような問題を解決するため、第4図に要部拡大図を
示す如く、ダイパッド2の周囲に伸長するインナーリー
ド4の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ10により連結固定するいわゆ
るテーピング法が提案されている。
しかしながら、リードフレームがスタンピングにより成
型されている場合、機械的加工時に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。
そこで本出願人は、特願昭59−247390号(特開
昭61−125161号公報)において、インナーリー
ド先端を連結片で繋いだ状態でテーピングを行い、イン
ナーリード間の間隔を所定寸法に保持した状態で連結片
を取り除く方法を提案している。
しかしながら、実装工程等の後続工程で、熱履歴により
テープが伸縮し、インナーリードが変形することがあっ
た。
また、この熱履歴による変形を防止すべく、インナーリ
ード先端を連結片で繋いだ状態で焼鈍処理を行い、最後
に連結片を除去する方法も提案されている。この方法は
設備に膨大な費用が必要であり、コストの低減を阻む大
きな問題となっていた。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明では、インナーリード先端部のみを成形し
た後、インナーリード先端部に絶縁性物質を介して半導
体素子搭載部を固着し、該絶縁性物質により隣接リード
間を連結固定し、インナーリード間の間隔を所定寸法に
保持した状態でリードフレーム本体を所望の形状に完全
成形するようにしている。
(作用) 本発明の方法によれば、インナーリード先端を成形し、
他の部分を連結した状態で絶縁性物質を介して半導体素
子搭載部を固着し、該絶縁性物質により隣接リード間を
連結固定し、インナーリード間の間隔を所定寸法に保持
した状態でリードフレーム本体を所望の形状に完全成形
するようにしているため、インナーリードのリード幅が
狭く、十分な強度が得られないようなリードフレームに
おいても、互いの位置関係を保持することができ、リー
ド同志の短絡が防止されるのみならず、ボンディングワ
イヤとの短絡も防止される。
なお、絶縁性物質固着のための接着剤として熱硬化性樹
脂を用いるようにすれば、熱歪を生じることもなく、強
度が高められ、ボンディングに際してもインナーリード
が変形を生じることはない。
また、ボンディングエリアが正しい位置間隔で配列され
ているため、ボンディング精度が高められる上、ボンデ
ィング時の衝撃による変形も防止され、半導体装置の信
頼性を高めることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)乃至第1図(C)は、本発明実施例のリー
ドフレームの製造工程を示す図である。
まず、第1図(a)に示すように、スタンピング法によ
り、帯状材料を加工し、ダイパッド形成領域と対峙する
インナーリード4の先端およびアウターリード8を成型
する。
次いで、コイニング処理を行い、インナーリード先端部
の平坦幅を確保したのち、先端部にめっきを行うめっき
工程を経て、第1図(b)に示すように、両面に熱硬化
性樹脂÷−が塗布せしめられ上面に銅を主成分とする合
金からなるダイパッド31が載置せしめられてなるポリ
イミドテープ30を載置し、加熱工程を経て硬化させ、
固定する。
こののち、第1図(C)に示すように、タイバー7およ
びインナーリード4などのリードフレーム全体を第3図
に示したリードフレームと同様に、スタンピング法によ
り、成形する。
このようにして形成されたリードフレームは、先端部を
固定した状態で他の領域を成形するようにしているため
、先端部の変形を防止することができる。また、この固
定は半導体チップ搭載部としてのダイパッド31の固着
を兼ねているため、同等材料や製造工数の増大を招くこ
ともない。さらに、熱履歴によって変形を生じることの
ない熱硬化性樹脂により一補強される上、互いの位置関
係を保持することができるため、リード同志の短絡が防
止されるのみならず、ボンディングワイヤとの短絡も防
止され、極めて信頼性の高いものとなる。また、ダイパ
ッド31を大きく形成することができ放熱性の向上をは
かることも可能となる。
なお、前記実施例では、絶縁性物質として熱硬化性樹脂
を塗布してなるポリイミドテープを用いるようにしたが
、これに限定されることなく、紫外線硬化性樹脂等地の
材料でもよいことはいうまでもない。
また、前記実施例では、第1の成型工程でインナーリー
ドの先端部と、アウターリードとを形成したが、インナ
ーリード先端部のみでもよい。
〔発明の効果〕
以上説明してきたように、本発明の方法によれば、イン
ナーリード先端を成形し、他の部分を連結した状態で絶
縁性物質を介して半導体素子搭載部を固着し、該絶縁性
物質により隣接リード間を連結固定し、インナーリード
間の間隔を所定寸法に保持した状態でリードフレーム本
体を所望の形状に完全成形するようにしているため、イ
ンナーリード間の間隔を所定寸法に保持することができ
、信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
第1図(a)乃至第1図(c)は、本発明実施例のリー
ドフレームの製造工程を示す図、第2図は従来の半導体
装置を示す図、第3図は同半導体装置のリードフレーム
を示す図、第4図は、リードフレームの改良例を示す図
である。 1・・・リードフレーム、2・・・ダイパッド、3・・
・半導体素子、4・・・インナーリード、5・・・ボン
ディングワイヤ、6・・・樹脂、7・・・タイバー 8
・・・アウターリード、9・・・サポートパー 10・
・・絶縁性テープ、30・・・熱硬化性樹脂、31・・
・ダイパッド。 第1 図(G) 第1 図(b) 第2図 寓3図 第4図

Claims (1)

  1. 【特許請求の範囲】 半導体素子搭載部分近傍から放射状に延びる複数のイン
    ナーリードを有するリードフレームの製造方法において
    、 インナーリード先端付近を成型する第1の成型工程と、 前記インナーリード先端部に絶縁性物質を介して半導体
    素子搭載部を固着し、該絶縁性物質により隣接リード間
    を連結固定する半導体素子搭載部固着工程と、 隣接リード間を前記絶縁性物質により連結固定すること
    により、インナーリード間の間隔を所定寸法に保持した
    状態でリードフレーム本体を所望の形状に完全成形する
    第2の成型工程とを含むことを特徴とするリードフレー
    ムの製造方法。
JP1103670A 1989-04-24 1989-04-24 リードフレームの製造方法 Expired - Fee Related JPH0783086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1103670A JPH0783086B2 (ja) 1989-04-24 1989-04-24 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1103670A JPH0783086B2 (ja) 1989-04-24 1989-04-24 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH02281750A true JPH02281750A (ja) 1990-11-19
JPH0783086B2 JPH0783086B2 (ja) 1995-09-06

Family

ID=14360228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1103670A Expired - Fee Related JPH0783086B2 (ja) 1989-04-24 1989-04-24 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH0783086B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265665A (en) * 1991-06-05 1993-11-30 Kawasaki Steel Corporation Continuous casting method of steel slab

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435921A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435921A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265665A (en) * 1991-06-05 1993-11-30 Kawasaki Steel Corporation Continuous casting method of steel slab

Also Published As

Publication number Publication date
JPH0783086B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
KR100475265B1 (ko) 리이드프레임과그것을사용한반도체장치및그제조방법
JP2009010423A (ja) 半導体装置
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP4615282B2 (ja) 半導体パッケージの製造方法
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH02281750A (ja) リードフレームの製造方法
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JPH03102859A (ja) 半導体装置の製造方法
JPH0338056A (ja) リードフレームの製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2912767B2 (ja) 電子部品のパッケージ構造及びその製造方法
JP4764608B2 (ja) 半導体装置
JPH02156660A (ja) 半導体装置の製造方法
JPH046859A (ja) 樹脂封止型半導体装置
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JP2981309B2 (ja) 半導体装置
JPH1022441A (ja) リードフレーム
JPH08116013A (ja) リードフレームとこれを用いて組み立てられた半導体装置
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH06216289A (ja) 樹脂封止型半導体装置の形成方法
JPH1012792A (ja) Ic用リードフレーム及び樹脂封止型半導体装置の製造方法
JP2000114447A (ja) 半導体装置製造用のリードフレーム、およびこれにより製造された半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees