JPH03124055A - リードフレームの製造方法およびこれを用いた半導体装置 - Google Patents

リードフレームの製造方法およびこれを用いた半導体装置

Info

Publication number
JPH03124055A
JPH03124055A JP1261748A JP26174889A JPH03124055A JP H03124055 A JPH03124055 A JP H03124055A JP 1261748 A JP1261748 A JP 1261748A JP 26174889 A JP26174889 A JP 26174889A JP H03124055 A JPH03124055 A JP H03124055A
Authority
JP
Japan
Prior art keywords
leads
lead frame
inner leads
lead
thermosetting adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1261748A
Other languages
English (en)
Other versions
JPH0793406B2 (ja
Inventor
Atsuo Nouzumi
能隅 厚生
Kazuhiko Umeda
和彦 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1261748A priority Critical patent/JPH0793406B2/ja
Publication of JPH03124055A publication Critical patent/JPH03124055A/ja
Publication of JPH0793406B2 publication Critical patent/JPH0793406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はリードフレームの製造方法および半導体装置に
係り、特にリード本数の多い高密度集積回路用のリード
フレームに関する。
(従来の技術) 例えば通常のICは、第4図に示すように、リドフレー
ム1のダイパッド2に、半導体素子3を固着し、この半
導体素子3のポンディングパッドとリードフレームのイ
ンナーリード4とを金線あるいはアルミ線のボンディン
グワイヤ5によって結線し、更にこれらを樹脂6で封止
することにより製造されている。
ここで用いられるリードフレームは、第5図に1例を示
す如く、半導体素子を搭載するためのダイパッド2と、
先端が該ダイパッドをとり囲むように延在せしめられた
インナーリード4と、該インナーリードとほぼ直交する
方向に延びこれらインナーリードを一体的に支持するタ
イバー7と、該タイバーの外側に前記各インナーリード
に接続するように配設せしめられたアウターリード8と
ダイパッド2を支持するサポートパー9とから構成され
ている。
ところで、半導体装置の高密度化および高集積化に伴い
、リードピン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。
同−面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
特に、リードフレームがスタンピングにより成型されて
いる場合、板厚0.15mm1二対し、0゜1〜0.1
2mm幅の打ち抜きを行う必要があり、スタンピングが
問題なく行われた場合においても、後続工程において微
小な外力を受けただけで変形、短絡を生じてしまうこと
がある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いため、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短絡事故を生じるおそれかある等、多
くの問題かあった。
このような問題を解決するため、第6図に要部拡大図を
示す如く、ダイパッド2の周囲に伸長するインナーリー
ド4の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ10により連結固定するいわゆ
るテーピング法が提案されている。
しかしながら、近年半導体装置は小形化の一途を辿って
おり、薄くかつ微細になるインナーリードの変形を十分
におさえることは不可能となってきている。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リド間隔は
小さくなる一方であり、インナーリード先端の位置ずれ
が、半導体装置の信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明のリードフレーム製造方法では、インナー
リードの片面に、インナーリードの厚さの1/3以上の
熱硬化性接着剤の塗布された絶縁性テープを貼着し、隣
接インナーリード間に熱硬化性接着剤が入り込むように
硬化せしめ隣接リード間を連結固定し、インナーリード
間の間隔を所定寸法に保持するようにしている。
また、本発明の半導体装置では、インナーリードの最先
端を含むように絶縁性テープか貼着されると共にこの貼
着のための熱硬化性接着剤が隣接リード間を連fPi固
定するようにインナーリード間て硬化せしめられるよう
にしている。
(作用) 本発明によれば、インナーリードの厚さの1/3以上の
熱硬化性接着剤の塗布された絶縁性テープを貼着するこ
とにより、インナーリード先端相互間には熱硬化性接着
剤が介在するように連結固定されているため、インナー
リードのリード幅が狭く、十分な強度が得られないよう
なリードフレームにおいても、熱履歴によって変形を生
じることのない熱硬化性樹脂により補強され、互いの位
置関係を保持することができ、リード同志の短絡が防止
されるのみならず、ボンディングワイヤとの短絡も防止
される。
なお、熱硬化性接着剤の厚さは、貼着領域のインナーリ
ードの板厚に応じて、この1/3以上となるようにする
また本発明の半導体装置では、インナーリードの最先端
部をインナーリード相互間には熱硬化性接着剤が介在す
るように絶縁性テープによって連結固定されているため
、熱歪を生じることもなく、強度が高められ、ボンディ
ングに際してもインナーリードが変形を生じることなく
、ボンディングエリアが正しい位置間隔で配列されてお
り、ボンディング精度が高められる上、ボンディング時
の衝撃による変形も防止され、半導体装置の信頼性を高
めることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)乃至第1図(e)は、本発明実施例の半導
体装置の製造工程を示す図である。 まず、第1図(a
)に示すように、スタンピング法により、帯状材料を加
工し、ダイパッド2と対峙するインナーリード4の先端
を、隣接するインナーリードと連結片11によって僅か
に接続するように成型する。
次いで、コイニング処理を行い、インナーリード先端部
の平坦幅を確保したのち、先端部にめっきを行うめっき
工程を経て、第1図(b)に示すように、インナーリー
ド最先端部を含むように厚さ0.05mmの熱硬化性樹
脂20が塗布されたポリイミドテープ10を貼着し、加
熱工程を経て硬化させ、固定する。ここでコイニング後
のインナーリード先端の厚さは0.12mI+1とする
こののち、第1図(c)に示すように、連結片を打ち抜
き、インナーリード先端を分離する。このインナーリー
ド先端部の拡大断面図を第2図に示す。
そして、第1図(d)に示すように半導体チップ3をダ
イパッド2上に載置する。この後、ワイヤボンディング
によって半導体チップ3とリードフレームとの電気的接
続を行う。
そして、樹脂封止工程、タイバーの切除工程、アウター
リードの成形工程を経て、第1図(e)に示すように、
半導体装置が完成する。
このようにして形成されたリードフレームは、熱履歴に
よって変形を生じることのない熱硬化性樹脂によりイン
ナーリード最先端のインナーリード間が固定され、さら
に互いの位置関係を保持するこさができるため、す〜ド
同志の短絡が防止されるのみならず、ボンディングワイ
ヤとの短絡も防止され、極めて信頼性の高いものとなる
。また、リードフレームの板厚は0.15mff1以下
でもよい。
また、熱硬化性接着剤および絶縁性テープによる補強が
なされるため、インナーリードは先端でのリード幅を細
くすることができる。これによりダイパッドに対してイ
ンナーリードの先端を更に近接せしめ得、ボンディング
ワイヤの使用量を低減し得、製造コストが節減される。
更にまた、ボンディングワイヤを短くすることがてき、
短絡が防止される。
さらに、インナーリードの先端は、熱硬化性樹脂で固定
されると共に、末端はタイバーで固定されており、樹脂
封止工程における短絡事故も大幅に低減され、極めて信
頼性の高い半導体装置を高歩留りで形成することができ
る。
なお、熱硬化性接着剤がインナーリード相互間に入り込
むようにするために、熱硬化性接む剤の粘度を低くして
塗布し、インナーリード側あるいは絶縁性テープ側から
加圧するようにしてもよい。
また、前記実施例では絶縁性テープ表mj全体に熱硬化
性接着剤を塗布しておくようにしたか、第3図(a)に
示すように絶縁性テープ上にスクリーン印刷法等により
、インナーリード間隔よりもやや幅の広いストライプ状
をなすように熱硬化性接着剤のパターン20pを形成し
ておき、第3図(b)に示すように、インナーリードが
このパターンの間にはいるように接合してもよい。
さらにまた、前記実施例では、連結片によって連結した
状態でリードフレームを成形し、絶縁性テープ貼着後、
連結片を除去するようにしたが、連結片を残さない状態
で成形したリードフレームにも適用可能であることはい
うまでもない。
また、絶縁性テープの貼着位置は、インナーリードの最
先端を含むようにするのが望ましいが、最先端を避けて
貼着したものについても有効である。
加えて、前記実施例ではワイヤボンディング方式のリー
ドフレームについて説明したが、ダイレクトボンディン
グ方式のリードフレームについても適用可能である。
〔発明の効果〕
以上説明してきたように、本発明によれば、インナーリ
ード先端をインナーリードを0互間に熱硬化性接着剤が
入り込むように絶縁性テープを貼着するようにしている
ため、インナーリードの先端位置を高精度に維持するこ
とができ、信頼性の高い半導体装置を得ることができる
【図面の簡単な説明】
第1図(a)乃至第1図(e)は、本発明実施例のリー
ドフレームの製造工程を示す図、第2図は、同リードフ
レームの要部説明図、第3図(a)および第3図(b)
は、本発明の他の実施4例を示す図、第4図は従来の半
導体装置を示す図、第5図は同半導体装置のリードフレ
ームを示す図、第6図は、リードフレームの改良例を示
す図である。 1・・・リードフレーム、2・・・ダイパッド、3・・
・半導体素子、4・・・インナーリード、5・・・ボン
ディングワイヤ、6・・・樹脂、7・・・タイバー 8
・・・アウターリード、9・・・サポートパー 10・
・・絶縁性テープ、]1・・連結片、20・・熱硬化性
接着剤、20p・・・熱硬化性接着剤パターン。 第1図(α) 第1図(b) 第1図(c) 第1図(d) 0P 第3図(0) 第3図(b) 0 第1図 (e) 第2図 第4図 第5図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体素子搭載部分近傍から放射状に延びる複数
    のインナーリードを有するリードフレームの製造方法に
    おいて、 リードフレームの形状加工を行う形状加工 工程と、 前記リードフレームのインナーリードの片 面に、前記インナーリードの厚さの1/3以上の厚さの
    熱硬化性接着剤の塗布された絶縁性テープを貼着し、隣
    接リード間を連結固定する固定工程を含み、 前記熱硬化性接着剤がインナーリード間で 硬化し、インナーリード間を固定するようにしたことを
    特徴とするリードフレームの製造方法。
  2. (2)前記形状加工工程は、インナーリード先端付近を
    一体的に繋ぐ連結片を残した状態で成型する工程であり
    、 前記固定工程の後、さらに、インナーリー ド間の間隔を前記絶縁性テープによって所定寸法に保持
    した状態で連結片を取り除きインナーリード先端を解放
    する連結片除去工程とを含むことを特徴とする請求項(
    1)記載のリードフレームの製造方法。
  3. (3)半導体素子搭載部分近傍から放射状に延びる複数
    のインナーリードを有するリードフレーム上に半導体素
    子を実装し、半導体素子とインナーリードとの間を電気
    的に接続した半導体装置において、 インナーリードの最先端を含むように絶縁 性テープが熱硬化性接着剤を用いて貼着せしめられ、前
    記熱硬化性接着剤は、隣接リード間を連結固定するよう
    にインナーリード間で硬化せしめられていることを特徴
    とする半導体装置。
JP1261748A 1989-10-06 1989-10-06 リードフレームの製造方法およびこれを用いた半導体装置 Expired - Lifetime JPH0793406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1261748A JPH0793406B2 (ja) 1989-10-06 1989-10-06 リードフレームの製造方法およびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1261748A JPH0793406B2 (ja) 1989-10-06 1989-10-06 リードフレームの製造方法およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH03124055A true JPH03124055A (ja) 1991-05-27
JPH0793406B2 JPH0793406B2 (ja) 1995-10-09

Family

ID=17366162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1261748A Expired - Lifetime JPH0793406B2 (ja) 1989-10-06 1989-10-06 リードフレームの製造方法およびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH0793406B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267554A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体集積回路装置
CN111599692A (zh) * 2015-09-25 2020-08-28 英飞凌科技股份有限公司 直接的选择性增粘剂镀覆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125161A (ja) * 1984-11-22 1986-06-12 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS62229864A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置
JPS63246851A (ja) * 1987-01-12 1988-10-13 インテル・コーポレーション 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPS63283054A (ja) * 1987-03-11 1988-11-18 Fuji Plant Kogyo Kk ピン保持部付リードフレームの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125161A (ja) * 1984-11-22 1986-06-12 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS62229864A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置
JPS63246851A (ja) * 1987-01-12 1988-10-13 インテル・コーポレーション 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPS63283054A (ja) * 1987-03-11 1988-11-18 Fuji Plant Kogyo Kk ピン保持部付リードフレームの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267554A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体集積回路装置
CN111599692A (zh) * 2015-09-25 2020-08-28 英飞凌科技股份有限公司 直接的选择性增粘剂镀覆
CN111599692B (zh) * 2015-09-25 2024-04-09 英飞凌科技股份有限公司 直接的选择性增粘剂镀覆

Also Published As

Publication number Publication date
JPH0793406B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US8581396B2 (en) Semiconductor device
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP4095827B2 (ja) 半導体装置
US6265762B1 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JP3866127B2 (ja) 半導体装置
KR20050043514A (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JP2528192B2 (ja) 半導体装置
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH03102859A (ja) 半導体装置の製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0783086B2 (ja) リードフレームの製造方法
JPH0720925Y2 (ja) リードフレーム
JP2667901B2 (ja) 半導体装置の製造方法
KR19980069737A (ko) 리이드프레임, 반도체장치 및 그 제조방법
JPH0338056A (ja) リードフレームの製造方法
JP2006216979A (ja) 半導体装置の製造方法
JPH04211142A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

EXPY Cancellation because of completion of term