JPS63246851A - 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 - Google Patents

半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法

Info

Publication number
JPS63246851A
JPS63246851A JP63003264A JP326488A JPS63246851A JP S63246851 A JPS63246851 A JP S63246851A JP 63003264 A JP63003264 A JP 63003264A JP 326488 A JP326488 A JP 326488A JP S63246851 A JPS63246851 A JP S63246851A
Authority
JP
Japan
Prior art keywords
plate
integrated circuit
conductive plate
lead
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63003264A
Other languages
English (en)
Other versions
JP2779620B2 (ja
Inventor
デイベンドラ・マリーク
ビドイット・ケイ・バツチヤリヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS63246851A publication Critical patent/JPS63246851A/ja
Application granted granted Critical
Publication of JP2779620B2 publication Critical patent/JP2779620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のプラスチック収納の分野に関する
ものであシ、更に詳しくいえば、プラスチック製収納容
器内部への多リード集積回路の収納に関するものである
０ 〔従来の技術〕 集積回路の収納の開発の初期の段階においては、集積回
路は金属製またはプラスチック製の収納容器内にパッケ
ージされることが典型的なものであった０セラミツク収
納は効果的であるが、セラミックの絶縁は費用がかさみ
、集積回路チップの製造の全コストのかなシの部分を占
める。最近、プラスチック収納技術が開発された。プラ
スチック収納技術は集積回路装置のパッケージングの費
用を大幅に低下させる。
典を的なプラスチックパッケージング技術においては、
通常はダイの態様の集積回路がリードフレームの近くに
置かれる。それから、集積回路の各種の端子がリードフ
レームのリードヘ線により物理的に接続されるようにチ
ップすなわちダイが結線される。次に、集積回路チップ
が接合され、チップがプラスチックパッケージ内に包み
こまれてリードだけがパッケージの外部へ延長するよう
にプラスチックが注型される。
〔発明が解決しようとする課題〕
従来知られている、金属リードを用いる単層成型プラス
チックパッケージは、ダイ上の各種の集積回路の端子を
リードヘ１対１で接続することを通常必要とする。パッ
ケージの′ｆ！１源リードと接地リードの数と位置は、
ダイ上の電源接合パッドおよび接地接合パッドの数およ
び位置に直接依存する。多数の接続をダイパッドから各
種の電源リードおよび各種の接地リードに対して行うこ
とができるが、その接続の作業は各種のパッドの位置ぎ
めに一層の制約を果す。また、ある種の大電流用途にお
いては、付加電流をシャントするために付加パッドと付
加リードを必要とする。リードの数を増大させる結果を
もたらすダイ上の電源パッドおよび接地パッドの増大に
より、電源パッドと接地パッドの間のインダクタンスが
大きくなシ、電気容量が小さくなるから、集積回路の応
答速度が低下することになる。東に、単一層パッケージ
における接合パッドが増大するととくよシパッケージリ
ードの数が増大してパッケージの寸法が大きくなシ、パ
ッケージを小さくしようという試みが妨げられるという
問題がある。
また、単層成製プラスチックパッケージは基本的には平
らであるから全ての■１０（入力／出力）−接地リード
電流ループが一平面内に置かれることになって、高いリ
ードカウントパッケージにおける漏話がかなシ大きくて
通信の質が低下するという問題がある。
従来の単層成製プラスチックパッケージは各種の低リー
ドカウントすなわち低速集積回路に対してはよく適する
が、小型パッケージ内で実現された高リードカウントの
高速集積回路を従来の技術を用いて得ることは困難であ
る。したがって、必要なものは、小製のシステムにおけ
る３２ビツトマイクロプロセツサのような高速、高リー
ドカウント集積回路を収納するためのパッケージである
。
〔発明の概要〕
本発明は集積回路を収納するための多層成型プラスチッ
クパッケージを開示するものである。プラスチックパッ
ケージは、平らな金属板から形成された電源プレーンと
接地プレーンを有する多層キャリヤを含む。電源プレー
ンはベースとして機能し、接地プレーンは電源プレーン
の上方に配置される。集積回路を置くための開口部を設
けるために、接地プレーンの中央部が打抜かれる。
２枚の板を一緒に接合し、かつ絶縁体として機能するた
めに１ポリイミド接着剤を有するテープが用いられる０
それから、リードを第２の板に接合するために、ポリイ
ミド接着剤を用いる第２の絶縁テープ層が用いられる。
集積回路を接地プレーンに設けられている開口部を通じ
て電源プレーンに取付けてから、線を用いて集積回路の
電源パッドを電源プレーンへ結合し、接地パッドを接地
プレーンに接合する。
電源プレーンと接地プレーンを用いることにより、接地
端子と電源端子を各種の接地リードと電晒−ドと電源リ
ードヘ直結する必要が無くなる。
接地プレーンと電源プレーンを用いることによりパッケ
ージが小聾となシ、熱性能が向上し、リードと相互イン
ダクタンスが減少する。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
この明細書においてはコンパクトな収納を行う多層成型
プラスチック集積回路パッケージについて詳しく説明す
る。本発明を完全に理解できるようにするために１以下
の説明においては、特定の形状、材料のような数多くの
特定の事項の詳細について述べである。しかし、そのよ
うな特定の詳細事項々しに本発明を実施できることが当
業者には明らかであろう。その他の場合には、本発明を
不必要に詳しく説明して本発明をあいまいにし表いよう
にするために１周知の技術は説明しない。
まず、外部環１４によ〕所定位置く保持されている複数
のリード１１を有するリードフレームが示されている第
１図を参照する。リードチップ１２が損傷を受けないよ
うにするためｉＣ，リードチップ１２が内部環１３によ
り所定位置に保持される。リードフレーム１０は、リー
ドを構成するために従来良く知られている各種の金属か
ら製作される。本発明のリードフレーム１０は平らであ
って、希望の金属板から打抜きまたはエツチングによっ
て製作される。内部環１３はリードフレーム１０の中央
開口部１５のための境界部として機能する。好適な実施
例の内部環１３と、外部環１４と、開口部１５の形は、
正方形の集積回路（ＩＣ）を収納するために正方形であ
るが、どのような形も任意であシ、それらの部品の形は
、開口部１５の内部に置く集積回路の形によ）決定され
る。本発明の実現例では、後で行う金線接合のためにリ
ードチップ１２の上面１６が銀めっきされる。
イー′・アイ・デュポン・ド・ネムール・アンドカンパ
ニー（Ｅ、Ｉ、ｄｕｐｏｎｔ　ｄｏ　Ｎｅｍｏｕｒｓ　
＆Ｃｏ、）により製造され九Ｋａｐｔｏｎ　（商標）テ
ープのような絶縁テープ１Ｂが用いられる。この絶縁テ
ープ１８の両面１９と２０にはポリイミド接着剤が被覆
されている。ポリイミドを被覆された絶縁テープ１８の
寸法がリードフレーム１０の開口部１５よシも大きいよ
うにして、その絶縁テープ１８は切断される。絶縁テー
プ１８が開口部１５を覆うように、絶縁テープ１８の表
面１９がリードフレーム１０の銀めっきされていない側
に接触するようＫして絶縁テープ１８を置く。絶縁テー
プ１８をリードフレーム１０に接着させるために、絶縁
テープ１８とリードフレームＩＯＫ対して周知のホット
・タック（ｈａｔ　ｔａｅｋ）操作を行う。
しかし、そのホット・タック操作中は、表面１９と２０
に付着されている接着剤は完全には硬化しない０第２図
はホット・タック操作が終った時の様子を示すものであ
って、絶縁テープ１８とリードフレーム１０が接合され
て開口部１５を囲んでいることがわかる。ここで説明し
ている実施例においては特定の材料および特定の接着剤
を用いているが、この分野において周知の他の材料およ
び接着剤も同様の機能を発揮することがわかるであろう
。
次に第３図を参照する。絶縁テープ１８と内部環１３の
一部を打抜くことにより中央開ロ部２３が形成される。
この段階においては、開口部２３が設けられた絶縁テー
プ１８はリードチップ１２へ取付けられる。内部環１３
が除去されるために、各種のリードチップ１２が互いに
分離される。開口部２３の境界寸法は、集積回路チップ
すなわち集積回路ダイを開口部２３の内部に入れること
ができるようなものでなければならない。製造のこの段
階においては、組立体２４が形成される。
次に第４図を参照する。第１図の絶縁テープ１８の寸法
とほぼ同じ寸法で金属板３０が打抜かれる。ζこて説明
している実施例においては、金属板３０は銅板から形成
されて、それの一方の表面３２が銀めっきされる金属板
３０はタブ３１を含む。このタブは第３図に示されてい
るリードフレーム１０の適切なリード１１に係合する。
タブ３１は金属板３０の面から少しもちあげられる。タ
ブ３１をリードフレーム１０へ接合す名ことを助けるた
めに１タブ３１０表面は金めつきまたはニッケルめっき
のような冶金学的処理を施される。
この実施例ではタブ３１の表面を金めつきする。
それから、両面にポリイミド接着剤が付着されているテ
ープ３５が金属板３０の寸法と同じ寸法に切断され、第
１図を参照して説明したようにポリイミド接着剤を用い
てホットタック法により金属板３０のめつきされていな
い側３３に接合される。
このようにして金属板がテープ３５の接合されたものが
ユニット３７として第５図に示されている。
次に第６図を参照する。板ユニット３７から開口部３Ｂ
が打抜かれる０開口部３６の寸法は集積回路ダイをその
中に置くことができるような寸法である。しかし、正し
く組合わされた時に、ユニット３７０表面３２の部分が
開口部２３の内部に入るように、開口部３６の寸法は開
口部２３の寸法よシ小さい。
次に第７図を参照する。第４図に示されている金属板３
０の金属と同じ金属で作られた金属板４０が、金属板３
０の寸法にほぼ等しい寸法に製作される。ここで説明し
ている実施例においては、対向する隅４１を切落して隅
を斜めＫする。金属板４０へ結合される各種の対応する
リード１１に係合するために、金属板３０のりｆグ３１
と同様のやｐ方でタブ４２が形成される０タブ４１はタ
ブ３１とは異なる場所に設けられる０ポリイミドを被覆
されたテープ３５が金属板３０と４０の間に挾まれるよ
うに１金属板ユニツト３７は金属板４０に係合される０
金属板３０と、テープ３５と、金属板４０との完成され
た組合わせが第８図に組立体８として示されている０ 次に第９図を参照する０テープ１８がリードフレーム１
０と金属板３００間に挾まれるように、組立体２４が組
立体４３に係合される。中央領域４６を有する完成され
た組立体４５が第１０図に示されている。好適な実施例
はほぼ平らで正方形の組立体４５で構成されるが、その
形は収納すべき集積回路の形および寸法とは独立してい
る。それから、熱圧接により組立体４５は硬化させられ
て全ての要素１Ｇ、１８．３０，３５．４０を永久に接
合する。領域４６のためのペースとして機能する金属板
４０で組立体２４が構成される。テープ３５と金属板３
０は金属板４０の上に置かれる。金属板３０の一部が露
出されるように、テープ１８とリードフレーム１０のリ
ード１１が金属板３０の上に置かれる。この実施例にお
いては、金属板４０は電源プレーン５２を形成し、金属
板３０が接地プレーン５３を形成する。
タブ３１と４２は、正しく形成された時に、テープ１８
の外部境界を過ぎて延びる。それらのタブは少しもちあ
がっているから、タブ３１．４２はそれぞれの金属板３
０．４０から延びて、それらの下側に沿って各種の対応
するリード１１に保合する。平行間隙溶接、超音波接合
、コンブライアント接合（ｃｏｍｐｌｉａｎｔ　ｂｏｎ
ｄｉｎｇ　）、ウオツプル接合（ｗｏｂｂｌ＠ｂｏｎｄ
ｉｎｇ）、たは熱圧接（脈動はんだリフｏ　−（ｐｕｌ
ｓｅｄ　ｍｏｌｄｅｒ　ｒ＠ｆｌｏｗ））のような各種
の従来の方法の１つを用いてリード１１へ接合される。
次に第１１図を参照する。ダイ５０の形の集積回路が中
央領域４６Ｃ内部で電源プレーン５２の上に置かれる。
接着剤による取付けのような各種の先行技術を用いてダ
イ５０を電源プレーン５４へ結合し、バンド５８を接地
プレーン５３へ結合するために線５４が用いられる。線
５６のような別の線を用いてダイ５０の他のパッド５９
を各種のリードのリードチップ１２へ結合する。
次に第１２図を参照する。タブ３１．４２が適切なリー
ド１１に係合して接地プレーン５３と電源プレーン５３
に結合するから、接地プレーンと電源プレーンの前記形
成において各種のタブ３１と４２が正しく位置させられ
たことが明らかである。この好適な実施例においては、
前記したよりに線５４〜５６を置く前にタブ３１．４２
が接合される。第１１図と第１２図にはただ１つの接地
プレーンタブ３１が示されているが、他の接地タブ３１
と電源プレーン４２がそれぞれのリード１１へ同様のや
シ方で係合される。線５４〜５６を銀スポットめっきさ
れたプレーン５２〜５３と銀めっきされたリードチップ
１２へ接合することにより各種のワイヤ接合が行われる
。
本発明を実施するために各種接合技術または各種の接合
構造を使用できることが明らかである０別の実施例にお
いては、プレーン５２．５３の外縁部にタブ３１．４２
を用いる代シに、接地プレーンと電源プレーンをリード
チップ１２へ相互接続するために太い線を利用できる。
更に、電源プレーンと接地プレーンの間のプレーン上に
減結合コンデンサを設けることができる。最後に、半導
体装置の製造に用いられる周知の打抜き技術および成形
技術により完成されたユニットがプラスチックパッケー
ジ６０の内部に収納され、リードフレーム１０の外部環
１４が除去され、各種のり一ド１１が分離されて集積回
路パッケージの個々のリード１１を形成する。組立体４
５を周知の従来のパッケージ組立技術により加工する。
本発明による性能向上により種々の利点が得られる。大
きな改善は、リードの、長さの大きな部分がインダクタ
ンスが小さい金属ブレーンによ）置き換えられるから、
集積回路の電源路と接地路とのインダクタンスが大幅に
小さくなることである。
電源路と接地路との容量も、典型的には１００９Ｆの近
くまで増大して、電源ノイズを減少することを助ける。
先に述べたように、電源ブレーンと接地ブレーンを結合
して集積回路のリードインダクタンスを更に減少させる
ために１減給合容量をパッケージ内部に置くことができ
る。リードのインダクタンスはリード１１によるばかシ
ではなく、外部回路におけるリードの長さによっても決
定される。すなわち、電源プレーンと接地プレーンが存
在するととくよシ、集積回路のリード１１へ結合される
各種のＩ１０線のインダクタンスが減少し、単位長さ当
シのインダクタンスを一層一様な値に維持することを助
ける。したがって、本発明によって、従来のパッケージ
とは異って、電源プレーンと接地プレーンを使用するこ
となしに、形状に非常に依存するパッケージが得られる
。
電源プレーンと接地プレーンを使用しない従来のプラス
チックパッケージとは異なシ、本発明はダイの電源端子
と接地端子をリードヘ１対１で接続することを必要とせ
ず、それによリダイとパッケージリードの接地端子と電
源端子の位置と数を独立して制御する。また、パッケー
ジのインダクタンスとコンデンサの好ましい増大のため
に、同等の性能を達成するために必要とする電源プレー
ンと接地プレーンの数は従来のパッケージと比較しては
るかに少い。
性能向上における各種の利点のを与によって半導体装置
のパッケージが小さくなる。電源プレーンおよび接地プ
レーンとして金属板を使用することも集積回路により発
生される熱の放散にを与し、それＫよって熱性能が向上
する。「高温の装置」に対してはこの熱性能の向上によ
り内部の［熱伝導手段」を設ける必要が無くなる。
本発明の実施により達成されるその他の利点は次の通シ
である。すなわち、製造作業中に１　リードフレームの
リードチップが接着剤を被覆されたテープと金属環によ
り保護され、それにより損傷を防ぐ。タブが用いられる
場合には、接地リードチップと電源リードチップを他の
リードチップよシ短＜シ、集積回路のワイヤ接合部分の
近くの非常に重要な部分を自由にできるように、ワイヤ
接合のためには電源リードチップと接地リードチップを
用いる必要はない。更に１ダイパツドはもはや結合バー
を支持する必要がないから、付加１１０のために別の部
分を利用できる。また、電源の電位とアース電位の間の
電流ループが、先行技術の場合のようにリードの間では
なくて、ブレーンに垂直に生ずるから、リードの間およ
びＩ１０線の間の相互インダクタンスが減少する。
【図面の簡単な説明】
第１図はリードフレームと、接着剤を被覆されてリード
フレームに接合される絶縁テープを示す斜視図、第２図
は第１図の完成された組立体を示す斜視図、第３図は中
央領域の打抜きと、各種のリードチップを所定位置に保
持する内部環の除去の後の第２図に示されている組立体
を示す斜視図。 第４図は接地プレーンと接着剤を被覆された絶縁テープ
を示す斜視図、第５図は第４図の完成された組立体の斜
視図、第６図は中央開口部を打抜かれた第５図の完成さ
れた組立体の斜視図、第７図は電源プレーンへ接合され
ている第６図の組立体を示す斜視図、第８図は第７図の
完成された組立体の斜視図、第９図は第３図のリードフ
レームと第８図の二重層板組立体の接合を示す斜視図、
第１０図は第９図の完成された組立体の斜視図、第１１
図は第１０図の組立体の一部と集積回路の接合およびそ
れの端子接続のいくつかを示す斜視図、第１２図は本発
明の完成されたパッケージの断面図である。 １０・・・・リードフレーム、１１・−・・リード、１
２・・・・リードチップ、１３−・・・内部環、１４・
Φ・・外部環、１５，２３．３６　　・・・・開口部、
１８，３５・・・・絶縁テープ、３０．４０・・・・金
属板、３１，４２．５？、５９・・・・タブ、５２・・
・・電源ブレーン、５３・・・・接地プレーン、６０・
・・・プラスチックパッケージ。

Claims (10)

    【特許請求の範囲】
  1. （１）．半導体装置の保持器であつて、 前記半導体装置の第１の端子が結合された第１の導体板
    と、 この第１の導体板へ結合され、その第１の導体板の少く
    とも一部の上に置かれた絶縁体と、この第１の絶縁体を
    前記第１の導体板との間に配置するように、前記第１の
    絶縁体の上でその第１の絶縁体に結合され、かつ前記半
    導体装置の第２の端子が結合された第２の導体板と、 前記第１の導体板に結合された第１のリードと、前記第
    ２の導体板へ結合された第２のリードと、前記保持器を
    囲む収納容器にしてその外部へ前記リードが延長してい
    る収納容器とを備え、それにより、前記半導体装置の前
    記第１の端子との前記第２の端子が前記導体板により前
    記第１のリードと前記第２のリードヘそれぞれ電気的に
    結合されることを特徴とする半導体装置の保持器。
  2. （２）．不透明なプラスチツク製収納容器と、この収納
    容器内に収納された集積回路保持器と、 前記収納容器内に延長し、前記保持器に結合される複数
    のリードと、 を備え、前記保持器は、 （ａ）集積回路が上に配置される第１の導体板と、 （ｂ）この第１の導体板の上に設けられ、前記集積回路
    の周囲に配置される第２の導体板と、 （ｃ）前記第１の導体板と前記第２の導体板の間に配置
    されて、それらの導体板に接合される第１の絶縁体と、 （ｄ）前記第２の導体板と前記複数のリードの間に配置
    されて、その第２の導体板とリードへ接合される第２の
    絶縁体と、 を備え、 （ｅ）前記集積回路の電源端子が前記導体板の一方へ電
    気的に結合され、 （ｆ）前記集積回路の接地端子が前記導体板の他方へ電
    気的に結合され、 それにより前記接地端子と前記電源端子は各前記導体板
    により接地リードと電源リードヘそれぞれ結合されるこ
    とを特徴とする集積回路のプラスチックパッケージ。
  3. （３）．請求項２記載のプラスチックパッケージにおい
    て、前記絶縁体は接着剤を被覆された絶縁テープで構成
    されることを特徴とする保持器。
  4. （４）．請求項３記載のプラスチックパッケージにおい
    て、前記導体板は銅で構成されることを特徴とする保持
    器。
  5. （５）．請求項４記載のプラスチックパッケージにおい
    て、前記集積回路の前記電源端子は前記第１の導体板へ
    結合され、前記接地端子は前記第２の導体板へ結合され
    ることを特徴とするプラスチックパッケージ。
  6. （６）．請求項５記載のプラスチックパッケージにおい
    て、前記第１の導体板と前記第２の導体板は、それらの
    導体板を各種の所定の電源リードと各種の所定の接地リ
    ードへ結合するために導体板の外縁部上に配置されたタ
    ブを更に含むことを特徴とするプラスチックパッケージ
    。
  7. （７）．請求項６記載のプラスチックパッケージにおい
    て、前記接着剤はポリイミドで構成されることを特徴と
    するプラスチックパッケージ。
  8. （８）．請求項７記載のプラスチックパッケージにおい
    て、前記集積回路の前記他方の端子は各種の所定の対応
    するリードの先端部へ選択的に直結されることを特徴と
    するプラスチックパッケージ。
  9. （９）．請求項５記載のプラスチックパッケージにおい
    て、減結合のために前記第１の導体板と前記第２の導体
    板の間にコンデンサが結合されることを特徴とするプラ
    スチックパッケージ。
  10. （１０）．複数のリードが内部に配置され、集積回路を
    置くための中央開口部を有するリードフレームを用意す
    る工程と、 前記開口部の上に取付けるために接着剤被覆の絶縁テー
    プを切断する工程と、 リードフレーム組立体を形成するために前記絶縁テープ
    を前記リードフレームに接合する工程と、前記テープに
    中央開口部を打抜く工程と、 第１の板を切断する工程と、 第２の接着剤被覆の絶縁テープを切断する工程と、 前記第２の絶縁テープを前記第１の板へ接合する工程と
    、 前記第２の絶縁テープと前記第１の板に中央開口部を打
    抜く工程と、 第２の板を打抜く工程と、 前記第２のテープが前記第１の板と前記第２の板の間に
    配置されるように前記第２のテープを前記第２の絶縁テ
    ープに接合する工程と、 前記第１のテープが前記第１の板と前記リードフレーム
    の間に配置されるように、前記第１の板を前記第１テー
    プに接合する工程と、 前記集積回路を前記第２の板に接合する工程と、線を前
    記集積回路の各種の端子パッドに接合する工程と、 前記線の他の端部を前記リードフレームの各種のリード
    と前記第１の板および前記第２の板に終端する工程と、 プラスチック製収納容器の内部に収納する工程と、を備
    え、それにより前記集積回路の接地端子と電源端子を前
    記第１の板と前記第２の板により接地端子と電源リード
    ヘ結合することを特徴とする集積回路をプラスチックパ
    ッケージ内部に収納する方法。
JP63003264A 1987-01-12 1988-01-12 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 Expired - Fee Related JP2779620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US214487A 1987-01-12 1987-01-12
US2144 1987-01-12

Publications (2)

Publication Number Publication Date
JPS63246851A true JPS63246851A (ja) 1988-10-13
JP2779620B2 JP2779620B2 (ja) 1998-07-23

Family

ID=21699416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63003264A Expired - Fee Related JP2779620B2 (ja) 1987-01-12 1988-01-12 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法

Country Status (2)

Country Link
JP (1) JP2779620B2 (ja)
GB (1) GB2199988B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299370A (ja) * 1987-05-29 1988-12-06 Shinko Electric Ind Co Ltd 高周波用半導体装置
JPH03124055A (ja) * 1989-10-06 1991-05-27 Mitsui High Tec Inc リードフレームの製造方法およびこれを用いた半導体装置
US5105257A (en) * 1990-08-08 1992-04-14 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device and semiconductor device packaging element
JPH04286148A (ja) * 1991-03-14 1992-10-12 Hitachi Cable Ltd 多ピン多層配線リードフレーム
JPH0555440A (ja) * 1991-08-29 1993-03-05 Hitachi Cable Ltd 樹脂封止型半導体装置
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
JPH0745780A (ja) * 1993-07-30 1995-02-14 Nec Corp 半導体装置用クワッドフラットパッケージ
US5726490A (en) * 1994-09-26 1998-03-10 Nec Corporation Semiconductor device
US5936303A (en) * 1996-06-28 1999-08-10 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
EP0562629A2 (en) * 1992-03-26 1993-09-29 Sumitomo Electric Industries, Limited Semiconductor device comprising a package
US5629559A (en) * 1993-04-06 1997-05-13 Tokuyama Corporation Package for semiconductor device
GB2293918A (en) * 1994-10-06 1996-04-10 Ibm Electronic circuit packaging
JP2928190B2 (ja) * 1997-04-09 1999-08-03 九州日本電気株式会社 テーピングリードフレーム
WO2002063684A2 (en) * 2001-02-02 2002-08-15 Stratedge Corporation Single layer surface mount package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332233B1 (ja) * 1968-12-25 1978-09-07
US3784883A (en) * 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
JPS5852534A (ja) * 1981-09-24 1983-03-28 Junkosha Co Ltd 温度検知装置
US4639760A (en) * 1986-01-21 1987-01-27 Motorola, Inc. High power RF transistor assembly

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299370A (ja) * 1987-05-29 1988-12-06 Shinko Electric Ind Co Ltd 高周波用半導体装置
JPH03124055A (ja) * 1989-10-06 1991-05-27 Mitsui High Tec Inc リードフレームの製造方法およびこれを用いた半導体装置
JPH0793406B2 (ja) * 1989-10-06 1995-10-09 株式会社三井ハイテック リードフレームの製造方法およびこれを用いた半導体装置
US5105257A (en) * 1990-08-08 1992-04-14 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device and semiconductor device packaging element
JPH04286148A (ja) * 1991-03-14 1992-10-12 Hitachi Cable Ltd 多ピン多層配線リードフレーム
JPH0555440A (ja) * 1991-08-29 1993-03-05 Hitachi Cable Ltd 樹脂封止型半導体装置
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
JPH0745780A (ja) * 1993-07-30 1995-02-14 Nec Corp 半導体装置用クワッドフラットパッケージ
US5726490A (en) * 1994-09-26 1998-03-10 Nec Corporation Semiconductor device
US5936303A (en) * 1996-06-28 1999-08-10 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package
KR100262180B1 (ko) * 1996-06-28 2000-07-15 고토 하지메 수지밀봉형반도체장치및그의제조방법

Also Published As

Publication number Publication date
GB2199988A (en) 1988-07-20
JP2779620B2 (ja) 1998-07-23
GB8800089D0 (en) 1988-02-10
GB2199988B (en) 1990-04-25

Similar Documents

Publication Publication Date Title
US4891687A (en) Multi-layer molded plastic IC package
US4835120A (en) Method of making a multilayer molded plastic IC package
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6153924A (en) Multilayered lead frame for semiconductor package
US5637828A (en) High density semiconductor package
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH1022447A (ja) 樹脂封止型半導体装置及びその製造方法
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
US6168975B1 (en) Method of forming extended lead package
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US7253506B2 (en) Micro lead frame package
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH02343A (ja) 電子部品搭載用基板
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPS6220701B2 (ja)
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JP2004228402A (ja) 半導体装置
JPS58134450A (ja) 半導体装置およびその製造方法
JPH07221427A (ja) 表面実装用パッケージ及びパッケージ実装装置
JP2975783B2 (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees