JP2779620B2 - 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 - Google Patents

半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法

Info

Publication number
JP2779620B2
JP2779620B2 JP63003264A JP326488A JP2779620B2 JP 2779620 B2 JP2779620 B2 JP 2779620B2 JP 63003264 A JP63003264 A JP 63003264A JP 326488 A JP326488 A JP 326488A JP 2779620 B2 JP2779620 B2 JP 2779620B2
Authority
JP
Japan
Prior art keywords
plate
integrated circuit
lead
conductor
insulating tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63003264A
Other languages
English (en)
Other versions
JPS63246851A (ja
Inventor
デイベンドラ・マリーク
ビドイット・ケイ・バツチヤリヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS63246851A publication Critical patent/JPS63246851A/ja
Application granted granted Critical
Publication of JP2779620B2 publication Critical patent/JP2779620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のプラスチツク収納の分野に関す
るものであり、更に詳しくいえば、プラスチツク製収納
容器内部への多リード集積回路の収納に関するものであ
る。
〔従来の技術〕
集積回路の収納の開発の初期の段階においては、集積
回路は金属製またはプラスチツク製の収納容器内にパツ
ケージされることが典型的なものであつた。セラミツク
収納は効果的であるが、セラミツクの絶縁は費用がかさ
み、集積回路チツプの製造の全コストのかなりの部分を
占める。最近、プラスチツク収納技術が開発された。プ
ラスチツク収納技術は集積回路装置のパツケージングの
費用を大幅に低下させる。
典型的なプラスチツクパツケージング技術において
は、通常はダイの態様の集積回路がリードフレームの近
くに置かれる。それから、集積回路の各種の端子がリー
ドフレームのリードへ線により物理的に接続されるよう
にチツプすなわちダイが結線される。次に、集積回路チ
ツプが接合され、チツプがプラスチツクパツケージ内に
包みこまれてリードだけがパツケージの外部へ延長する
ようにプラスチツクが注型される。
〔発明が解決しようとする課題〕
従来知られている、金属リードを用いる単層成型プラ
スチツクパツケージは、ダイ上の各種の集積回路の端子
をリードへ１対１で接続することを通常必要とする。パ
ツケージの電源リードと接地リードの数と位置は、ダイ
上の電源接合パツドおよび接地接合パツドの数および位
置に直接依存する。多数の接続をダイパツドから各種の
電源リードおよび各種の接地リードに対して行うことが
できるが、その接続の作業は各種のパツドの位置ぎめに
一層の制約を果す。また、ある種の大電流用途において
は、付加電流をシヤントするために付加パツドと付加リ
ードを必要とする。リードの数を増大させる結果をもた
らすダイ上の電源パツドおよび接地パツドの増大によ
り、電源パツドと接地パツドの間のインダクタンスが大
きくなり、電気容量が小さくなるから、集積回路の応答
速度が低下することになる。更に、単一層パツケージに
おける接合パツドが増大することによりパツケージリー
ドの数が増大してパツケージの寸法が大きくなり、パツ
ケージを小さくしようという試みが妨げられるという問
題がある。
また、単層成型プラスチツクパツケージは基本的には
平らであるから全てのI/O（入力／出力）−接地リード
電流ループが一平面内に置かれることになつて、高いリ
ードカウントパツケージにおける漏話がかなり大きくて
通信の質が低下するという問題がある。
従来の単層成型プラスチツクパツケージは各種の低リ
ードカウントすなわち低速集積回路に対してはよく適す
るが、小型パツケージ内で実現された高リードカウント
の高速集積回路を従来の技術を用いて得ることは困難で
ある。したがつて、必要なものは、小型のシステムにお
ける32ビツトマイクロプロセツサのような高速、高リー
ドカウント集積回路を収納するためのパツケージであ
る。
〔発明の概要〕
本発明は集積回路を収納するための多層成型プラスチ
ツクパツケージを開示するものである。プラスチツクパ
ツケージは、平らな金属板から形成された電源プレーン
と接地プレーンを有する多層キヤリヤを含む。電源プレ
ーンはベースとして機能し、接地プレーンは電源プレー
ンの上方に配置される。集積回路を置くための開口部を
設けるために、接地プレーンの中央部が打抜かれる。
２枚の板を一緒に接合し、かつ絶縁体として機能する
ために、ポリイミド接着剤を有するテープが用いられ
る。それから、リードを第２の板に接合するために、ポ
リイミド接着剤を用いる第２の絶縁テープ層が用いられ
る。集積回路を接地プレーンに設けられている開口部を
通じて電源プレーンに取付けてから、線を用いて集積回
路の電源パツドを電源プレーンへ結合し、接地パツドを
接地プレーンに接合する。
電源プレーンと接地プレーンを用いることにより、接
地端子と電源端子を各種の接地リードと電源リードと電
源リードへ直結する必要が無くなる。接地プレーンと電
源プレーンを用いることによりパツケージが小型とな
り、熱性能が向上し、リードと相互インダクタンスが減
少する。
〔実施例〕
以下、図面を参照して本発明を詳しく説明する。
この明細書においてはコンパクトな収納を行う多層成
型プラスチツク集積回路パツケージについて詳しく説明
する。本発明を完全に理解できるようにするために、以
下の説明においては、特定の形状、材料のような数多く
の特定の事項の詳細について述べてある。しかし、その
ような特定の詳細事項なしに本発明を実施できることが
当業者には明らかであろう。その他の場合には、本発明
を不必要に詳しく説明して本発明をあいまいにしないよ
うにするために、周知の技術は説明しない。
まず、外部環14により所定位置に保持されている複数
のリード11を有するリードフレームが示されている第１
図を参照する。リードチツプ12が損傷を受けないように
するために、リードチツプ12が内部環13により所定位置
に保持される。リードフレーム10は、リードを構成する
ために従来良く知られている各種の金属から製作され
る。本発明のリードフレーム10は平らであつて、希望の
金属板から打抜きまたはエツチングによつて製作され
る。内部環13はリードフレーム10の中央開口部15のため
の境界部として機能する。好適な実施例の内部環13と、
外部環14と、開口部15の形は、正方形の集積回路（IC）
を収納するために正方形であるが、どのような形も任意
であり、それらの部品の形は、開口部15の内部に置く集
積回路の形により決定される。本発明の実現例では、後
で行う金線接合のためにリードチツプ12の上面16が銀め
つきされる。
イー・アイ・デユポン・ド・ネムール・アンドカンパ
ニー（E.I.dupont de Nemours ＆ Co.）により製造され
るKapton（商標）テープのような絶縁テープ18が用いら
れる。この絶縁テープ18の両面19と20にはポリイミド接
着剤が被覆されている。ポリイミドを被覆された絶縁テ
ープ18の寸法がリードフレーム10の開口部15よりも大き
いようにして、その絶縁テープ18は切断される。絶縁テ
ープ18が開口部15を覆うように、絶縁テープ18の表面19
がリードフレーム10の銀めつきされていない側に接触す
るようにして絶縁テープ18を置く。絶縁テープ18をリー
ドフレーム10に接着させるために、絶縁テープ18とリー
ドフレーム10に対して周知のホツト・タツク（hot tac
k）操作を行う。しかし、そのホツト・タツク操作中
は、表面19と20に付着されている接着剤は完全には硬化
しない。第２図はホツト・タツク操作が終つた時の様子
を示すものであつて、絶縁テープ18とリードフレーム10
が接合されて開口部15を囲んでいることがわかる。ここ
で説明している実施例においては特定の材料および特定
の接着剤を用いているが、この分野において周知の他の
材料および接着剤も同様の機能を発揮することがわかる
であろう。
次に第３図を参照する。絶縁テープ18と内部環13の一
部を打抜くことにより中央開口部23が形成される。この
段階においては、開口部23が設けられた絶縁テープ18は
リードチツプ12へ取付けられる。内部環13が除去される
ために、各種のリードチツプ12が互いに分離される。開
口部23の境界寸法は、集積回路チツプすなわち集積回路
ダイを開口部23の内部に入れることができるようなもの
でなければならない。製造のこの段階においては、組立
体24が形成される。
次に第４図を参照する。第１図の絶縁テープ18の寸法
とほぼ同じ寸法で金属板30が打抜かれる。ここで説明し
ている実施例においては、金属板30は銅板から形成され
て、それの一方の表面32が銀めつきされる金属板30はタ
ブ31を含む。このタブは第３図に示されているリードフ
レーム10の適切なリード11に係合する。タブ31は金属板
30の面から少しもちあげられる。タブ31をリードフレー
ム10へ接合することを助けるために、タブ31の表面は金
めつきまたはニツケルめつきのような治金学的処理を施
される。この実施例ではタブ31の表面を金めつきする。
それから、両面にポリイミド接着剤が付着されているテ
ープ35が金属板30の寸法と同じ寸法に切断され、第１図
を参照して説明したようにポリイミド接着剤を用いてホ
ツトタツク法により金属板30のめつきされていない側33
に接合される。このようにして金属板がテープ35の接合
されたものがユニツト37として第５図に示されている。
次に第６図を参照する。板ユニツト37から開口部36が
打抜かれる。開口部36の寸法は集積回路ダイをその中に
置くことができるような寸法である。しかし、正しく組
合わされた時に、ユニツト37の表面32の部分が開口部23
の内部に入るように、開口部36の寸法は開口部23の寸法
より小さい。
次に第７図を参照する。第４図に示されている金属板
30の金属と同じ金属で作られた金属板40が、金属板30の
寸法にほぼ等しい寸法に製作される。ここで説明してい
る実施例においては、対向する隅41を切落して隅を斜め
にする。金属板40へ結合される各種の対応するリード11
に係合するために、金属板30のタブ31と同様のやり方で
タブ42が形成される。タブ41はタブ31とは異なる場所に
設けられる。ポリイミドを被覆されたテープ35が金属板
30と40の間に挾まれるように、金属板ユニツト37は金属
板40に係合される。金属板30と、テープ35と、金属板40
との完成された組合わせが第８図に組立体８として示さ
れている。
次に第９図を参照する。テープ18がリードフレーム10
と金属板30の間に挾まれるように、組立体24が組立体43
に係合される。中央領域46を有する完成された組立体45
が第10図に示されている。好適な実施例はほぼ平らで正
方形の組立体45で構成されるが、その形は収納すべき集
積回路の形および寸法とは独立している。それから、熱
圧接により組立体45は硬化させられて全ての要素10,18,
30,35,40を永久に接合する。領域46のためのベースとし
て機能する金属板40で組立体24が構成される。テープ35
と金属板30は金属板40の上に置かれる。金属板30の一部
が露出されるように、テープ18とリードフレーム10のリ
ード11が金属板30の上に置かれる。この実施例において
は、金属板40は電源プレーン52を形成し、金属板30が接
地プレーン53を形成する。
タブ31と42は、正しく形成された時に、テープ18の外
部境界を過ぎて延びる。それらのタブは少しもちあがつ
ているから、タブ31,42はそれぞれの金属板30,40から延
びて、それらの下側に沿つて対応するリード11（第１の
リード、第２のリード）にそれぞれ係合する。平行間隙
溶接、超音波接合、コンプライアント接合（compliant
bonding）、ウオツブル接合（wobble bonding）、たは
熱圧接（脈動はんだリフロー（pulsed solder reflo
w））のような各種の従来の方法の１つを用いてリード1
1へ接合される。
次に第11図を参照する。ダイ50の形の集積回路が中央
領域46の内部で電源プレーン52の上に置かれる。接着剤
による取付けのような各種の先行技術を用いてダイ50を
電源プレーン52へ結合し、線55を用いてダイ50上のパッ
ド57を電源プレーン52へ、線54を用いてパッド58を接地
プレーン53へ接続する。線56のような別の線を用いてダ
イ50の他のパツド59を各種のリードのリードチツプ12へ
結合する。
次に第12図を参照する。タブ31,42が適切なリード11
に係合して接地プレーン53と電源プレーン52に結合する
から、接地プレーンと電源プレーンの前記形成において
各種のタブ31と42が正しく位置させられたことが明らか
である。この好適な実施例においては、前記したように
線54〜56を置く前にタブ31,42が接合される。第11図と
第12図にはただ１つの接地プレーンタブ31が示されてい
るが、他の接地タブ31と電源プレーン42がそれぞれのリ
ード11へ同様のやり方で係合される。線54〜56を銀スポ
ツトめつきされたプレーン52〜53と銀めつきされたリー
ドチツプ12へ接合することにより各種のワイヤ接合が行
われる。
本発明を実施するために各種接合技術または各種の接
合構造を使用できることが明らかである。別の実施例に
おいては、プレーン52,53の外縁部にタブ31,42を用いる
代りに、接地プレーンと電源プレーンをリードチツプ12
へ相互接続するために太い線を利用できる。更に、電源
プレーンと接地プレーンの間のプレーン上に減結合コン
デンサを設けることができる。最後に、半導体装置の製
造に用いられる周知の打抜き技術および成形技術により
完成されたユニツトがプラスチツクパツケージ60の内部
に収納され、リードフレーム10の外部環14が除去され、
各種のリード11が分離されて集積回路パツケージの個々
のリード11を形成する。組立体45を周知の従来のパツケ
ージ組立技術により加工する。
本発明による性能向上により種々の利点が得られる。
大きな改善は、リードの長さの大きな部分がインダクタ
ンスが小さい金属プレーンにより置き換えられるから、
集積回路の電源路と接地路とのインダクタンスが大幅に
小さくなることである。電源路と接地路との容量も、典
型的には100pFの近くまで増大して、電源ノイズを減少
することを助ける。先に述べたように、電源プレーンと
接地プレーンを結合して集積回路のリードインダクタン
スを更に減少させるために、減結合容量をパツケージ内
部に置くことができる。リードのインダクタンスはリー
ド11によるばかりではなく、外部回路におけるリードの
長さによつても決定される。すなわち、電源プレーンと
接地プレーンが存在することにより、集積回路のリード
11へ結合される各種のI/O線のインダクタンスが減少
し、単位長さ当りのインダクタンスを一層一様な値に維
持することを助ける。したがつて、本発明によつて、従
来のパツケージとは異なつて、電源プレーンと接地レー
ンを使用することなしに、形状に非常に依存するパツケ
ージが得られる。
電源プレーンと接地プレーンを使用しない従来のプラ
スチツクパツケージとは異なり、本発明はダイの電源端
子と接地端子をリードへ１対１で接続することを必要と
せず、それによりダイとパツケージリードの接地端子と
電源端子の位置と数を独立して制御する。また、パツケ
ージのインダクタンスとコンデンサの好ましい増大のた
めに、同等の性能を達成するために必要とする電源プレ
ーンと接地プレーンの数は従来のパツケージと比較して
はるかに少い。
性能向上における各種の利点の寄与によつて半導体装
置のパツケージが小さくなる。電源プレーンおよび接地
プレーンとして金属板を使用することも集積回路により
発生される熱の放散に寄与し、それによつて熱性能が向
上する。「高温の装置」に対してはこの熱性能の向上に
より内部の「熱伝導手段」を設ける必要が無くなる。
本発明の実施により達成されるその他の利点は次の通
りである。すなわち、製造作業中に、リードフレームの
リードチツプが接着剤を被覆されたテープと金属環によ
り保護され、それにより損傷を防ぐ。タブが用いられる
場合には、接地リードチツプと電源リードチツプを他の
リードチツプより短くし、集積回路のワイヤ接合部分の
近くの非常に重要な部分を自由にできるように、ワイヤ
接合のためには電源リードチツプと接地リードチツプを
用いる必要はない。更に、ダイパツドはもはや結合バー
を支持する必要がないから、付加I/Oのために別の部分
を利用できる。また、電源の電位とアース電位の間の電
流ループが、先行技術の場合のようにリードの間ではな
くて、プレーンに垂直に生ずるから、リードの間および
I/O線の間の相互インダクタンスが減少する。
【図面の簡単な説明】
第１図はリードフレームと、接着剤を被覆されてリード
フレームに接合される絶縁テープを示す斜視図、第２図
は第１図の完成された組立体を示す斜視図、第３図は中
央領域の打抜きと、各種のリードチツプを所定位置に保
持する内部環の除去の後の第２図に示されている組立体
を示す斜視図。第４図は接地プレーンと接着剤を被覆さ
れた絶縁テープを示す斜視図、第５図は第４図の完成さ
れた組立体の斜視図、第６図は中央開口部を打抜かれた
第５図の完成された組立体の斜視図、第７図は電源プレ
ーンへ接合されている第６図の組立体を示す斜視図、第
８図は第７図の完成された組立体の斜視図、第９図は第
３図のリードフレームと第８図の二重層板組立体の接合
を示す斜視図、第10図は第９図の完成された組立体の斜
視図、第11図は第10図の組立体の一部と集積回路の接合
およびそれの端子接続のいくつかを示す斜視図、第12図
は本発明の完成されたパツケージの断面図である。 10……リードフレーム、11……リード、12……リードチ
ツプ、13……内部環、14……外部環、15,23,36……開口
部、18,35……絶縁テープ、30,40……金属板、31,42,5
7,59……タブ、52……電源プレーン、53……接地プレー
ン、60……プラスチツクパツケージ。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体装置の保持器であって、 前記半導体装置（50）の第１の端子（58）が結合された
    第１の導体板（30）と、 この第１の導体板（30）へ接合され、その第１の導体板
    の少なくとも一部の上に置かれた第１の絶縁体（35）
    と、 第２の導体板（40）であって、前記第１の絶縁体（35）
    を前記第１の導体板（30）とこの第２の導体板（40）と
    の間に配置するように前記第１の絶縁体に接合され、か
    つ前記半導体装置（50）の第２の端子（57）が結合され
    た第２の導体板（40）と、 前記第１の導体板（30）に結合された第１のリードと、 前記第２の導体板（40）へ結合された第２のリードと、 前記保持器を囲む収納容器（60）にしてその外部へ前記
    各リードが延長している収納容器と を備え、それにより、前記半導体装置の前記第１の端子
    と前記第２の端子が前記第１及び第２の導体板により前
    記第１のリードと前記第２のリードへそれぞれ電気的に
    結合されることを特徴とする半導体装置の保持器。
  2. 【請求項２】不透明なプラスチック製収納容器（60）
    と、 この収納容器内に収納された集積回路保持器と、 前記収納容器内に延長し、前記保持器に結合される複数
    のリード（11）と を備え、前記保持器は、 （ａ）集積回路（50）が収容される開口部を有する第１
    の導体板（30）と、 （ｂ）この第１の導体板（30）の上に重ねて設けられ、
    底面を形成する第２の導体板（40）であって、その上
    に、前記第１の導体板（30）の前記開口部内の前記集積
    回路が配置される、第２の導体板（40）と、 （ｃ）前記第１の導体板と前記第２の導体板の間に配置
    されて、それらの導体板に接合される第１の絶縁体（3
    5）と、 （ｄ）前記第１の導体板と前記複数のリードの間に配置
    されて、その第１の導体板とリードへ接合される第２の
    絶縁体（18）と を備え、 （ｅ）前記集積回路の電源端子（57）が前記導体板の一
    方へ電気的に結合され、 （ｆ）前記集積回路の接地端子（58）が前記導体板の他
    方へ電気的に結合され、それにより前記接地端子と前記
    電源端子は各前記導体板により接地リードと電源リード
    へそれぞれ結合されることを特徴とする集積回路のプラ
    スチックパッケージ。
  3. 【請求項３】複数のリードが内部に配置され、集積回路
    を置くための中央開口部有するリードフレーム（10）を
    用意する工程と、 接着剤被覆の絶縁テープ（18）を切断して前記中央開口
    部上に取り付ける工程と、 前記絶縁テープ（18）を前記リードフレーム（10）に接
    合してリードフレーム組立体を形成する工程と、 前記絶縁テープ（18）に中央開口部を打ち抜く工程と、 第１の板（30）を切断する工程と、 第２の接着剤被覆の絶縁テープ（35）を切断する工程
    と、 前記第２の絶縁テープ（35）を前記第１の板（30）へ接
    合する工程と、 前記第２の絶縁テープと前記第１の板に中央開口部（3
    6）を打ち抜く工程と、 第２の板（40）を切断する工程と、 前記第２の絶縁テープが前記第１の板と前記第２の板の
    間に配置されるように前記第２の板を前記第２の絶縁テ
    ープに接合する工程と、 前記第１の絶縁テープが前記第１の板（30）と前記リー
    ドフレーム（10）の間に配置されるように、前記第１の
    板（30）を前記前記第１の絶縁テープに接合する工程
    と、 前記集積回路（50）を前記第２の板に接合する工程と、 線を前記集積回路の各種の端子パッドに接合する工程
    と、 前記線の他の端部を前記リードフレームの各種のリード
    と前記第１の板及び前記第２の板に終端する工程と、 プラスチック製収納容器の内部に収納する工程と を備え、それにより前記集積回路の接地端子と電源端子
    が前記第１の板と前記第２の板により、接地リードと電
    源リードへそれぞれ結合されることを特徴とする集積回
    路をプラスチックパッケージ内部に収納する方法。
JP63003264A 1987-01-12 1988-01-12 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 Expired - Fee Related JP2779620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US214487A 1987-01-12 1987-01-12
US2144 1987-01-12

Publications (2)

Publication Number Publication Date
JPS63246851A JPS63246851A (ja) 1988-10-13
JP2779620B2 true JP2779620B2 (ja) 1998-07-23

Family

ID=21699416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63003264A Expired - Fee Related JP2779620B2 (ja) 1987-01-12 1988-01-12 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法

Country Status (2)

Country Link
JP (1) JP2779620B2 (ja)
GB (1) GB2199988B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2532039B2 (ja) * 1987-05-29 1996-09-11 新光電気工業株式会社 高周波用半導体装置
JPH0793406B2 (ja) * 1989-10-06 1995-10-09 株式会社三井ハイテック リードフレームの製造方法およびこれを用いた半導体装置
JPH07112039B2 (ja) * 1991-03-14 1995-11-29 日立電線株式会社 多ピン多層配線リードフレーム
JP2744685B2 (ja) * 1990-08-08 1998-04-28 三菱電機株式会社 半導体装置
JP2745887B2 (ja) * 1991-08-29 1998-04-28 日立電線株式会社 樹脂封止型半導体装置
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
EP0562629A2 (en) * 1992-03-26 1993-09-29 Sumitomo Electric Industries, Limited Semiconductor device comprising a package
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
JP2570584B2 (ja) * 1993-07-30 1997-01-08 日本電気株式会社 半導体装置
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
GB2293918A (en) * 1994-10-06 1996-04-10 Ibm Electronic circuit packaging
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
JP2928190B2 (ja) * 1997-04-09 1999-08-03 九州日本電気株式会社 テーピングリードフレーム
US6639305B2 (en) * 2001-02-02 2003-10-28 Stratedge Corporation Single layer surface mount package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332233B1 (ja) * 1968-12-25 1978-09-07
US3784883A (en) * 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
JPS5852534A (ja) * 1981-09-24 1983-03-28 Junkosha Co Ltd 温度検知装置
US4639760A (en) * 1986-01-21 1987-01-27 Motorola, Inc. High power RF transistor assembly

Also Published As

Publication number Publication date
GB2199988A (en) 1988-07-20
JPS63246851A (ja) 1988-10-13
GB2199988B (en) 1990-04-25
GB8800089D0 (en) 1988-02-10

Similar Documents

Publication Publication Date Title
US4891687A (en) Multi-layer molded plastic IC package
US4835120A (en) Method of making a multilayer molded plastic IC package
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US7268426B2 (en) High-frequency chip packages
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
JP2936062B2 (ja) 半導体装置の製造方法
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
US20020109214A1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2007521643A (ja) 受動デバイスを有するリードフレーム
US5239199A (en) Vertical lead-on-chip package
KR20050100656A (ko) 박막 다중 반도체 다이 패키지
US6171888B1 (en) Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US6168975B1 (en) Method of forming extended lead package
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
EP0495629B1 (en) Vertical lead-on-chip package
KR100422608B1 (ko) 적층칩패키지
JP2007157801A (ja) 半導体モジュールとその製造方法
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JP2974819B2 (ja) 半導体装置およびその製造方法
JP4123131B2 (ja) 半導体装置
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees