JP2936062B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2936062B2
JP2936062B2 JP8298605A JP29860596A JP2936062B2 JP 2936062 B2 JP2936062 B2 JP 2936062B2 JP 8298605 A JP8298605 A JP 8298605A JP 29860596 A JP29860596 A JP 29860596A JP 2936062 B2 JP2936062 B2 JP 2936062B2
Authority
JP
Japan
Prior art keywords
semiconductor device
support bar
lead
heat spreader
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8298605A
Other languages
English (en)
Other versions
JPH10144852A (ja
Inventor
祐一 浅野
均 小林
克則 若生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8298605A priority Critical patent/JP2936062B2/ja
Priority to US08/839,796 priority patent/US5804469A/en
Priority to TW086106005A priority patent/TW353226B/zh
Priority to KR1019970019486A priority patent/KR100267159B1/ko
Publication of JPH10144852A publication Critical patent/JPH10144852A/ja
Priority to US09/102,005 priority patent/US6222258B1/en
Application granted granted Critical
Publication of JP2936062B2 publication Critical patent/JP2936062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体チップとリードとをワイヤボンデ
ィングにより接続する半導体装置の製造方法に関する。
【０００２】近年、半導体製造プロセスにおけるファイ
ン化及び半導体チップの高集積化により、ハイパワーの
半導体装置の開発が盛んである。この半導体装置のハイ
パワー化に伴い半導体チップの発熱量も増大する傾向に
あり、よって放熱特性を向上させるため半導体装置の内
部にヒートスプレッタ（熱放散板）を組み込んだ構成の
ものが提供されている。
【０００３】一方、半導体装置には高い信頼性が要求さ
れると共に低コスト化も望まれており、従ってこれらの
各種要求に共に対応しうる半導体装置の製造方法が望ま
れている。
【０００４】
【従来の技術】図１４は従来の半導体装置１の断面構成
図であり、また図１５は半導体装置１の半導体チップ２
の配設位置近傍を拡大して示す図である。半導体装置１
は、大略すると半導体チップ２，リード端子３，ヒート
スプレッタ４（熱放散板），ワイヤ５，粘着テープ６，
及び封止樹脂７（樹脂パッケージ）等により構成されて
いる。
【０００５】半導体チップ２はいわゆるベアチップであ
り、その上面には図１５に示すように複数のパッド８が
形成されている。前記したように、半導体装置１は小型
化，高機能化が要求されており、これに伴い多ピン化が
進み半導体チップ２に形成されるパッド３のピッチＰは
縮小する傾向にある。
【０００６】また、リード端子３は半導体チップ２に設
けられたパッド数に対応した数設けられており、従って
リード端子３の配設数も増大する傾向にある。リード端
子３のインナーリード部３ａはワイヤ５により半導体チ
ップ２に設けられたパッド８に接続され、またリード端
子３のアウターリード部３ｂは封止樹脂７の外部に延出
すると共に、半導体装置１の表面実装を可能とするため
ガルウイング状に成形されている。
【０００７】ヒートスプレッタ４は熱伝導性の良好な板
状の部材であり、その略中央位置には半導体チップ２が
接着剤９を用いて固定されている。また、リード端子３
のインナーリード部３ａは、粘着テープ６によりヒート
スプレッタ４に接合された構成となっている。この粘着
テープ６は、絶縁性の樹脂フィルムに接着剤が塗布され
た構成となっている。更に、封止樹脂７は少なくとも半
導体チップ２及びワイヤ５を覆うように形成されてお
り、例えばモールド技術を用いて形成されるものであ
る。
【０００８】上記構成において、インナーリード部３ａ
を粘着テープ６によりヒートスプレッタ４に接合するの
は次の理由による。即ち、インナーリード部３ａと半導
体チップ２に設けられたパッド８にワイヤ５を配設する
際、ワイヤーボンディングが行なわれるが、一般にこの
ワイヤーボンディングは超音波溶接が用いられる。一
方、前記したように多ピン化が進み半導体チップ２に形
成されるパッド３のピッチＰが縮小化すると、これに伴
いインナーリード部３ａの先端部（即ち、ワイヤ５のボ
ンディング位置）も微細になり、その機械的強度は小さ
くなる。
【０００９】従って、インナーリード部３ａをヒートス
プレッタ４から離間した状態でワイヤボンディングを行
なうと（即ち、いわゆる中空ボンディングを行なう
と）、インナーリード部３ａが不安定であるためにリー
ド端子３とヒートスプレッタ４とが接触し易くなり、ま
た一般にヒートスプレッタ４は導電性が良好な金属であ
りため、複数のリード端子３間でショート（短絡）が発
生するおそれがある。このため、インナーリード部３ａ
を粘着テープ６によりヒートスプレッタ４に接合し、イ
ンナーリード部３ａの機械的強度を向上させると共に、
インナーリード部３ａとヒートスプレッタ４との電気的
絶縁を図ることが行なわれている。
【００１０】
【発明が解決しようとする課題】しかるに、インナーリ
ード部３ａを粘着テープ６によりヒートスプレッタ４に
接合した従来構成の半導体装置では、インナーリード部
３ａをヒートスプレッタ４に接合した後に実施されるキ
ュア（加熱）処理により、粘着テープ６からアウトガス
が発生し、これによりインナーリード部３ａが悪影響を
受けてしまう（例えば、腐食する）おそれがある。
【００１１】このため、ワイヤボンディングを実施する
前にリード端子３に対しプラズマクリーニング等の洗浄
処理が必要となり、よって半導体製造工程が複雑になる
と共に、半導体装置１の製品コストが上昇してしまうお
それがある。また、これを防止すべく粘着テープ６の配
設面積を小さくすると、上記したようにインナーリード
部３ａがヒートスプレッタ４から離間した状態でワイヤ
ボンディングされる中空ボンディングとなりやすく、複
数のリード端子３間でショートが発生し、製造される半
導体装置１の歩留り及び信頼性が低下してしまうという
問題点がある。
【００１２】本発明は上記課題に鑑みなされたものであ
り、高密度化，高集積化された半導体装置を低コストか
つ高信頼性をもって製造しうる半導体装置の製造方法を
提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置の製造方法では、複数のリ
ード端子とサポートバーが形成された平板状のリードフ
レームに、少なくとも前記複数のリード端子に当接した
状態となるよう平板状部材を重ね合わせると共に、前記
サポートバーに前記平板状部材を接合する接合工程と、
前記リードフレームに接合された前記平板状部材上に半
導体チップを搭載する素子搭載工程と、前記半導体チッ
プと前記複数のリード端子との間にワイヤを配設するワ
イヤボンディング工程と、前記ワイヤボンディング工程
の終了後、前記サポートバーまたは前記平板状部材を変
形させることにより前記複数のリード端子と前記平板状
部材とを離間させ、前記複数のリード端子と前記平板状
部材とを電気的に分離する分離工程とを含むことを特徴
とするものである。
【００１４】また、請求項２記載の発明では、前記請求
項１記載の半導体装置の製造方法において、前記平板状
部材として熱伝導性の良好な熱放散板を用いたことを特
徴とするものである。
【００１５】また、請求項３記載の発明では、前記請求
項１記載の半導体装置の製造方法において、前記平板状
部材として第２のリードフレームを用いたことを特徴と
するものである。
【００１６】また、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置の製造方法に
おいて、前記接合工程を実施する前に、前記分離工程で
実施される前記サポートバーの変形を容易とするための
変形部を前記サポートバーに形成することを特徴とする
ものである。
【００１７】また、請求項５記載の発明では、前記請求
項４記載の半導体装置の製造方法において、前記サポー
トバーに溝部を形成することにより前記変形部を構成し
たことを特徴とするものである。
【００１８】また、請求項６記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置の製造方法に
おいて、前記接合工程を実施する前に、前記分離工程で
実施される前記平板状部材の変形を容易とするための変
形部を前記平板状部材に形成することを特徴とするもの
である。
【００１９】また、請求項７記載の発明では、前記請求
項６記載の半導体装置の製造方法において、前記平板状
部材に溝部を形成することにより前記変形部を構成した
ことを特徴とするものである。
【００２０】また、請求項８記載の発明では、請求項１
乃至７いずれかに記載の半導体装置の製造方法におい
て、前記サポートバーと前記平板状部材との接合方法と
してレーザ溶接法を用いたことを特徴とするものであ
る。
【００２１】
【００２２】
【００２３】
【００２４】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、接合工程においてリード端
子が平板状部材と当接するよう、平板状部材とリードフ
レームとを重ね合わせる。この重ね合わされた状態で、
複数のリード端子は平板状部材と当接することにより、
平板状部材はリード端子を支持する支持部材として機能
し、よってリード端子が微細化された構成でもその機械
的強度は実質的に向上した状態となっている。
【００２５】この状態において、リードフレームに形成
されているサポートバーと平板状部材とを接合する。こ
れにより、リードフレームと平板状部材とは一体化し、
従ってリードフレームと平板状部材とは電気的に接続し
た状態となる。また、素子搭載工程では、平板状部材上
に半導体チップが搭載される。
【００２６】続いて実施されるワイヤボンディング工程
では、半導体チップと複数のリード端子との間にワイヤ
が配設される。この際、接合工程においてリード端子は
平板状部材と当接し支持された状態となっているため、
中空ボンディングとなることはなく、確実にワイヤボン
ディングを行なうことができる。従って、リード端子と
半導体チップとの電気的接続を確実に行なうことがで
き、信頼性を向上することができる。
【００２７】また、リード端子は平板状部材に直接当接
しており、従来と異なりリード端子と平板状部材との間
に粘着テープは介在しない。よって、後の工程において
加熱（キュア）処理が行なわれてもアウタガスが発生す
るようなことはなく、従って従来必要とされたリード端
子の洗浄処理は不要となる。このため、半導体装置の製
造工程の簡略化を図ることができ、延いては半導体装置
のコスト低減を図ることができる。
【００２８】ワイヤボンディング工程の終了後に実施さ
れる分離工程では、サポートバーまたは平板状部材を変
形させることにより、複数のリード端子と平板状部材と
を離間させ、複数のリード端子と平板状部材とを電気的
に分離する。これにより、複数のリード端子は独立した
状態となり、リード端子同志が平板状部材によりショー
ト（短絡）することはない。
【００２９】また、請求項２記載の発明によれば、平板
状部材として熱伝導性の良好な熱放散板を用いたことに
より、平板状部材に半導体チップを搭載するステージの
機能、及びワイヤボンディング時におけるリード端子を
支持する機能に加え、半導体チップで発生する熱を放熱
する放熱板としての機能を持たせることができる。よっ
て、各機能を別個の部材により実現する構成に比べ半導
体装置の小型化を図ることができ、またハイパワーで発
熱し易い半導体チップのパッケージとして適用すること
ができる。
【００３０】また、請求項３記載の発明によれば、平板
状部材として第２のリードフレームを用いたことによ
り、平板状部材の加工もリードフレーム加工装置を用い
て行なうことができるため、製造効率の向上を図ること
ができる。また、平板状部材と第２のリードフレームと
の金属特性が等しくなるため、熱膨張等の影響に対し考
慮する必要がなくなり、設計の簡単化を図ることができ
る。
【００３１】また、請求項４及び請求項６記載の発明に
よれば、接合工程を実施する前に、サポートバーまたは
平板状部材に変形部を形成したことにより、分離工程で
実施されるサポートバーまたは平板状部材の変形処理を
容易に行なうことができ、リード端子と平板状部材との
電気的分離を確実に行なうことができる。
【００３２】また、請求項５及び請求項７記載の発明に
よれば、サポートバーまたは平板状部材に溝部を形成す
ることにより変形部を構成したことにより、単に溝部を
形成するだけの簡単な処理により変形部を設けることが
できる。また、この溝部の形成は、リードフレームまた
は平板状部材の形成時に一括的に形成することが可能で
あり、よって変形部を設けることにより製造工程が増加
することを回避することができる。
【００３３】更に、請求項８記載の発明によれば、サポ
ートバーと平板状部材との接合方法としてレーザ溶接法
を用いたことにより、サポートバーと平板状部材との接
合箇所が狭い場合であっても、確実にサポートバーと平
板状部材とを接合することができる。
【００３４】即ち、多ピン化によりリード端子数が増大
すると、リード端子と同列に配設されるサポートバーの
幅寸法も制限されることとなり、従ってサポートバーと
平板状部材との接合箇所が狭くなる。しかるに、レーザ
溶接法ではレーザ光を絞ることにより狭所を溶接するこ
とが可能であり、よってレーザ溶接法を用いることによ
りサポートバーと平板状部材との接合箇所が狭い場合で
あっても、確実にサポートバーと平板状部材とを接合す
ることができる。
【００３５】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１は、本発明の一実施例である
製造方法により製造される半導体装置１０の断面図であ
る。同図に示す半導体装置１０はＱＦＰ(Quad Flat Pac
kage）タイプのものを例に示しており、大略するとサポ
ートバー１１，半導体チップ１２，リード端子１３，ヒ
ートスプレッタ１４（熱放散板），ワイヤ１５，及び封
止樹脂１７（樹脂パッケージ）等により構成されてい
る。
【００３６】半導体チップ１２はいわゆるベアチップで
あり、その上面には複数のパッド１８が形成されてい
る。本実施例に係る半導体装置１は小型化，高機能化に
対応したものであり、従って半導体チップ１２には多く
のパッド１８が形成され、各パッド３間ピッチＰも小さ
くなっている。
【００３７】また、リード端子１３は銅合金或いは４２
アロイ等のリードフレーム材料によりなり、半導体チッ
プ１２に設けられたパッド数に対応した数設けられてい
る。従って、リード端子１３の配設数も増大する傾向に
あり、その先端部は微細になり機械的強度は弱くなって
いる。
【００３８】このリード端子１３のインナーリード部１
３ａはワイヤ１５により半導体チップ１２に設けられた
パッド１８に接続され、またリード端子１３のアウター
リード部１３ｂは封止樹脂１７の外部に延出すると共
に、半導体装置１０の表面実装を可能とするためガルウ
イング状に成形されている。
【００３９】ヒートスプレッタ１４は熱伝導性の良好な
板状の部材であり、その略中央位置には半導体チップ１
２が接着剤１６を用いて固定されている。このヒートス
プレッタ１４は、例えば銅タングステン合金材（Ｗ−Ｃ
ｕ）が使用される。因みに、２０％Ｗ−Ｃｕにおける熱
膨張係数は４００℃において５．１×１０-6／℃、８０
０℃において７．３〜７．７×１０-6／℃であり、熱伝
導度は０．５８ cal/cm sec ℃である。また、３０％Ｗ
−Ｃｕにおける熱膨張係数は４００℃において１０．６
×１０-6／℃、８００℃において１２．０×１０-6／℃
であり、熱伝導度は０．６７cal/cm sec℃である。
【００４０】即ち、ヒートスプレッタ１４に銅タングス
テン合金材を使用することにより、熱伝導度がリード端
子１３の材料である銅合金（０．２５〜０．８５ cal/c
m sec ℃）と比して同等のもので、熱放散性に優れてい
るものである。従って、後述する封止樹脂１７を形成す
る樹脂封止工程等により加熱が行なわれても、熱膨張差
に起因した不都合が発生するようなことはない。
【００４１】一方、サポートバー１１は、後述するよう
にリードフレーム状態においてはリード端子１３と一体
化しているものであり、樹脂封止工程が終了して後に切
断されてリード端子１３に対し独立した状態となるもの
である。このサポートバー１１の内側端部はヒートスプ
レッタ１４に溶接されることにより接合されている。
【００４２】また、サポートバー１１は折曲されてお
り、従ってヒートスプレッタ１４はリード端子１３の延
在面に対し離間した状態となっている。これにより、ヒ
ートスプレッタ１４と各リード端子１３は電気的に絶縁
した構成となっており、ヒートスプレッタ１４によりリ
ード端子１３同志がショート（短絡）するようなことは
ない。
【００４３】更に、封止樹脂１７は半導体チップ１２及
びワイヤ１５を覆うように、またヒートスプレッタ１４
と各リード端子１３との間に介在するように形成されて
いる。この封止樹脂１７は絶縁樹脂をモールド技術を用
いて形成所定形状に形成したものであり、半導体チップ
１２及びワイヤ１５を保護する機能と、ヒートスプレッ
タ１４とリード端子１３とを絶縁する機能とを奏する。
【００４４】上記のように本実施例に係る半導体装置１
０は、ヒートスプレッタ１４と各リード端子１３とを絶
縁するために、従来用いていた粘着テープ６（図１４及
び図１５参照）は用いられておらず、ヒートスプレッタ
１４を支持するサポートバー１１を折曲させ、ヒートス
プレッタ１４と各リード端子１３とを離間させることに
より絶縁を行なっている。このため、薄い厚さの粘着テ
ープ６を用いて絶縁する構成に比べて、ヒートスプレッ
タ１４とリード端子１３との絶縁を高い信頼性をもって
行なうことができる。
【００４５】続いて、上記構成とされた半導体装置１０
の製造方法について説明する。半導体装置１０の製造に
は、接合工程，素子搭載工程，ワイヤボンディング工
程，分離工程，及び樹脂封止工程等の各種工程が実施さ
れる。以下、各工程の実施手順に沿って半導体装置１０
の製造方法を説明する。
【００４６】半導体装置１０を製造するには、先ず接合
工程が実施される。図２乃至図４は接合工程を説明する
ための図である。図２は、リードフレーム２０を示して
おり、このリードフレーム２０は接合工程に先立ち実施
されるリードフレーム形成工程において形成されるもの
である。リードフレーム形成工程では、平板帯状の基材
にプレス用金型を用いて打ち抜き加工を行い、図２に示
すリードフレーム２０を形成する。
【００４７】このリードフレーム２０は平板形状をして
おり、枠状のクレドール２１にサポートバー１１及びリ
ード端子１３が形成されている。複数のリード端子１３
はタイバー２２により連結保持されており、中央部に形
成された開口部２９（半導体チップ１２が装着される位
置となる）に向け延出するよう形成されている。また各
リード端子１３において、タイバー２２より内側がイン
ナーリード部１３ａとなり、タイバー２２より外側がア
ウターリード部１３ｂとなる。
【００４８】このインナーリード部１３ａの先端部は自
由端とされている。また、前記したように多ピン化が進
み半導体チップ１２に形成されるパッド１８のピッチが
縮小化すると、これに伴いインナーリード部１３ａの先
端部も微細になりその機械的強度は小さくなる。従っ
て、インナーリード部１３ａの先端部は変形し易い状態
となっている。
【００４９】また、サポートバー１１は開口部２９の四
隅位置から内側に向け延出形成されており、本実施例で
は同一幅の板状形状とされている。このサポートバー１
１は、接合工程の段階ではリード端子１３，クレドール
２１と面一の状態となっており、従って折り曲げられて
はいない状態となっている。
【００５０】一方、図３はヒートスプレッタ１４を示し
ており、このヒートスプレッタ１４は接合工程に先立ち
実施されるヒートスプレッタ形成工程において形成され
るものである。ヒートスプレッタ形成工程では、前記し
た材質よりなる基材にプレス用金型を用いて打ち抜き加
工を行い、図３に示すヒートスプレッタ１４を形成す
る。このヒートスプレッタ１４は矩形形状を有する平板
状部材であり、その大きさは少なくともリードフレーム
２０に形成されている開口部２９の大きさよりも大きく
設定されている。
【００５１】上記構成とされたヒートスプレッタ１４
は、図４に示されるように、下側よりリードフレーム２
０に重ね合わされる。前記したようにヒートスプレッタ
１４及びリードフレーム２０は共に平板形状とされてい
るため、図４（Ｂ）に示されるように、ヒートスプレッ
タ１４とリードフレーム２０とは完全に一致した状態で
隙間なく重ね合わせることができる。従って、重ね合わ
せた状態において、ヒートスプレッタ１４はリードフレ
ーム２０に形成されている複数のリード端子１３の全て
と当接した状態となっている。
【００５２】また、上記のようにリード端子１３とヒー
トスプレッタ１４が当接することにより、ヒートスプレ
ッタ１４はリード端子１３を支持する支持部材として機
能することとなる。よって、高密度化に伴いリード端子
１３が微細化された構成であっても、その機械的強度を
実質的に向上することができる。
【００５３】上記のようにヒートスプレッタ１４がリー
ドフレーム２０と重ね合わされると、リードフレーム２
０に形成されているサポートバー１１の先端部とヒート
スプレッタ１４との溶接処理が行なわれる。図中、２３
はサポートバー１１とヒートスプレッタ１４との溶接位
置を示している。
【００５４】本実施例では、このサポートバー１１とヒ
ートスプレッタ１４とを接合する手段としてレーザ溶接
法を用いている。レーザ溶接法は、レーザ光を用いて溶
接を行なうものであるため、他の溶接方法に比べて小さ
な溶接スポットに対し溶接することが可能である。
【００５５】サポートバー１１は前記したリード端子数
の増大に伴い必要最小限の大きさとする必要があり、そ
の幅は狭くなっている。しかるに、このように狭い幅を
有するサポートバー１１であっても、レーザ溶接法を用
いることによりサポートバー１１とヒートスプレッタ１
４との溶接を確実に行なうことができる。
【００５６】また、上記のようにヒートスプレッタ１４
がリードフレーム２０と重ね合わせ、かつサポートバー
１１とヒートスプレッタ１４とを溶接することにより、
ヒートスプレッタ１４とリードフレーム２０とは一体化
し、従って電気的に接続した状態となる。
【００５７】上記した接合工程が終了すると、続いて素
子搭載工程が実施される。素子搭載工程では、リードフ
レーム２０に接合されたヒートスプレッタ１４上に半導
体チップ１２が搭載される。この際、半導体チップ１２
は接着剤１６を用いてヒートスプレッタ１４に固定さ
れ、またその固定位置はリードフレーム２０に形成され
た開口部２９の略中央位置となるよう設定されている。
【００５８】上記のように素子搭載工程において半導体
チップ１２がヒートスプレッタ１４上に搭載されると、
続いてワイヤボンディング工程が実施される。図５はワ
イヤボンディング工程が行なわれている状態を示し、ま
た図６はワイヤボンディング工程を実施した後の半導体
チップ１２の近傍を拡大して示している。
【００５９】ワイヤボンディング工程では、半導体チッ
プ１２に形成されたパッド１８と、これに対応するよう
形成された複数のリード端子１３との間にワイヤ１５が
配設される。このワイヤ１５とパッド１８及びリード端
子１３との接続は、キャピラリ（図示せず）を用いた超
音波溶接法により行なわれる。
【００６０】ところで、超音波溶接法は発生した超音波
振動エネルギーを被接合箇所に印加して接合処理を行な
う方法であるため、被接合箇所が移動可能な場合には超
音波振動が拡散してしまい、超音波溶接を良好な状態で
行なうことができなくなる。特に、ワイヤボンディング
処理において、リード端子が変位してしまうことにより
超音波溶接を良好に行なえない状態を中空ボンディング
という。
【００６１】しかるに本実施例の製造方法では、ワイヤ
ボンディング工程に先立ち実施される接合工程におい
て、リード端子１３はヒートスプレッタ１４と当接され
支持された状態となっている。このため、ワイヤボンデ
ィング処理において中空ボンディングとなることはな
く、確実にワイヤ１５をリード端子１３にボンディング
することができる。従って、リード端子１３と半導体チ
ップ１２との電気的接続を確実に行なうことができ、製
造される半導体装置１０の信頼性を向上することができ
る。
【００６２】上記したワイヤボンディング工程が終了
し、半導体チップ１２とリード端子１３との間にワイヤ
１５が配設されると、続いて分離工程が実施される。こ
の分離工程が実施される前の状態では、図４（Ｂ）及び
図６に示されるように、リード端子１３及びサポートバ
ー１１が形成されたリードフレーム２０はヒートスプレ
ッタ１４に直接当接し電気的に接続された状態となって
いる。
【００６３】上記したワイヤボンディング工程が終了
し、半導体チップ１２とリード端子１３との間にワイヤ
１５が配設されると、続いて分離工程が実施される。こ
の分離工程が実施される前の状態ては、図４（Ｂ）及び
図６に示されるように、リード端子１３及びサポートバ
ー１１が形成されたリードフレーム２０はヒートスプレ
ッタ１４に直接当接し電気的に接続された状態となって
いる。
【００６４】ワイヤボンディング工程の終了後に実施さ
れる分離工程では、サポートバー１１またはヒートスプ
レッタ１４を変形させることにより、複数のリード端子
１３とヒートスプレッタ１４とを離間させ、複数のリー
ド端子１３とヒートスプレッタ１４とを電気的に分離す
る。
【００６５】尚、本実施例においては、サポートバー１
１を変形させる例について説明している。また、本実施
例においては、後述するようにリード端子１３とヒート
スプレッタ１４とを電気的に分離する処理は、封止樹脂
１７を成形する樹脂成形工程が実施された後に実施され
る。
【００６６】図７乃至図９は分離工程においてサポート
バー１１を変形させる処理を示している。サポートバー
１１を変形させるには、先ず図７に示されるように、プ
レス装置に接続された変形用治具２４をサポートバー１
１の上部に装着する。この変形用治具２４の装着位置
は、例えばサポートバー１１とヒートスプレッタ１４と
の接合部２３と一致するよう設定されている。
【００６７】続いて、プレス装置を駆動して変形用治具
２４を図中下方に向け移動させる。この際、図示しない
固定治具によりリードフレーム２０は位置規制されてい
る。従って、変形用治具２４を下動させることにより、
図８に示されるようにサポートバー１１は塑性変形す
る。
【００６８】また、このサポートバー１１の変形に伴
い、サポートバー１１に溶接固定されたヒートスプレッ
タ１４も下動し、よってヒートスプレッタ１４はリード
フレーム２０から離間した状態となる。このように、サ
ポートバー１１が変形しリードフレーム２０からヒート
スプレッタ１４から離間した状態となると、プレス装置
により変形用治具２４は図中上方に向け移動され、図９
に示されるように、変形用治具２４はサポートバー１１
から離間した状態となる。
【００６９】この後、サポートバー１１及びリード端子
１３はリードフレーム２０のクレドール２１から切断さ
れ、またタイバー２２も切断除去され、サポートバー１
１及びリード端子１３は夫々電気的に独立することとな
るが、本実施例ではサポートバー１１及びリード端子１
３を夫々電気的に独立させる前に、封止樹脂１７を形成
する樹脂封止工程を実施する方法を用いている。
【００７０】これは、封止樹脂１７を形成する前にサポ
ートバー１１及びリード端子１３を独立させると、樹脂
封止工程を行なう際にサポートバー１１及びリード端子
１３を支持する治具が別個に必要となるためである。
尚、封止樹脂１７を形成する樹脂封止工程は周知の方法
で実施され、具体的には図９に示す状態のリードフレー
ム２０及びヒートスプレッタ１４をモールド金型に装填
し、モールド金型に形成されている所定形状のキャビテ
ィに樹脂を充填することにより行なう。
【００７１】樹脂封止工程が終了し封止樹脂１７が形成
された状態で、半導体チップ１２，ヒートスプレッタ１
４，ワイヤ１５は封止樹脂１７に埋設され保護され、ま
たリードフレーム２０を構成するサポートバー１１及び
リード端子１３の一部は封止樹脂１７より外部に延出し
た構成となる。具体的には、リード端子１３はタイバー
２２の形成位置より若干手前位置から封止樹脂１７の外
部に露出した状態となり、サポートバー１１もこれに相
応する部分が露出する。
【００７２】上記のように封止樹脂１７が形成される
と、切断用金型（図示せず）を用いてサポートバー１１
及びリード端子１３をクレドール２１から切断すると共
にタイバー２２を切断除去する。これにより、サポート
バー１１とリード端子１３とは夫々電気的に独立した状
態となり、従ってサポートバー１１に接合されているヒ
ートスプレッタ１４も各リード端子１３に対し絶縁され
た状態となる。また、上記の切断処理時に、リード端子
１３の封止樹脂１７から露出した部分（即ち、アウター
リード部１３ｂ）をガルウイング状に成形処理する。上
記した一連の製造工程を実施することにより、図１に示
す半導体装置１０が製造される。
【００７３】尚、上記した分離工程において、サポート
バー１１及びリード端子１３をクレドール２１から切断
すると共にタイバー２２を切断除去する処理は、従来の
半導体装置の製造方法においても実施されているもので
あり、特に本実施例の製造方法において設けたものでは
ない。
【００７４】また、上記した実施例ではＱＦＰタイプの
表面実装型の半導体装置１０を例に挙げて説明したが、
他のパッケージ構成の半導体装置についても本発明に係
る製造方法は適用できるものである。また、上記した実
施例ではヒートスプレッタ１４をリードフレーム２０と
別材料により構成したが、ヒートスプレッタ１４として
リードフレーム２０と同質のリードフレーム材（第２の
リードフレーム）を用いる構成としてもよい。この構成
とすることにより、リードフレーム２０の加工に用いる
リードフレーム加工装置を用いてヒートスプレッタ１４
の加工も行なうことが可能となり、半導体装置の製造効
率の向上を図ることができる。また、ヒートスプレッタ
１４とリードフレーム２０の金属特性が等しくなるた
め、熱膨張等の影響に対し考慮する必要がなくなり、設
計の簡単化を図ることができる。
【００７５】更に、上記した実施例ではサポートバー１
１を変形させることによりリード端子１３からヒートス
プレッタ１４を離間させる構成としたが、サポートバー
１１に相当する構成をヒートスプレッタ１４に設け、ヒ
ートスプレッタ１４を変形させることによりリード端子
１３からヒートスプレッタ１４を離間させる構成として
もよい。
【００７６】ところで、本実施例に係る半導体装置の製
造方法では、ワイヤボンディング工程を実施する前にお
いてはヒートスプレッタ１４とリードフレーム２０とを
重ね合わせた状態としておき、ワイヤボンディング工程
が終了した後にヒートスプレッタ１４とリードフレーム
２０とを離間させ、ヒートスプレッタ１４と各リード端
子１３とを絶縁することを特徴としている。
【００７７】従って、ワイヤ１５を配設した後にサポー
トバー１１（或いはヒートスプレッタ１４）を変形さ
せ、ヒートスプレッタ１４をリード端子１３から離間さ
せる必要がある。この際、既に半導体チップ１２とリー
ド端子１３との間にはワイヤ１５が配設されているた
め、ワイヤ１５にダメージを与えないようサポートバー
１１或いはヒートスプレッタ１４の変形は円滑に行なえ
ることが望ましい。
【００７８】図１０乃至図１３に示す構成は、サポート
バー１１或いはヒートスプレッタ１４に変形部２５，２
７を設けることによりサポートバー１１或いはヒートス
プレッタ１４の変形を容易に行なえるよう構成したもの
である。以下、変形部２５，２７について説明する。
【００７９】図１０乃至図１２は、サポートバー１１に
変形部２５を設けた構成を示している。図１０に示され
るように、変形部２５はサポートバー１１の溶接部２６
に近い位置に形成されている。この変形部２５は、図１
１に拡大して示すように、サポートバー１１の位置部に
溝部３０を形成した構成とされている。この溝部３０
は、リードフレーム２０を構成するリード端子１３，サ
ポートバー１１等の形成時に一括的に形成されるもので
あり、この溝部３０を形成することにより製造工程が複
雑化するようなことはない。
【００８０】このように、サポートバー１１に溝部３０
を形成し変形部２５を設けることにより、変形部２５に
おけるサポートバー１１の幅寸法は他の部位に比べて細
くなるため変形し易くなる。このため、分離工程におい
て変形治具２４を用いてサポートバー１１を変形付勢し
た際、図１２に示すように主に変形部２５が変形するこ
ととなり、サポートバー１１の変形を容易に行なうこと
ができる。これにより、リード端子１３とヒートスプレ
ッタ１４との電気的分離を確実に行なうことができる。
【００８１】尚、上記したように変形部の形成位置はサ
ポートバー１１に限定されるものではなく、図１３に示
されるようにヒートスプレッタ１４に溝部３０を形成し
変形部２７を設けた構成としてもよい。この構成では、
分離工程においてヒートスプレッタ１４の変形を容易に
行なうことができ、これによってもリード端子１３とヒ
ートスプレッタ１４との電気的分離を確実に行なうこと
ができる。
【００８２】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、接合工程においてリード端子は平板状部材
と当接し支持された状態となっているため、ワイヤボン
ディング工程において半導体チップとリード端子との間
にワイヤを配設する際、中空ボンディングとなることは
なく確実にワイヤボンディングを行なうことができる。
従って、リード端子と半導体チップとの電気的接続を確
実に行なうことができ、信頼性を向上することができ
る。
【００８３】また、リード端子は平板状部材に直接当接
し、両者の間に粘着テープは介在しないため、その後の
工程において加熱（キュア）処理が行なわれてもアウタ
ガスが発生するようなことはなく、従って従来必要とさ
れたリード端子の洗浄処理は不要となる。このため、半
導体装置の製造工程の簡略化を図ることができ、延いて
は半導体装置のコスト低減を図ることができる。
【００８４】また、ワイヤボンディング工程の終了後に
実施される分離工程では、サポートバーまたは平板状部
材を変形させることにより複数のリード端子と平板状部
材とを電気的に分離するため、複数のリード端子は独立
した状態となり、リード端子同志が平板状部材によりシ
ョートすることを防止できる。
【００８５】また、請求項２記載の発明によれば、平板
状部材に半導体チップを搭載するステージの機能、及び
ワイヤボンディング時におけるリード端子を支持する機
能に加え、半導体チップで発生する熱を放熱する放熱板
としての機能を持たせることができるため、各機能を別
個の部材により実現する構成に比べ半導体装置の小型化
を図ることができ、またハイパワーで発熱し易い半導体
チップのパッケージとして適用することができる。
【００８６】また、請求項３記載の発明によれば、平板
状部材の加工もリードフレーム加工装置を用いて行なう
ことができるため製造効率の向上を図ることができ、ま
た平板状部材と第２のリードフレームとの金属特性が等
しくなるため、熱膨張等の影響に対し考慮する必要がな
くなり設計の簡単化を図ることができる。
【００８７】また、請求項５及び請求項７記載の発明に
よれば、単に溝部を形成するだけの簡単な処理により変
形部を設けることができ、また溝部の形成はリードフレ
ームまたは平板状部材の形成時に一括的に形成すること
が可能であるため、変形部を設けることにより製造工程
が増加することを回避することができる。
【００８８】更に、請求項８記載の発明によれば、サポ
ートバーと平板状部材との接合箇所が狭い場合であって
も、確実にサポートバーと平板状部材とを接合すること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の断面図で
ある。
【図２】本発明の一実施例である半導体装置の製造方法
の内、接合工程を説明するための図（その１）である。
【図３】本発明の一実施例である半導体装置の製造方法
の内、接合工程を説明するための図（その２）である。
【図４】本発明の一実施例である半導体装置の製造方法
の内、接合工程を説明するための図（その３）である。
【図５】本発明の一実施例である半導体装置の製造方法
の内、素子搭載工程及びワイヤボンディング工程を説明
するための図（その１）である。
【図６】本発明の一実施例である半導体装置の製造方法
の内、素子搭載工程及びワイヤボンディング工程を説明
するための図（その２）である。
【図７】本発明の一実施例である半導体装置の製造方法
の内、分離工程を説明するための図（その１）である。
【図８】本発明の一実施例である半導体装置の製造方法
の内、分離工程を説明するための図（その２）である。
【図９】本発明の一実施例である半導体装置の製造方法
の内、分離工程を説明するための図（その３）である。
【図１０】サポートバーに形成される変形部を説明する
ための図である。
【図１１】サポートバーに形成される変形部を拡大して
示す図である（変形前の状態）。
【図１２】サポートバーに形成される変形部を拡大して
示す図である（変形後の状態）。
【図１３】ヒートスプレッタに形成される変形部を説明
するための図である。
【図１４】従来の半導体装置の一例を示す図である。
【図１５】従来の一例である半導体装置の半導体チップ
近傍を拡大して示す図である。
【符号の説明】
１０ 半導体装置 １１ サポートバー １２ 半導体チップ １３ リード端子 １３ａ インナーリード部 １４ ヒートスプレッタ １５ ワイヤ １７ 封止樹脂 １８ パッド ２０ リードフレーム ２２ タイバー ２３，２６，２８ 溶接部 ２５，２７ 変形部 ３０ 溝部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 若生 克則 宮城県柴田郡村田町大字村田字西ケ丘１ 番地の１ 株式会社富士通宮城エレクト ロニクス内 (56)参考文献 特開 平８−17998（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のリード端子とサポートバーが形成
    された平板状のリードフレームに、少なくとも前記複数
    のリード端子に当接した状態となるよう平板状部材を重
    ね合わせると共に、前記サポートバーに前記平板状部材
    を接合する接合工程と、 前記リードフレームに接合された前記平板状部材上に半
    導体チップを搭載する素子搭載工程と、 前記半導体チップと前記複数のリード端子との間にワイ
    ヤを配設するワイヤボンディング工程と、 前記ワイヤボンディング工程の終了後、前記サポートバ
    ーまたは前記平板状部材を変形させることにより前記複
    数のリード端子と前記平板状部材とを離間させ、前記複
    数のリード端子と前記平板状部材とを電気的に分離する
    分離工程とを含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記平板状部材として熱伝導性の良好な熱放散板を用い
    たことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記平板状部材として第２のリードフレームを用いたこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置の製造方法において、 前記接合工程を実施する前に、前記分離工程で実施され
    る前記サポートバーの変形を容易とするための変形部を
    前記サポートバーに形成することを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、 前記サポートバーに溝部を形成することにより前記変形
    部を構成したことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項１乃至３のいずれかに記載の半導
    体装置の製造方法において、 前記接合工程を実施する前に、前記分離工程で実施され
    る前記平板状部材の変形を容易とするための変形部を前
    記平板状部材に形成することを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、 前記平板状部材に溝部を形成することにより前記変形部
    を構成したことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項１乃至７いずれかに記載の半導体
    装置の製造方法において、 前記サポートバーと前記平板状部材との接合方法として
    レーザ溶接法を用いたことを特徴とする半導体装置の製
    造方法。
JP8298605A 1996-11-11 1996-11-11 半導体装置の製造方法 Expired - Fee Related JP2936062B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8298605A JP2936062B2 (ja) 1996-11-11 1996-11-11 半導体装置の製造方法
US08/839,796 US5804469A (en) 1996-11-11 1997-04-18 Semiconductor device and method for producing a semiconductor device
TW086106005A TW353226B (en) 1996-11-11 1997-05-06 Semiconductor device and method for producing a semiconductor device
KR1019970019486A KR100267159B1 (en) 1996-11-11 1997-05-20 Smiconductor device and method for manufacturing semiconductor device
US09/102,005 US6222258B1 (en) 1996-11-11 1998-06-22 Semiconductor device and method for producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8298605A JP2936062B2 (ja) 1996-11-11 1996-11-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10144852A JPH10144852A (ja) 1998-05-29
JP2936062B2 true JP2936062B2 (ja) 1999-08-23

Family

ID=17861900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8298605A Expired - Fee Related JP2936062B2 (ja) 1996-11-11 1996-11-11 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US5804469A (ja)
JP (1) JP2936062B2 (ja)
KR (1) KR100267159B1 (ja)
TW (1) TW353226B (ja)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6576988B2 (en) * 1999-08-30 2003-06-10 Micron Technology, Inc. Semiconductor package
US6339253B1 (en) * 1999-08-30 2002-01-15 Micron Technology, Inc. Semiconductor package
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
JP2007300059A (ja) * 2006-04-03 2007-11-15 Denso Corp 半導体装置およびその製造方法
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
JP5090387B2 (ja) * 2009-01-29 2012-12-05 ルネサスエレクトロニクス株式会社 リードフレーム
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN104576565A (zh) * 2013-10-18 2015-04-29 飞思卡尔半导体公司 具有散热体的半导体器件及其组装方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN108352364B (zh) * 2015-09-01 2021-07-13 马科技术解决方案控股公司 空气腔封装
CN114597188A (zh) * 2020-12-02 2022-06-07 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE69128464T2 (de) * 1990-09-10 1998-04-16 Fujitsu Ltd Halbleiteranordnung und ihr herstellungsverfahren
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH05304226A (ja) * 1991-08-16 1993-11-16 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5394607A (en) * 1993-05-20 1995-03-07 Texas Instruments Incorporated Method of providing low cost heat sink
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
JPH0817998A (ja) 1994-07-04 1996-01-19 Toppan Printing Co Ltd リードフレーム
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW353226B (en) 1999-02-21
US6222258B1 (en) 2001-04-24
KR100267159B1 (en) 2000-10-16
US5804469A (en) 1998-09-08
JPH10144852A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
JP2936062B2 (ja) 半導体装置の製造方法
US7514293B2 (en) Method of manufacturing a semiconductor device
US7179686B2 (en) Manufacturing method of semiconductor device
US20030214048A1 (en) Semiconductor package and fabricating method thereof
WO2004004005A1 (ja) 半導体装置およびその製造方法
TWI250622B (en) Semiconductor package having high quantity of I/O connections and method for making the same
GB2317989A (en) Lead frames for semiconductor packages
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
US6049971A (en) Casing for integrated circuit chips and method of fabrication
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH11307721A (ja) パワーモジュール装置およびその製造方法
JPH0817870A (ja) 半導体装置
JPH05166979A (ja) 半導体装置及びその製造方法
KR100422608B1 (ko) 적층칩패키지
US6538303B1 (en) Lead frame and semiconductor device using the same
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees