JP2000299423A - リードフレームおよびそれを用いた半導体装置ならびにその製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Info

Publication number
JP2000299423A
JP2000299423A JP10897299A JP10897299A JP2000299423A JP 2000299423 A JP2000299423 A JP 2000299423A JP 10897299 A JP10897299 A JP 10897299A JP 10897299 A JP10897299 A JP 10897299A JP 2000299423 A JP2000299423 A JP 2000299423A
Authority
JP
Japan
Prior art keywords
chip
lead
semiconductor device
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10897299A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP10897299A priority Critical patent/JP2000299423A/ja
Publication of JP2000299423A publication Critical patent/JP2000299423A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボトムリードタイプの小形の半導体装置にお
いて電気的特性の向上を図る。 【解決手段】 封止部３と、半導体チップ２を支持する
タブ１ｅと、タブ１ｅの周囲に配置され、かつ半導体チ
ップ２の信号用電極２ａと電気的に接続された複数の独
立リード１ａと、タブ１ｅの周囲にこれと連結して配置
され、かつ半導体チップ２のグランド用電極２ｄと電気
的に接続されてグランド電位が供給される複数の共通リ
ード１ｄと、半導体チップ２の信号用電極２ａと独立リ
ード１ａとを、および半導体チップ２のグランド用電極
２ｄと共通リード１ｄとを電気的に接続するボンディン
グワイヤ４とによって構成され、共通リード１ｄがタブ
１ｅに連結してこれと一体に形成されたことにより、半
導体チップ２のグランド用電極２ｄとタブ１ｅとを同電
位にして低ノイズ化を図る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小形の半導体装置における電気的特性向上
に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化を図った半導体装置として、ＣＳＰ
（Chip Scale Package) と呼ばれるチップサイズまたは
半導体チップより若干大きい程度の小形パッケージが開
発されている。
【０００４】このＣＳＰのうち、少ピン系のＣＳＰに
は、低コスト化のためにＱＦＰ（QuadFlat Package)や
ＳＯＰ（Small Outline Package)用のリードフレームを
使用しているものがあり、この構造のＣＳＰでは、樹脂
封止によって形成された封止部の裏面（半導体装置実装
側の面）内に全てのリードがその端子接続面を露出して
配置される。
【０００５】また、リードフレームを用いて組み立てる
半導体装置では、半導体チップが搭載されるタブ（チッ
プ支持部）は、それぞれのリードと分離した状態で封止
部のほぼ中央付近に配置されるが、これら半導体装置に
は、半導体チップ内の半導体基板をグランド電位に接続
するためにタブを半導体チップの裏面（主面と反対側の
面）と電気的に接続し、このタブを封止部の裏面に露出
させて実装基板などのグランド端子と電気的に接続する
構造のものもある。
【０００６】なお、このタイプのＣＳＰでは、小形化を
図るための片面モールド構造となり、その結果、封止部
の裏面において各リードの端子接続面は、封止部の裏面
とほぼ同一の高さに配置される。
【０００７】つまり、封止部の裏面とリードの端子接続
面とがほぼ同一面に形成される（このような構造を、以
降、ボトムリードタイプと呼ぶ）。
【０００８】ここで、種々のＣＳＰの構造については、
例えば、日刊工業新聞社１９９７年３月１日発行、「表
面実装技術１９９７／３月号／Ｖｏｌ．７、Ｎｏ．
３」、１〜９頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術のボトムリードタイプのＣＳＰは、その大きさが非常
に小さいため、ノイズ低減などの電気的特性の向上が困
難であることが問題となる。
【００１０】例えば、ＣＳＰでは、その大きさが小さい
ため、封止部内のリードを積層配置するようなノイズ低
減対策が図れない。
【００１１】本発明の目的は、電気的特性の向上を図る
リードフレームおよびそれを用いた半導体装置ならびに
その製造方法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明のリードフレームは、半
導体チップを樹脂封止して形成される封止部の半導体装
置実装側の面に露出し、前記半導体チップを支持可能な
チップ支持部と、前記チップ支持部の周囲に配置され、
前記封止部の前記半導体装置実装側の面内にこの面と同
一面となって露出する端子接続面を備え、前記半導体チ
ップの信号用電極と電気的に接続される独立リードと、
前記チップ支持部の周囲にこれと連結して配置され、前
記封止部の前記半導体装置実装側の面内にこの面と同一
面となって露出する前記端子接続面を備え、前記半導体
チップのグランド電位または電源電位が供給される前記
グランド用もしくは電源用の共通リードとを有するもの
である。
【００１５】また、本発明の半導体装置は、半導体チッ
プを樹脂封止して形成された封止部と、前記半導体チッ
プを支持し、前記半導体チップ内の半導体基板と電気的
に接続され、前記封止部の半導体装置実装側の面に露出
するチップ支持部と、前記チップ支持部の周囲に配置さ
れ、前記封止部の前記半導体装置実装側の面内にこの面
と同一面となって露出する端子接続面を備え、前記半導
体チップの信号用電極と電気的に接続された独立リード
と、前記チップ支持部の周囲にこれと連結して配置さ
れ、前記封止部の前記半導体装置実装側の面内にこの面
と同一面となって露出する前記端子接続面を備え、前記
半導体チップのグランドまたは電源用電極と電気的に接
続されてグランド電位または電源電位が供給される前記
グランド用もしくは電源用の共通リードと、前記半導体
チップの前記信号用電極と前記独立リードとを、および
前記半導体チップの前記グランド用または電源用電極と
前記共通リードとを電気的に接続する接続部材とを有す
るものである。
【００１６】これにより、半導体チップ内の配線層に設
けられたグランド用または電源用電極と半導体チップ内
の半導体基板に電気的に接続されたチップ支持部とを同
電位にすることができる。
【００１７】その結果、半導体チップのグランド用また
は電源用電極と半導体チップ内の半導体基板とを同電位
にすることができ、これにより、小形のボトムリードタ
イプの半導体装置の電気的特性の向上を図ることができ
る。
【００１８】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なチップ支持部と、前記チップ
支持部の周囲に配置され、前記半導体チップを樹脂封止
して形成される封止部の半導体装置実装側の面内に露出
する独立リードと、前記チップ支持部の周囲にこれと連
結して配置され、前記封止部の前記半導体装置実装側の
面内に露出するグランド用もしくは電源用の共通リード
とを有するリードフレームを準備する工程と、前記リー
ドフレームの前記チップ支持部と前記半導体チップとを
接合して前記チップ支持部と前記半導体チップ内の半導
体基板とを電気的に接続する工程と、前記半導体チップ
の信号用電極とこれに対応する前記独立リードとを電気
的に接続する工程と、前記半導体チップのグランド用ま
たは電源用電極とこれに対応する前記共通リードとを電
気的に接続して、前記共通リードにグランド電位もしく
は電源電位を供給可能にする工程と、前記半導体チップ
を樹脂封止して、前記独立リードおよび前記共通リード
の端子接続面と前記チップ支持部のチップ支持面の反対
側の面とを前記半導体装置実装側の面内にこの面と同一
面となって露出させて前記封止部を形成する工程と、複
数の前記リードを前記リードフレームの枠部から分離す
る工程とを有するものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２０】図１は本発明によるリードフレームの構造
の実施の形態の一例を示す部分平面図、図２は本発明の
半導体装置の構造の実施の形態の一例を示す図であり、
（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図、図
３は図２に示す半導体装置の構造を示す断面図、図４は
図２に示す半導体装置における封止部を透過してその内
部構造を示す平面図、図５は本発明による半導体装置の
製造方法の実施の形態の一例を示す製造プロセス図と各
工程ごとの断面図である。
【００２１】図１に示す本実施の形態のリードフレーム
１は、小形・樹脂封止形で、かつ面実装形の半導体装置
に用いられるものであり、本実施の形態ではこの半導体
装置の一例として、図２，図３および図４に示すＣＳＰ
７を取り上げて説明する。
【００２２】なお、ＣＳＰ７は、チップサイズまたは半
導体チップ２より若干大きい程度の小形パッケージであ
り、本実施の形態のＣＳＰ７は、比較的ピン数が少な
く、例えば、携帯電子機器や小形電子機器などに組み込
まれるものであり、モールドによって形成された封止部
３の半導体装置実装側の面（以降、裏面３ａという）内
に外部機器の端子などと電気的に接続する複数のリード
（本実施の形態では、独立リード１ａおよび共通リード
１ｄのこと）が配置されたボトムリードタイプ（エリア
アレイタイプともいう）のものである。
【００２３】また、図１に示す本実施の形態のリードフ
レーム１では、搭載される半導体チップ２の４つの辺に
対応してタブ１ｅの４方向に前記リードすなわち独立リ
ード１ａと共通リード１ｄとが配置されている。
【００２４】図１〜図４を用いて、図１に示すリードフ
レーム１の構成について説明すると、半導体チップ２を
樹脂封止して形成される封止部３の裏面３ａに露出し、
かつ半導体チップ２を支持可能なタブ１ｅ（チップ支持
部）と、タブ１ｅの周囲に配置され、かつ封止部３の裏
面３ａ内にこの面と同一面となって露出する端子接続面
１ｂを備えるとともに、半導体チップ２の表面電極であ
る信号用電極２ａと電気的に接続される独立リード１ａ
と、タブ１ｅの周囲にこれと連結して配置され、かつ封
止部３の裏面３ａ内にこの面と同一面となって露出する
端子接続面１ｂを備えるとともに、半導体チップ２の配
線層２ｅのグランド電位が供給されるグランド用の共通
リード１ｄと、タブ１ｅ、独立リード１ａおよび共通リ
ード１ｄを支持する枠部１ｆとからなる薄板状の金属板
である。
【００２５】なお、リードフレーム１は、図１に示すよ
うに、１枚のリードフレーム１から複数個のＣＳＰ７を
製造することが可能な長尺状の細長い多連のものであ
る。
【００２６】つまり、１枚のリードフレーム１には、１
個のＣＳＰ７に対応したパッケージ領域が複数個形成さ
れており、さらに、その枠部１ｆには、ダイボンディン
グ時やワイヤボンディング時にリードフレーム１を搬送
する際の複数のガイド用長孔１ｇおよび位置決め孔１ｈ
が形成されている。
【００２７】なお、リードフレーム１の材料は、例え
ば、銅（Ｃｕ）、鉄（Ｆｅ）、または、鉄とニッケルと
の合金（Ｆｅ−Ｎｉ）などであり、その厚さは、例え
ば、0.１〜0.２ｍｍ程度であるが、前記材料や前記厚さ
などは、これらに限定されるものではない。
【００２８】また、リードフレーム１において、独立リ
ード１ａ、共通リード１ｄ、タブ１ｅ、ガイド用長孔１
ｇおよび位置決め孔１ｈなどの各形状パターンは、エッ
チングまたはプレス抜き金型を用いたプレスによって形
成されるものである。
【００２９】なお、前記各形状パターンが形成された
後、リードフレーム１の表面（少なくともワイヤボンデ
ィングが行われる面）には、ワイヤボンディング可能な
ようにＡｇやＮｉ−Ｐｄ−Ａｕなどのめっき処理が行わ
れる。
【００３０】また、本実施の形態のリードフレーム１に
おける共通リード１ｄは、図１および図４に示すよう
に、タブ１ｅの周囲にこれと連結して設けられ、かつタ
ブ１ｅの４つの角部からそれぞれの外方に延在して２方
向に分離し、その結果、独立リード１ａと並んで配置さ
れている。
【００３１】これは、半導体チップ２の表面電極のう
ち、グランド用電極２ｄがその主面２ｂの角部に配置さ
れているため、これに合わせてタブ１ｅの角部にこれと
連結させて共通リード１ｄを配置したものであり、タブ
１ｅへの半導体チップ搭載後にワイヤボンディングを行
った際には、各共通リード１ｄは、半導体チップ２の表
面電極であるグランド用電極２ｄとボンディングワイヤ
４によって電気的に接続される。
【００３２】つまり、本実施の形態のリードフレーム１
では、タブ１ｅと、半導体チップ２のグランド用電極２
ｄと電気的に接続される複数の共通リード１ｄとが連結
して一体に形成されている。
【００３３】一方、リードフレーム１における独立リー
ド１ａは、タブ１ｅの周囲にこれと離れて配置され、タ
ブ１ｅへの半導体チップ搭載後にワイヤボンディングを
行った際には、半導体チップ２の表面電極である信号用
電極２ａとボンディングワイヤ４によって電気的に接続
される。
【００３４】また、リードフレーム１におけるタブ１ｅ
は、導電性接合材５を介して半導体チップ２が搭載され
た際に、図３に示す半導体チップ２内の半導体基板２ｆ
と導電性接合材５を介して電気的に接続される。
【００３５】したがって、リードフレーム１を用いてＣ
ＳＰ７が組み立てられた際には、半導体チップ２内の配
線層２ｅと電気的に接続された表面電極であるグランド
用電極２ｄ（図４参照）と、半導体チップ２内の半導体
基板２ｆと電気的に接続するタブ１ｅに連結したグラン
ド用の共通リード１ｄ（図４参照）とが同電位になる。
【００３６】なお、リードフレーム１は、小形のボトム
リードタイプのＣＳＰ７に用いられるものであるため、
複数の共通リード１ｄの端子接続面１ｂ、複数の独立リ
ード１ａの端子接続面１ｂおよびタブ１ｅのチップ支持
面１ｉと反対側の面（以降、裏面１ｊという）は、半導
体チップ２が樹脂封止されて封止部３が形成された際に
は、図２（ｃ）に示すように、この封止部３の裏面３ａ
とほぼ同一面に露出して配置される。
【００３７】次に、図２、図３および図４に示す本実施
の形態のＣＳＰ７（半導体装置）の構成について説明す
る。
【００３８】前記ＣＳＰ７は、チップサイズの小形の樹
脂封止形で、かつ面実装形のものであるとともに、図１
に示すリードフレーム１を用いて製造したものであり、
複数の信号用の独立リード１ａと、複数のグランド用の
共通リード１ｄと、タブ１ｅとが、図２（ｃ）に示すよ
うに、封止部３の裏面３ａ内にそれぞれの端子接続面１
ｂと裏面１ｊとを露出させて配置されたボトムリードタ
イプのものである。
【００３９】前記ＣＳＰ７の構成について説明すると、
主面２ｂに半導体集積回路が形成された半導体チップ２
を樹脂封止して形成した封止部３と、半導体チップ２を
支持するとともに、半導体チップ２内の半導体基板２ｆ
と電気的に接続され、かつ封止部３の裏面３ａ（半導体
装置実装側の面）に露出するタブ１ｅと、タブ１ｅの周
囲に配置され、かつ封止部３の裏面３ａ内にこの面と同
一面となって露出する端子接続面１ｂを備えるととも
に、半導体チップ２の表面電極である信号用電極２ａと
電気的に接続された複数の独立リード１ａと、タブ１ｅ
の周囲にこれと連結して配置され、かつ封止部３の裏面
３ａ内にこの面と同一面となって露出する端子接続面１
ｂを備えるとともに、半導体チップ２の表面電極である
グランド用電極２ｄと電気的に接続されてグランド電位
が供給されるグランド用の複数の共通リード１ｄと、半
導体チップ２の信号用電極２ａとこれに対応する独立リ
ード１ａとを、および半導体チップ２のグランド用電極
２ｄとこれに対応する共通リード１ｄとを電気的に接続
するボンディングワイヤ４（接続部材）とによって構成
され、封止部３の裏面３ａとほぼ同一面に独立リード１
ａと共通リード１ｄとタブ１ｅとが配置されている。
【００４０】すなわち、本実施の形態のＣＳＰ７は、複
数の共通リード１ｄがタブ１ｅに連結してこれと一体に
形成され、かつ半導体チップ２の配線層２ｅに電気的に
接続されたグランド用電極２ｄと共通リード１ｄとがボ
ンディングワイヤ４によって電気的に接続されたことに
より、半導体チップ２のグランド用電極２ｄと電気的に
接続された共通リード１ｄと、半導体チップ２内の半導
体基板２ｆに電気的に接続したタブ１ｅとを同電位にす
るものであり、これにより、半導体チップ２の表面電極
であるグランド用電極２ｄと、タブ１ｅとを同電位にす
ることができ、その結果、低ノイズ化を図るものであ
る。
【００４１】さらに、共通リード１ｄおよび独立リード
１ａの端子接続面１ｂが封止部３の裏面３ａとほぼ同一
面となって露出するとともに、タブ１ｅの裏面１ｊも封
止部３の裏面３ａとほぼ同一面となって露出させている
ため、高放熱化を図るものである。
【００４２】また、本実施の形態のＣＳＰ７では、図４
に示すように、半導体チップ２の表面電極のうち、グラ
ンド用電極２ｄがその主面２ｂの角部に配置されている
ため、これに合わせてタブ１ｅに連結した共通リード１
ｄも、四角形のタブ１ｅの４つの角部からそれぞれの外
方に延在して２方向に分離させ、それぞれの共通リード
１ｄが独立リード１ａと並んで配置されている。
【００４３】これにより、各共通リード１ｄは、半導体
チップ２の表面電極であるグランド用電極２ｄとボンデ
ィングワイヤ４によって電気的に接続されている。
【００４４】したがって、半導体チップ２の表面電極の
うち、その主面２ｂの角部に配置されたグランド用電極
２ｄが、タブ１ｅと連結された前記グランド用の共通リ
ード１ｄとボンディングワイヤ４によって電気的に接続
され、その結果、半導体チップ２のグランド用電極２ｄ
はタブ１ｅのグランド電位と同電位となる。
【００４５】なお、本実施の形態のＣＳＰ７は、タブ１
ｅが四角形で、かつタブ１ｅのチップ支持面１ｉが半導
体チップ２より大きい場合である。
【００４６】また、ＣＳＰ７における独立リード１ａお
よび共通リード１ｄは、インナリードとアウタリードと
の両者の機能を併せ持ったものである。
【００４７】さらに、本実施の形態のＣＳＰ７は、封止
部３の裏面３ａとほぼ同一面に配置された独立リード１
ａと共通リード１ｄとを封止部３から水平方向の外部に
突出させることなく、封止部３の裏面３ａ内に配置した
ボトムリードタイプ（エリアアレイ構造ともいう）のも
のである。
【００４８】なお、独立リード１ａおよび共通リード１
ｄには、その外側端部にリードフレーム１の枠部１ｆか
ら切断分離した際の切断しろが残留するため、図２
（ａ),（ｃ）に示すように、独立リード１ａおよび共通
リード１ｄの外側端部が封止部３から数十〜数百μｍ程
度突出する構造になっている。
【００４９】また、本実施の形態のＣＳＰ７では、半導
体チップ２が導電性接合材５（例えば、導電性の熱硬化
性の接着剤あるいは導電性の熱可塑性の接着剤など）に
よってタブ１ｅに固定されている。
【００５０】また、本実施の形態のＣＳＰ７には、図３
に示すように、独立リード１ａおよび共通リード１ｄの
端子接続面１ｂと、タブ１ｅの裏面１ｊとに半田めっき
層６が形成されている。
【００５１】この半田めっき層６は、ＣＳＰ７を実装基
板（図示せず）などに半田実装した際の半田接続強度を
高めるためのものであり、モールドによる樹脂封止を行
った後に、独立リード１ａおよび共通リード１ｄの端子
接続面１ｂとタブ１ｅの裏面１ｊとに半田めっき処理を
行い、半田めっき層６を形成するものである。
【００５２】なお、半田めっき層６の厚さは、例えば、
１０μｍ程度である。
【００５３】また、本実施の形態のＣＳＰ７の封止部３
は、フィルムシートを用いたモールドによって形成され
ることがあり、このようなモールドにおいては、ＣＳＰ
７の独立リード１ａおよび共通リード１ｄの端子接続面
１ｂが前記フィルムシートにめり込んでモールドされる
場合があり、その際、封止後、独立リード１ａおよび共
通リード１ｄの端子接続面１ｂが封止部３の裏面３ａよ
り僅かに（数μｍ〜数十μｍ程度）突出して形成される
場合がある。
【００５４】したがって、本実施の形態のＣＳＰ７で
は、独立リード１ａおよび共通リード１ｄの端子接続面
１ｂが封止部３の裏面３ａとほぼ同一面となって配置さ
れているものの、半田めっき層６の厚さ分やモールド時
の前記フィルムシートへのめり込み分などによって、各
リードの端子接続面１ｂが封止部３の裏面３ａより僅か
に（数μｍ〜数十μｍ程度）突出して形成される場合も
あり、このような構造の場合であっても各リードの端子
接続面１ｂは、封止部３の裏面３ａとほぼ同一面となっ
て配置されているものとする。
【００５５】なお、独立リード１ａおよび共通リード１
ｄやタブ１ｅに対しての半田めっき層６の形成について
は、例えば、予め、リードフレーム１の段階でこれの表
面に外部装置（例えば、前記実装基板や他の測定機器な
ど）との接続を可能にする表面処理、例えば、ＰｄやＰ
ｄ−Ａｕなどの表面処理が行われている場合には、樹脂
封止後の半田めっき層６の形成すなわち半田めっき処理
は不要となる。
【００５６】また、半導体チップ２の表面電極である信
号用電極２ａやグランド用電極２ｄと、それぞれに対応
する独立リード１ａや共通リード１ｄのボンディング面
１ｃとを電気的に接続するボンディングワイヤ４（接続
部材）は、例えば、金線やアルミニウム線などである。
【００５７】また、封止部３は、モールド方法による樹
脂封止によって形成され、その際用いられる封止用の樹
脂は、例えば、熱硬化性のエポキシ樹脂などである。
【００５８】なお、独立リード１ａおよび共通リード１
ｄやタブ１ｅは、例えば、Ｃｕ、ＦｅまたはＦｅ−Ｎｉ
などによって形成され、その厚さは、例えば、0.１〜0.
２ｍｍ程度の薄板材である。
【００５９】次に、本実施の形態のＣＳＰ７の製造方法
を図５に示す製造プロセス図にしたがって説明する。
【００６０】なお、前記ＣＳＰ７の製造方法は、図１に
示すリードフレーム１を用いて行うものである。
【００６１】まず、ステップＳ１により、半導体チップ
２を支持可能なタブ１ｅ（チップ支持部）と、タブ１ｅ
の周囲に配置され、かつ半導体チップ２を樹脂封止して
形成される封止部３の裏面３ａ内に露出する複数の独立
リード１ａと、タブ１ｅの周囲にこれと連結して配置さ
れ、かつ封止部３の裏面３ａ内に露出する複数のグラン
ド用の共通リード１ｄとを有する図１に示すリードフレ
ーム１を準備する。
【００６２】すなわち、タブ１ｅと分離してその周囲に
設けられた複数の独立リード１ａと、タブ１ｅと連結し
てその周囲に設けられた複数の共通リード１ｄとを有す
るリードフレーム１を準備する。
【００６３】なお、図１に示すリードフレーム１は、１
枚のリードフレーム１から複数個のＣＳＰ７を製造する
ことが可能な長尺状の細長い多連のものである。
【００６４】つまり、１枚のリードフレーム１には、１
個のＣＳＰ７に対応したパッケージ領域が複数個形成さ
れている。
【００６５】さらに、本実施の形態のリードフレーム１
では、タブ１ｅの４つの角部から外方に延在してそれぞ
れの共通リード１ｄが設けられており、各独立リード１
ａと並んで配置されている。
【００６６】一方、図４に示すように、主面２ｂに半導
体集積回路が形成されるとともに、主面２ｂに設けられ
た表面電極のうち、その角部にグランド用電極２ｄが設
けられた半導体チップ２を準備する。
【００６７】続いて、ステップＳ２により、半導体チッ
プ２を供給する。
【００６８】さらに、ステップＳ３により、リードフレ
ーム１のタブ１ｅと半導体チップ２の裏面２ｃとを接合
する。
【００６９】すなわち、図３および図４に示すように、
リードフレーム１のタブ１ｅに導電性接合材５（例え
ば、導電性の熱硬化性の接着剤あるいは導電性の熱可塑
性の接着剤など）を介して主面２ｂを上方に向けて半導
体チップ２を固定するチップマウント（ダイボンディン
グまたはペレットボンディングともいう）を行う。
【００７０】なお、図３に示すように、導電性接合材５
を介して半導体チップ２を固定したことにより、半導体
チップ２内の半導体基板２ｆとタブ１ｅとが電気的に接
続される。
【００７１】その後、半導体チップ２の表面電極のうち
信号用電極２ａと、これに対応する独立リード１ａのボ
ンディング面１ｃとをワイヤボンディング（ステップＳ
４）によって電気的に接続する。
【００７２】これにより、半導体チップ２内の配線層２
ｅに形成された表面電極である信号用電極２ａと独立リ
ード１ａのボンディング面１ｃとがボンディングワイヤ
４によって電気的に接続される。
【００７３】同様に、半導体チップ２の表面電極のうち
グランド用電極２ｄと、これに対応するグランド用の共
通リード１ｄのボンディング面１ｃとをワイヤボンディ
ングによって電気的に接続する。
【００７４】これにより、半導体チップ２内の配線層２
ｅに形成された表面電極であるグランド用電極２ｄとグ
ランド用の共通リード１ｄのボンディング面１ｃとがボ
ンディングワイヤ４によって電気的に接続され、その結
果、前記グランド用の共通リード１ｄにグランド電位を
供給可能な状態となる。
【００７５】つまり、ワイヤボンディングにより、半導
体チップ２の表面電極のうち、その主面２ｂの角部に配
置されたグランド用電極２ｄが、タブ１ｅと連結された
前記グランド用の共通リード１ｄとボンディングワイヤ
４によって電気的に接続され、その結果、半導体チップ
２のグランド用電極２ｄはタブ１ｅのグランド電位と同
電位となる。
【００７６】なお、ワイヤボンディングを行う際には、
予め、独立リード１ａと共通リード１ｄの判別は行われ
ているため、独立リード１ａと共通リード１ｄとを別け
てワイヤボンディングするのではなく、独立リード１ａ
および共通リード１ｄに関係なく半導体チップ２上の各
電極の配置箇所に応じて順次ワイヤボンディングを行っ
ていくものであるが、ただし、独立リード１ａと共通リ
ード１ｄとを別けてワイヤボンディングしてもよい。
【００７７】その後、ステップＳ５に示すように、モー
ルドによる半導体チップ２の樹脂封止を行う。
【００７８】ここでは、半導体チップ２をモールドによ
って樹脂封止し、その際、独立リード１ａおよび共通リ
ード１ｄのそれぞれの端子接続面１ｂと、タブ１ｅの裏
面１ｊ（チップ支持面１ｉの反対側の面）とが、封止部
３の裏面３ａ内にこの裏面３ａとほぼ同一面となって露
出するように樹脂封止して封止部３を形成する。
【００７９】これにより、図２（ｃ）に示すように、タ
ブ１ｅと、これに連結した共通リード１ｄと、独立リー
ド１ａとが封止部３の裏面３ａ内に配置されるととも
に、独立リード１ａの端子接続面１ｂ、共通リード１ｄ
の端子接続面１ｂおよびタブ１ｅの裏面１ｊが封止部３
の裏面３ａとほぼ同一面となって配置される。
【００８０】したがって、封止部３の裏面３ａには、独
立リード１ａと共通リード１ｄとタブ１ｅとが露出した
構造になる。
【００８１】樹脂封止後、独立リード１ａおよび共通リ
ード１ｄの端子接続面１ｂと、タブ１ｅの裏面１ｊとに
図３に示すような半田めっき層６を形成する。
【００８２】すなわち、ステップＳ６に示すように、独
立リード１ａおよび共通リード１ｄの端子接続面１ｂ
と、タブ１ｅとに半田めっきを行う。
【００８３】なお、独立リード１ａおよび共通リード１
ｄやタブ１ｅに対しての半田めっきについては、例え
ば、予め、リードフレーム１の段階でこれの表面に外部
装置（例えば、前記実装基板や他の測定機器など）との
接続を可能にする表面処理、例えば、ＰｄやＰｄ−Ａｕ
などの表面処理が行われている場合には、樹脂封止後の
半田めっき層６の形成すなわち半田めっき処理は不要と
なる。
【００８４】その後、複数の独立リード１ａおよび共通
リード１ｄをリードフレーム１の枠部１ｆから切断によ
って切り離すリード切断（ステップＳ７）を行って、リ
ードフレーム１の枠部１ｆから封止部３を含む各リード
を分離して図２（ａ),（ｂ),（ｃ) に示す形状とする。
【００８５】すなわち、図２または図３に示すＣＳＰ７
を完成させる（ステップＳ８）。
【００８６】本実施の形態のリードフレーム１およびそ
れを用いた半導体装置（ＣＳＰ７）ならびにその製造方
法によれば、以下のような作用効果が得られる。
【００８７】すなわち、小形のボトムリードタイプのＣ
ＳＰ７において、半導体チップ２の表面電極であるグラ
ンド用電極２ｄと電気的に接続されるグランド用の共通
リード１ｄが、タブ１ｅ（チップ支持部）と連結して設
けられているため、半導体チップ２のグランド用電極２
ｄと、半導体チップ２内の半導体基板２ｆに電気的に接
続されたタブ１ｅとを同電位にすることができる。
【００８８】これにより、半導体チップ２内の配線層２
ｅに設けられたグランド用電極２ｄと、半導体チップ２
内の半導体基板２ｆとを同電位にすることができる。
【００８９】すなわち、グランドボンディングによって
電源レベルを安定化させることができ、これにより、ノ
イズ低減化を図ることができる。
【００９０】したがって、小形のボトムリードタイプの
ＣＳＰ７の電気的特性の向上を図ることができ、その結
果、このＣＳＰ７を実装する電子機器などの信頼性を向
上できる。
【００９１】また、半導体チップ２が導電性接合材５を
介してタブ１ｅに搭載（固定）され、かつこのタブ１ｅ
と連結した共通リード１ｄが封止部３の裏面３ａに露出
して配置されることにより、封止部３の裏面３ａ側から
タブ１ｅと共通リード１ｄとを介して外部に熱を放出す
ることができる。
【００９２】その結果、このＣＳＰ７の放熱性を向上で
き、これにより、前記同様、このＣＳＰ７を実装する電
子機器などの信頼性を向上できる。
【００９３】また、小形のボトムリードタイプのＣＳＰ
７において独立リード１ａおよび共通リード１ｄの端子
接続面１ｂと、タブ１ｅの裏面１ｊとに半田めっき層６
が形成されていることにより、このＣＳＰ７を実装した
際の独立リード１ａおよび共通リード１ｄと実装基板な
どの基板側端子との半田付け強度をさらに向上できる。
【００９４】その結果、このＣＳＰ７の半田接続の接続
信頼性をさらに向上させることができる。
【００９５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９６】例えば、前記実施の形態では、タブ１ｅの
チップ支持面１ｉが半導体チップ２より大きい場合を説
明したが、本実施の形態のＣＳＰ７では、図６に示す変
形例のＣＳＰ７のように、タブ１ｅより大きな半導体チ
ップ２を搭載することも可能である。
【００９７】さらに、図７に示す変形例のＣＳＰ７は、
タブ１ｅの形状を円形にするとともに、図６のＣＳＰ７
と同様に、タブ１ｅより大きな半導体チップ２を搭載し
た場合である。
【００９８】図６および図７に示すＣＳＰ７では、タブ
１ｅのチップ支持面１ｉ（図４参照）と半導体チップ２
の大きさの関係が、半導体チップ２よりタブ１ｅの方が
小さい場合の構造であり、これは小タブ構造と呼ばれて
いる。
【００９９】したがって、小形のボトムリードタイプの
ＣＳＰ７（半導体装置）が、そのタブ１ｅのチップ支持
面１ｉがこれに搭載される半導体チップ２より小さく形
成された小タブ構造であることにより、１種類のリード
フレーム１（図１参照）に対して様々な大きさの半導体
チップ２を搭載することが可能になる。
【０１００】これにより、リードフレーム１の共用化を
図ってその種類の数を減らすことが可能になる。
【０１０１】さらに、小形のボトムリードタイプのＣＳ
Ｐ７を小タブ構造とすることにより、半導体チップ２の
裏面２ｃ（図３参照）と封止部３との接触面積を増やす
ことができる。
【０１０２】これにより、半導体チップ２と封止部３と
の密着性を向上でき、その結果、このＣＳＰ７の信頼性
を向上できる。
【０１０３】また、前記実施の形態では、半導体チップ
２の主面２ｂの角部にグランド用電極２ｄが設けられ、
これに応じて共通リード１ｄがタブ１ｅの角部からこれ
と連結して外方に延在して設けられている場合を説明し
たが、グランド用電極２ｄは必ずしも半導体チップ２の
主面２ｂの角部に設けられていなくてもよく、例えば、
図８に示す変形例のＣＳＰ７のように、主面２ｂ上の外
周に一列に並んだ表面電極のうちその中寄りの箇所にグ
ランド用電極２ｄが設けられ、その場合、共通リード１
ｄもこれに応じてタブ１ｅの１つの辺の中寄りの箇所に
連結してリード群の中寄りの箇所に配置されていればよ
い。
【０１０４】図８に示す変形例のＣＳＰ７によって前記
実施の形態のＣＳＰ７と同様の作用効果を得ることがで
きる。
【０１０５】また、図９に示す変形例のＣＳＰ７のよう
に、タブ１ｅを極めて小さく形成してもよい（図９に示
すＣＳＰ７のようなタブ１ｅが極めて小さい構造のこと
を、以降、タブレス構造という）。
【０１０６】これによれば、半導体チップ２の裏面２ｃ
（図３参照）と封止部３との接触面積をさらに増やすこ
とができ、その結果、小形のボトムリードタイプのＣＳ
Ｐ７において半導体チップ２と封止部３との密着性をさ
らに向上できる。
【０１０７】また、図１０に示す変形例のように、小形
のボトムリードタイプのＣＳＰ７においてそのタブ１ｅ
を複数に分割した分割タブ構造とすることにより、タブ
１ｅの熱伸縮によって発生する応力をタブ１ｅが複数個
に分割されているため、分散させて緩和することができ
る。
【０１０８】これにより、封止部３にクラックが形成さ
れることを防止でき、その結果、このＣＳＰ７の信頼性
を向上できる。
【０１０９】また、前記実施の形態および図６から図１
０に示す変形例のＣＳＰ７では、共通リード１ｄが半導
体チップ２のグランド用電極２ｄとボンディングワイヤ
４によって電気的に接続される場合すなわちグランドボ
ンディングの場合について説明したが、ＣＳＰ７は、そ
の共通リード１ｄが半導体チップ２の表面電極である電
源用電極と電気的に接続される（電源ボンディング）も
のであってもよい。
【０１１０】これによっても、電源レベルを安定化させ
ることができ、その結果、ノイズ低減を図ってＣＳＰ７
の電気的特性を向上できる。
【０１１１】また、前記実施の形態および変形例におい
ては、半導体装置が小形のＣＳＰ７の場合について説明
したが、前記半導体装置は、モールドによる樹脂封止形
で、かつリードフレーム１を用いて組み立てるボトムリ
ードタイプの小形のものであれば、ＣＳＰ７以外のもで
あってもよい。
【０１１２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１３】（１）．小形のボトムリードタイプの半導
体装置において、半導体チップの表面電極のグランド用
または電源用電極と電気的に接続されるグランド用もし
くは電源用の共通リードがチップ支持部と連結して設け
られるため、半導体チップのグランド用または電源用電
極と、半導体チップ内の半導体基板に電気的に接続され
たチップ支持部とを同電位にすることができる。したが
って、グランドボンディングまたは電源ボンディングに
よって電源レベルを安定化させることができ、これによ
り、ノイズ低減化を図ることができる。その結果、半導
体装置の電気的特性の向上を図ることができる。
【０１１４】（２）．前記（１）により、前記半導体装
置を実装する電子機器などの信頼性を向上できる。
【０１１５】（３）．半導体チップが導電性接合材を介
してチップ支持部に搭載され、かつこのチップ支持部と
連結した共通リードが封止部の裏面に露出して配置され
ることにより、封止部の裏面側からチップ支持部と共通
リードとを介して外部に熱を放出することができる。そ
の結果、この半導体装置の放熱性を向上でき、これによ
り、この半導体装置を実装する電子機器などの信頼性を
向上できる。
【０１１６】（４）．小形のボトムリードタイプの半導
体装置において独立リードおよび共通リードの端子接続
面と、チップ支持部の裏面とに半田めっき層が形成され
ていることにより、この半導体装置を実装した際の独立
リードおよび共通リードと実装基板などの基板側端子と
の半田付け強度をさらに向上できる。その結果、この半
導体装置の半田接続の接続信頼性をさらに向上させるこ
とができる。
【図面の簡単な説明】
【図１】本発明によるリードフレームの構造の実施の形
態の一例を示す部分平面図である。
【図２】（ａ),（ｂ),（ｃ）は本発明の半導体装置の構
造の実施の形態の一例を示す図であり、（ａ）は平面
図、（ｂ）は側面図、（ｃ）は底面図である。
【図３】図２に示す半導体装置の構造を示す断面図であ
る。
【図４】図２に示す半導体装置における封止部を透過し
てその内部構造を示す平面図である。
【図５】本発明による半導体装置の製造方法の実施の形
態の一例を示す製造プロセス図と各工程ごとの断面図で
ある。
【図６】本発明の半導体装置におけるタブ（チップ支持
部）の変形例の構造を封止部を透過して示す平面図であ
る。
【図７】本発明の半導体装置におけるタブ（チップ支持
部）の変形例の構造を封止部を透過して示す平面図であ
る。
【図８】本発明の半導体装置におけるタブ（チップ支持
部）の変形例の構造を封止部を透過して示す平面図であ
る。
【図９】本発明の半導体装置におけるタブ（チップ支持
部）の変形例の構造を封止部を透過して示す平面図であ
る。
【図１０】本発明の半導体装置におけるタブ（チップ支
持部）の変形例の構造を封止部を透過して示す平面図で
ある。
【符号の説明】
１ リードフレーム １ａ 独立リード １ｂ 端子接続面 １ｃ ボンディング面 １ｄ 共通リード １ｅ タブ（チップ支持部） １ｆ 枠部 １ｇ ガイド用長孔 １ｈ 位置決め孔 １ｉ チップ支持面 １ｊ 裏面（反対側の面） ２ 半導体チップ ２ａ 信号用電極 ２ｂ 主面 ２ｃ 裏面 ２ｄ グランド用電極 ２ｅ 配線層 ２ｆ 半導体基板 ３ 封止部 ３ａ 裏面（半導体装置実装側の面） ４ ボンディングワイヤ（接続部材） ５ 導電性接合材 ６ 半田めっき層 ７ ＣＳＰ（半導体装置）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置に用いられるリ
    ードフレームであって、 半導体チップを樹脂封止して形成される封止部の半導体
    装置実装側の面に露出し、前記半導体チップを支持可能
    なチップ支持部と、 前記チップ支持部の周囲に配置され、前記封止部の前記
    半導体装置実装側の面内にこの面と同一面となって露出
    する端子接続面を備え、前記半導体チップの信号用電極
    と電気的に接続される独立リードと、 前記チップ支持部の周囲にこれと連結して配置され、前
    記封止部の前記半導体装置実装側の面内にこの面と同一
    面となって露出する前記端子接続面を備え、前記半導体
    チップのグランド電位または電源電位が供給される前記
    グランド用もしくは電源用の共通リードとを有すること
    を特徴とするリードフレーム。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップを樹脂封止して形成された封止部と、 前記半導体チップを支持し、前記半導体チップ内の半導
    体基板と電気的に接続され、前記封止部の半導体装置実
    装側の面に露出するチップ支持部と、 前記チップ支持部の周囲に配置され、前記封止部の前記
    半導体装置実装側の面内にこの面と同一面となって露出
    する端子接続面を備え、前記半導体チップの信号用電極
    と電気的に接続された独立リードと、 前記チップ支持部の周囲にこれと連結して配置され、前
    記封止部の前記半導体装置実装側の面内にこの面と同一
    面となって露出する前記端子接続面を備え、前記半導体
    チップのグランドまたは電源用電極と電気的に接続され
    てグランド電位または電源電位が供給される前記グラン
    ド用もしくは電源用の共通リードと、 前記半導体チップの前記信号用電極と前記独立リードと
    を、および前記半導体チップの前記グランド用または電
    源用電極と前記共通リードとを電気的に接続する接続部
    材とを有することを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置であって、前
    記独立リードおよび前記共通リードの前記端子接続面
    と、前記チップ支持部の前記チップ支持面の反対側の面
    とに半田めっき層が形成されていることを特徴とする半
    導体装置。
  4. 【請求項４】 請求項２または３記載の半導体装置であ
    って、前記チップ支持部のチップ支持面がこれに搭載さ
    れる前記半導体チップより小さく形成されていることを
    特徴とする半導体装置。
  5. 【請求項５】 請求項２，３または４記載の半導体装置
    であって、前記チップ支持部が複数に分割されているこ
    とを特徴とする半導体装置。
  6. 【請求項６】 請求項２，３，４または５記載の半導体
    装置であって、前記半導体チップが導電性接合材を介し
    て前記チップ支持部に搭載されていることを特徴とする
    半導体装置。
  7. 【請求項７】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なチップ支持部と、前記チップ
    支持部の周囲に配置され、前記半導体チップを樹脂封止
    して形成される封止部の半導体装置実装側の面内に露出
    する独立リードと、前記チップ支持部の周囲にこれと連
    結して配置され、前記封止部の前記半導体装置実装側の
    面内に露出するグランド用もしくは電源用の共通リード
    とを有するリードフレームを準備する工程と、 前記リードフレームの前記チップ支持部と前記半導体チ
    ップとを接合して前記チップ支持部と前記半導体チップ
    内の半導体基板とを電気的に接続する工程と、 前記半導体チップの信号用電極とこれに対応する前記独
    立リードとを電気的に接続する工程と、 前記半導体チップのグランド用または電源用電極とこれ
    に対応する前記共通リードとを電気的に接続して、前記
    共通リードにグランド電位もしくは電源電位を供給可能
    にする工程と、 前記半導体チップを樹脂封止して、前記独立リードおよ
    び前記共通リードの端子接続面と前記チップ支持部のチ
    ップ支持面の反対側の面とを前記半導体装置実装側の面
    内にこの面と同一面となって露出させて前記封止部を形
    成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法で
    あって、前記樹脂封止後、前記独立リードおよび前記共
    通リードの前記端子接続面と、前記チップ支持部の前記
    チップ支持面の反対側の面とに半田めっき層を形成する
    ことを特徴とする半導体装置の製造方法。
JP10897299A 1999-04-16 1999-04-16 リードフレームおよびそれを用いた半導体装置ならびにその製造方法 Pending JP2000299423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10897299A JP2000299423A (ja) 1999-04-16 1999-04-16 リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10897299A JP2000299423A (ja) 1999-04-16 1999-04-16 リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Publications (1)

Publication Number Publication Date
JP2000299423A true JP2000299423A (ja) 2000-10-24

Family

ID=14498329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10897299A Pending JP2000299423A (ja) 1999-04-16 1999-04-16 リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Country Status (1)

Country Link
JP (1) JP2000299423A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
EP1328023A3 (en) * 2002-01-09 2004-12-22 Matsushita Electric Industrial Co., Ltd. Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same
WO2005055320A1 (en) * 2003-12-03 2005-06-16 Koninklijke Philips Electronics N.V. Integrated circuit package and leadframe
JP2005209770A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置
JP2005217452A (ja) * 2002-04-01 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006032989A (ja) * 2005-10-07 2006-02-02 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2006086454A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP2006222471A (ja) * 2006-05-29 2006-08-24 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
US7132733B2 (en) 2002-04-01 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2007134585A (ja) * 2005-11-11 2007-05-31 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
KR100884668B1 (ko) * 2000-12-28 2009-02-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US8193091B2 (en) 2002-01-09 2012-06-05 Panasonic Corporation Resin encapsulated semiconductor device and method for manufacturing the same
KR100541494B1 (ko) * 2002-01-09 2006-01-16 마츠시타 덴끼 산교 가부시키가이샤 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법
EP1328023A3 (en) * 2002-01-09 2004-12-22 Matsushita Electric Industrial Co., Ltd. Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same
US7132733B2 (en) 2002-04-01 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7939933B2 (en) 2002-04-01 2011-05-10 Panasonic Corporation Semiconductor device
US7397113B2 (en) 2002-04-01 2008-07-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2005217452A (ja) * 2002-04-01 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7589404B2 (en) 2002-04-01 2009-09-15 Panasonic Corporation Semiconductor device
US8178955B2 (en) 2002-04-01 2012-05-15 Panasonic Corporation Semiconductor device
WO2005055320A1 (en) * 2003-12-03 2005-06-16 Koninklijke Philips Electronics N.V. Integrated circuit package and leadframe
JP2005209770A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置
JP2006086454A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP4545537B2 (ja) * 2004-09-17 2010-09-15 富士通セミコンダクター株式会社 半導体装置及び半導体装置ユニット
JP2006032989A (ja) * 2005-10-07 2006-02-02 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2007134585A (ja) * 2005-11-11 2007-05-31 Renesas Technology Corp 半導体装置及びその製造方法
JP4732138B2 (ja) * 2005-11-11 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4652281B2 (ja) * 2006-05-29 2011-03-16 パナソニック株式会社 樹脂封止型半導体装置
JP2006222471A (ja) * 2006-05-29 2006-08-24 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
JP3780122B2 (ja) 半導体装置の製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6232213B1 (en) Method of making a semiconductor chip package
US5397921A (en) Tab grid array
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US20020109214A1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
WO2004004005A1 (ja) 半導体装置およびその製造方法
CN212182312U (zh) 半导体封装件
JP3478139B2 (ja) リードフレームの製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP2001177005A (ja) 半導体装置及びその製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JPH1079401A (ja) 半導体装置およびその製造方法
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
JPH07249708A (ja) 半導体装置及びその実装構造
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置