JPH1197570A - 半導体装置およびその製造方法ならびに半導体装置の実装方法 - Google Patents
半導体装置およびその製造方法ならびに半導体装置の実装方法Info
- Publication number
- JPH1197570A JPH1197570A JP25153697A JP25153697A JPH1197570A JP H1197570 A JPH1197570 A JP H1197570A JP 25153697 A JP25153697 A JP 25153697A JP 25153697 A JP25153697 A JP 25153697A JP H1197570 A JPH1197570 A JP H1197570A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- semiconductor device
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＣＳＰ技術を用いて半導体装置の小形化を図
る。 【解決手段】 主面１ａに半導体集積回路が形成されか
つ表面電極１ｃに金バンプ３が形成された半導体チップ
１と、金バンプ３と電気的に接続する接続端子部２ｂお
よびこれと電気的に接続された外部端子部２ｃを備えか
つ接続端子部２ｂおよび外部端子部２ｃがパラジウムめ
っきによって被覆された金属小片２ａと、半導体チップ
１および金バンプ３を樹脂封止して形成された封止部４
とからなり、半導体チップ１が金バンプ３を介して金属
小片２ａにフリップチップ接続されている。
る。 【解決手段】 主面１ａに半導体集積回路が形成されか
つ表面電極１ｃに金バンプ３が形成された半導体チップ
１と、金バンプ３と電気的に接続する接続端子部２ｂお
よびこれと電気的に接続された外部端子部２ｃを備えか
つ接続端子部２ｂおよび外部端子部２ｃがパラジウムめ
っきによって被覆された金属小片２ａと、半導体チップ
１および金バンプ３を樹脂封止して形成された封止部４
とからなり、半導体チップ１が金バンプ３を介して金属
小片２ａにフリップチップ接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、チップサイズの半導体装置を実現するＣＳ
Ｐ技術に関する。
関し、特に、チップサイズの半導体装置を実現するＣＳ
Ｐ技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化を図った半導体装置の一例として、
チップサイズの半導体装置を実現するＣＳＰ（Chip Sca
le Package) と呼ばれるものがある。
チップサイズの半導体装置を実現するＣＳＰ（Chip Sca
le Package) と呼ばれるものがある。
【０００４】ＣＳＰにおいて半導体チップとチップ支持
基板（チップ支持部材またはインタポーザともいう）と
の電気的接続には、フリップチップ接続やワイヤボンデ
ィング接続などが用いられる。
基板（チップ支持部材またはインタポーザともいう）と
の電気的接続には、フリップチップ接続やワイヤボンデ
ィング接続などが用いられる。
【０００５】ここで、フリップチップ接続の場合には、
半導体チップとチップ支持基板との間の間隙に、封止樹
脂が形成されているものなどがあり、ＣＳＰの構造には
様々なものが考案されている。
半導体チップとチップ支持基板との間の間隙に、封止樹
脂が形成されているものなどがあり、ＣＳＰの構造には
様々なものが考案されている。
【０００６】なお、種々のＣＳＰの構造およびその特徴
については、例えば、日経ＢＰ社、１９９６年８月１９
日発行、「日経エレクトロニクス・１９９６年８月１９
日号・ＮＯ．６６８」、１３９〜１４５頁に記載されて
いる。
については、例えば、日経ＢＰ社、１９９６年８月１９
日発行、「日経エレクトロニクス・１９９６年８月１９
日号・ＮＯ．６６８」、１３９〜１４５頁に記載されて
いる。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術において、半導体装置の小形化が進むにつれてＣＳＰ
のニーズも増えており、ＣＳＰの新規な構造の開発が課
題とされている。
術において、半導体装置の小形化が進むにつれてＣＳＰ
のニーズも増えており、ＣＳＰの新規な構造の開発が課
題とされている。
【０００８】さらに、ＣＳＰの実装では、主に、はんだ
が使われるケースが多いが、環境面においてはんだの使
用は好ましくないことも問題とされる。
が使われるケースが多いが、環境面においてはんだの使
用は好ましくないことも問題とされる。
【０００９】本発明の目的は、ＣＳＰ技術を用いて小形
化を図る半導体装置およびその製造方法ならびに半導体
装置の実装方法を提供することにある。
化を図る半導体装置およびその製造方法ならびに半導体
装置の実装方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明による半導体装置は、表
面電極にバンプが形成された半導体チップと、前記バン
プと電気的に接続する接続端子部およびこれと電気的に
接続された外部端子部を備えかつ前記接続端子部および
前記外部端子部がパラジウムめっきによって被覆された
チップ支持部材と、前記半導体チップおよび前記バンプ
を樹脂封止して形成された封止部とを有し、前記半導体
チップが前記バンプを介して前記チップ支持部材にフリ
ップチップ接続されているものである。
面電極にバンプが形成された半導体チップと、前記バン
プと電気的に接続する接続端子部およびこれと電気的に
接続された外部端子部を備えかつ前記接続端子部および
前記外部端子部がパラジウムめっきによって被覆された
チップ支持部材と、前記半導体チップおよび前記バンプ
を樹脂封止して形成された封止部とを有し、前記半導体
チップが前記バンプを介して前記チップ支持部材にフリ
ップチップ接続されているものである。
【００１３】これにより、ＣＳＰ技術を用いた新たな構
造のチップサイズの半導体装置を実現できる。
造のチップサイズの半導体装置を実現できる。
【００１４】その結果、ＣＳＰ技術を用いて半導体装置
の小形化を図ることができ、これにより、チップサイズ
の半導体装置を実装基板に実装する際の実装密度を向上
できる。
の小形化を図ることができ、これにより、チップサイズ
の半導体装置を実装基板に実装する際の実装密度を向上
できる。
【００１５】また、本発明による半導体装置の製造方法
は、接続端子部およびこれと電気的に接続された外部端
子部がパラジウムめっきによって被覆されたチップ支持
部材を準備する工程と、半導体チップの表面電極にバン
プを形成する工程と、前記半導体チップに形成された前
記バンプと前記チップ支持部材の前記接続端子部とを接
続して前記半導体チップを前記チップ支持部材に前記バ
ンプを介してフリップチップ接続する工程と、前記半導
体チップおよび前記バンプを樹脂封止する工程とを有す
るものである。
は、接続端子部およびこれと電気的に接続された外部端
子部がパラジウムめっきによって被覆されたチップ支持
部材を準備する工程と、半導体チップの表面電極にバン
プを形成する工程と、前記半導体チップに形成された前
記バンプと前記チップ支持部材の前記接続端子部とを接
続して前記半導体チップを前記チップ支持部材に前記バ
ンプを介してフリップチップ接続する工程と、前記半導
体チップおよび前記バンプを樹脂封止する工程とを有す
るものである。
【００１６】さらに、本発明による半導体装置の実装方
法は、前記半導体装置を実装基板に実装する際に、前記
半導体装置の前記チップ支持部材の外部端子部と前記実
装基板の端子電極とを異方性導電膜によって電気的に接
続させて前記半導体装置を実装するものである。
法は、前記半導体装置を実装基板に実装する際に、前記
半導体装置の前記チップ支持部材の外部端子部と前記実
装基板の端子電極とを異方性導電膜によって電気的に接
続させて前記半導体装置を実装するものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１８】図１は本発明による半導体装置（ＣＳＰ）
の構造の実施の形態の一例を示す断面図、図２は図１に
示す半導体装置に用いられるチップ支持部材を有したフ
レーム状金属薄板の構造の一例を示す部分平面図、図３
は本発明による半導体装置の実装状態の実施の形態の一
例を示す部分断面図である。
の構造の実施の形態の一例を示す断面図、図２は図１に
示す半導体装置に用いられるチップ支持部材を有したフ
レーム状金属薄板の構造の一例を示す部分平面図、図３
は本発明による半導体装置の実装状態の実施の形態の一
例を示す部分断面図である。
【００１９】本実施の形態の半導体装置は、チップサイ
ズに製造される半導体装置すなわちＣＳＰである。
ズに製造される半導体装置すなわちＣＳＰである。
【００２０】したがって、携帯機器などに組み込まれる
半導体装置のように、小形化を図る半導体装置に適して
有効なものであり、その具体例としては、モバイル・コ
ンピューティングに不可欠な2.５インチや1.８インチな
どの小形のＨＤＤ（ハードディスクドライブ）用の半導
体装置などである。ただし、これに限定されるものでは
なく、他の用途で用いられる半導体装置であってもよ
い。
半導体装置のように、小形化を図る半導体装置に適して
有効なものであり、その具体例としては、モバイル・コ
ンピューティングに不可欠な2.５インチや1.８インチな
どの小形のＨＤＤ（ハードディスクドライブ）用の半導
体装置などである。ただし、これに限定されるものでは
なく、他の用途で用いられる半導体装置であってもよ
い。
【００２１】図１に示す本実施の形態のＣＳＰは、図２
に示すリードフレーム２（フレーム状金属薄板）を用い
て製造するものであり、その構造は、シリコンなどから
成るとともに主面１ａに半導体集積回路が形成されかつ
表面電極１ｃに金バンプ３（バンプ）が形成された半導
体チップ１と、金バンプ３と電気的に接続する接続端子
部２ｂおよびこれと電気的に接続された外部端子部２ｃ
を備えかつ接続端子部２ｂおよび外部端子部２ｃがパラ
ジウムめっきによって被覆されたチップ支持部材と、半
導体チップ１および金バンプ３を樹脂封止して形成され
た封止部４とからなり、半導体チップ１が金バンプ３を
介して前記チップ支持部材にフリップチップ接続されて
いるものである。
に示すリードフレーム２（フレーム状金属薄板）を用い
て製造するものであり、その構造は、シリコンなどから
成るとともに主面１ａに半導体集積回路が形成されかつ
表面電極１ｃに金バンプ３（バンプ）が形成された半導
体チップ１と、金バンプ３と電気的に接続する接続端子
部２ｂおよびこれと電気的に接続された外部端子部２ｃ
を備えかつ接続端子部２ｂおよび外部端子部２ｃがパラ
ジウムめっきによって被覆されたチップ支持部材と、半
導体チップ１および金バンプ３を樹脂封止して形成され
た封止部４とからなり、半導体チップ１が金バンプ３を
介して前記チップ支持部材にフリップチップ接続されて
いるものである。
【００２２】なお、本実施の形態のＣＳＰにおける前記
チップ支持部材は、インタポーザとも呼ばれ、半導体チ
ップ１の表面電極１ｃと外部の他の電極とを電気的に接
続可能な部材である。
チップ支持部材は、インタポーザとも呼ばれ、半導体チ
ップ１の表面電極１ｃと外部の他の電極とを電気的に接
続可能な部材である。
【００２３】前記チップ支持部材は、パラジウムめっき
によって被覆された金属小片２ａによって形成され、か
つ半導体チップ１の複数の表面電極１ｃにそれぞれ形成
された金バンプ３に応じて各々の金属小片２ａが金バン
プ３と電気的に接続して設けられている。
によって被覆された金属小片２ａによって形成され、か
つ半導体チップ１の複数の表面電極１ｃにそれぞれ形成
された金バンプ３に応じて各々の金属小片２ａが金バン
プ３と電気的に接続して設けられている。
【００２４】ここで、金属小片２ａは、図２に示すフレ
ーム状金属薄板であるリードフレーム２から樹脂封止後
に切断分離して形成したものである。リードフレーム２
は、例えば、厚さ、１５０μｍ程度であり、銅や鉄−ニ
ッケル合金などによって形成された薄板に、予め、パラ
ジウムめっきを行ったものである。したがって、リード
フレーム２の表面全体はパラジウムめっきによって被覆
されている。
ーム状金属薄板であるリードフレーム２から樹脂封止後
に切断分離して形成したものである。リードフレーム２
は、例えば、厚さ、１５０μｍ程度であり、銅や鉄−ニ
ッケル合金などによって形成された薄板に、予め、パラ
ジウムめっきを行ったものである。したがって、リード
フレーム２の表面全体はパラジウムめっきによって被覆
されている。
【００２５】なお、本実施の形態においては、リードフ
レーム２にパラジウムめっきが行われるため、その材料
は、銅が望ましい。
レーム２にパラジウムめっきが行われるため、その材料
は、銅が望ましい。
【００２６】リードフレーム２は、半導体チップ１の表
面電極１ｃの位置とその数とに応じて設けられた複数の
金属小片２ａと、この金属小片２ａを金属小片支持部２
ｆを介して連結支持する内枠部２ｄと、内枠部２ｄを支
持する外枠部２ｅとからなり、チップ支持部材である金
属小片２ａは、その表裏面に金バンプ３と電気的に接続
する接続端子部２ｂと、外部に露出する外部端子部２ｃ
とを有している。
面電極１ｃの位置とその数とに応じて設けられた複数の
金属小片２ａと、この金属小片２ａを金属小片支持部２
ｆを介して連結支持する内枠部２ｄと、内枠部２ｄを支
持する外枠部２ｅとからなり、チップ支持部材である金
属小片２ａは、その表裏面に金バンプ３と電気的に接続
する接続端子部２ｂと、外部に露出する外部端子部２ｃ
とを有している。
【００２７】なお、チップ支持部材は、フレーム状金属
薄板であるリードフレーム２から形成される金属小片２
ａに限定されるものではなく、半導体チップ１をフリッ
プチップ接続によって支持することが可能で、かつ、パ
ラジウムめっきによって覆われた（もしくは形成され
た）接続端子部２ｂと外部端子部２ｃとを有するもので
あれば、他の部材であってもよい。
薄板であるリードフレーム２から形成される金属小片２
ａに限定されるものではなく、半導体チップ１をフリッ
プチップ接続によって支持することが可能で、かつ、パ
ラジウムめっきによって覆われた（もしくは形成され
た）接続端子部２ｂと外部端子部２ｃとを有するもので
あれば、他の部材であってもよい。
【００２８】例えば、薄膜フィルムシートなどの表裏面
をパラジウムめっきによって被覆し、その後、パラジウ
ムめっきを所望のパターンにエッチングして、フィルム
シート上の表裏面にパラジウムめっきからなる接続端子
部２ｂと外部端子部２ｃとを設けたものなどである。
をパラジウムめっきによって被覆し、その後、パラジウ
ムめっきを所望のパターンにエッチングして、フィルム
シート上の表裏面にパラジウムめっきからなる接続端子
部２ｂと外部端子部２ｃとを設けたものなどである。
【００２９】すなわち、この場合のチップ支持部材は、
表裏面にパラジウムめっきからなる接続端子部２ｂと外
部端子部２ｃとを有した薄膜フィルムシートとなり、前
記薄膜フィルムシートの接続端子部２ｂ上に金バンプ３
を介して半導体チップ１をフリップチップ接続し、その
後、樹脂封止を行うものである。
表裏面にパラジウムめっきからなる接続端子部２ｂと外
部端子部２ｃとを有した薄膜フィルムシートとなり、前
記薄膜フィルムシートの接続端子部２ｂ上に金バンプ３
を介して半導体チップ１をフリップチップ接続し、その
後、樹脂封止を行うものである。
【００３０】なお、本実施の形態においては、半導体チ
ップ１の表面電極１ｃに形成されるバンプが金バンプ３
の場合について説明するが、前記バンプは金バンプ３に
限らず、例えば、はんだバンプなどであってもよい。
ップ１の表面電極１ｃに形成されるバンプが金バンプ３
の場合について説明するが、前記バンプは金バンプ３に
限らず、例えば、はんだバンプなどであってもよい。
【００３１】ただし、前記はんだバンプの場合、半導体
チップ１の表面電極１ｃのアルミニウム上に、はんだの
侵食を防ぐバリアメタルを形成しなければならないた
め、金バンプ３を使用することが好ましい。
チップ１の表面電極１ｃのアルミニウム上に、はんだの
侵食を防ぐバリアメタルを形成しなければならないた
め、金バンプ３を使用することが好ましい。
【００３２】ここで、前記バンプに金バンプ３を用い、
かつこの金バンプ３に接続する接続端子部２ｂがパラジ
ウムめっきによって被覆されていることにより、パラジ
ウムと金との間でメカニックな接続を行うことができ
る。
かつこの金バンプ３に接続する接続端子部２ｂがパラジ
ウムめっきによって被覆されていることにより、パラジ
ウムと金との間でメカニックな接続を行うことができ
る。
【００３３】すなわち、半導体チップ１を金バンプ３を
介して金属小片２ａの接続端子部２ｂにフリップチップ
接続させる際に、加圧のみによって接続させることがで
きる。
介して金属小片２ａの接続端子部２ｂにフリップチップ
接続させる際に、加圧のみによって接続させることがで
きる。
【００３４】ただし、加圧だけでなく加熱を行ってもよ
い。
い。
【００３５】また、本実施の形態のＣＳＰにおいては、
半導体チップ１の表面電極１ｃに金バンプ３を形成する
際にスタッドバンプ方法によって金バンプ３を形成す
る。
半導体チップ１の表面電極１ｃに金バンプ３を形成する
際にスタッドバンプ方法によって金バンプ３を形成す
る。
【００３６】このスタッドバンプ方法は、ワイヤボンデ
ィングツールを用いて、半導体チップ１の表面電極１ｃ
にワイヤボンディングを行うのと同じ方法で、ボール電
極（金バンプ３）を形成するものであり、スタッドバン
プ方法を用いることにより、金バンプ３を容易に形成で
きる。
ィングツールを用いて、半導体チップ１の表面電極１ｃ
にワイヤボンディングを行うのと同じ方法で、ボール電
極（金バンプ３）を形成するものであり、スタッドバン
プ方法を用いることにより、金バンプ３を容易に形成で
きる。
【００３７】ただし、半導体チップ１の表面電極１ｃに
金バンプ３を形成する方法としては、スタッドバンプ方
法以外の蒸着などによって行ってもよいが、蒸着を行う
場合、はんだバンプの方が好ましい。
金バンプ３を形成する方法としては、スタッドバンプ方
法以外の蒸着などによって行ってもよいが、蒸着を行う
場合、はんだバンプの方が好ましい。
【００３８】また、本実施の形態のＣＳＰにおける封止
部４は、半導体チップ１を覆って樹脂封止して形成した
ものであり、したがって、その外形形状は、ほぼ直方体
（立方体も含む）である。
部４は、半導体チップ１を覆って樹脂封止して形成した
ものであり、したがって、その外形形状は、ほぼ直方体
（立方体も含む）である。
【００３９】つまり、図１に示すＣＳＰの外形形状は、
アウタリードなどが突出することなく、本体の形状とし
てもほぼ直方体（立方体も含む）の箱型である。
アウタリードなどが突出することなく、本体の形状とし
てもほぼ直方体（立方体も含む）の箱型である。
【００４０】なお、封止部４は、トランスファーモール
ド方法によって樹脂封止して形成したものであるが、封
止部４は、例えば、ポッティング方法などによって形成
することも可能である。
ド方法によって樹脂封止して形成したものであるが、封
止部４は、例えば、ポッティング方法などによって形成
することも可能である。
【００４１】その際、封止部４を形成する封止樹脂とし
ては、例えば、熱硬化性のエポキシ樹脂などである。
ては、例えば、熱硬化性のエポキシ樹脂などである。
【００４２】本実施の形態の半導体装置（ＣＳＰ）の製
造方法について説明する。
造方法について説明する。
【００４３】なお、前記半導体装置の製造方法は、図２
に示すリードフレーム２を用いた半導体装置（図１に示
すＣＳＰ）の製造方法である。
に示すリードフレーム２を用いた半導体装置（図１に示
すＣＳＰ）の製造方法である。
【００４４】まず、接続端子部２ｂおよびこれと電気的
に接続された外部端子部２ｃがパラジウムめっきによっ
て被覆されたチップ支持部材である複数の金属小片２ａ
を準備する。
に接続された外部端子部２ｃがパラジウムめっきによっ
て被覆されたチップ支持部材である複数の金属小片２ａ
を準備する。
【００４５】すなわち、半導体チップ１の表面電極１ｃ
に対応した位置とその数とに形成された複数の金属小片
２ａを有しかつその表面全体にパラジウムめっきが施さ
れた図２に示すフレーム状金属薄板であるリードフレー
ム２を準備する。
に対応した位置とその数とに形成された複数の金属小片
２ａを有しかつその表面全体にパラジウムめっきが施さ
れた図２に示すフレーム状金属薄板であるリードフレー
ム２を準備する。
【００４６】続いて、スタッドバンプ方法によって半導
体チップ１の表面電極１ｃに金バンプ３を形成する。
体チップ１の表面電極１ｃに金バンプ３を形成する。
【００４７】その後、半導体チップ１に形成された金バ
ンプ３と、これに対応して配置されたリードフレーム２
上の金属小片２ａ（チップ支持部材）との位置合わせを
行い、その後、金バンプ３と金属小片２ａの接続端子部
２ｂとを接続する。
ンプ３と、これに対応して配置されたリードフレーム２
上の金属小片２ａ（チップ支持部材）との位置合わせを
行い、その後、金バンプ３と金属小片２ａの接続端子部
２ｂとを接続する。
【００４８】これにより、金バンプ３を介して半導体チ
ップ１を金属小片２ａにフリップチップ接続できる。
ップ１を金属小片２ａにフリップチップ接続できる。
【００４９】その際、接続端子部２ｂのパラジウムと金
バンプ３の金とがメカニックな接続を行うことが可能な
ため、加圧のみによって半導体チップ１のフリップチッ
プ接続を行う。
バンプ３の金とがメカニックな接続を行うことが可能な
ため、加圧のみによって半導体チップ１のフリップチッ
プ接続を行う。
【００５０】続いて、トランスファーモールド方法によ
り、リードフレーム２上において、半導体チップ１およ
び金バンプ３を樹脂封止して、封止部４を形成する。
り、リードフレーム２上において、半導体チップ１およ
び金バンプ３を樹脂封止して、封止部４を形成する。
【００５１】その後、リードフレーム２から封止部４お
よび金属小片２ａを分離する。
よび金属小片２ａを分離する。
【００５２】すなわち、リードフレーム２において、封
止部４の外方に延在する金属小片支持部２ｆを封止部４
の外形側面に沿って切断し、これにより、封止部４とこ
れに外部端子部２ｃを露出して埋め込まれた金属小片２
ａとをリードフレーム２から分離する。
止部４の外方に延在する金属小片支持部２ｆを封止部４
の外形側面に沿って切断し、これにより、封止部４とこ
れに外部端子部２ｃを露出して埋め込まれた金属小片２
ａとをリードフレーム２から分離する。
【００５３】その結果、図１に示すＣＳＰを製造でき
る。
る。
【００５４】次に、本実施の形態の半導体装置（ＣＳ
Ｐ）の実装方法について説明する。
Ｐ）の実装方法について説明する。
【００５５】なお、本実施の形態では、ＣＳＰの金属小
片２ａにパラジウムめっきが行われているため、図３に
示すように、異方性導電膜６を用いてプリント配線基板
５（実装基板）にＣＳＰを実装する場合を説明する。
片２ａにパラジウムめっきが行われているため、図３に
示すように、異方性導電膜６を用いてプリント配線基板
５（実装基板）にＣＳＰを実装する場合を説明する。
【００５６】まず、プリント配線基板５の所定位置に異
方性導電膜６を載置する。
方性導電膜６を載置する。
【００５７】続いて、プリント配線基板５の所定の端子
電極５ａと、これに対応するＣＳＰの金属小片２ａの外
部端子部２ｃとの位置を合わせて、プリント配線基板５
上に異方性導電膜６を介して前記ＣＳＰを配置する。
電極５ａと、これに対応するＣＳＰの金属小片２ａの外
部端子部２ｃとの位置を合わせて、プリント配線基板５
上に異方性導電膜６を介して前記ＣＳＰを配置する。
【００５８】その後、プリント配線基板５上で前記ＣＳ
Ｐを加圧して前記ＣＳＰをプリント配線基板５に圧着
し、これにより、両者を電気的に接続する。
Ｐを加圧して前記ＣＳＰをプリント配線基板５に圧着
し、これにより、両者を電気的に接続する。
【００５９】つまり、前記ＣＳＰの金属小片２ａの外部
端子部２ｃとプリント配線基板５の端子電極５ａとを異
方性導電膜６によって電気的に接続させて前記ＣＳＰを
実装する。
端子部２ｃとプリント配線基板５の端子電極５ａとを異
方性導電膜６によって電気的に接続させて前記ＣＳＰを
実装する。
【００６０】これにより、図３に示す実装例では、ＣＳ
Ｐの実装において、はんだを用いない鉛フリーの実装を
実現できる。
Ｐの実装において、はんだを用いない鉛フリーの実装を
実現できる。
【００６１】ただし、本実施の形態のＣＳＰは、その実
装方法が、異方性導電膜６を用いたものに限定されるわ
けではなく、はんだを用いてリフローなどによって実装
を行ってもよい。
装方法が、異方性導電膜６を用いたものに限定されるわ
けではなく、はんだを用いてリフローなどによって実装
を行ってもよい。
【００６２】本実施の形態の半導体装置およびその製造
方法ならびに半導体装置の実装方法によれば、以下のよ
うな作用効果が得られる。
方法ならびに半導体装置の実装方法によれば、以下のよ
うな作用効果が得られる。
【００６３】すなわち、半導体チップ１に電気的に接続
する接続端子部２ｂと外部端子部２ｃとを備えかつ接続
端子部２ｂおよび外部端子部２ｃがパラジウムめっきに
よって被覆された金属小片２ａ（チップ支持部材）を有
し、かつ半導体チップ１がこの金属小片２ａに金バンプ
３を介してフリップチップ接続されることにより、ＣＳ
Ｐ技術を用いた新たな構造のチップサイズの半導体装置
を実現できる。
する接続端子部２ｂと外部端子部２ｃとを備えかつ接続
端子部２ｂおよび外部端子部２ｃがパラジウムめっきに
よって被覆された金属小片２ａ（チップ支持部材）を有
し、かつ半導体チップ１がこの金属小片２ａに金バンプ
３を介してフリップチップ接続されることにより、ＣＳ
Ｐ技術を用いた新たな構造のチップサイズの半導体装置
を実現できる。
【００６４】したがって、ＣＳＰ技術を用いて半導体装
置の小形化を図ることができる。
置の小形化を図ることができる。
【００６５】ここで、１２０ピンのＱＦＰ（Quad Flat
Package)と本実施の形態の構造を用いた１２０ピンのＣ
ＳＰとで比較した場合、投影面積比で約５０％小形化す
ることができる。
Package)と本実施の形態の構造を用いた１２０ピンのＣ
ＳＰとで比較した場合、投影面積比で約５０％小形化す
ることができる。
【００６６】これにより、ＣＳＰをプリント配線基板５
に実装する際の実装密度を向上できる。
に実装する際の実装密度を向上できる。
【００６７】さらに、プリント配線基板５への実装密度
を向上できるため、前記ＣＳＰを有したコンポーネント
としても小形化を図ることができる。
を向上できるため、前記ＣＳＰを有したコンポーネント
としても小形化を図ることができる。
【００６８】また、半導体チップ１がフリップチップ接
続されることにより、半導体チップ１と金属小片２ａと
の接続距離を短くできる。
続されることにより、半導体チップ１と金属小片２ａと
の接続距離を短くできる。
【００６９】これにより、半導体チップ１と金属小片２
ａとの間の電気信号の伝達距離を短くでき、その結果、
ノイズを低減できるとともに、電気信号の伝達速度の遅
延を防止できる。
ａとの間の電気信号の伝達距離を短くでき、その結果、
ノイズを低減できるとともに、電気信号の伝達速度の遅
延を防止できる。
【００７０】したがって、ＣＳＰの電気的特性の向上を
図ることができる。
図ることができる。
【００７１】また、半導体チップ１の表面電極１ｃに金
バンプ３を形成することにより、スタッドバンプ技術を
用いることが可能になり、その結果、半導体チップ１の
表面電極１ｃに容易に金バンプ３を形成できる。
バンプ３を形成することにより、スタッドバンプ技術を
用いることが可能になり、その結果、半導体チップ１の
表面電極１ｃに容易に金バンプ３を形成できる。
【００７２】さらに、金属小片２ａの接続端子部２ｂが
パラジウムめっきによって被覆されていることにより、
パラジウムと金との間でメカニックな接続を行うことが
できる。
パラジウムめっきによって被覆されていることにより、
パラジウムと金との間でメカニックな接続を行うことが
できる。
【００７３】これにより、接続端子部２ｂと金バンプ３
とを加圧のみによって接続させることができる。
とを加圧のみによって接続させることができる。
【００７４】また、本実施の形態においては、チップ支
持部材を金属小片２ａとすることにより、この金属小片
２ａを有した一体型のフレーム状金属薄板すなわちリー
ドフレーム２を用いて半導体チップ１をリードフレーム
２の金属小片２ａにフリップチップ接続できる。
持部材を金属小片２ａとすることにより、この金属小片
２ａを有した一体型のフレーム状金属薄板すなわちリー
ドフレーム２を用いて半導体チップ１をリードフレーム
２の金属小片２ａにフリップチップ接続できる。
【００７５】したがって、半導体チップ１を金属小片２
ａに容易にフリップチップ接続させることができる。
ａに容易にフリップチップ接続させることができる。
【００７６】また、金属小片２ａの形成にリードフレー
ム２を用いることにより、銅やニッケル−鉄合金などの
薄板によって前記リードフレーム２を形成できる。
ム２を用いることにより、銅やニッケル−鉄合金などの
薄板によって前記リードフレーム２を形成できる。
【００７７】これにより、金属小片２ａの材料や構造に
起因する信頼度を安定させることができる。
起因する信頼度を安定させることができる。
【００７８】さらに、金属小片２ａの形成にリードフレ
ーム２を用いることにより、接続端子部２ｂおよび外部
端子部２ｃに対するパラジウムめっきの被覆を容易に行
うことができる。
ーム２を用いることにより、接続端子部２ｂおよび外部
端子部２ｃに対するパラジウムめっきの被覆を容易に行
うことができる。
【００７９】また、半導体チップ１および金バンプ３を
トランスファーモールド方法によって樹脂封止すること
により、一括で封止を行うことができる。
トランスファーモールド方法によって樹脂封止すること
により、一括で封止を行うことができる。
【００８０】これにより、封止樹脂がアンダーフィル
（半導体チップ１と金属小片２ａとの間に形成する封止
樹脂のこと）を兼ねることができ、アンダーフィルを不
要にすることが可能である。
（半導体チップ１と金属小片２ａとの間に形成する封止
樹脂のこと）を兼ねることができ、アンダーフィルを不
要にすることが可能である。
【００８１】さらに、トランスファーモールド方法によ
って一括で樹脂封止することができるため、封止工程に
おける製造性のスループットを向上できる。
って一括で樹脂封止することができるため、封止工程に
おける製造性のスループットを向上できる。
【００８２】また、ＣＳＰをプリント配線基板５に実装
する際に、金属小片２ａの外部端子部２ｃとプリント配
線基板５の端子電極５ａとを異方性導電膜６によって電
気的に接続させて実装することにより、はんだを用いな
い鉛フリーの実装を行うことができる。
する際に、金属小片２ａの外部端子部２ｃとプリント配
線基板５の端子電極５ａとを異方性導電膜６によって電
気的に接続させて実装することにより、はんだを用いな
い鉛フリーの実装を行うことができる。
【００８３】これにより、低温プロセス（低温での製造
・実装）を実現できるとともに、環境に対しての悪影響
も低減できる。
・実装）を実現できるとともに、環境に対しての悪影響
も低減できる。
【００８４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８５】例えば、前記実施の形態におけるＣＳＰで
は、封止部４に放熱薄板部材８を取り付けることによ
り、ＣＳＰの放熱性を向上させることができる。
は、封止部４に放熱薄板部材８を取り付けることによ
り、ＣＳＰの放熱性を向上させることができる。
【００８６】ここで、図４に示す他の実施の形態のＣＳ
Ｐは、封止部４の底面４ａに、例えば、アルミニウムな
どからなる薄膜シートの放熱薄板部材８を取り付けたも
のである。
Ｐは、封止部４の底面４ａに、例えば、アルミニウムな
どからなる薄膜シートの放熱薄板部材８を取り付けたも
のである。
【００８７】さらに、図５に示す他の実施の形態のＣＳ
Ｐは、その外形形状がほぼ直方体つまり箱型であるた
め、封止部４全体を覆うように前記同様の放熱薄板部材
８を取り付けたものである。
Ｐは、その外形形状がほぼ直方体つまり箱型であるた
め、封止部４全体を覆うように前記同様の放熱薄板部材
８を取り付けたものである。
【００８８】図４、図５に示すＣＳＰによれば、封止部
４の底面４ａに放熱薄板部材８が設けられるか、もしく
は、封止部４が放熱薄板部材８によって覆われているこ
とにより、ＣＳＰの放熱性を高めることができる。
４の底面４ａに放熱薄板部材８が設けられるか、もしく
は、封止部４が放熱薄板部材８によって覆われているこ
とにより、ＣＳＰの放熱性を高めることができる。
【００８９】さらに、図５に示すＣＳＰにおいては、封
止部４全体を放熱薄板部材８によって覆うことにより、
電磁波障害対策を行うことができる。
止部４全体を放熱薄板部材８によって覆うことにより、
電磁波障害対策を行うことができる。
【００９０】これにより、ＣＳＰの機能の信頼性を向上
できる。
できる。
【００９１】また、図６に示す他の実施の形態のＣＳＰ
は、トランスファーモールド方法によって樹脂封止を行
う際に、半導体チップ１の主面１ａと反対側の面すなわ
ち裏面１ｂ（背面）を露出させて樹脂封止したものであ
る。
は、トランスファーモールド方法によって樹脂封止を行
う際に、半導体チップ１の主面１ａと反対側の面すなわ
ち裏面１ｂ（背面）を露出させて樹脂封止したものであ
る。
【００９２】これにより、前記放熱薄板部材８を取り付
けた場合と同様に、ＣＳＰの放熱性を向上できる。
けた場合と同様に、ＣＳＰの放熱性を向上できる。
【００９３】さらに、図１に示すＣＳＰにおいて、金バ
ンプ３と金属小片２ａ（チップ支持部材）とを電気的に
接続する際に、異方性導電膜６（図３参照）や導電性接
着剤（例えば、銀ペーストなど）を介して接続すること
により、金バンプ３と金属小片２ａとの接続における接
続信頼性のマージンを増加させることができる。
ンプ３と金属小片２ａ（チップ支持部材）とを電気的に
接続する際に、異方性導電膜６（図３参照）や導電性接
着剤（例えば、銀ペーストなど）を介して接続すること
により、金バンプ３と金属小片２ａとの接続における接
続信頼性のマージンを増加させることができる。
【００９４】また、前記実施の形態では、半導体装置
（ＣＳＰ）が携帯機器などに組み込まれる場合について
説明したが、前記半導体装置は、例えば、パーソナルコ
ンピュータのセカンドキャッシュ（キャッシュメモリな
どの高速メモリを後から増設すること）や、オンボード
・増設ＲＡＭ用として高集積に搭載が可能なものであ
り、さらに、電気信号の伝達遅延を大幅に改善できるこ
とにより、高速デバイスに適した技術である。
（ＣＳＰ）が携帯機器などに組み込まれる場合について
説明したが、前記半導体装置は、例えば、パーソナルコ
ンピュータのセカンドキャッシュ（キャッシュメモリな
どの高速メモリを後から増設すること）や、オンボード
・増設ＲＡＭ用として高集積に搭載が可能なものであ
り、さらに、電気信号の伝達遅延を大幅に改善できるこ
とにより、高速デバイスに適した技術である。
【００９５】なお、前記半導体装置は、その外形形状が
ほぼ直方体（立方体も含む）の箱型であるため、ケーシ
ングがし易い。
ほぼ直方体（立方体も含む）の箱型であるため、ケーシ
ングがし易い。
【００９６】このことを利用して、図７に示す他の実施
の形態の積層形モジュールのように、図１に示すＣＳＰ
（半導体装置）を高さ方向に複数個（ここでは、３個）
積層させてもよい。
の形態の積層形モジュールのように、図１に示すＣＳＰ
（半導体装置）を高さ方向に複数個（ここでは、３個）
積層させてもよい。
【００９７】すなわち、図１に示すＣＳＰが、アウタリ
ードなどを突出させない箱型の形状（ほぼ直方体もしく
は立方体）であることから、積層実装を実現するもので
ある。
ードなどを突出させない箱型の形状（ほぼ直方体もしく
は立方体）であることから、積層実装を実現するもので
ある。
【００９８】なお、図７に示すＣＳＰの積層形モジュー
ルの実装は、例えば、左右の両側から支持ピン７などに
よって積層配置したＣＳＰを支持する実装構造である。
ルの実装は、例えば、左右の両側から支持ピン７などに
よって積層配置したＣＳＰを支持する実装構造である。
【００９９】図７に示すＣＳＰの積層形モジュールによ
れば、高集積のモジュールを実現できる。
れば、高集積のモジュールを実現できる。
【０１００】また、図１〜図７に示すＣＳＰの構造につ
いては、例えば、チップ支持部材の実装面側にレジスト
によってランドを形成しておき、外部端子としてボール
電極を搭載可能な構造としてもよい。
いては、例えば、チップ支持部材の実装面側にレジスト
によってランドを形成しておき、外部端子としてボール
電極を搭載可能な構造としてもよい。
【０１０１】これにより、チップサイズのＢＧＡ（Ball
Grid Array)を実現することもできる。
Grid Array)を実現することもできる。
【０１０２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０３】（１）．半導体チップに電気的に接続する
接続端子部と外部端子部とを備えるとともにこれらの端
子部がパラジウムめっきによって被覆されたチップ支持
部材を有し、かつ半導体チップがこのチップ支持部材に
フリップチップ接続されることにより、ＣＳＰ技術を用
いた新たな構造のチップサイズの半導体装置を実現でき
る。その結果、ＣＳＰ技術を用いて半導体装置の小形化
を図ることができる。
接続端子部と外部端子部とを備えるとともにこれらの端
子部がパラジウムめっきによって被覆されたチップ支持
部材を有し、かつ半導体チップがこのチップ支持部材に
フリップチップ接続されることにより、ＣＳＰ技術を用
いた新たな構造のチップサイズの半導体装置を実現でき
る。その結果、ＣＳＰ技術を用いて半導体装置の小形化
を図ることができる。
【０１０４】（２）．チップ支持部材の接続端子部がパ
ラジウムめっきによって被覆されていることにより、バ
ンプに金バンプを用いた際には、パラジウムと金との間
でメカニックな接続を行うことができる。これにより、
接続端子部と金バンプとを加圧のみによって接続させる
ことができる。
ラジウムめっきによって被覆されていることにより、バ
ンプに金バンプを用いた際には、パラジウムと金との間
でメカニックな接続を行うことができる。これにより、
接続端子部と金バンプとを加圧のみによって接続させる
ことができる。
【０１０５】（３）．チップ支持部材の形成にフレーム
状金属薄板を用いることにより、リードフレームと同じ
材質の薄板によってフレーム状金属薄板を形成できる。
これにより、チップ支持部材の材料や構造に起因する信
頼度を安定させることができる。
状金属薄板を用いることにより、リードフレームと同じ
材質の薄板によってフレーム状金属薄板を形成できる。
これにより、チップ支持部材の材料や構造に起因する信
頼度を安定させることができる。
【０１０６】（４）．半導体チップおよびバンプをトラ
ンスファーモールド方法によって樹脂封止することによ
り、一括で封止を行うことができる。これにより、封止
樹脂がアンダーフィルを兼ねることができ、その結果、
アンダーフィルを不要にすることが可能である。
ンスファーモールド方法によって樹脂封止することによ
り、一括で封止を行うことができる。これにより、封止
樹脂がアンダーフィルを兼ねることができ、その結果、
アンダーフィルを不要にすることが可能である。
【０１０７】（５）．トランスファーモールド方法によ
って一括で樹脂封止することができるため、封止工程に
おける製造性のスループットを向上できる。
って一括で樹脂封止することができるため、封止工程に
おける製造性のスループットを向上できる。
【０１０８】（６）．半導体装置を実装基板に実装する
際に、チップ支持部材の外部端子部と実装基板の端子電
極とを異方性導電膜によって電気的に接続させて実装す
ることにより、はんだを用いない鉛フリーの実装を行う
ことができる。これにより、低温プロセスを実現できる
とともに、環境に対しての悪影響も低減できる。
際に、チップ支持部材の外部端子部と実装基板の端子電
極とを異方性導電膜によって電気的に接続させて実装す
ることにより、はんだを用いない鉛フリーの実装を行う
ことができる。これにより、低温プロセスを実現できる
とともに、環境に対しての悪影響も低減できる。
【図１】本発明による半導体装置（ＣＳＰ）の構造の実
施の形態の一例を示す断面図である。
施の形態の一例を示す断面図である。
【図２】図１に示す半導体装置に用いられるチップ支持
部材を有したフレーム状金属薄板の構造の一例を示す部
分平面図である。
部材を有したフレーム状金属薄板の構造の一例を示す部
分平面図である。
【図３】本発明による半導体装置の実装状態の実施の形
態の一例を示す部分断面図である。
態の一例を示す部分断面図である。
【図４】本発明の他の実施の形態である半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図５】本発明の他の実施の形態である半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図６】本発明の他の実施の形態である半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図７】本発明の他の実施の形態である半導体装置の構
造およびその実装状態を示す部分断面図である。
造およびその実装状態を示す部分断面図である。
１ 半導体チップ １ａ 主面 １ｂ 裏面 １ｃ 表面電極 ２ リードフレーム（フレーム状金属薄板） ２ａ 金属小片（チップ支持部材） ２ｂ 接続端子部 ２ｃ 外部端子部 ２ｄ 内枠部 ２ｅ 外枠部 ２ｆ 金属小片支持部 ３ 金バンプ（バンプ） ４ 封止部 ４ａ 底面 ５ プリント配線基板（実装基板） ５ａ 端子電極 ６ 異方性導電膜 ７ 支持ピン ８ 放熱薄板部材
Claims (9)
- 【請求項１】 チップサイズの半導体装置であって、 表面電極にバンプが形成された半導体チップと、 前記バンプと電気的に接続する接続端子部およびこれと
電気的に接続された外部端子部を備え、かつ前記接続端
子部および前記外部端子部がパラジウムめっきによって
被覆されたチップ支持部材と、 前記半導体チップおよび前記バンプを樹脂封止して形成
された封止部とを有し、 前記半導体チップが前記バンプを介して前記チップ支持
部材にフリップチップ接続されていることを特徴とする
半導体装置。 - 【請求項２】 請求項１記載の半導体装置であって、前
記バンプとして金バンプが形成されていることを特徴と
する半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置であ
って、前記チップ支持部材がパラジウムめっきによって
被覆された金属小片によって形成され、かつ複数の前記
バンプに応じて複数の前記金属小片が前記バンプと電気
的に接続して設けられていることを特徴とする半導体装
置。 - 【請求項４】 請求項１，２または３記載の半導体装置
であって、前記封止部が放熱薄板部材によって覆われて
いることを特徴とする半導体装置。 - 【請求項５】 チップサイズの半導体装置の製造方法で
あって、 接続端子部およびこれと電気的に接続された外部端子部
がパラジウムめっきによって被覆されたチップ支持部材
を準備する工程と、 半導体チップの表面電極にバンプを形成する工程と、 前記半導体チップに形成された前記バンプと前記チップ
支持部材の前記接続端子部とを接続して前記半導体チッ
プを前記チップ支持部材に前記バンプを介してフリップ
チップ接続する工程と、 前記半導体チップおよび前記バンプを樹脂封止する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法で
あって、前記半導体チップの表面電極にバンプを形成す
る際に、スタッドバンプ方法によって金バンプを形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項５または６記載の半導体装置の製
造方法であって、前記半導体チップおよび前記バンプを
樹脂封止する際に、トランスファーモールド方法によっ
て樹脂封止することを特徴とする半導体装置の製造方
法。 - 【請求項８】 請求項５，６または７記載の半導体装置
の製造方法であって、パラジウムめっきによって被覆さ
れた前記チップ支持部材である複数の金属小片を連結し
て支持したフレーム状金属薄板を準備し、前記半導体チ
ップを前記バンプを介して前記フレーム状金属薄板の前
記金属小片にフリップチップ接続した後、前記半導体チ
ップおよび前記バンプを樹脂封止して封止部を形成し、
その後、前記フレーム状金属薄板から封止部および金属
小片を分離することを特徴とする半導体装置の製造方
法。 - 【請求項９】 請求項１，２，３または４記載の半導体
装置を実装基板に実装する方法であって、前記半導体装
置を実装基板に実装する際に、前記半導体装置の前記チ
ップ支持部材の外部端子部と前記実装基板の端子電極と
を異方性導電膜によって電気的に接続させて前記半導体
装置を実装することを特徴とする半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25153697A JPH1197570A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25153697A JPH1197570A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197570A true JPH1197570A (ja) | 1999-04-09 |
Family
ID=17224283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25153697A Pending JPH1197570A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197570A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486562B1 (en) | 1999-06-07 | 2002-11-26 | Nec Corporation | Circuit device with bonding strength improved and method of manufacturing the same |
| KR100695255B1 (ko) | 2004-12-24 | 2007-03-14 | 후지쓰 메디아 데바이스 가부시키가이샤 | 전자 부품 및 그 제조 방법 |
| JP2012235099A (ja) * | 2011-05-04 | 2012-11-29 | Internatl Rectifier Corp | エッチングリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ |
| US8853706B2 (en) | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with stamped leadframe |
| CN104465544A (zh) * | 2013-09-18 | 2015-03-25 | 精工电子有限公司 | 半导体装置及其制造方法 |
| JP2015073120A (ja) * | 2009-09-29 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9142503B2 (en) | 2011-05-04 | 2015-09-22 | International Rectifier Corporation | III-nitride rectifier package |
| US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| CN110350069A (zh) * | 2013-07-24 | 2019-10-18 | 晶元光电股份有限公司 | 包含波长转换材料的发光管芯及相关方法 |
-
1997
- 1997-09-17 JP JP25153697A patent/JPH1197570A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486562B1 (en) | 1999-06-07 | 2002-11-26 | Nec Corporation | Circuit device with bonding strength improved and method of manufacturing the same |
| KR100695255B1 (ko) | 2004-12-24 | 2007-03-14 | 후지쓰 메디아 데바이스 가부시키가이샤 | 전자 부품 및 그 제조 방법 |
| JP2015073120A (ja) * | 2009-09-29 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| JP2012235099A (ja) * | 2011-05-04 | 2012-11-29 | Internatl Rectifier Corp | エッチングリードフレームを備えるカスコード接続された高電圧ｉｉｉ族窒化物整流器パッケージ |
| US8853706B2 (en) | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with stamped leadframe |
| US8853707B2 (en) | 2011-05-04 | 2014-10-07 | International Rectifier Corporation | High voltage cascoded III-nitride rectifier package with etched leadframe |
| US9142503B2 (en) | 2011-05-04 | 2015-09-22 | International Rectifier Corporation | III-nitride rectifier package |
| CN110350069A (zh) * | 2013-07-24 | 2019-10-18 | 晶元光电股份有限公司 | 包含波长转换材料的发光管芯及相关方法 |
| CN110350069B (zh) * | 2013-07-24 | 2023-06-30 | 晶元光电股份有限公司 | 包含波长转换材料的发光管芯及其制作方法 |
| CN104465544A (zh) * | 2013-09-18 | 2015-03-25 | 精工电子有限公司 | 半导体装置及其制造方法 |
| JP2015060917A (ja) * | 2013-09-18 | 2015-03-30 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| US7309624B2 (en) | Semiconductor device and method for the fabrication thereof including grinding a major portion of the frame | |
| US7528007B2 (en) | Methods for assembling semiconductor devices and interposers | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US5854512A (en) | High density leaded ball-grid array package | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| US6894904B2 (en) | Tab package | |
| JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JP2003243565A (ja) | パッケージ化半導体装置およびその製作方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2006013555A (ja) | 半導体装置 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPH03237747A (ja) | 半導体装置 | |
| JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| CN118156156A (zh) | 封装结构及其形成方法 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 | |
| JP5352639B2 (ja) | 半導体装置の製造方法 |