JP4881369B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4881369B2 JP4881369B2 JP2008328407A JP2008328407A JP4881369B2 JP 4881369 B2 JP4881369 B2 JP 4881369B2 JP 2008328407 A JP2008328407 A JP 2008328407A JP 2008328407 A JP2008328407 A JP 2008328407A JP 4881369 B2 JP4881369 B2 JP 4881369B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- manufacturing
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
例えば、2つの半導体装置をプリント基板13に実装する場合について説明する。ここで第1の半導体装置810は、半導体素子811及び金線815が設けられたエポキシ基板816の片面を封止樹脂805により封止し、裏面にはんだ等のバンプ803がエリア状に形成されたBGA(ball grid array)構造と称される半導体装置であり、第2の半導体装置は上述の半導体装置820であり、それぞれ個別に製造されたものである。これら個別に製造された2つの半導体装置810、820の実装を、図14に示したように、プリント基板13の同一平面上で行うと、高密度基板実装を図ることが難しいという問題があった。
れる。
第1の半導体装置110及び第2の半導体装置120の製造方法について、図2及び図3を参照しながら説明する。
バンプ3の高さは、後工程で第1の半導体装置110に搭載する第2の半導体装置120の高さと実質的に同じか、わずかに高い寸法となっている。また、バンプ3は、後工程で半導体装置100がプリント基板13に実装される際の熱処理により溶融する。
次いで、図3(D)に示したように、後工程で切断し分割する部分に所定の深さで溝9を形成する。溝9の深さは最終的に個々の半導体装置とした場合の半導体素子1bの厚みに基づいて決定する。半導体素子1bの厚みを100μmとする場合、溝は約20μm深く形成し約120μmとする。そして、樹脂部5bの厚みも加えて合計で170μmの深さとなる。
次いで、図3(G)に示したように、研削した面にマウントテープ21が貼付される。そして、研削テープ20は紫外線が照射されて除去される。この第2の半導体装置120がマウントテープ21に並べられた状態で、第1の半導体装置110へと搭載される。
以上のように半導体装置100によれば、第2の半導体装置120は、第1の半導体装置110の表面のバンプ3が形成されていない領域に搭載される。そして、第1の半導体装置110及び第2の半導体装置120がそれぞれ最終テスト済みであるため、歩留まりの低下を抑えつつ、高密度実装化を図ることが可能である。
半導体装置200は、後工程により、図5(B)に示したように、プリント基板13に実装される。このとき、座繰り部215を形成したことにより第2の半導体装置220とプリント基板13との間に広い空間をとることができるので、図5(B)に示したように、素子間の接続の信頼性を向上させるためのはんだ等のバンプ3bを形成することができる。
以上のように、半導体装置200によれば、第2の半導体装置220を搭載する領域に厚み方向の広い空間を取ることができるので、第2の半導体装置220が多少厚みのあるものであっても搭載することができる。また、この空間にはんだ等のバンプ3bを形成することにより、素子間の接続の信頼性を向上させることが可能である。
半導体装置300は、後工程により、図6(B)に示したように、プリント基板13に実装される。このとき、低分子接着剤315は接着力を失い、第1の半導体装置310と第2の半導体装置320とは分離される。
以上のように半導体装置300によれば、半導体装置300をプリント基板13に実装する際に、第1の半導体装置310と第2の半導体装置320とを分離して、個別に位置合わせすることができる。かかるセルフアライメント効果により、正確な位置に実装することが可能である。
第1の半導体装置410のバンプ3が形成されたエポキシ基板16の裏面には、バンプ3と第2の半導体装置420の端子2とを電気的に導通させるための配線パターンが形成されている。上記構成によれば、エポキシ基板16の裏面で第1の半導体装置410と第2の半導体装置420とは電気的に接続される。
以上のように半導体装置400によれば、図7(B)に示したように、後工程でプリント基板13に実装する際に、装置全体の端子が増えていないため、容易に実装することが可能である。
半導体装置500は、後工程により、図9(B)に示したように、プリント基板13に実装される。このとき、第2の半導体装置520は、接着部材515の接着力によりプリント基板13に安定して固定される。
以上のように半導体装置500によれば、第2の半導体装置520は、熱伝導性の高い接着部材617を介してプリント基板13に接続されているため、第2の半導体装置520の放熱性を向上させることが可能である。
以上説明したように半導体装置600によれば、プリント基板13への実装時のリフロー等の熱処理を行っても、第2の半導体装置620は、第1の半導体装置610に高融点はんだで接合されているため、安定した基板実装が可能である。
以上のように半導体装置700によれば、第2の半導体装置は、第1の半導体装置の樹脂封止部に直接接着されており、接着剤などの別の固着材は不要であるため、工程の簡略化、コスト低減が可能である。
2:配線
3、3b:バンプ
5a、5b:封止樹脂
13:プリント基板
14:配線
15:金属配線
16:エポキシ基板
17:スルーホール
100、200、・・・、700、100´、400´:半導体装置
110、210、・・・、710、110´、410´:第1の半導体装置
120、220、・・・、720:第2の半導体装置
115:接着剤
215:座繰り部
315:低分子接着剤
415:はんだ
515:熱伝導性接着部材
615:高融点はんだ
715:封止樹脂
Claims (4)
- バンプを備える第1のパッケージのバンプ形成面と第2のパッケージの端子形成面とを向かい合わせて搭載する半導体装置の製造方法であって、
複数の第2の半導体素子が形成されたウェハの表面、及び該表面に形成された銅配線を樹脂で覆うように樹脂封止する第1工程と、
前記樹脂の表面を研削し、該表面から前記銅配線を露出させる第2工程と、
前記樹脂の表面に所望の前記第2のパッケージの厚さより深い溝を形成する第3工程と、
前記溝を形成後に前記ウェハの裏面を研削することによりウェハ状態から前記第2のパッケージに分割する第4工程と、
前記第1のパッケージの前記バンプ形成面に対して、前記第2のパッケージの前記端子形成面を向かい合わせて搭載する第5工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1のパッケージも前記第2のパッケージ同様に裏面研削により分割されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1のパッケージは、BGAパッケージであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2のパッケージは、チップサイズパッケージであることを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328407A JP4881369B2 (ja) | 2008-12-24 | 2008-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328407A JP4881369B2 (ja) | 2008-12-24 | 2008-12-24 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276525A Division JP2006013555A (ja) | 2005-09-22 | 2005-09-22 | 半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011172225A Division JP5352639B2 (ja) | 2011-08-05 | 2011-08-05 | 半導体装置の製造方法 |
JP2011239088A Division JP5271402B2 (ja) | 2011-10-31 | 2011-10-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009100004A JP2009100004A (ja) | 2009-05-07 |
JP4881369B2 true JP4881369B2 (ja) | 2012-02-22 |
Family
ID=40702636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008328407A Expired - Lifetime JP4881369B2 (ja) | 2008-12-24 | 2008-12-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4881369B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5175823B2 (ja) * | 2009-10-22 | 2013-04-03 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2907127B2 (ja) * | 1996-06-25 | 1999-06-21 | 日本電気株式会社 | マルチチップモジュール |
AU6121598A (en) * | 1997-03-10 | 1998-09-29 | Seiko Epson Corporation | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board |
JPH10284544A (ja) * | 1997-04-10 | 1998-10-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
-
2008
- 2008-12-24 JP JP2008328407A patent/JP4881369B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2009100004A (ja) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526788B2 (ja) | 半導体装置の製造方法 | |
US7019406B2 (en) | Thermally enhanced semiconductor package | |
CN100490140C (zh) | 双规引线框 | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
US7863725B2 (en) | Power device packages and methods of fabricating the same | |
US8129225B2 (en) | Method of manufacturing an integrated circuit module | |
US20100019362A1 (en) | Isolated stacked die semiconductor packages | |
US10643940B2 (en) | Electronic device with die being sunk in substrate | |
US20090051049A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JPH08279591A (ja) | 半導体装置とその製造方法 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP2006228897A (ja) | 半導体装置 | |
JP4881369B2 (ja) | 半導体装置の製造方法 | |
JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
JP2006013555A (ja) | 半導体装置 | |
JP4123131B2 (ja) | 半導体装置 | |
JP5271402B2 (ja) | 半導体装置の製造方法 | |
JP5352639B2 (ja) | 半導体装置の製造方法 | |
JP2006013554A (ja) | 半導体装置 | |
CN111668104A (zh) | 一种芯片封装结构及芯片封装方法 | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
CN114551402A (zh) | 包括不同厚度的电再分布层的半导体封装体及其制造方法 | |
KR20050054010A (ko) | 적층형 반도체 칩 패키지 제조 공정에서의 인터포저 부착방법 | |
JPH0461148A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4881369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |