CN111668104A - 一种芯片封装结构及芯片封装方法 - Google Patents

一种芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN111668104A
CN111668104A CN201910172569.9A CN201910172569A CN111668104A CN 111668104 A CN111668104 A CN 111668104A CN 201910172569 A CN201910172569 A CN 201910172569A CN 111668104 A CN111668104 A CN 111668104A
Authority
CN
China
Prior art keywords
copper
chip
lead frame
copper interconnection
insulating support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910172569.9A
Other languages
English (en)
Other versions
CN111668104B (zh
Inventor
谢雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN201910172569.9A priority Critical patent/CN111668104B/zh
Publication of CN111668104A publication Critical patent/CN111668104A/zh
Application granted granted Critical
Publication of CN111668104B publication Critical patent/CN111668104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种芯片封装结构及芯片封装方法，利用一个绝缘支撑体承载多个铜互连线形成铜夹组件，通过将铜夹组件对合于芯片的正面，可使多个铜互连线的两端同时实现焊盘与对应引脚的对位；之后通过一次键合工艺，可实现各个铜互连线、对位的焊盘与引脚的电连接。好处在于：相对于现有传统工艺在芯片正面的焊盘与引线框架的引脚之间多次引线键合的方案，可提高封装效率。此外，铜互连线的最高处大致与芯片上表面齐平，封装结构的整体厚度小。

Description

一种芯片封装结构及芯片封装方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及芯片封装方法。
背景技术
现有芯片封装中，打线为一种常见的封装工艺，即利用金线将芯片上的焊盘电连接至引线框架上的引脚。然而，打金线一方面效率低，尤其是对于多引脚，即高线位数的芯片封装；另一方面，金线大致呈抛物线型，最高处高于芯片的上表面，这造成封装高度较高，不利于降低芯片封装结构的厚度。
有鉴于此，本发明提供一种新的芯片封装结构及芯片封装方法，以解决上述技术问题。
发明内容
本发明的发明目的是提供一种芯片封装结构及芯片封装方法，提高封装效率、降低封装高度。
为实现上述目的，本发明的一方面提供一种芯片封装结构的形成方法，包括：
提供引线框架，所述引线框架包括基岛与若干引脚；
提供芯片，所述芯片包括正面与背面，所述正面暴露有若干焊盘；
将所述芯片的背面置于所述引线框架的基岛；
贴装铜夹组件，所述铜夹组件包括绝缘支撑体以及由所述绝缘支撑体支撑的若干铜互连线，所述铜夹组件对合于所述芯片的正面，每一所述铜互连线的两端分别对位于焊盘与对应引脚；
键合各个所述铜互连线、对位的焊盘与引脚，使每一所述铜互连线连接焊盘与对应引脚；
塑封成型，使所述引线框架、铜互连线与所述芯片形成芯片封装结构。
可选地，所述铜夹组件的形成工艺包括：
将铜板贴敷于载板，通过腐蚀铜板工艺形成若干个平面状铜互连线；
对承载在载板上的若干个平面状铜互连线填充塑封料，所述塑封料固化后形成绝缘支撑体；
去除载板，后对由所述绝缘支撑体支撑的若干个平面状铜互连线进行机械加工形成两端之间的高度差。
可选地，所述铜夹组件中，铜互连线的厚度范围为：25～75μm。
可选地，所述铜夹组件中，铜互连线的最窄处的宽度为50μm。
可选地，所述绝缘支撑体的材料与所述塑封成型工艺中的塑封料的材料相同。
可选地，键合各个所述铜互连线、对位的焊盘与引脚通过回流焊锡工艺实现。
可选地，所述绝缘支撑体的材料与所述塑封成型工艺中的塑封料的材料不同，所述回流焊锡工艺的温度使所述绝缘支撑体挥完全挥发。
可选地，同一铜夹组件实现一个芯片与一个引线框架的封装，或实现多个芯片与一个引线框架的封装。
可选地，一个芯片与一个引线框架的封装通过多个铜夹组件实现，或多个芯片与一个引线框架的封装通过多个铜夹组件实现。
本发明的另一方面提供一种上述芯片封装方法制作的芯片封装结构。
可选地，所述芯片包含存储器件，和/或所述芯片封装结构为QFN封装结构或BGA封装结构。
与现有技术相比，本发明的有益效果在于：
1)本发明利用一个绝缘支撑体承载多个铜互连线形成铜夹组件，通过将铜夹组件对合于芯片的正面，使多个铜互连线的两端同时实现焊盘与对应引脚的对位；之后通过一次键合工艺，可实现各个铜互连线、对位的焊盘与引脚的电连接。相对于现有传统工艺在芯片正面的焊盘与引线框架的引脚之间多次引线键合的方案，可提高封装效率。此外，铜互连线的最高处大致与芯片上表面齐平，封装结构的整体厚度小。
2)可选方案中，铜夹组件的形成工艺包括：
将铜板贴敷于载板，通过腐蚀铜板工艺形成若干个平面状铜互连线；
对承载在载板上的若干个平面状铜互连线填充塑封料，所述塑封料固化后形成绝缘支撑体；
去除载板，后对由所述绝缘支撑体支撑的若干个平面状铜互连线进行机械加工形成两端之间的高度差。
其它可选方案中，铜夹组件的形成工艺也可以包括：
在载板上刻蚀若干凹槽，向所述凹槽内填充金属铜，利用研磨工艺去除凹槽外的多余铜，各凹槽内的铜形成若干个平面状铜互连线；
对承载在载板上的若干个平面状铜互连线填充塑封料，所述塑封料固化后形成绝缘支撑体；
湿法腐蚀去除载板，后对由绝缘支撑体支撑的若干个平面状铜互连线进行机械加工形成两端之间的高度差。
上述工艺中的机械加工可以为冲压工艺。
3)可选方案中，铜夹组件中，铜互连线的厚度范围为：25～75μm。由于载体的设置，铜互连线可以做得较薄，薄的铜互连线自身应力较小，在与引脚、焊盘焊接过程中翘曲较小，焊接牢固。
4)可选方案中，铜夹组件中，铜互连线的最窄处的宽度为50μm。该最窄处对应于焊盘处，即本发明的封装方法可以应用于焊盘尺寸小、焊盘设置密度高的芯片的封装；换言之，焊盘尺寸小、设置密集使得芯片可以小型化。
5)可选方案中，键合各个铜互连线、对位的焊盘与引脚通过回流焊锡工艺实现。焊盘与引脚常见由铝或铜制成；当为铜时，锡焊料与铜浸润，焊锡工艺可实现焊盘、引脚与铜互连线的良好结合；当为铝时，可在铝基体上表面复合钛镍银合金、镍钯金、或复合镍金等与锡焊料浸润性能佳的材料，以防止焊锡层脱落。
此外，焊锡工艺一般在高于200℃进行，此温度可实现一些充当绝缘支撑体的有机物的挥发，即可仅保留铜互连线。仅保留铜互连线的方案好处在于：有利于塑封成型工艺中的塑封料与铜互连线、芯片、引线框架的结合，封装效果佳。
6)可选方案中，绝缘支撑体的材料与塑封料的材料相同，例如都为环氧树脂。本方案中，绝缘支撑体保留在芯片封装结构中。其它可选方案中，绝缘支撑体的材料与塑封成型工艺中的塑封料的材料也可以不同。
7)一个可选方案中，同一铜夹组件实现一个芯片与一个引线框架的封装，或实现多个芯片与一个引线框架的封装。另一个可选方案中，一个芯片与一个引线框架的封装通过多个铜夹组件实现，或多个芯片与一个引线框架的封装通过多个铜夹组件实现。前者方案相对于后者方案的好处在于：能降低铜夹组件对合、铜互连线键合次数，提高封装效率。后者方案相对于前者方案的好处在于：能降低贴装铜夹组件步骤中，铜互连线的对位精准度，以及便于对位准确度检测。
附图说明
图1是本发明一实施例中的芯片封装方法对应的流程图；
图2至图6是图1中的流程对应的中间结构示意图；
图7是图1中的流程形成的芯片封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
引线框架11 基岛111
引脚112 芯片12
正面12a 背面12b
焊盘120 铜夹组件13
绝缘支撑体131 铜互连线132
塑封料14 芯片封装结构1
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明一实施例中的芯片封装方法对应的流程图。图2至图6是图1中的流程对应的中间结构示意图，图7是图1中的流程形成的芯片封装结构的截面结构示意图。
首先，参照图1中的步骤S1与图2所示，提供引线框架11，引线框架11包括基岛111与若干引脚112。基岛111用于承载芯片，以及芯片散热。引脚112用于芯片封装结构对外电连接。
接着，参照图1中的步骤S2与图3所示，提供芯片12，芯片12包括正面12a与背面12b，正面12a暴露有若干焊盘120。
芯片12根据功能不同，可以包括存储器件，逻辑器件等，本发明对芯片12的种类并不限制。
焊盘120用于通过若干层金属互连结构电连接各个器件。
之后，参照图1中的步骤S3与图4所示，将芯片12的背面12b置于引线框架11的基岛111。
为提高对芯片12的散热效果，可以先在基岛111上设置导热层，之后将芯片12的背面12b置于导热层。导热层的材料例如可以为金属锡。
图4中，一个引线框架11的基岛111承载有一个芯片12，换言之，一个引线框架11与一个芯片12实现封装。其它可选方案中，一个引线框架11可以与两个芯片12实现封装，或与三个及其以上的芯片12实现封装。
再接着，参照图1中的步骤S4、图5所示局部结构立体图以及图6所示局部结构俯视图，贴装铜夹组件13，铜夹组件13包括绝缘支撑体131以及由绝缘支撑体131支撑的若干铜互连线132，铜夹组件13对合于芯片12的正面12a，每一铜互连线132的两端分别对位于焊盘120与对应引脚112。
绝缘支撑体131的材质可以为环氧树脂等现有芯片塑封料，其它可选方案中，也可以与芯片塑封料的材质不同，例如可以为在一定温度下可挥发的有机物。
一个方案中，铜夹组件13的形成工艺包括：
将铜板贴敷于载板，通过腐蚀铜板工艺形成若干个平面状铜互连线；
对承载在载板上的若干个平面状铜互连线填充塑封料，塑封料固化后形成绝缘支撑体131；
去除载板，后对由绝缘支撑体131支撑的若干个平面状铜互连线进行机械加工形成两端之间的高度差。
其它可选方案中，铜夹组件13的形成工艺也可以包括：
在载板上刻蚀若干凹槽，向凹槽内填充金属铜，利用研磨工艺去除凹槽外的多余铜，各凹槽内的铜形成若干个平面状铜互连线；
对承载在载板上的若干个平面状铜互连线填充塑封料，塑封料固化后形成绝缘支撑体131；
湿法腐蚀去除载板，后对由绝缘支撑体131支撑的若干个平面状铜互连线进行机械加工形成两端之间的高度差。
上述工艺中的载板可以为玻璃，去除载板可以使用激光剥离，也可以使用HF酸腐蚀。上述工艺中的机械加工可以为冲压工艺。冲压工艺中，例如用取件吸嘴吸附平面状铜互连线的中部，对两个端进行冲压，使两端与中部之间形成一钝角。
再之后，仍参照图5所示局部结构立体图、图6所示局部结构俯视图，以及图1中的步骤S5，键合各个铜互连线132、对位的焊盘120与引脚112，使每一铜互连线132连接焊盘120与对应引脚112。
利用一个绝缘支撑体131承载多个铜互连线132形成铜夹组件13，通过将铜夹组件13对合于芯片12的正面12a，可使多个铜互连线132的两端同时实现焊盘120与对应引脚112的对位；之后通过一次键合工艺，可实现各个铜互连线132、对位的焊盘120与引脚112的电连接。好处在于：相对于在芯片12的各个焊盘120与引线框架11的各个引脚112分次布置铜互连线132、键合，可提高效率；此外，由于具有绝缘支撑体131的承载，铜互连线132的厚度可以做薄，有利于降低铜互连线132中的应力。
一个可选方案中，铜夹组件13中的铜互连线132的厚度范围为：25～75um。上述厚度远小于现有封装工艺中的铜夹厚度。
参照图6所示，铜夹组件13中，铜互连线132的最窄处的宽度可以为50μm。该最窄处对应于焊盘120处，即本发明的封装方法可以应用于焊盘尺寸小、焊盘设置密度高的芯片12的封装。可以理解的是，焊盘120尺寸小、设置密集可以使得芯片12可以小型化。
在具体键合工艺中，键合各个铜互连线132、对位的焊盘120与引脚112可以通过回流焊锡工艺实现。焊盘120与引脚112可以由铝或铜制成；当为铜时，锡焊料与铜浸润，焊锡工艺可实现焊盘120、引脚112与铜互连线132的良好结合；当为铝时，可在铝基体上表面复合钛镍银合金、镍钯金、或复合镍金等与锡焊料浸润性能佳的材料，以防止焊锡层脱落。焊锡工艺一般在高于200℃进行，此温度可实现一些充当绝缘支撑体131的有机物的挥发，即可仅保留铜互连线132。仅保留铜互连线132的方案好处在于：有利于塑封成型工艺中的塑封料与铜互连线132、芯片12、引线框架11的结合，封装效果佳。
步骤S4、S5中，一个芯片12与一个引线框架11的封装可以a)通过一个铜夹组件13实现，也可以b)通过多个铜夹组件13实现。
对于a)方案，芯片12上的所有待连接焊盘120、引线框架11上的所有待连接引脚112对应的各个铜互连线132布置在一个绝缘支撑体131上。
对于b)方案，芯片12上的部分个待连接焊盘120、引线框架11上的部分个待连接引脚112对应的铜互连线132布置在一个绝缘支撑体131上；芯片12上的其它部分个待连接焊盘120、引线框架11上的其它部分个待连接引脚112对应的铜互连线132布置在另外一个或多个绝缘支撑体131上。
a)方案相对于b)方案的好处在于：能降低铜夹组件13对合、铜互连线键合次数，提高封装效率。b)方案相对于a)方案的好处在于：能降低铜夹组件13中，铜互连线132的对位精准度，以及便于对位准确度检测。
对于多个芯片12与一个引线框架11的封装通过多个铜夹组件13实现的情况，也可以采用上述a)方案或b)方案。
此外，图6中，一个铜互连线132连接一个焊盘120与一个引脚112，其它可选方案中，也可以一个铜互连线132将两个或两个以上数目的焊盘120连接至同一引脚112，或一个铜互连线132将一个焊盘120连接至两个或两个以上数目的引脚112。
之后，参照图1中的步骤S6与图7所示，塑封成型，使引线框架11、铜互连线132与芯片12形成芯片封装结构1。
塑封料14的材质可以为现有的塑封料材质，例如环氧树脂。
可以看出，上述芯片封装结构1中，铜互连线132的厚度范围为：25～75μm，小于常规铜互连线132的厚度，铜互连线132中的应力小。此外，铜互连线132的最窄处的宽度为50μm，该最窄处的面积与焊盘120的面积大致相等，有利于使芯片12小型化。
此外，上述芯片封装结构1中的芯片不限种类，可以包含存储器件。另外，芯片封装结构1还可以兼容现有的QFN封装结构或BGA封装结构，适用广。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种芯片封装方法，其特征在于，包括：
提供引线框架，所述引线框架包括基岛与若干引脚；
提供芯片，所述芯片包括正面与背面，所述正面暴露有若干焊盘；
将所述芯片的背面置于所述引线框架的基岛；
贴装铜夹组件，所述铜夹组件包括绝缘支撑体以及由所述绝缘支撑体支撑的若干铜互连线，所述铜夹组件对合于所述芯片的正面，每一所述铜互连线的两端分别对位于焊盘与对应引脚；
键合各个所述铜互连线、对位的焊盘与引脚，使每一所述铜互连线连接焊盘与对应引脚；
塑封成型，使所述引线框架、铜互连线与所述芯片形成芯片封装结构。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述铜夹组件的形成工艺包括：
将铜板贴敷于载板，通过腐蚀铜板工艺形成若干个平面状铜互连线；
对承载在载板上的若干个平面状铜互连线填充塑封料，所述塑封料固化后形成绝缘支撑体；
去除载板，后对由所述绝缘支撑体支撑的若干个平面状铜互连线进行机械加工形成两端之间的高度差。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述铜夹组件中，铜互连线的厚度范围为：25～75μm。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述铜夹组件中，铜互连线的最窄处的宽度为50μm。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述绝缘支撑体的材料与所述塑封成型工艺中的塑封料的材料相同。
6.根据权利要求1所述的芯片封装方法，其特征在于，键合各个所述铜互连线、对位的焊盘与引脚通过回流焊锡工艺实现。
7.根据权利要求6所述的芯片封装方法，其特征在于，所述绝缘支撑体的材料与所述塑封成型工艺中的塑封料的材料不同，所述回流焊锡工艺的温度使所述绝缘支撑体挥完全挥发。
8.根据权利要求1所述的芯片封装方法，其特征在于，同一铜夹组件实现一个芯片与一个引线框架的封装，或实现多个芯片与一个引线框架的封装。
9.根据权利要求1所述的芯片封装方法，其特征在于，一个芯片与一个引线框架的封装通过多个铜夹组件实现，或多个芯片与一个引线框架的封装通过多个铜夹组件实现。
10.一种根据权利要求1至9任一项所述的芯片封装方法制作的芯片封装结构。
11.根据权利要求10所述的芯片封装结构，其特征在于，所述芯片包含存储器件，和/或所述芯片封装结构为QFN封装结构或BGA封装结构。
CN201910172569.9A 2019-03-07 2019-03-07 一种芯片封装结构及芯片封装方法 Active CN111668104B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910172569.9A CN111668104B (zh) 2019-03-07 2019-03-07 一种芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910172569.9A CN111668104B (zh) 2019-03-07 2019-03-07 一种芯片封装结构及芯片封装方法

Publications (2)

Publication Number Publication Date
CN111668104A true CN111668104A (zh) 2020-09-15
CN111668104B CN111668104B (zh) 2022-07-01

Family

ID=72381808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910172569.9A Active CN111668104B (zh) 2019-03-07 2019-03-07 一种芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN111668104B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
TW428875U (en) * 1999-06-16 2001-04-01 Chipmos Technologies Inc Multi-chip IC packaging structure
CN102263093A (zh) * 2011-07-15 2011-11-30 上海凯虹科技电子有限公司 桥式器件的封装结构
CN109216295A (zh) * 2017-06-30 2019-01-15 联发科技股份有限公司 半导体封装

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
TW428875U (en) * 1999-06-16 2001-04-01 Chipmos Technologies Inc Multi-chip IC packaging structure
CN102263093A (zh) * 2011-07-15 2011-11-30 上海凯虹科技电子有限公司 桥式器件的封装结构
CN109216295A (zh) * 2017-06-30 2019-01-15 联发科技股份有限公司 半导体封装

Also Published As

Publication number Publication date
CN111668104B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP3526788B2 (ja) 半導体装置の製造方法
US8129225B2 (en) Method of manufacturing an integrated circuit module
CN209785926U (zh) 半导体器件
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
KR100265566B1 (ko) 칩 스택 패키지
CN211150513U (zh) 封装体
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN111668104B (zh) 一种芯片封装结构及芯片封装方法
JP4881369B2 (ja) 半導体装置の製造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP2006013555A (ja) 半導体装置
JP4123131B2 (ja) 半導体装置
JP5352639B2 (ja) 半導体装置の製造方法
JP5271402B2 (ja) 半導体装置の製造方法
TWI596678B (zh) 半導體封裝結構及其製作方法
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JP2006013554A (ja) 半導体装置
CN116093046A (zh) 单颗芯片的制备方法及芯片结构
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
KR20170008958A (ko) 적층형 반도체 패키지 및 이의 제조방법
JPH03139870A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant