JP2005294443A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005294443A
JP2005294443A JP2004105834A JP2004105834A JP2005294443A JP 2005294443 A JP2005294443 A JP 2005294443A JP 2004105834 A JP2004105834 A JP 2004105834A JP 2004105834 A JP2004105834 A JP 2004105834A JP 2005294443 A JP2005294443 A JP 2005294443A
Authority
JP
Japan
Prior art keywords
back surface
semiconductor device
semiconductor element
terminal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004105834A
Other languages
English (en)
Inventor
Wataru Ishii
渉 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004105834A priority Critical patent/JP2005294443A/ja
Publication of JP2005294443A publication Critical patent/JP2005294443A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 安価なリードフレームを用い、ダイパッドを不要にして、半導体装置の薄型化、小型化、多ピン化を低コストで実現し、半導体素子を安定に固定し、接続信頼性及び封止の安定性、更には実装の信頼性と安定性を向上させること。
【解決手段】 リードフレーム２４から作製された端子（外部端子）５と半導体素子（ＩＣチップ）１とがワイヤ４でワイヤボンディングされ、封止樹脂７で封止され、半導体素子１の裏面に接して絶縁性樹脂層２１が予めコーティング等で形成され、この絶縁性樹脂層２１が封止樹脂７の裏面側に露出しており、端子５の裏面と同一平面上に存在している装置（半導体パッケージ）２０。
【選択図】 図１

Description

本発明は、半導体素子と端子とが接続され、封止材で封止された半導体装置及びその製造方法に関するものである。
近年の電子機器への要求は、小型、薄型、軽量、高性能、高機能、低コストなどであるが、ＳＩＰ（System In Package）等は、まさにこれらの要求から生み出されたものである。しかしながら、半導体集積回路（ＩＣ）チップを実装するためのインターポーザーと呼ばれる配線回路基板が必要であるため、低コスト化、薄型化の要求を十分に満足していない。
図８には、ダイパッド非露出型の半導体装置（半導体パッケージ）１０を示すが、これは、安価なリードフレームを用い、隅部のリード部６で支持されたダイパッド３上に半導体素子であるＩＣチップ１をダイボンド材８によって固定し、金属ワイヤ４によってＩＣチップ１の電極パッド２と端子５とをワイヤボンディングで接続し、端子５の裏面及び側面以外をモールド樹脂７で封止したものである（例えば後記の特許文献１参照）。
この半導体パッケージでは、リードフレームから作製された端子５が外部（接続）端子として用いられ、プリント配線板（図示せず）に直接はんだ付けされて実装される。
一方、リードフレームから作製された端子を用いるが、上記のようなダイパッドは用いないで樹脂封止したパッケージ（例えば後記の特許文献２参照）や、リードフレーム及びダイパッドを共に用いないで樹脂封止したパッケージ（例えば後記の特許文献３参照）も知られている。
特開２００３−３３２５１４号公報（第９欄１０行目〜第１０欄２０行目、図３〜図５） 特開２００３−２１８１４５号公報（第５欄１行目〜第８欄３行目、図１〜図２） 特開２００１−２３０２７０号公報（第２頁右欄２１行目〜第３頁左欄２行目、図１〜図２）。
図８に示した如き特許文献１に示されたダイパッド非露出型の半導体装置１０は、ダイパッド３を半導体装置内部にディプレス加工でアップセットしてダイパッド３の非露出化を実現しているため、次の（１）〜（５）の問題点がある。
（１）ダイパッド３を露出させたパッケージと比較して、半導体装置の薄型化が困難で ある。
（２）ダイパッド３及びそれを支える吊り部６が必要であり、半導体装置の小型化及び 多ピン化の妨げとなる。
（３）ダイパッド３の下面をハーフエッチングしたもの（図示せず）が知られているが 、この場合も、リードフレームに樹脂フィルムを貼り付けてダイボンドするときに、ダ イパッド３の沈み込みが発生するので、半導体素子１を所定の位置に搭載し難くなる。
（４）また、そのようにリードフレームに樹脂フィルムを貼り付ける場合、樹脂フィル ムが破れる等の問題があり、ヒートプレートをダイパッド部に接触させるのが困難であ るため、ワイヤボンディング時の熱、荷重、超音波が半導体素子１に均一に伝わらず、 ワイヤボンディングの接続不良が発生し易い。
（５）また、射出成形等で樹脂封止７を行なう場合に、ダイパッド３のシフト等が発生 し、ボンディングワイヤ４の切断等の不良が発生し易いと共に、ダイパッド３裏面への 樹脂の充填性が悪く、ボイドや未充填等の不良が発生し易い。
また、特許文献２に示された半導体パッケージでは、ダイパッド自体をなくして半導体素子の裏面が露出しているので、上記した問題はある程度は解消されるものの、実装過程において半導体素子の裏面の損傷が生じ易いと共に、プリント配線板への実装時に絶縁手段をプリント配線板側に設ける必要があって、実装の作業性及び信頼性に問題がある。
また、特許文献３に示された半導体パッケージでは、半導体素子の裏面は絶縁材で保護されるが、端子がリードフレームから作製されるものではなく、メタルフレーム上への金属ワイヤの接続後にメタルフレームを溶解除去してワイヤ付きの端子を形成しているので、端子の形成がそれ程容易ではなく、その接合強度も不十分となり、更にはプリント配線板への接合も不良となり易いので、端子部にはスタッド端子を付加する必要がある。
本発明の目的は、安価なリードフレームを用い、ダイパッドを不要にして、半導体装置の薄型化、小型化、多ピン化を低コストで実現し、半導体素子を安定に固定し、接続信頼性及び封止の安定性、更には実装の信頼性と安定性を向上させることにある。
即ち、本発明は、リードフレームから作製された端子と半導体素子とが接続され、封止材で封止された半導体装置において、前記半導体素子の裏面に接して絶縁物質層が形成され、この絶縁物質層が前記封止材の裏面側に露出していることを特徴とする半導体装置に係るものである。
本発明はまた、リードフレームから作製された端子と半導体素子とが接続され、封止材で封止された半導体装置の製造方法において、半導体ウェハの裏面に接して絶縁物質層を形成する工程と、前記半導体ウェハを個片化して、裏面に接して前記絶縁物質層が形成された半導体素子を得る工程と、この半導体素子をリードフレーム間に配置する工程と、前記絶縁物質層及び前記リードフレームの裏面を除いて前記半導体素子及び前記リードフレームを封止材で封止する工程と、前記リードフレームの所定箇所を前記封止材と共に切断して、前記端子を形成すると共に、前記絶縁物質層が前記封止材の裏面側に露出した半導体装置を得る工程とを有することを特徴とする半導体装置の製造方法も提供するものである。
本発明の半導体装置及びその製造方法によれば、安価なリードフレームを用いて、半導体素子を接続する端子を形成し、前記半導体素子の裏面に接して形成された絶縁物質層を封止材の裏面側に露出させた構造とし、またこの構造を製造する方法として、半導体ウェハの裏面に接して絶縁物質層を形成した後に前記半導体ウェハを個片化して、裏面に接して前記絶縁物質層が形成された半導体素子を得、この半導体素子をリードフレーム間に配置して、前記絶縁物質層及び前記リードフレームの裏面を除いて前記半導体素子及び前記リードフレームを封止材で封止した後、前記リードフレームの所定箇所を前記封止材と共に切断して、前記端子を形成すると共に、前記絶縁物質層が前記封止材の裏面側に露出した半導体装置を得ているので、次の（ａ）〜（ｈ）に示す顕著な作用効果を得ることができる。
（ａ）半導体素子を搭載するためのダイパッドが不要になり（ダイパッドに必要とされ る厚みが不要となり）、ダイパッドをアップセットする必要がないため、半導体装置の 薄型化が可能となる。
（ｂ）また、ダイパッドを非露出とするのに必要なダイパッドのディプレス加工も不要 になるので、リードフレームのコストダウンが図れる。
（ｃ）ダイパッドのみならず、ダイパッド吊り部が不要となるため、外部端子を配置す る上での制約が緩和され、半導体装置の小型化及び多ピン化を実現できる。
（ｄ）ダイパッドを不要として半導体素子を絶縁物質層を介して樹脂フィルムに固定し て半導体素子をダイボンドできるので、ダイボンド時に半導体素子のずれが発生しにく い。
（ｅ）ダイパッドを不要として半導体素子は絶縁物質層を介して樹脂フィルムに直接固 定してワイヤボンディングできるので、ワイヤボンド時に熱、荷重、超音波が均一に伝 わり、ワイヤボンディングの接続信頼性が向上する。
（ｆ）ダイパッドが不要であって、半導体素子の裏面を予め絶縁物質層で覆っておくた め、射出成形等での樹脂封止を行なう場合のダイパッドのシフトによるワイヤの切断等 や、ダイパッド裏面のボイド、未充填等の不良が発生しない。
（ｇ）半導体素子の裏面が予め絶縁物質層で保護されているので、実装過程において半 導体素子の裏面の損傷を防止でき、かつプリント配線板への実装時にプリント配線板と 半導体素子との絶縁を容易に行い、実装信頼性が向上する。
（ｈ）リードフレームから端子を形成し、これに半導体素子をワイヤボンディングする ことによって、端子の形成が容易であると同時に、端子での接合強度が十分となり、接 合不良をなくすことができる。
本発明の半導体装置及びその製造方法においては、前記半導体素子が前記端子にワイヤボンディングで接続され、リードフレームから加工された前記端子が外部（接続）端子として前記封止材の少なくとも裏面側に露出していることが望ましい。
このためには、前記リードフレームを支持体上に固定した後、前記半導体ウェハの個片化によって得られた前記半導体素子を前記絶縁物質層の側で前記リードフレームのない前記支持体上に固定し、前記半導体素子と前記リードフレームとをワイヤボンディングで接続し、前記封止材を前記半導体素子及び前記リードフレーム上に被着し、更に前記リードフレームの所定箇所を前記封止材と共に切断して、前記封止材の少なくとも裏面側に前記端子を外部端子として露出させると共に前記封止材の裏面側に前記絶縁物質層を露出させた前記半導体装置を得るのがよい。
この場合、半導体素子をリードフレームにワイヤボンディングすることによって、ボンディング接続部の接合強度が良好であって熱的ストレスに十分に耐え、また低コストでの接続を行うことができる。そして、前記絶縁物質層の裏面と前記封止材及び前記端子の裏面とを同一面上に存在させるのが、パッケージの薄型化に有利であると共に、樹脂フィルム等に半導体素子及び端子を安定して保持し、ワイヤボンディング及び樹脂封止を安定かつ信頼性良く高歩留で行うことができる。
この絶縁物質層は、絶縁性樹脂層、絶縁膜、絶縁基板又は片面接着テープからなり、前記半導体ウェハの裏面に形成しておくのがよい。
この場合、前記半導体ウェハの裏面に、前記絶縁性樹脂層をスピンコート、トランスファー形成、印刷又はポッティングにより形成し、絶縁膜をスパッタ又は蒸着により形成し、前記絶縁基板を接着し、前記片面接着テープを接着することができる。
次に、本発明の好ましい実施の形態を図面参照下に説明する。
第１の実施の形態
図１〜図４は、本発明の第１の実施の形態を示すものである。
図１（Ａ）は本実施の形態による半導体装置（半導体パッケージ）２０の断面図、図１（Ｂ）はその平面図、図１（Ｃ）はその裏面図である。この半導体装置２０は、半導体素子（ＩＣチップ）１の裏面に予めコーティングした絶縁性樹脂層２１を半導体装置（又は封止材７）裏面に露出させ、かつリードフレームから作製された端子（外部端子）５の裏面及び側面も露出させ、絶縁性樹脂層２１の裏面と端子５の裏面とを同一平面上に存在させた構造となっていることを特徴としている。その他は、図８に示した従来構造と同様である。
この半導体装置２０を製造するには、まず、図３（ａ）に示すように、各素子領域を
作り込み、表面に各電極パッド２を形成した半導体ウェハ２７の裏面に接して、図３（ｂ）に示すように、エポキシ樹脂等の絶縁性樹脂層２１をコーティングし、更に図３（ｃ）に示すように、半導体ウェハ２７をダイシングにより個片化して、裏面に接して絶縁性樹脂層２１が形成された半導体素子１を作製する。
ここで、半導体素子１裏面に絶縁性樹脂層２１をウェハ状態でスピンコート、トランスファー成形、印刷、ポッティング等により形成した後、ダイシング装置によって個片に分割する。
次いで、図２（ａ）に示すように、リードフレーム２４と、リードフレーム２４及び半導体素子１を固定するための樹脂フィルム２５とを準備し、リードフレーム２４を樹脂フィルム２５上に固定する。このリードフレーム２４は半導体装置が複数個取れる構造になっており、最終的に個片に分割される。この場合、予めＮｉ−Ｐｄ−Ａｕ等のめっき処理がされたリードフレームを用いることもできる。
次いで、図２（ｂ）に示すように、裏面に予め絶縁性樹脂層２１がコーティングされた半導体素子１をリードフレーム２４間の樹脂フィルム２５上の所定のエリアに接着する。
次いで、図２（ｃ）に示すように、半導体素子１の電極２とリードフレーム２４のリード部（端子）５とをワイヤボンディング装置によってＡｕ、Ａｌ等のワイヤ４で接続する。
次いで、図２（ｄ）に示すように、半導体装置全体を射出成形法やポッティング法、印刷法等によってエポキシ樹脂等の樹脂７で封止する。この封止樹脂７は、熱硬化性樹脂や紫外線硬化性樹脂等、半導体パッケージに用いられる一般的なものでよい。
次いで、図２（ｅ）に示すように、樹脂フィルム２５に加熱処理、ＵＶ（紫外線）照射等を施して、樹脂フィルム２５をピールオフにより除去する。リードフレーム２４に予めめっき処理がされていない場合には、樹脂フィルム２５の除去後にＳｎ−ＢｉやＳｎ−Ａｇ−Ｃｕ、Ｎｉ−Ａｕ等のめっき処理を行なう。
次いで、図２（ｆ）に示すように、リードフレーム２４の所定箇所を封止樹脂７と共にダイシング装置によるブレード２６で分割し、図１（Ａ）に示した如き各半導体装置１に個片化する。
図４には、こうして得られた半導体装置１の端子５をはんだ２３によってプリント配線板２８上の接続ランド２９に接合して、半導体装置１を実装した状態を示す。
本実施の形態によるパッケージ構造とその製造方法によれば、半導体素子１を搭載するためのダイパッドを不要としているので、ダイパッドに必要とされる厚みや、ダイパッド裏面を非露出とするためのディプレス加工によるダイパッドのアップセットが不要となるため、半導体装置２０の薄型化とコストダウンが可能となる。
また、ダイパッドのみならず、ダイパッド吊り部が不要となるため、外部端子５を配置する上での制約が緩和され、半導体装置２０の小型化及び多ピン化を実現できる。
そして、ダイパッドを不要として半導体素子１を絶縁性樹脂層２１を介して樹脂フィルム２５に固定して半導体素子１をダイボンドできるので、ダイボンド時に半導体素子１のずれが発生しにくくなると共に、その樹脂フィルム２５に半導体素子１を絶縁性樹脂層２１を介して固定してワイヤボンディングできるので、ワイヤボンド時に熱、荷重、超音波が均一に伝わり、ワイヤボンディングの接続信頼性が向上する。
また、ダイパッドが不要であって、ウェハ状態で個片化前の半導体素子１の裏面を予めエポキシ樹脂等の絶縁性樹脂層２１で覆っておき、個片化後の半導体素子１を絶縁性樹脂層２１を介して樹脂フィルム２５上に固定しているので、射出成形等での樹脂封止を行なう場合のダイパッドのシフトによるワイヤ４の切断等や、ダイパッド裏面のボイド、未充填等の不良が発生しない。
そして、半導体素子１の裏面が予め絶縁性樹脂層２１で覆われて保護されているので、実装過程において半導体素子１の裏面の損傷を防止でき、かつ半導体素子１の裏面の電気的絶縁性を確保してプリント配線板２８への実装時にプリント配線板２８と半導体素子１との絶縁を容易に行い、実装信頼性が向上する。
しかも、リードフレーム２４から端子５を形成し、これに半導体素子１をワイヤボンディングすることによって、端子５の形成が容易であると同時に、端子５での接合強度が十分となり、接合不良をなくすことができる。
なお、絶縁性樹脂層２１は、上記の電気的絶縁性の確保のためには、２０〜１００μｍの厚みを有することが望ましく、また材質的には、半導体素子１との間及び封止樹脂７との間にクラックが入り難いものであることが望ましく、封止樹脂７と熱膨張係数等の近いエポキシ系樹脂やポリイミド系樹脂からなるのがよい。
また、半導体素子１をリードフレーム２４にワイヤボンディングすることによって、ボンディング接続部の接合強度が良好であって熱的ストレスに十分に耐え、また低コストでの接続を行うことができる。そして、半導体素子の裏面に予め形成した絶縁性樹脂層２１の裏面とリードフレーム２４の裏面とを同一平面上に存在させているので、パッケージの薄型化に有利であると共に、樹脂フィルム２５に半導体素子１及びリードフレーム２４を安定して保持し、ワイヤボンディング及び樹脂封止を安定かつ信頼性良く高歩留で行うことができる。
第２の実施の形態
図５は、本発明の第２の実施の形態を示すものである。
図５（Ａ）は本実施の形態による半導体装置（半導体パッケージ）３０の断面図、図５（Ｂ）はその平面図、図５（Ｃ）はその裏面図である。この半導体装置３０は、半導体素子（ＩＣチップ）１の裏面に予めスパッタリング又は真空蒸着で形成したＳｉＯ2等の絶縁膜３１を半導体装置（または封止材７）裏面に露出させ、かつリードフレームから作製された端子（外部端子）５の裏面及び側面を露出させ、絶縁膜３１の裏面と端子５の裏面とを同一平面上に存在させた構造となっていることを特徴としている。その他は、図８に示した従来構造と同様である。
本実施の形態によれば、半導体ウェハの状態でその裏面にＳｉＯ2等の絶縁膜３１をスパッタリング等により成膜した後は、図２（ａ）〜（ｆ）に示した工程によって図５に示した半導体パッケージ３０を作製する。従って、上述した第１の実施の形態と同様の作用効果を得ることができる。
第３の実施の形態
図６は、本発明の第３の実施の形態を示すものである。
図６（Ａ）は本実施の形態による半導体装置（半導体パッケージ）４０の断面図、図６（Ｂ）はその平面図、図６（Ｃ）はその裏面図である。この半導体装置４０は、半導体素子（ＩＣチップ）１の裏面に予め接着剤４２（又は接着テープ）等により接着したガラス、セラミックス等の絶縁基板４１を半導体装置（又は封止材７）裏面に露出させ、かつリードフレームから作製された端子（外部端子）５の裏面及び側面を露出させ、絶縁基板４１の裏面と端子５の裏面とを同一平面上に存在させた構造となっていることを特徴としている。その他は、図８に示した従来構造と同様である。
本実施の形態によれば、半導体ウェハの状態でその裏面にガラス等の絶縁基板４１を被着した後は、図２（ａ）〜（ｆ）に示した工程によって図６に示した半導体パッケージ４０を作製する。従って、上述した第１の実施の形態と同様の作用効果を得ることができる。
第４の実施の形態
図７は、本発明の第４の実施の形態を示すものである。
図７（Ａ）は本実施の形態による半導体装置（半導体パッケージ）５０の断面図、図６（Ｂ）はその平面図、図６（Ｃ）はその裏面図である。この半導体装置５０は、半導体素子（ＩＣチップ）１の裏面に予め接着した片面接着テープ５１を半導体装置（または封止材７）裏面に露出させ、かつリードフレームから作製された端子（外部端子）５の裏面及び側面を露出させ、片面接着テープ５１の裏面と端子５の裏面とを同一平面上に存在させた構造となっていることを特徴としている。その他は、図８に示した従来構造と同様である。
本実施の形態によれば、半導体ウェハの状態でその裏面に片面接着テープ５１を接着した後は、図２（ａ）〜（ｆ）に示した工程によって図７に示した半導体パッケージ５０を作製する。従って、上述した第１の実施の形態と同様の作用効果を得ることができる。上記の片面接着テープ５１は、半導体素子１側に接着面を有し、ウェハ状態で接着されるものであるが、ダイシングシートに接着させたものや、ダイシングシート自体を用いることも可能である。
以上に述べた各実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
例えば、上述した半導体パッケージの各構成部分の材質や形状等は種々に変更してよいし、端子の配置やパターンも上述したものに限定されることはない。
本発明の第１の実施の形態による半導体装置（半導体パッケージ）の図１（Ｂ）のＡ−Ａ線断面図（Ａ）、その平面図（Ｂ）、その裏面図（Ｃ）である。 同、半導体装置の製造方法を工程順に示す各断面図である。 同、半導体装置の製造方法を工程順に示す各断面図である。 同、半導体装置の実装状態の断面図である。 本発明の第２の実施の形態による半導体装置（半導体パッケージ）の図５（Ｂ）のＡ−Ａ線断面図（Ａ）、その平面図（Ｂ）、その裏面図（Ｃ）である。 本発明の第３の実施の形態による半導体装置（半導体パッケージ）の図６（Ｂ）のＡ−Ａ線断面図（Ａ）、その平面図（Ｂ）、その裏面図（Ｃ）である。 本発明の第４の実施の形態による半導体装置（半導体パッケージ）の図７（Ｂ）のＡ−Ａ線断面図（Ａ）、その平面図（Ｂ）、その裏面図（Ｃ）である。 従来例による半導体装置（半導体パッケージ）の図８（Ｂ）のＡ−Ａ線断面図（Ａ）、その平面図（Ｂ）、その裏面図（Ｃ）である。
符号の説明
１…ＩＣチップ（半導体素子）、２…電極パッド、３…ダイパッド、４…金属ワイヤ、５…端子（外部端子）、７…封止樹脂、８…ダイボンド材、
１０、２０、３０、４０、５０…半導体パッケージ、２１…絶縁性樹脂層、
２３…はんだ、２４…リードフレーム、２５…樹脂フィルム、２６…ブレード、
２７…半導体ウェハ、２８…プリント基板、２９…接続ランド、３１…絶縁膜、
４１…絶縁基板、４２…接着剤、５１…片面接着テープ

Claims (10)

  1. リードフレームから作製された端子と半導体素子とが接続され、封止材で封止された半導体装置において、前記半導体素子の裏面に接して絶縁物質層が形成され、この絶縁物質層が前記封止材の裏面側に露出していることを特徴とする半導体装置。
  2. 前記半導体素子が前記端子にワイヤボンディングで接続され、リードフレームから加工された前記端子が外部端子として前記封止材の少なくとも裏面側に露出している、請求項１に記載した半導体装置。
  3. 前記絶縁物質層の裏面と前記封止材及び前記端子の裏面とが同一面上に存在している、請求項２に記載した半導体装置。
  4. 前記絶縁物質層が前記半導体素子の裏面に予め形成されたものである、請求項１に記載した半導体装置。
  5. 前記絶縁物質層が、絶縁性樹脂層、絶縁膜、絶縁基板又は片面接着テープからなる、請求項４に記載した半導体装置。
  6. 半導体素子と端子とが接続され、封止材で封止された半導体装置の製造方法において、半導体ウェハの裏面に接して絶縁物質層を形成する工程と、前記半導体ウェハを個片化して、裏面に接して前記絶縁物質層が形成された半導体素子を得る工程と、この半導体素子をリードフレーム間に配置する工程と、前記絶縁物質層及び前記リードフレームの裏面を除いて前記半導体素子及び前記リードフレームを封止材で封止する工程と、前記リードフレームの所定箇所を前記封止材と共に切断して、前記端子を形成すると共に、前記絶縁物質層が前記封止材の裏面側に露出した半導体装置を得る工程とを有することを特徴とする半導体装置の製造方法。
  7. 前記リードフレームを支持体上に固定した後、前記半導体ウェハの個片化によって得られた前記半導体素子を前記絶縁物質層の側で前記リードフレームのない前記支持体上に固定し、前記半導体素子と前記リードフレームとをワイヤボンディングで接続し、前記封止材を前記半導体素子及び前記リードフレーム上に被着し、更に前記リードフレームの所定箇所を前記封止材と共に切断して、前記封止材の少なくとも裏面側に前記端子を外部端子として露出させると共に前記封止材の裏面側に前記絶縁物質層を露出させた前記半導体装置を得る、請求項６に記載した半導体装置の製造方法。
  8. 前記絶縁物質層の裏面と前記封止材及び前記端子の裏面とを同一面上に存在させる、請求項７に記載した半導体装置の製造方法。
  9. 絶縁性樹脂層、絶縁膜、絶縁基板又は片面接着テープからなる前記絶縁物質層を前記半導体ウェハの裏面に形成する、請求項６に記載した半導体装置の製造方法。
  10. 前記半導体ウェハの裏面に、前記絶縁性樹脂層をスピンコート、トランスファー成形、印刷又はポッティングにより形成し、前記絶縁膜をスパッタ又は蒸着により形成し、前記絶縁基板を接着し、前記片面接着テープを接着する、請求項９に記載した半導体装置の製造方法。
JP2004105834A 2004-03-31 2004-03-31 半導体装置及びその製造方法 Pending JP2005294443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004105834A JP2005294443A (ja) 2004-03-31 2004-03-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105834A JP2005294443A (ja) 2004-03-31 2004-03-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005294443A true JP2005294443A (ja) 2005-10-20

Family

ID=35327058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105834A Pending JP2005294443A (ja) 2004-03-31 2004-03-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005294443A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052476A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2009253014A (ja) * 2008-04-07 2009-10-29 Denso Corp 電子装置の製造方法
JP2013038214A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置の製造方法
WO2013065895A1 (ko) * 2011-11-03 2013-05-10 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
JP2013235999A (ja) * 2012-05-10 2013-11-21 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
WO2014091714A1 (ja) * 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
CN105185900A (zh) * 2014-06-17 2015-12-23 旭化成微电子株式会社 霍尔传感器
JP2016021549A (ja) * 2014-06-17 2016-02-04 旭化成エレクトロニクス株式会社 ホールセンサ
CN104170109B (zh) * 2012-12-14 2016-11-30 旭化成微电子株式会社 磁传感器和磁传感器装置
CN106686920A (zh) * 2016-12-23 2017-05-17 华中科技大学 一种提升电路稳定性的方法
JP2018032852A (ja) * 2016-08-22 2018-03-01 ローム株式会社 半導体装置、半導体装置の実装構造
JP2019220607A (ja) * 2018-06-21 2019-12-26 株式会社加藤電器製作所 半導体装置の製造方法
CN111261595A (zh) * 2020-01-20 2020-06-09 上海艾为电子技术股份有限公司 一种无基岛框架封装结构及其制备方法
JP2020123641A (ja) * 2019-01-30 2020-08-13 新日本無線株式会社 半導体装置およびその製造方法
CN117238877A (zh) * 2023-11-14 2023-12-15 青岛泰睿思微电子有限公司 Dfn框架封装结构及封装方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910406B2 (en) 2005-11-02 2011-03-22 Panasonic Corporation Electronic circuit device and method for manufacturing same
WO2007052476A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
US8558362B2 (en) 2007-09-20 2013-10-15 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2009253014A (ja) * 2008-04-07 2009-10-29 Denso Corp 電子装置の製造方法
JP2013038214A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置の製造方法
US8513060B2 (en) 2011-08-08 2013-08-20 Renesas Electronics Corporation Manufacturing method using multi-step adhesive curing for sealed semiconductor device
US8941226B2 (en) 2011-08-08 2015-01-27 Renesas Electronics Corporation Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
WO2013065895A1 (ko) * 2011-11-03 2013-05-10 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
JP2013235999A (ja) * 2012-05-10 2013-11-21 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9269671B2 (en) 2012-05-10 2016-02-23 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
WO2014091714A1 (ja) * 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
CN104170109A (zh) * 2012-12-14 2014-11-26 旭化成微电子株式会社 磁传感器和磁传感器装置以及磁传感器的制造方法
CN106848055A (zh) * 2012-12-14 2017-06-13 旭化成微电子株式会社 磁传感器和磁传感器装置以及磁传感器的制造方法
JPWO2014091714A1 (ja) * 2012-12-14 2017-01-05 旭化成エレクトロニクス株式会社 磁気センサの製造方法
CN104170109B (zh) * 2012-12-14 2016-11-30 旭化成微电子株式会社 磁传感器和磁传感器装置
JP2016021549A (ja) * 2014-06-17 2016-02-04 旭化成エレクトロニクス株式会社 ホールセンサ
JP2018137470A (ja) * 2014-06-17 2018-08-30 旭化成エレクトロニクス株式会社 ホールセンサ
CN105185900A (zh) * 2014-06-17 2015-12-23 旭化成微电子株式会社 霍尔传感器
JP2017120927A (ja) * 2014-06-17 2017-07-06 旭化成エレクトロニクス株式会社 ホールセンサ
CN107195772A (zh) * 2014-06-17 2017-09-22 旭化成微电子株式会社 霍尔传感器
CN107195772B (zh) * 2014-06-17 2019-06-25 旭化成微电子株式会社 霍尔传感器
CN105185900B (zh) * 2014-06-17 2018-07-06 旭化成微电子株式会社 霍尔传感器
JP2018032852A (ja) * 2016-08-22 2018-03-01 ローム株式会社 半導体装置、半導体装置の実装構造
CN106686920A (zh) * 2016-12-23 2017-05-17 华中科技大学 一种提升电路稳定性的方法
JP2019220607A (ja) * 2018-06-21 2019-12-26 株式会社加藤電器製作所 半導体装置の製造方法
JP2020123641A (ja) * 2019-01-30 2020-08-13 新日本無線株式会社 半導体装置およびその製造方法
JP7243016B2 (ja) 2019-01-30 2023-03-22 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法
CN111261595A (zh) * 2020-01-20 2020-06-09 上海艾为电子技术股份有限公司 一种无基岛框架封装结构及其制备方法
CN117238877A (zh) * 2023-11-14 2023-12-15 青岛泰睿思微电子有限公司 Dfn框架封装结构及封装方法

Similar Documents

Publication Publication Date Title
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
JP3461720B2 (ja) 樹脂封止型半導体装置
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3189703B2 (ja) 半導体装置及びその製造方法
US7405486B2 (en) Circuit device
JP5065586B2 (ja) 半導体装置の製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
JP2002026233A (ja) 半導体装置およびその製造方法
JP2017147272A (ja) 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
JP2005294443A (ja) 半導体装置及びその製造方法
JP3660663B2 (ja) チップパッケージの製造方法
TWI834888B (zh) 封裝基板
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
JP2001332580A (ja) 半導体装置及びその製造方法
JP2004063804A (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP4881369B2 (ja) 半導体装置の製造方法
JP4356196B2 (ja) 半導体装置組立体
JP4311294B2 (ja) 電子装置およびその製造方法
JP2002124597A (ja) プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子
JP4597183B2 (ja) 半導体装置の製造方法
JP2001127196A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4179702B2 (ja) 半導体装置の製造方法