JP3189703B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3189703B2 JP3189703B2 JP26760796A JP26760796A JP3189703B2 JP 3189703 B2 JP3189703 B2 JP 3189703B2 JP 26760796 A JP26760796 A JP 26760796A JP 26760796 A JP26760796 A JP 26760796A JP 3189703 B2 JP3189703 B2 JP 3189703B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- metal film
- chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Description
【０００１】
【発明の属する技術分野】本発明は、高密度実装を可能
とするリードレス表面実装型の樹脂封止型パッケージの
構造及び製造方法に関する。近年、携帯電話等にみられ
るように、電子機器の小型化により樹脂封止型パッケー
ジに設けられるリードのピッチが小さくなる傾向にあ
る。そのため、樹脂封止型パッケージにおいて、その小
型化を実現する新たな構造、製造方法が必要になってい
る。
とするリードレス表面実装型の樹脂封止型パッケージの
構造及び製造方法に関する。近年、携帯電話等にみられ
るように、電子機器の小型化により樹脂封止型パッケー
ジに設けられるリードのピッチが小さくなる傾向にあ
る。そのため、樹脂封止型パッケージにおいて、その小
型化を実現する新たな構造、製造方法が必要になってい
る。
【０００２】
【従来の技術】図３３，３４は従来の薄型の樹脂封止型
パッケージの断面を示す図である。図３３において、１
は樹脂，２はチップ，３はアウターリード，４は金アル
ミニウム等からなるボンディングワイヤ，５はダイパッ
ドを示す。このパッケージはＳＳＯＰ（SHRINK SMALL O
UTLINE PACKAGE）と呼ばれるタイプのものであり、アウ
ターリード３がガルウイング状に曲げられ、基板に実装
される。
パッケージの断面を示す図である。図３３において、１
は樹脂，２はチップ，３はアウターリード，４は金アル
ミニウム等からなるボンディングワイヤ，５はダイパッ
ドを示す。このパッケージはＳＳＯＰ（SHRINK SMALL O
UTLINE PACKAGE）と呼ばれるタイプのものであり、アウ
ターリード３がガルウイング状に曲げられ、基板に実装
される。
【０００３】また、図３４において、１は樹脂，２はチ
ップ，４は金アルミニウム等からなるボンディングワイ
ヤ，６はハンダボール，７はチップ２を搭載する搭載基
板を示す。このパッケージはＢＧＡ（BALL GRID ARRAY
）と呼ばれるタイプのものであり、基板に実装される
端子部分がハンダボール６により形成されている。
ップ，４は金アルミニウム等からなるボンディングワイ
ヤ，６はハンダボール，７はチップ２を搭載する搭載基
板を示す。このパッケージはＢＧＡ（BALL GRID ARRAY
）と呼ばれるタイプのものであり、基板に実装される
端子部分がハンダボール６により形成されている。
【０００４】
【発明が解決しようとする課題】図３３に示されるＳＳ
ＯＰタイプのパッケージでは、樹脂１内に占めるインナ
ーリード８からアウターリード３への引き回し部分９の
面積や、アウターリード３自身の占める面積が大きく、
実装面積が大きくなってしまうという問題があった。
ＯＰタイプのパッケージでは、樹脂１内に占めるインナ
ーリード８からアウターリード３への引き回し部分９の
面積や、アウターリード３自身の占める面積が大きく、
実装面積が大きくなってしまうという問題があった。
【０００５】また、図３４に示されるＢＧＡタイプのパ
ッケージでは、搭載基板７を用いる点で、コストが高く
なってしまうという問題があった。そこで本発明は，実
装面積が小さく、コストの低い樹脂封止型半導体装置と
その製造方法を提供することを目的とする。
ッケージでは、搭載基板７を用いる点で、コストが高く
なってしまうという問題があった。そこで本発明は，実
装面積が小さく、コストの低い樹脂封止型半導体装置と
その製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題は以下の手段を
とった半導体装置とその製造方法により解決することが
できる。
とった半導体装置とその製造方法により解決することが
できる。
【０００７】請求項１記載の発明は、電極パッドを有す
る半導体チップと、該半導体チップを封止する樹脂パッ
ケージと、該樹脂パッケージ底面に設けられ、該底面か
ら突出する樹脂突起と、該樹脂突起上に設けられた金属
膜と、該樹脂パッケージ底面の該樹脂突起と該チップと
の間の領域に形成され、該金属膜と接続された導電部
と、一端が該電極パッドとボンディングされ、他端が該
導電部とボンディングされたボンディングワイヤとを有
し、前記チップと前記樹脂パッケージ底面との間に放熱
部材を設けたことを特徴とするものである。請求項２記
載の発明は、 電極パッドを有する半導体チップと、該
半導体チップを封止する樹脂パッケージと、該樹脂パッ
ケージ底面にパッケージと一体に設けられ、該底面から
突出する樹脂突起と、該樹脂突起上に設けられた金属膜
と、一端が該電極パッドとボンディングされ、他端が該
金属膜とボンディングされたバンプとを有することを特
徴とするものである。請求項３記載の発明は、電極パッ
ドを有する半導体チップと、該半導体チップを封止する
樹脂パッケージと、該樹脂パッケージ底面に設けられ、
該底面から突出する樹脂突起と、該樹脂突起上に設けら
れた金属膜と、該樹脂パッケージ底面の該樹脂突起と該
チップとの間の領域に形成され、該金属膜と接続され導
電部と、一端が該電極パッドとボンディングされ、他端
が該導電部とボンディングされたバンプとを有すること
を特徴とするものである。請求項４記載の発明は、請求
項３記載のものにおいて、前記導電部に凹部が形成さ
れ、前記バンプが該凹部に嵌合するようにボンディング
されているものである。請求項５記載の発明は、請求項
１，３，または４記載のものにおいて、前記樹脂突起を
除く前記樹脂パッケージ底面に絶縁膜を形成することを
特徴とするものである。請求項６記載の発明は、電極パ
ッドを有する半導体チップと、該半導体チップを封止す
る樹脂パッケージと、該樹脂パッケージ底面に設けら
れ、該底面から突出する樹脂突起と、該樹脂突起上にの
み設けられた金属膜と、一端が該電極パッドとボンディ
ングされ、他端が該金属膜にボンディングされたバンプ
とを有することを特徴とするものである。請求項７記載
の発明は、請求項２乃至６記載のものにおいて、前記チ
ップの非電極パッド形成面を前記樹脂パッケージから露
出させたことを特徴とするものである。請求項８記載の
発明は、請求項７記載のものにおいて、 露出した前記
チップの非電極パッド形成面に放熱板を設けたことを特
徴とするものである。請求項９記載の発明は、請求項８
記載のものにおいて、前記チップの電極パッド形成面上
に設けられ、前記樹脂パッケージ底面とほぼ同一平面と
なるように形成された絶縁部材を有することを特徴とす
るものである。請求項１０記載の発明は、電極パッドを
有する半導体チップと、該半導体チップを封止する樹脂
パッケージと、該樹脂パッケージ底面にパッケージと一
体に設けられ、該底面から突出する樹脂突起と、該樹脂
突起上に設けられた金属膜と、該電極パッドまたは該金
属膜に設けられたバンプと、該電極パッドと該金属膜と
の間が異方導電樹脂により導通がとられていることを特
徴とするものである。請求項１１記載の発明は、請求項
１乃至１０の金属膜を銀（Ａｇ）またはパラジウム（Ｐ
ｄ）の一層にて形成する、もしくはＡｇまたはＰｄの２
層にて形成する、もしくは第１層を最外層とした場合
に、第１層−第２層−第３層を Ａｕ−ニッケル（Ｎｉ）−Ａｕ，Ｐｄ−Ｎｉ−Ｐｄ，Ａ
ｕ−Ｐｄ−Ａｕ， 半田−Ｎｉ−Ａｕ，半田−Ｎｉ−Ｐｄの３層にて形成す
る、もしくは第１層−第２層−第３層−第４層を 半田−Ｎｉ−Ｐｄ−Ａｕ，Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ， Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ，Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ 半田−Ｎｉ−Ａｕ−Ｐｄの４層にて形成する、もしくは
第１層−第２層−第３層−第４層−第５層を Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ，半田−Ｎｉ−Ａｕ−Ｐ
ｄ−Ａｕ Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ，Ａｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄの５層にて形成する、も
しくは第１層−第２層−第３層−第４層−第５層−第６
層を Ａｕ−Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄ−Ａｕの６層にて形成す
ることを特徴とするものである。
る半導体チップと、該半導体チップを封止する樹脂パッ
ケージと、該樹脂パッケージ底面に設けられ、該底面か
ら突出する樹脂突起と、該樹脂突起上に設けられた金属
膜と、該樹脂パッケージ底面の該樹脂突起と該チップと
の間の領域に形成され、該金属膜と接続された導電部
と、一端が該電極パッドとボンディングされ、他端が該
導電部とボンディングされたボンディングワイヤとを有
し、前記チップと前記樹脂パッケージ底面との間に放熱
部材を設けたことを特徴とするものである。請求項２記
載の発明は、 電極パッドを有する半導体チップと、該
半導体チップを封止する樹脂パッケージと、該樹脂パッ
ケージ底面にパッケージと一体に設けられ、該底面から
突出する樹脂突起と、該樹脂突起上に設けられた金属膜
と、一端が該電極パッドとボンディングされ、他端が該
金属膜とボンディングされたバンプとを有することを特
徴とするものである。請求項３記載の発明は、電極パッ
ドを有する半導体チップと、該半導体チップを封止する
樹脂パッケージと、該樹脂パッケージ底面に設けられ、
該底面から突出する樹脂突起と、該樹脂突起上に設けら
れた金属膜と、該樹脂パッケージ底面の該樹脂突起と該
チップとの間の領域に形成され、該金属膜と接続され導
電部と、一端が該電極パッドとボンディングされ、他端
が該導電部とボンディングされたバンプとを有すること
を特徴とするものである。請求項４記載の発明は、請求
項３記載のものにおいて、前記導電部に凹部が形成さ
れ、前記バンプが該凹部に嵌合するようにボンディング
されているものである。請求項５記載の発明は、請求項
１，３，または４記載のものにおいて、前記樹脂突起を
除く前記樹脂パッケージ底面に絶縁膜を形成することを
特徴とするものである。請求項６記載の発明は、電極パ
ッドを有する半導体チップと、該半導体チップを封止す
る樹脂パッケージと、該樹脂パッケージ底面に設けら
れ、該底面から突出する樹脂突起と、該樹脂突起上にの
み設けられた金属膜と、一端が該電極パッドとボンディ
ングされ、他端が該金属膜にボンディングされたバンプ
とを有することを特徴とするものである。請求項７記載
の発明は、請求項２乃至６記載のものにおいて、前記チ
ップの非電極パッド形成面を前記樹脂パッケージから露
出させたことを特徴とするものである。請求項８記載の
発明は、請求項７記載のものにおいて、 露出した前記
チップの非電極パッド形成面に放熱板を設けたことを特
徴とするものである。請求項９記載の発明は、請求項８
記載のものにおいて、前記チップの電極パッド形成面上
に設けられ、前記樹脂パッケージ底面とほぼ同一平面と
なるように形成された絶縁部材を有することを特徴とす
るものである。請求項１０記載の発明は、電極パッドを
有する半導体チップと、該半導体チップを封止する樹脂
パッケージと、該樹脂パッケージ底面にパッケージと一
体に設けられ、該底面から突出する樹脂突起と、該樹脂
突起上に設けられた金属膜と、該電極パッドまたは該金
属膜に設けられたバンプと、該電極パッドと該金属膜と
の間が異方導電樹脂により導通がとられていることを特
徴とするものである。請求項１１記載の発明は、請求項
１乃至１０の金属膜を銀（Ａｇ）またはパラジウム（Ｐ
ｄ）の一層にて形成する、もしくはＡｇまたはＰｄの２
層にて形成する、もしくは第１層を最外層とした場合
に、第１層−第２層−第３層を Ａｕ−ニッケル（Ｎｉ）−Ａｕ，Ｐｄ−Ｎｉ−Ｐｄ，Ａ
ｕ−Ｐｄ−Ａｕ， 半田−Ｎｉ−Ａｕ，半田−Ｎｉ−Ｐｄの３層にて形成す
る、もしくは第１層−第２層−第３層−第４層を 半田−Ｎｉ−Ｐｄ−Ａｕ，Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ， Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ，Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ 半田−Ｎｉ−Ａｕ−Ｐｄの４層にて形成する、もしくは
第１層−第２層−第３層−第４層−第５層を Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ，半田−Ｎｉ−Ａｕ−Ｐ
ｄ−Ａｕ Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ，Ａｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄの５層にて形成する、も
しくは第１層−第２層−第３層−第４層−第５層−第６
層を Ａｕ−Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄ−Ａｕの６層にて形成す
ることを特徴とするものである。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】上記の各手段は次のような作用を有する。
請求項１記載の発明では、樹脂突起を設けることによ
り、金属膜が樹脂パッケージの底面と同一平面でなくな
り、パッケージの反りを吸収できるとともに、実装時に
半田が流れて隣の金属膜と接触する半田ブリッジも防止
できる。また、金属膜を導電部により引き回すことによ
り、樹脂突起に形成される金属膜のピッチを広げること
ができる。この効果は特に樹脂突起をパッケージ底面全
体に形成するエリアバンプ方式に特に有効であり、ピッ
チの狭い凹部にワイヤを打つことなく狭いピッチのエリ
アバンプを形成することができる。そして、消費電力大
きいチップを搭載した際に、チップの熱を良好に放熱す
ることができる。請求項２記載の発明では、バンプを用
いることにより、より薄型のパッケージを実現でき、ま
たボンディング箇所が多い場合ワイヤボンディング工程
に比べてフリップチップボンディング工程の方が早いの
で、ボンディング時間の短縮もできる。請求項３記載の
発明では、請求項２記載の作用と同様に、金属膜を導電
部により引き回すことにより、樹脂突起に形成される金
属膜のピッチを広げることができる。請求項４記載の発
明では、バンプ４２を凹部４３に嵌合させてボンディン
グするので、位置合わせが容易となる。請求項５記載の
発明では、実装時に半田接合される領域を制限でき、引
き回しパターンの酸化等に起因する特性の劣化を防止で
き、半田ブリッジも防止することができる。請求項６記
載の発明では、バンプをリードフレームに搭載する際、
リードフレームの凹部に嵌合させるので、位置合わせを
容易にすることができる。請求項７記載の発明では、チ
ップ背面が露出しているので、チップで発生した熱が外
部に放熱しやすくなる。請求項８記載の発明では、露出
したチップ背面に放熱板を設けているので、単にチップ
背面を露出させた場合より、さらに放熱効率を向上させ
ることができる。請求項９記載の発明では、チップの素
子形成面に絶縁部材４７を形成しておくので、極めて隙
間が小さいチップとリードフレームとの間にモールド樹
脂が入り込み難くなる問題がなくなり、封止の不良とい
った不都合はなくすことができる。請求項１０記載の発
明では、異方導電樹脂を用いることにより、基板への実
装時に隣接するバンプと電気的にショートする可能性を
なくすことができる。請求項１１記載の発明では、ボン
ディング性が良好であることと、半田付け性が良好であ
ることの要求が満たされる金属膜が得られる。
請求項１記載の発明では、樹脂突起を設けることによ
り、金属膜が樹脂パッケージの底面と同一平面でなくな
り、パッケージの反りを吸収できるとともに、実装時に
半田が流れて隣の金属膜と接触する半田ブリッジも防止
できる。また、金属膜を導電部により引き回すことによ
り、樹脂突起に形成される金属膜のピッチを広げること
ができる。この効果は特に樹脂突起をパッケージ底面全
体に形成するエリアバンプ方式に特に有効であり、ピッ
チの狭い凹部にワイヤを打つことなく狭いピッチのエリ
アバンプを形成することができる。そして、消費電力大
きいチップを搭載した際に、チップの熱を良好に放熱す
ることができる。請求項２記載の発明では、バンプを用
いることにより、より薄型のパッケージを実現でき、ま
たボンディング箇所が多い場合ワイヤボンディング工程
に比べてフリップチップボンディング工程の方が早いの
で、ボンディング時間の短縮もできる。請求項３記載の
発明では、請求項２記載の作用と同様に、金属膜を導電
部により引き回すことにより、樹脂突起に形成される金
属膜のピッチを広げることができる。請求項４記載の発
明では、バンプ４２を凹部４３に嵌合させてボンディン
グするので、位置合わせが容易となる。請求項５記載の
発明では、実装時に半田接合される領域を制限でき、引
き回しパターンの酸化等に起因する特性の劣化を防止で
き、半田ブリッジも防止することができる。請求項６記
載の発明では、バンプをリードフレームに搭載する際、
リードフレームの凹部に嵌合させるので、位置合わせを
容易にすることができる。請求項７記載の発明では、チ
ップ背面が露出しているので、チップで発生した熱が外
部に放熱しやすくなる。請求項８記載の発明では、露出
したチップ背面に放熱板を設けているので、単にチップ
背面を露出させた場合より、さらに放熱効率を向上させ
ることができる。請求項９記載の発明では、チップの素
子形成面に絶縁部材４７を形成しておくので、極めて隙
間が小さいチップとリードフレームとの間にモールド樹
脂が入り込み難くなる問題がなくなり、封止の不良とい
った不都合はなくすことができる。請求項１０記載の発
明では、異方導電樹脂を用いることにより、基板への実
装時に隣接するバンプと電気的にショートする可能性を
なくすことができる。請求項１１記載の発明では、ボン
ディング性が良好であることと、半田付け性が良好であ
ることの要求が満たされる金属膜が得られる。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
〔第１実施形態〕以下本発明の実施形態を、図１〜３２
により具体的に説明する。図１は、本発明の第１実施形
態を示す断面図であり、図２はその底面透視図である。
図１は図２において点線で示される部分にて切断したも
のを示している。図中、１１はチップ、１２は電極パッ
ド、１３はボンディングワイヤ、１４は樹脂パッケー
ジ、１５は金属膜、を示している。なお、以下の実施形
態では、チップの代表例として半導体チップを用いて説
明しているが、この他に表面弾性波デバイス（ＳＡＷデ
バイス）やマルチチップモジュール（ＭＣＭモジュー
ル）を用いてもよい。
により具体的に説明する。図１は、本発明の第１実施形
態を示す断面図であり、図２はその底面透視図である。
図１は図２において点線で示される部分にて切断したも
のを示している。図中、１１はチップ、１２は電極パッ
ド、１３はボンディングワイヤ、１４は樹脂パッケー
ジ、１５は金属膜、を示している。なお、以下の実施形
態では、チップの代表例として半導体チップを用いて説
明しているが、この他に表面弾性波デバイス（ＳＡＷデ
バイス）やマルチチップモジュール（ＭＣＭモジュー
ル）を用いてもよい。
【００２８】この半導体装置は、チップ１１上の電極パ
ッド１２に対し、ボンディングワイヤー１３の一端がボ
ンディングされ、その他端がモールド樹脂により構成さ
れた樹脂パッケージ１４の底面より露出する金属膜１５
にボンディングされている。金属膜１５と樹脂パッケー
ジ底面とはほぼ同一平面となっている。この金属膜１５
は、幅０．４mm, 長さ０．７５mm, 高さ１０μで形成さ
れ、そのピッチは０．６５mmで形成されている。
ッド１２に対し、ボンディングワイヤー１３の一端がボ
ンディングされ、その他端がモールド樹脂により構成さ
れた樹脂パッケージ１４の底面より露出する金属膜１５
にボンディングされている。金属膜１５と樹脂パッケー
ジ底面とはほぼ同一平面となっている。この金属膜１５
は、幅０．４mm, 長さ０．７５mm, 高さ１０μで形成さ
れ、そのピッチは０．６５mmで形成されている。
【００２９】この構造により、従来のＩＣのインナーリ
ードやアウターリードへの引回しが不要となりその分の
面積が削減できるとともにアウターリード自身もなくな
るので、実装密度も向上できる。また、従来のＢＧＡの
ようなハンダボールを形成するための搭載基板を用いる
必要もない。金属膜１５は、前記のようにワイヤ１３に
より半導体素子１１と電気的に接続する構成とされてい
る。また、この金属膜１５は半導体装置の外部接続端子
として機能するものであり、半導体装置を実装基板（図
示せず）に実装する時には、金属膜１５は実装基板に形
成された電極部に半田付けされる。
ードやアウターリードへの引回しが不要となりその分の
面積が削減できるとともにアウターリード自身もなくな
るので、実装密度も向上できる。また、従来のＢＧＡの
ようなハンダボールを形成するための搭載基板を用いる
必要もない。金属膜１５は、前記のようにワイヤ１３に
より半導体素子１１と電気的に接続する構成とされてい
る。また、この金属膜１５は半導体装置の外部接続端子
として機能するものであり、半導体装置を実装基板（図
示せず）に実装する時には、金属膜１５は実装基板に形
成された電極部に半田付けされる。
【００３０】この金属膜１５は、単層の金属層により形
成しても、また複数の金属層を積層して形成した構成と
してもよい。次に、金属膜１５について図３〜図６を用
いて説明する。各図は、金属膜１５の配設位置近傍を拡
大して示す図である。図３は単層の金属層により金属膜
１５Ａを形成したものであり、図４〜図６は複数の金属
層を積層して金属膜１５Ｂ〜１５Ｄを形成したものであ
る。
成しても、また複数の金属層を積層して形成した構成と
してもよい。次に、金属膜１５について図３〜図６を用
いて説明する。各図は、金属膜１５の配設位置近傍を拡
大して示す図である。図３は単層の金属層により金属膜
１５Ａを形成したものであり、図４〜図６は複数の金属
層を積層して金属膜１５Ｂ〜１５Ｄを形成したものであ
る。
【００３１】金属膜１５（１５Ａ〜１５Ｄ）の材質を選
定するに際し、前記のように金属膜１５はその内側にワ
イヤ１３が接続されると共に外側は実装基板に半田付け
が行われるため、金属膜１５の最内層はボンディング性
が良好であることが要求され、また最外層は半田付け性
が良好であることが要求される（以下、この金属膜１５
に要求される条件を金属膜要求特性という）。この金属
膜要求特性を満たす金属膜１５（１５Ａ〜１５Ｄ）の材
質としては、次のようなものが考えられる。
定するに際し、前記のように金属膜１５はその内側にワ
イヤ１３が接続されると共に外側は実装基板に半田付け
が行われるため、金属膜１５の最内層はボンディング性
が良好であることが要求され、また最外層は半田付け性
が良好であることが要求される（以下、この金属膜１５
に要求される条件を金属膜要求特性という）。この金属
膜要求特性を満たす金属膜１５（１５Ａ〜１５Ｄ）の材
質としては、次のようなものが考えられる。
【００３２】図３に示される単層の金属膜１５Ａでは、
金属膜１５Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図４に示されるような外層１
５Ｂ-1と内層１５Ｂ-2とを積層した２層構造の金属膜１
５Ｂでは、金属膜要求特性を満たす外層１５Ｂ-1と内層
１５Ｂ-2との組み合わせとして、外層１５Ｂ-1をパラジ
ウム（Ｐｄ）により厚さ０．０５〜２μｍで形成し、内
層１５Ｂ-2を金（Ａｕ）により厚さ１０Å〜０．５μｍ
で形成する組み合わせが考えられる。またＡｕとＰｄの
順番は逆でもよい。
金属膜１５Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図４に示されるような外層１
５Ｂ-1と内層１５Ｂ-2とを積層した２層構造の金属膜１
５Ｂでは、金属膜要求特性を満たす外層１５Ｂ-1と内層
１５Ｂ-2との組み合わせとして、外層１５Ｂ-1をパラジ
ウム（Ｐｄ）により厚さ０．０５〜２μｍで形成し、内
層１５Ｂ-2を金（Ａｕ）により厚さ１０Å〜０．５μｍ
で形成する組み合わせが考えられる。またＡｕとＰｄの
順番は逆でもよい。
【００３３】また、図５に示されるような外層１５Ｃ-
1，中間層１５Ｃ-2, 内層１５Ｃ-3とを積層した３層構
造の金属膜１５Ｃでは、外層１５Ｃ-1を金（Ａｕ）によ
り厚さ１０Å〜０．５μｍで形成し、中間層１５Ｃ-2を
ニッケル（Ｎｉ）により厚さ０．５〜２０μｍで形成
し、内層１５Ｃ-3を金（Ａｕ）により厚さ０．１〜０．
５μｍで形成する組み合わせが考えられる。
1，中間層１５Ｃ-2, 内層１５Ｃ-3とを積層した３層構
造の金属膜１５Ｃでは、外層１５Ｃ-1を金（Ａｕ）によ
り厚さ１０Å〜０．５μｍで形成し、中間層１５Ｃ-2を
ニッケル（Ｎｉ）により厚さ０．５〜２０μｍで形成
し、内層１５Ｃ-3を金（Ａｕ）により厚さ０．１〜０．
５μｍで形成する組み合わせが考えられる。
【００３４】また、他の組み合わせとしては、 ・外層１５Ｃ-1に金（Ａｕ），中間層１５Ｃ-2にニッケ
ル（Ｎｉ），内層１５Ｃ-3に金（Ａｕ）を用いる組み合
わせ ・外層１５Ｃ-1にパラジウム（Ｐｄ），中間層１５Ｃ-2
にニッケル（Ｎｉ），内層１５Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１５Ｃ-1に金（Ａｕ），中間層１５Ｃ-2にパラジ
ウム（Ｐｄ），内層１５Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１５Ｃ-1に半田，中間層１５Ｃ-2にニッケル（Ｎ
ｉ），内層１５Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１５Ｃ-1に半田，中間層１５Ｃ-2にニッケル（Ｎ
ｉ），内層１５Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせが考えられる。上記した各組み合わせにより金属
膜１５Ｃを構成することにより、金属膜要求特性を満た
すと共に、中間層１５Ｃ-2による外層１５Ｃ-1と内層１
５Ｃ-3との接合性を向上することができる。
ル（Ｎｉ），内層１５Ｃ-3に金（Ａｕ）を用いる組み合
わせ ・外層１５Ｃ-1にパラジウム（Ｐｄ），中間層１５Ｃ-2
にニッケル（Ｎｉ），内層１５Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１５Ｃ-1に金（Ａｕ），中間層１５Ｃ-2にパラジ
ウム（Ｐｄ），内層１５Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１５Ｃ-1に半田，中間層１５Ｃ-2にニッケル（Ｎ
ｉ），内層１５Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１５Ｃ-1に半田，中間層１５Ｃ-2にニッケル（Ｎ
ｉ），内層１５Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせが考えられる。上記した各組み合わせにより金属
膜１５Ｃを構成することにより、金属膜要求特性を満た
すと共に、中間層１５Ｃ-2による外層１５Ｃ-1と内層１
５Ｃ-3との接合性を向上することができる。
【００３５】また、図６に示されるような外層１５Ｄ-
1，第１中間層１５Ｄ-2, 第２中間層１５Ｄ-3, 内層１
５Ｄ-4とを積層した４層構造の金属膜１５Ｄでは、外層
１５Ｄ-1を半田により厚さ５〜２０μｍ形成し、第１中
間層１５Ｄ-2をニッケル（Ｎｉ）により厚さ１〜２０μ
ｍで形成し、第２中間層１５Ｄ-3をパラジウム（Ｐｄ）
により厚さ０．０５〜２μｍで形成し、内層１５Ｄ-4を
金（Ａｕ）により厚さ１０Å〜０．５μｍで形成する組
み合わせが考えられる。
1，第１中間層１５Ｄ-2, 第２中間層１５Ｄ-3, 内層１
５Ｄ-4とを積層した４層構造の金属膜１５Ｄでは、外層
１５Ｄ-1を半田により厚さ５〜２０μｍ形成し、第１中
間層１５Ｄ-2をニッケル（Ｎｉ）により厚さ１〜２０μ
ｍで形成し、第２中間層１５Ｄ-3をパラジウム（Ｐｄ）
により厚さ０．０５〜２μｍで形成し、内層１５Ｄ-4を
金（Ａｕ）により厚さ１０Å〜０．５μｍで形成する組
み合わせが考えられる。
【００３６】また、他の組み合わせとしては、外層１５
Ｄ-1をパラジウム（Ｐｄ）により厚さ０．０５〜２μｍ
形成し、第１中間層１５Ｄ-2をニッケル（Ｎｉ）により
厚さ１〜２０μｍ形成し、第２中間層１５Ｄ-3をパラジ
ウム（Ｐｄ）により厚さ１０Å〜０．５μｍ形成し、内
層１５Ｄ-4を金（Ａｕ）により厚さ１０Å〜０．５μｍ
形成する組み合わせとしてもよい。（この構造をＰｄ−
Ｎｉ−Ｐｄ−Ａｕと表示するものとし、以下省略して示
す。） また、Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ，Ｐｄ−Ｎｉ−Ａｕ−Ｐ
ｄ 半田−Ｎｉ−Ａｕ−Ｐｄ でもよい。
Ｄ-1をパラジウム（Ｐｄ）により厚さ０．０５〜２μｍ
形成し、第１中間層１５Ｄ-2をニッケル（Ｎｉ）により
厚さ１〜２０μｍ形成し、第２中間層１５Ｄ-3をパラジ
ウム（Ｐｄ）により厚さ１０Å〜０．５μｍ形成し、内
層１５Ｄ-4を金（Ａｕ）により厚さ１０Å〜０．５μｍ
形成する組み合わせとしてもよい。（この構造をＰｄ−
Ｎｉ−Ｐｄ−Ａｕと表示するものとし、以下省略して示
す。） また、Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ，Ｐｄ−Ｎｉ−Ａｕ−Ｐ
ｄ 半田−Ｎｉ−Ａｕ−Ｐｄ でもよい。
【００３７】上記した各組み合わせにより金属膜１５Ｄ
を構成することにより、金属膜要求特性を満たすと共
に、第１及び第２中間層１５Ｄ-2，１５Ｄ-3による外層
１５Ｄ-1と内層１５Ｄ-4との接合性を向上することがで
きる。さらに、図示しないが、層構造を５層とし、以下
の組み合わせでもよい。 Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ，半田−Ｎｉ−Ａｕ−Ｐ
ｄ−Ａｕ Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ，Ａｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ Ｐｄ−Ｎｉ−ＣｕーＮｉ−Ｐｄ これも図示しないが、６層構造でＡｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ−Ａｕ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄ−Ａｕの組み合わせでも
よい。続いて、上記した第１実施形態に係る半導体装置
の製造方法について説明する。尚、以下の説明では、金
属膜１５として外層１５Ｃ-1，中間層１５Ｃ-2, 内層１
５Ｃ-3とを積層した３層構造の金属膜１５Ｃを設けた構
成を例に挙げて説明するものとする。
を構成することにより、金属膜要求特性を満たすと共
に、第１及び第２中間層１５Ｄ-2，１５Ｄ-3による外層
１５Ｄ-1と内層１５Ｄ-4との接合性を向上することがで
きる。さらに、図示しないが、層構造を５層とし、以下
の組み合わせでもよい。 Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ，半田−Ｎｉ−Ａｕ−Ｐ
ｄ−Ａｕ Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ，Ａｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ Ｐｄ−Ｎｉ−ＣｕーＮｉ−Ｐｄ これも図示しないが、６層構造でＡｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ−Ａｕ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄ−Ａｕの組み合わせでも
よい。続いて、上記した第１実施形態に係る半導体装置
の製造方法について説明する。尚、以下の説明では、金
属膜１５として外層１５Ｃ-1，中間層１５Ｃ-2, 内層１
５Ｃ-3とを積層した３層構造の金属膜１５Ｃを設けた構
成を例に挙げて説明するものとする。
【００３８】半導体装置は、図１２に示されるリードフ
レーム２０を用いて製造される。このリードフレーム２
０は、導電性金属基材２１の所定の位置に金属膜１５Ｃ
が形成された構成とされている。また後述するように、
リードフレーム２０は複数の半導体装置を一括的に形成
できるよう（即ち、いわゆる複数個取りができるよう）
構成されており、従って金属膜１５Ｃは１枚の金属基材
２１に複数組形成されている（図９参照）。尚、図中２
３はリードフレーム２０をハンドリングする時に治具が
係合する治具穴である。
レーム２０を用いて製造される。このリードフレーム２
０は、導電性金属基材２１の所定の位置に金属膜１５Ｃ
が形成された構成とされている。また後述するように、
リードフレーム２０は複数の半導体装置を一括的に形成
できるよう（即ち、いわゆる複数個取りができるよう）
構成されており、従って金属膜１５Ｃは１枚の金属基材
２１に複数組形成されている（図９参照）。尚、図中２
３はリードフレーム２０をハンドリングする時に治具が
係合する治具穴である。
【００３９】ここで、半導体装置の製造方法を説明する
前に、先ずリードフレーム２０の製造方法について図７
〜図１2 を用いて説明する。リードフレーム２０を製造
するには、先ず図７に示すように、導電材料（例えば
銅）よりなる平板状の金属基材２１を用意し、この金属
基材２１の上下両面にエッチングレジスト２４を塗布す
る（レジスト塗布工程）。このエッチングレジスト２４
は、例えば感光性樹脂であり、コーター等を用いて所定
膜厚に塗布される。なお、エッチングレジストを塗布す
る前に、リードフレームの端部にスタンピング等により
治具穴を形成しておく。
前に、先ずリードフレーム２０の製造方法について図７
〜図１2 を用いて説明する。リードフレーム２０を製造
するには、先ず図７に示すように、導電材料（例えば
銅）よりなる平板状の金属基材２１を用意し、この金属
基材２１の上下両面にエッチングレジスト２４を塗布す
る（レジスト塗布工程）。このエッチングレジスト２４
は、例えば感光性樹脂であり、コーター等を用いて所定
膜厚に塗布される。なお、エッチングレジストを塗布す
る前に、リードフレームの端部にスタンピング等により
治具穴を形成しておく。
【００４０】次に、エッチングレジスト２４に図示しな
いマスクを用いて露光処理を行い、その後に現像処理を
行うことによりエッチングレジスト２４の金属膜形成位
置に対応する部位を除去し、図８に示すレジストパター
ン２４ａを形成する（レジストパターン形成工程）。ま
た、本実施例ではこのレジストパターン形成工程におい
て、給電部２５の形成位置（給電部形成位置）に対応す
る部位に配設されたエッチングレジスト２４を除去する
構成としている。尚、給電部２５は、後述する金属膜形
成工程においてメッキ電極が配設される部位である（図
９参照）。
いマスクを用いて露光処理を行い、その後に現像処理を
行うことによりエッチングレジスト２４の金属膜形成位
置に対応する部位を除去し、図８に示すレジストパター
ン２４ａを形成する（レジストパターン形成工程）。ま
た、本実施例ではこのレジストパターン形成工程におい
て、給電部２５の形成位置（給電部形成位置）に対応す
る部位に配設されたエッチングレジスト２４を除去する
構成としている。尚、給電部２５は、後述する金属膜形
成工程においてメッキ電極が配設される部位である（図
９参照）。
【００４１】図９に示されるように、この給電部２５は
金属基材２１の長手方向両端部に夫々形成されており、
この給電部２５では導電性金属よりなる金属基材２１が
露出した状態となっている。このため、給電部２５にメ
ッキ用電極を配設することにより、金属基材２１に所定
の電位を印加することが可能となる。また、図９に矢印
Ａで示す矩形状の破線は１個の半導体装置の形成領域を
示しているが、同図に示されるように１枚の金属基材２
１には複数個（図１１に示す例では３４個）の半導体装
置が一括的に形成されるよう（多数個取りができるよ
う）構成されている。
金属基材２１の長手方向両端部に夫々形成されており、
この給電部２５では導電性金属よりなる金属基材２１が
露出した状態となっている。このため、給電部２５にメ
ッキ用電極を配設することにより、金属基材２１に所定
の電位を印加することが可能となる。また、図９に矢印
Ａで示す矩形状の破線は１個の半導体装置の形成領域を
示しているが、同図に示されるように１枚の金属基材２
１には複数個（図１１に示す例では３４個）の半導体装
置が一括的に形成されるよう（多数個取りができるよ
う）構成されている。
【００４２】ところで、更なる多数個取りを行うため
に、図１０に示されるように、枠状部２６に左右一対の
連結部２７を介して複数個の金属基材２１が連結された
リードフレームユニット２８を形成することが考えられ
る。この構成においても給電部２５を形成する必要があ
るが、複数の金属基材２１は連結部２７を介して枠状部
２６に電気的に接続されているため、枠状部２６に給電
部２５を形成することにより複数の金属基材２１に一括
的に給電することが可能となる。
に、図１０に示されるように、枠状部２６に左右一対の
連結部２７を介して複数個の金属基材２１が連結された
リードフレームユニット２８を形成することが考えられ
る。この構成においても給電部２５を形成する必要があ
るが、複数の金属基材２１は連結部２７を介して枠状部
２６に電気的に接続されているため、枠状部２６に給電
部２５を形成することにより複数の金属基材２１に一括
的に給電することが可能となる。
【００４３】よって、上記構成とすることにより半導体
装置の製造効率を更に向上できると共に、各金属基材２
１に給電部２５を形成する構成に比べてレジストパター
ン形成工程及び金属膜のメッキ工程を簡単化することが
できる。金属膜形成位置のレジストも窓開けが終わる
と、続いて金属膜形成工程が実施され金属膜１５Ｃが形
成される。本実施例においては、金属膜１５Ｃの形成に
メッキ法を用いており、前記した給電部２５にメッキ用
電極を配設すると共に、金属基材２１をメッキ槽に浸漬
して電界メッキを行う。
装置の製造効率を更に向上できると共に、各金属基材２
１に給電部２５を形成する構成に比べてレジストパター
ン形成工程及び金属膜のメッキ工程を簡単化することが
できる。金属膜形成位置のレジストも窓開けが終わる
と、続いて金属膜形成工程が実施され金属膜１５Ｃが形
成される。本実施例においては、金属膜１５Ｃの形成に
メッキ法を用いており、前記した給電部２５にメッキ用
電極を配設すると共に、金属基材２１をメッキ槽に浸漬
して電界メッキを行う。
【００４４】本実施例に係る金属膜１５Ｃは、外層１５
Ｃ-1, 中間層１５Ｃ-2, 及び内層１５Ｃ-3を積層した３
層構造とされているため、各層毎にメッキ処理を行う。
具体的には、外層１５Ｃ-1として金（Ａｕ）, 中間層１
５Ｃ-2としてパラジウム（Ｐｄ）, 内層１５Ｃ-3として
金（Ａｕ）を用いた場合には、先ず内層１５Ｃ-3となる
金メッキを行い、続いて中間層１５Ｃ-2となるパラジウ
ムメッキを行い、最後に外層１５Ｃ-1となる金メッキを
行う。この金属膜１５Ｃを構成する各層１５Ｃ-1〜１５
Ｃ-3の厚さは、メッキ時間を制御することにより任意に
設定することができる。図１１は金属膜１５Ｃが形成さ
れた金属基材２１を示している。
Ｃ-1, 中間層１５Ｃ-2, 及び内層１５Ｃ-3を積層した３
層構造とされているため、各層毎にメッキ処理を行う。
具体的には、外層１５Ｃ-1として金（Ａｕ）, 中間層１
５Ｃ-2としてパラジウム（Ｐｄ）, 内層１５Ｃ-3として
金（Ａｕ）を用いた場合には、先ず内層１５Ｃ-3となる
金メッキを行い、続いて中間層１５Ｃ-2となるパラジウ
ムメッキを行い、最後に外層１５Ｃ-1となる金メッキを
行う。この金属膜１５Ｃを構成する各層１５Ｃ-1〜１５
Ｃ-3の厚さは、メッキ時間を制御することにより任意に
設定することができる。図１１は金属膜１５Ｃが形成さ
れた金属基材２１を示している。
【００４５】上記の処理を実施することにより金属膜１
５Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１５Ｃは、樹脂パッケージ１２をリードフレーム２０か
ら分離する際に、樹脂パッケージ１２と共にリードフレ
ーム２０から離脱する必要がある。このため、金属膜１
５Ｃは金属基材２１に対しある程度の分離性も要求され
る。
５Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１５Ｃは、樹脂パッケージ１２をリードフレーム２０か
ら分離する際に、樹脂パッケージ１２と共にリードフレ
ーム２０から離脱する必要がある。このため、金属膜１
５Ｃは金属基材２１に対しある程度の分離性も要求され
る。
【００４６】従って、金属膜１５Ｃを形成するのに先立
ち、上記分離性を確保するために、金属膜を形成する領
域に導電性のペースト等の分離性を向上させる部材を塗
布しておき、その上部に金属膜１５Ｃを形成する構成と
してもよい。尚、上記した金属膜形成工程では、メッキ
法を用いて金属膜１５Ｃを形成する方法を説明したが、
金属膜１５Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。
ち、上記分離性を確保するために、金属膜を形成する領
域に導電性のペースト等の分離性を向上させる部材を塗
布しておき、その上部に金属膜１５Ｃを形成する構成と
してもよい。尚、上記した金属膜形成工程では、メッキ
法を用いて金属膜１５Ｃを形成する方法を説明したが、
金属膜１５Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。
【００４７】上記のように金属膜形成工程において所定
の場所に金属膜１５Ｃが形成されると、続いてレジスト
パターン２４ａ（エッチングレジスト２４）を除去する
レジスト除去工程が実施され、図１２に示されるリード
フレーム２０が形成される。上記したリードフレーム２
０の製造方法では、レジスト塗布，レジストパターン形
成，金属膜形成，及びレジスト除去等の簡単な工程によ
りリードフレーム２０を形成することができる。
の場所に金属膜１５Ｃが形成されると、続いてレジスト
パターン２４ａ（エッチングレジスト２４）を除去する
レジスト除去工程が実施され、図１２に示されるリード
フレーム２０が形成される。上記したリードフレーム２
０の製造方法では、レジスト塗布，レジストパターン形
成，金属膜形成，及びレジスト除去等の簡単な工程によ
りリードフレーム２０を形成することができる。
【００４８】次に、上記のようにして製造されるリード
フレーム２０を用いて半導体装置を製造する製造方法に
ついて図１３乃至図２２を用いて説明する。半導体装置
を製造するには、図１３に示すように、リードフレーム
２０の所定チップ搭載位置にチップ固定樹脂１６を塗布
すると共に、チップ固定樹脂１６の上部に半導体チップ
１１を搭載する（チップ搭載工程）。チップ固定樹脂１
６は絶縁性を有すると共に接着剤として機能し、よって
半導体チップ１１はリードフレーム２０上にチップ固定
樹脂１６の接着力により搭載された状態となる。
フレーム２０を用いて半導体装置を製造する製造方法に
ついて図１３乃至図２２を用いて説明する。半導体装置
を製造するには、図１３に示すように、リードフレーム
２０の所定チップ搭載位置にチップ固定樹脂１６を塗布
すると共に、チップ固定樹脂１６の上部に半導体チップ
１１を搭載する（チップ搭載工程）。チップ固定樹脂１
６は絶縁性を有すると共に接着剤として機能し、よって
半導体チップ１１はリードフレーム２０上にチップ固定
樹脂１６の接着力により搭載された状態となる。
【００４９】チップ搭載工程が終了すると、リードフレ
ーム２０はワイヤボンディング装置に装着され、図１４
に示されるように、半導体チップ１１に形成された電極
パッド１２と、リードフレーム２０に形成されている金
属膜１５Ｃ（具体的には、内層内層１５Ｃ-3）との間に
ワイヤ１３を配設し、半導体チップ１１と金属膜１５Ｃ
とを電気的に接続する（接続工程）。
ーム２０はワイヤボンディング装置に装着され、図１４
に示されるように、半導体チップ１１に形成された電極
パッド１２と、リードフレーム２０に形成されている金
属膜１５Ｃ（具体的には、内層内層１５Ｃ-3）との間に
ワイヤ１３を配設し、半導体チップ１１と金属膜１５Ｃ
とを電気的に接続する（接続工程）。
【００５０】このワイヤ１３を電極パッド１２と金属膜
１５Ｃとの間でワイヤボンディングする際、図１４に示
す例では、先ず電極パッド１２にワイヤ１３の一端をボ
ンディングし（ファーストボンディング）し、続いてワ
イヤ１３の他端を金属膜１５Ｃにボンディング（セカン
ドボンディング）する方法を採用した。また、図１５に
示すように、先ず金属膜１５Ｃにワイヤ１３の一端を接
続し、続いて金属膜１５Ｃから電極パッド１２にワイヤ
１３を引き出した上で、ワイヤ１３の他端部を電極パッ
ド１２に接続する方法を採用してもよい。
１５Ｃとの間でワイヤボンディングする際、図１４に示
す例では、先ず電極パッド１２にワイヤ１３の一端をボ
ンディングし（ファーストボンディング）し、続いてワ
イヤ１３の他端を金属膜１５Ｃにボンディング（セカン
ドボンディング）する方法を採用した。また、図１５に
示すように、先ず金属膜１５Ｃにワイヤ１３の一端を接
続し、続いて金属膜１５Ｃから電極パッド１２にワイヤ
１３を引き出した上で、ワイヤ１３の他端部を電極パッ
ド１２に接続する方法を採用してもよい。
【００５１】このように、先ず金属膜１５Ｃにワイヤ１
３の一端を接続し、その後にワイヤ１３の他端部を電極
パッド１２に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いたことにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置の低背化を図る
ことができる。また、一般に電極パッド１２の配設ピッ
チは金属膜１５Ｃの配設ピッチに比べて狭く、またワイ
ヤボンディング処理においてファーストボンディングの
ボンディング領域はセカンドボンディングのボンディン
グ領域よりも広い。よって、配設ピッチの広い金属膜１
５Ｃにファーストボンディングを行い、配設ピッチの狭
い電極パッド１２にセカンドボンディングを行う構成と
することにより、高密度にワイヤ１３の配設を行うこと
が可能となる。
３の一端を接続し、その後にワイヤ１３の他端部を電極
パッド１２に接続する、いわゆる逆打ちのワイヤボンデ
ィング法を用いたことにより、ワイヤループの低背化を
図ることができ、これに伴い半導体装置の低背化を図る
ことができる。また、一般に電極パッド１２の配設ピッ
チは金属膜１５Ｃの配設ピッチに比べて狭く、またワイ
ヤボンディング処理においてファーストボンディングの
ボンディング領域はセカンドボンディングのボンディン
グ領域よりも広い。よって、配設ピッチの広い金属膜１
５Ｃにファーストボンディングを行い、配設ピッチの狭
い電極パッド１２にセカンドボンディングを行う構成と
することにより、高密度にワイヤ１３の配設を行うこと
が可能となる。
【００５２】上記の接続工程が終了すると、続いてリー
ドフレーム２０上に半導体チップ１１を封止するよう樹
脂モールドを施し樹脂パッケージ１４を形成する封止工
程を実施する。本実施例では、樹脂パッケージ１４をモ
ールド成形する方法について説明するが、ボッティング
により形成することも可能である。図１６は、接続工程
が終了したリードフレーム２０をモールド金型に装着し
て樹脂２９（梨地で示す）をモールドした直後の状態を
示す概略構成図であり、３０はカル，３１はランナー，
３２はゲートを夫々示している。同図に示されるよう
に、樹脂パッケージ１４はリードフレーム２０に一括的
に複数個形成される。尚、モールド直後の状態では、複
数個形成された各樹脂パッケージ１４はゲート３２に存
在する樹脂２９（以下、ゲート内樹脂という）により連
結した状態となっている。
ドフレーム２０上に半導体チップ１１を封止するよう樹
脂モールドを施し樹脂パッケージ１４を形成する封止工
程を実施する。本実施例では、樹脂パッケージ１４をモ
ールド成形する方法について説明するが、ボッティング
により形成することも可能である。図１６は、接続工程
が終了したリードフレーム２０をモールド金型に装着し
て樹脂２９（梨地で示す）をモールドした直後の状態を
示す概略構成図であり、３０はカル，３１はランナー，
３２はゲートを夫々示している。同図に示されるよう
に、樹脂パッケージ１４はリードフレーム２０に一括的
に複数個形成される。尚、モールド直後の状態では、複
数個形成された各樹脂パッケージ１４はゲート３２に存
在する樹脂２９（以下、ゲート内樹脂という）により連
結した状態となっている。
【００５３】図１７は、１個の半導体装置に対応する樹
脂パッケージ１４を拡大して示す図である。同図に示さ
れるように、樹脂はモールド金型（上型）に形成されて
いるキャビティ（図示せず）により所定形状に形成され
ると共に、リードフレーム２０が下型の機能を奏してい
る。この状態において、樹脂パッケージ１４は図１８に
示されるようにリードフレーム２０に添着された状態と
されている。
脂パッケージ１４を拡大して示す図である。同図に示さ
れるように、樹脂はモールド金型（上型）に形成されて
いるキャビティ（図示せず）により所定形状に形成され
ると共に、リードフレーム２０が下型の機能を奏してい
る。この状態において、樹脂パッケージ１４は図１８に
示されるようにリードフレーム２０に添着された状態と
されている。
【００５４】上記のように樹脂パッケージ１４が形成さ
れると、各樹脂パッケージ１４間に形成されていたゲー
ト内樹脂，ランナー３１内に残存した樹脂，及びカル３
０は除去され、各樹脂パッケージ１４は個々独立した構
成となる。しかるに、前述したように各樹脂パッケージ
１４はリードフレーム２０に添着された状態となってい
るため、個々独立した状態となっても各樹脂パッケージ
１４がリードフレーム２０から離脱することはない。
れると、各樹脂パッケージ１４間に形成されていたゲー
ト内樹脂，ランナー３１内に残存した樹脂，及びカル３
０は除去され、各樹脂パッケージ１４は個々独立した構
成となる。しかるに、前述したように各樹脂パッケージ
１４はリードフレーム２０に添着された状態となってい
るため、個々独立した状態となっても各樹脂パッケージ
１４がリードフレーム２０から離脱することはない。
【００５５】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図１
９に示されるように個々独立した状態とされた各樹脂パ
ッケージ１４の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。このテ
ープ部材３３は、ベーステープの一面に接着剤を塗布し
た構成とされており、またベーステープは後に実施され
る分離工程において用いるエッチング液により損傷を受
けない材料により形成されている。このように、複数の
樹脂パッケージ１４の上部をテープ部材３３で連結する
ことにより、リードフレーム２０から各樹脂パッケージ
１４を分離しても、個々の樹脂パッケージ１４をテープ
部材３３により位置規制することができる。
ープ配設工程が実施される。テープ配設工程では、図１
９に示されるように個々独立した状態とされた各樹脂パ
ッケージ１４の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。このテ
ープ部材３３は、ベーステープの一面に接着剤を塗布し
た構成とされており、またベーステープは後に実施され
る分離工程において用いるエッチング液により損傷を受
けない材料により形成されている。このように、複数の
樹脂パッケージ１４の上部をテープ部材３３で連結する
ことにより、リードフレーム２０から各樹脂パッケージ
１４を分離しても、個々の樹脂パッケージ１４をテープ
部材３３により位置規制することができる。
【００５６】尚、このテープ部材３３を配設するタイミ
ングは、樹脂パッケージ１４が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１４がテープ部材３３により連結される
構成としてもよい。上記したテープ配設工程が終了する
と、続いて樹脂パッケージ１４をリードフレーム２０か
ら分離され半導体装置を形成する分離工程が実施され
る。図２０は分離工程を示しており、同図に示す例では
リードフレーム２０をエッチング液に浸漬させて溶解す
ることにより樹脂パッケージ１２をリードフレーム２０
から分離させる方法が示されている。
ングは、樹脂パッケージ１４が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１４がテープ部材３３により連結される
構成としてもよい。上記したテープ配設工程が終了する
と、続いて樹脂パッケージ１４をリードフレーム２０か
ら分離され半導体装置を形成する分離工程が実施され
る。図２０は分離工程を示しており、同図に示す例では
リードフレーム２０をエッチング液に浸漬させて溶解す
ることにより樹脂パッケージ１２をリードフレーム２０
から分離させる方法が示されている。
【００５７】この分離工程で用いられるエッチング液
は、リードフレーム２０のみを溶解し、金属膜１５Ｃは
溶解しない性質を有するエッチング液（例えば、アンモ
ニア系アルカリエッチャント）を選定している。従っ
て、リードフレーム２０が完全に溶解されることにより
樹脂パッケージ１４はリードフレーム２０から分離され
る。この際、金属膜１５Ｃは樹脂パッケージ１４の底面
に配設された状態となるため、図１に示す半導体装置が
形成される。
は、リードフレーム２０のみを溶解し、金属膜１５Ｃは
溶解しない性質を有するエッチング液（例えば、アンモ
ニア系アルカリエッチャント）を選定している。従っ
て、リードフレーム２０が完全に溶解されることにより
樹脂パッケージ１４はリードフレーム２０から分離され
る。この際、金属膜１５Ｃは樹脂パッケージ１４の底面
に配設された状態となるため、図１に示す半導体装置が
形成される。
【００５８】上記のように、リードフレーム２０を溶解
することにより樹脂パッケージ１４をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１４の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。図２１は、分離工程が終了した状態を示している。
同図に示されるように、分離工程が終了した時点で複数
の半導体装置はテープ部材３３に接着された状態を維持
している。従って、分離工程の終了後における半導体装
置の扱いを容易とすることができる。更に、図２１に示
される状態でテープ部材３３を巻回し出荷することによ
り、チップ部品と同様に実装時において半導体装置を実
装基板に自動装填を行うことも可能となる。
することにより樹脂パッケージ１４をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１４の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。図２１は、分離工程が終了した状態を示している。
同図に示されるように、分離工程が終了した時点で複数
の半導体装置はテープ部材３３に接着された状態を維持
している。従って、分離工程の終了後における半導体装
置の扱いを容易とすることができる。更に、図２１に示
される状態でテープ部材３３を巻回し出荷することによ
り、チップ部品と同様に実装時において半導体装置を実
装基板に自動装填を行うことも可能となる。
【００５９】上記してきた製造方法により半導体装置を
製造することにより、従来必要とされたリードの切断処
理、及びリードを所定形状（例えばガルウィング形状）
に成形する工程は不要となり、半導体装置の製造工程を
簡単化することができる。また、図２２は分離工程の変
形例を示している。前述した実施例においては、樹脂パ
ッケージ１４をリードフレーム２０から分離するのにす
る方法を用いたが、本変形例では、リードフレーム２０
を溶解することなく、樹脂パッケージ１４をリードフレ
ーム２０から引き剥がすことにより、機械的に樹脂パッ
ケージ１４をリードフレーム２０から分離することを特
徴としている。
製造することにより、従来必要とされたリードの切断処
理、及びリードを所定形状（例えばガルウィング形状）
に成形する工程は不要となり、半導体装置の製造工程を
簡単化することができる。また、図２２は分離工程の変
形例を示している。前述した実施例においては、樹脂パ
ッケージ１４をリードフレーム２０から分離するのにす
る方法を用いたが、本変形例では、リードフレーム２０
を溶解することなく、樹脂パッケージ１４をリードフレ
ーム２０から引き剥がすことにより、機械的に樹脂パッ
ケージ１４をリードフレーム２０から分離することを特
徴としている。
【００６０】この分離方法では、前記した実施例に係る
方法に比べて、エッチング液が不要となりまた分離工程
に要する時間を短縮することができる。しかるに、機械
的に樹脂パッケージ１４をリードフレーム２０から分離
するため、金属膜１５Ｃがリードフレーム２０から確実
に樹脂パッケージ１４に移動するかどうかに問題点があ
るが、この点はリードフレーム２０の製造工程の金属膜
形成工程において、予め金属膜形成箇所に金属膜１５Ｃ
の分離性を向上させる部材を予め配設した上で金属膜１
５Ｃを形成することにより解決することができる。
方法に比べて、エッチング液が不要となりまた分離工程
に要する時間を短縮することができる。しかるに、機械
的に樹脂パッケージ１４をリードフレーム２０から分離
するため、金属膜１５Ｃがリードフレーム２０から確実
に樹脂パッケージ１４に移動するかどうかに問題点があ
るが、この点はリードフレーム２０の製造工程の金属膜
形成工程において、予め金属膜形成箇所に金属膜１５Ｃ
の分離性を向上させる部材を予め配設した上で金属膜１
５Ｃを形成することにより解決することができる。
【００６１】以上第１実施形態の半導体装置の製造方法
について説明したが、以下に説明する各実施形態におい
ても、主要部は同様な製造方法によって製造することが
できる。 〔第２実施形態〕図２３（ａ），（ｂ）は本発明の第２
実施形態を示す図である。
について説明したが、以下に説明する各実施形態におい
ても、主要部は同様な製造方法によって製造することが
できる。 〔第２実施形態〕図２３（ａ），（ｂ）は本発明の第２
実施形態を示す図である。
【００６２】第１実施形態との違いは、金属膜１５が図
２３（ａ）に示されるように樹脂突起１８上に設けられ
ている点と、樹脂パッケージ１４の底面に絶縁膜１７が
形成されている点、及び図２３（ａ）の底面図である図
２３（ｂ）に示されるように金属膜１５がチップ１１側
に１５１で示されるように引き回されている点であり、
その他の点は前述の実施例とほぼ同様である。
２３（ａ）に示されるように樹脂突起１８上に設けられ
ている点と、樹脂パッケージ１４の底面に絶縁膜１７が
形成されている点、及び図２３（ａ）の底面図である図
２３（ｂ）に示されるように金属膜１５がチップ１１側
に１５１で示されるように引き回されている点であり、
その他の点は前述の実施例とほぼ同様である。
【００６３】樹脂突起１８を設けることにより、金属膜
１５が樹脂パッケージ１４の底面と同一平面でなくな
り、パッケージの反りを吸収できるとともに、実装時に
半田が流れて隣の金属膜と接触する半田ブリッジも防止
できる。また、金属膜１５を１５１で示されるようにチ
ップ側に引き回すことにより、樹脂突起に形成される金
属膜１５のピッチを広げることができる。この効果は特
に樹脂突起１５をパッケージ底面全体に形成するエリア
バンプ方式に特に有効であり、ピッチの狭い凹部にワイ
ヤを打つことなく狭いピッチのエリアバンプを形成する
ことができる。さらに、絶縁膜１７を形成することに
り、実装時に半田接合される領域を制限でき、引き回し
パターンの酸化等に起因する特性の劣化を防止でき、半
田ブリッジも防止することができる。
１５が樹脂パッケージ１４の底面と同一平面でなくな
り、パッケージの反りを吸収できるとともに、実装時に
半田が流れて隣の金属膜と接触する半田ブリッジも防止
できる。また、金属膜１５を１５１で示されるようにチ
ップ側に引き回すことにより、樹脂突起に形成される金
属膜１５のピッチを広げることができる。この効果は特
に樹脂突起１５をパッケージ底面全体に形成するエリア
バンプ方式に特に有効であり、ピッチの狭い凹部にワイ
ヤを打つことなく狭いピッチのエリアバンプを形成する
ことができる。さらに、絶縁膜１７を形成することに
り、実装時に半田接合される領域を制限でき、引き回し
パターンの酸化等に起因する特性の劣化を防止でき、半
田ブリッジも防止することができる。
【００６４】本実施例の製造方法は、基本的には第１実
施形態のものと変わりはないが、図８の工程において樹
脂突起を形成する領域のレジストに窓開けし、リードフ
レームにハーフエッチングを施し、凹部を形成した後、
この凹部に金属膜を形成しそこにワイヤボンディングを
施せばよい。ワイヤは、前述した金属膜１５の引き回さ
れた１５１の部分とチップの電極パッド１２とを結ぶよ
うに打てばよい。絶縁膜１７を形成する時は、凹部を形
成する最に絶縁膜をマスクとして凹部を窓開けし、その
後凹部に金属膜を形成した後、引き回し部を形成する領
域を画定するようにレジストを形成し、このレジストを
マスクにして引き回し部をメッキ等により形成すること
により、所望の領域に絶縁膜を形成することができる。
その後のワイヤボンディング工程以降は前述のものと同
様である。 〔第３実施形態〕図２４は本発明の第３実施形態を説明
する図であり、放熱部材４０を図２３で示される半導体
装置に埋め込んだものであり、アルミニウム等の熱導電
率の高い材料で形成されている。絶縁膜１７は放熱の妨
げになるので削除してもよい。その他の構成要件は前述
の実施例とほぼ同様である。
施形態のものと変わりはないが、図８の工程において樹
脂突起を形成する領域のレジストに窓開けし、リードフ
レームにハーフエッチングを施し、凹部を形成した後、
この凹部に金属膜を形成しそこにワイヤボンディングを
施せばよい。ワイヤは、前述した金属膜１５の引き回さ
れた１５１の部分とチップの電極パッド１２とを結ぶよ
うに打てばよい。絶縁膜１７を形成する時は、凹部を形
成する最に絶縁膜をマスクとして凹部を窓開けし、その
後凹部に金属膜を形成した後、引き回し部を形成する領
域を画定するようにレジストを形成し、このレジストを
マスクにして引き回し部をメッキ等により形成すること
により、所望の領域に絶縁膜を形成することができる。
その後のワイヤボンディング工程以降は前述のものと同
様である。 〔第３実施形態〕図２４は本発明の第３実施形態を説明
する図であり、放熱部材４０を図２３で示される半導体
装置に埋め込んだものであり、アルミニウム等の熱導電
率の高い材料で形成されている。絶縁膜１７は放熱の妨
げになるので削除してもよい。その他の構成要件は前述
の実施例とほぼ同様である。
【００６５】放熱部材４０のを埋め込むには、チップ１
１をリードフレームにダイス付けする前に、その領域に
予め放熱部材を接着しておき、その上にチップをダイス
付けすることにより埋め込むことができる。この構成に
より、消費電力大きいチップを搭載した際に、チップか
ら発生した熱を良好に放熱することができる。 〔第４実施形態〕図２５は第４実施形態を示す図であ
り、図２３の金属膜１５の引回し部分１５１を用いず
に、樹脂突起１８に金属膜１５と接続するバンプ４１を
設けた点が前述の実施例とは異なる点である。その他の
構成要件はほぼ同様である。
１をリードフレームにダイス付けする前に、その領域に
予め放熱部材を接着しておき、その上にチップをダイス
付けすることにより埋め込むことができる。この構成に
より、消費電力大きいチップを搭載した際に、チップか
ら発生した熱を良好に放熱することができる。 〔第４実施形態〕図２５は第４実施形態を示す図であ
り、図２３の金属膜１５の引回し部分１５１を用いず
に、樹脂突起１８に金属膜１５と接続するバンプ４１を
設けた点が前述の実施例とは異なる点である。その他の
構成要件はほぼ同様である。
【００６６】本実施例では、それほど樹脂突起のピッチ
が狭くない時に用いる場合に有効であり、バンプ４１を
介してワイヤ１３を金属膜１５に接続することにより、
強固にワイヤ１３を金属膜１５に接続することができ
る。なお、図２５には絶縁膜放熱部材が示されていない
が、適宜設けても構わない。 〔第５実施形態〕図２６〜図３２は本発明の第５実施形
態を示すものであり、前述した実施例がチップの電極と
金属膜とをワイヤで接続していたのに対し、本実施例の
各図は、ワイヤを用いずにバンプにより接続している点
が共通した相違点である。
が狭くない時に用いる場合に有効であり、バンプ４１を
介してワイヤ１３を金属膜１５に接続することにより、
強固にワイヤ１３を金属膜１５に接続することができ
る。なお、図２５には絶縁膜放熱部材が示されていない
が、適宜設けても構わない。 〔第５実施形態〕図２６〜図３２は本発明の第５実施形
態を示すものであり、前述した実施例がチップの電極と
金属膜とをワイヤで接続していたのに対し、本実施例の
各図は、ワイヤを用いずにバンプにより接続している点
が共通した相違点である。
【００６７】図２６では、図１に示された半導体装置の
電極パッド１２と金属膜１５との接続をワイヤではなく
バンプを用いた点が特徴であり、その他の点はほぼ同様
である。バンプを用いることにより、より薄型のパッケ
ージを実現でき、またワイヤボンディングの時間よりフ
リップチップボンディングの方が早いので、工程の短縮
もできる。
電極パッド１２と金属膜１５との接続をワイヤではなく
バンプを用いた点が特徴であり、その他の点はほぼ同様
である。バンプを用いることにより、より薄型のパッケ
ージを実現でき、またワイヤボンディングの時間よりフ
リップチップボンディングの方が早いので、工程の短縮
もできる。
【００６８】図２６に示される半導体装置の製造方法
は、第１実施形態の製造方法と基本的には同一である
が、チップ１１をリードフレーム２０に搭載する際に、
ダイス付け材１６を用いずに、バンプ４２により金属膜
１５の形成されたリードフレームに直接フリップチップ
ボンディングすればよい。バンプ４２は、チップ側のパ
ッドに形成してもリードフレーム側に形成してもよい。
その他の工程は、前述の実施例と同様である。
は、第１実施形態の製造方法と基本的には同一である
が、チップ１１をリードフレーム２０に搭載する際に、
ダイス付け材１６を用いずに、バンプ４２により金属膜
１５の形成されたリードフレームに直接フリップチップ
ボンディングすればよい。バンプ４２は、チップ側のパ
ッドに形成してもリードフレーム側に形成してもよい。
その他の工程は、前述の実施例と同様である。
【００６９】図２７（ａ）は、図２３に示される半導体
装置におけるワイヤ接続をバンプ接続にしたものであ
り、金属膜１５の引き出し回し部分１５１にフリップチ
ップボンディングを施したものであり、その他の点は同
様な構成である。金属膜を導電部により引き回すことに
より、樹脂突起に形成される金属膜のピッチを広げるこ
とができる。
装置におけるワイヤ接続をバンプ接続にしたものであ
り、金属膜１５の引き出し回し部分１５１にフリップチ
ップボンディングを施したものであり、その他の点は同
様な構成である。金属膜を導電部により引き回すことに
より、樹脂突起に形成される金属膜のピッチを広げるこ
とができる。
【００７０】図２７（ｂ）は、金属膜１５の引回し部分
１５１に凹部を形成し、そこにバンプ４２を凹部に嵌合
するようにフリップチップボンディングしたものであ
り、その他は図２７（ａ）と同様な構成である。バンプ
４２を凹部４３に嵌合させてボンディングするので、位
置合わせが容易となる。なお、図２７（ａ），（ｂ）の
絶縁膜１７を設けない構成としてもよい。
１５１に凹部を形成し、そこにバンプ４２を凹部に嵌合
するようにフリップチップボンディングしたものであ
り、その他は図２７（ａ）と同様な構成である。バンプ
４２を凹部４３に嵌合させてボンディングするので、位
置合わせが容易となる。なお、図２７（ａ），（ｂ）の
絶縁膜１７を設けない構成としてもよい。
【００７１】図２８は、バンプ４２を樹脂突起１８部分
の金属膜１５にボンディングしたものであり、樹脂突起
１８の高さはバンプ４２より低くなっている。この構成
により、バンプ４２をリードフレームに搭載する最、リ
ードフレームの凹部に嵌合させるので、位置合わせを容
易にすることができる。図２９は、図２８で示される半
導体装置のチップ背面に樹脂を設けずに、チップ背面を
露出させたものである。この構成により、チップ背面が
露出しているので、チップから発生した熱を外部に放熱
しやすくなる。
の金属膜１５にボンディングしたものであり、樹脂突起
１８の高さはバンプ４２より低くなっている。この構成
により、バンプ４２をリードフレームに搭載する最、リ
ードフレームの凹部に嵌合させるので、位置合わせを容
易にすることができる。図２９は、図２８で示される半
導体装置のチップ背面に樹脂を設けずに、チップ背面を
露出させたものである。この構成により、チップ背面が
露出しているので、チップから発生した熱を外部に放熱
しやすくなる。
【００７２】図３０は、図２９に示される半導体装置に
おいて、露出したチップ背面に放熱板を設けたものを示
しており、（ａ）は放熱板４５が設けられたもの、
（ｂ）は放熱フィン４６の付いた放熱板４５が設けられ
たものを示している。放熱フィン付きの（ｂ）の方が放
熱効率が高いので、チップの発熱量に応じた放熱板を設
ければよい。
おいて、露出したチップ背面に放熱板を設けたものを示
しており、（ａ）は放熱板４５が設けられたもの、
（ｂ）は放熱フィン４６の付いた放熱板４５が設けられ
たものを示している。放熱フィン付きの（ｂ）の方が放
熱効率が高いので、チップの発熱量に応じた放熱板を設
ければよい。
【００７３】図３１は、図２８に示される半導体装置に
おいて、チップの素子形成面側にテープや接着剤等から
なる絶縁部材４７を設けたものであり、樹脂パッケージ
１４の底面と絶縁膜部材４７とはほぼ同一平面となって
いる。図２８の半導体装置をモールドにて形成する際
に、チップ１１とリードフレーム２０との間は極めて隙
間が小さいので、モールド樹脂がこの間に入り込み難い
問題が生じることがある。そこで図３１のように、予め
チップ１１の素子形成面に絶縁部材４７を形成しておけ
ばこの問題はなくなり、封止の不良といった不都合はな
くなる。なお、この絶縁部材４７は予めチップ側に設け
ておいてからリードフレーム２０にフリップチップボン
ディングしても、リードフレーム２０側に設けておいて
からフリップチップボンディングしてもよい。
おいて、チップの素子形成面側にテープや接着剤等から
なる絶縁部材４７を設けたものであり、樹脂パッケージ
１４の底面と絶縁膜部材４７とはほぼ同一平面となって
いる。図２８の半導体装置をモールドにて形成する際
に、チップ１１とリードフレーム２０との間は極めて隙
間が小さいので、モールド樹脂がこの間に入り込み難い
問題が生じることがある。そこで図３１のように、予め
チップ１１の素子形成面に絶縁部材４７を形成しておけ
ばこの問題はなくなり、封止の不良といった不都合はな
くなる。なお、この絶縁部材４７は予めチップ側に設け
ておいてからリードフレーム２０にフリップチップボン
ディングしても、リードフレーム２０側に設けておいて
からフリップチップボンディングしてもよい。
【００７４】図３２は、図２８に示される半導体装置に
おいて、バンプ４２と金属膜１５とを異方導電樹脂４８
により電気的、機械的に接合したものである。（ａ）に
示されるものは、チップ側の電極パッドにバンプ４２を
設けておき、異方導電樹脂をバンプ４２の上、もしくは
リードフレーム２０の金属膜１５上に形成し、加圧する
ことにより異方導電樹脂中の微小導体がバンプ４２と金
属膜１５との間で連なり、両者の電気的接合が達成され
る。（ｂ）はバンプ４２をリードフレーム２０の金属膜
１５側に設けて形成したものである。（ｃ）は、チップ
側の電極にバンプ４２ａを金属膜側にバンプ４２ｂを設
けておき、異方導電樹脂により接合したものを示してい
る。
おいて、バンプ４２と金属膜１５とを異方導電樹脂４８
により電気的、機械的に接合したものである。（ａ）に
示されるものは、チップ側の電極パッドにバンプ４２を
設けておき、異方導電樹脂をバンプ４２の上、もしくは
リードフレーム２０の金属膜１５上に形成し、加圧する
ことにより異方導電樹脂中の微小導体がバンプ４２と金
属膜１５との間で連なり、両者の電気的接合が達成され
る。（ｂ）はバンプ４２をリードフレーム２０の金属膜
１５側に設けて形成したものである。（ｃ）は、チップ
側の電極にバンプ４２ａを金属膜側にバンプ４２ｂを設
けておき、異方導電樹脂により接合したものを示してい
る。
【００７５】異方導電樹脂を用いることにより、基板へ
の実装時に隣接するバンプと電気的にショートする可能
性をなくすことができる。
の実装時に隣接するバンプと電気的にショートする可能
性をなくすことができる。
【００７６】
【発明の効果】以上のように本発明によれば、実装面積
が小さく、コストの低い樹脂封止型半導体装置とその製
造方法を提供することができる効果を奏する。
が小さく、コストの低い樹脂封止型半導体装置とその製
造方法を提供することができる効果を奏する。
【図１】第１実施形態の構造を示す図である。
【図２】第１実施形態の底面透視図である。
【図３】第１実施形態の製造方法を示す図である。
【図４】第１実施形態の製造方法を示す図である。
【図５】第１実施形態の製造方法を示す図である。
【図６】第１実施形態の構造を示す図である。
【図７】第１実施形態の構造を示す図である。
【図８】第１実施形態の構造を示す図である。
【図９】第１実施形態の製造方法を示す図である。
【図１０】第１実施形態の製造方法を示す図である。
【図１１】第１実施形態の製造方法を示す図である。
【図１２】第１実施形態の構造を示す図である。
【図１３】第１実施形態の構造を示す図である。
【図１４】第１実施形態の製造方法を示す図である。
【図１５】第１実施形態の製造方法を示す図である。
【図１６】第１実施形態の製造方法を示す図である。
【図１７】第１実施形態の製造方法を示す図である。
【図１８】第１実施形態の製造方法を示す図である。
【図１９】第１実施形態の製造方法を示す図である。
【図２０】第１実施形態の製造方法を示す図である。
【図２１】第１実施形態の製造方法を示す図である。
【図２２】第１実施形態の製造方法の変形例を示す図で
ある。
ある。
【図２３】第２実施形態の構造及び製造方法を示す図で
ある。
ある。
【図２４】第３実施形態の構造及び製造方法を示す図で
ある。
ある。
【図２５】第４実施形態の構造及び製造方法を示す図で
ある。
ある。
【図２６】第５実施形態の構造を示す図である。
【図２７】第５実施形態の構造を示す図である。
【図２８】第５実施形態の構造を示す図である。
【図２９】第５実施形態の構造を示す図である。
【図３０】第５実施形態の構造を示す図である。
【図３１】第５実施形態の構造を示す図である。
【図３２】第５実施形態の構造を示す図である。
【図３３】従来例を示す図である。
【図３４】従来例を示す図である。
１・・・樹脂 ２・・・チッ
プ ３・・・アウターリード ４・・・ワイ
ヤ ５・・・ダイステージ ６・・・ハン
ダボール ７・・・搭載基板 ８・・・イン
ナーリード 11・・・チップ 12・・・電極
パッド 13・・・・ボンディングワイヤ 14・・・モー
ルド樹脂 15・・・金属膜 16・・・ダイ
ス付け材 17・・・絶縁膜 18・・・樹脂
突起 21・・・金属基材 23・・・治具
穴 24・・・レジスト 25・・・給電
部 33・・・テープ部材 40・・・放熱
部材 41・・・バンプ 42・・・バン
プ 43・・・凹部 44・・・接着
剤 45・・・放熱板 46・・・放熱
フィン 47・・・絶縁部材
プ ３・・・アウターリード ４・・・ワイ
ヤ ５・・・ダイステージ ６・・・ハン
ダボール ７・・・搭載基板 ８・・・イン
ナーリード 11・・・チップ 12・・・電極
パッド 13・・・・ボンディングワイヤ 14・・・モー
ルド樹脂 15・・・金属膜 16・・・ダイ
ス付け材 17・・・絶縁膜 18・・・樹脂
突起 21・・・金属基材 23・・・治具
穴 24・・・レジスト 25・・・給電
部 33・・・テープ部材 40・・・放熱
部材 41・・・バンプ 42・・・バン
プ 43・・・凹部 44・・・接着
剤 45・・・放熱板 46・・・放熱
フィン 47・・・絶縁部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 昭59−208756（ＪＰ，Ａ) 特開 平１−55291（ＪＰ，Ａ) 特開 昭62−230027（ＪＰ，Ａ) 特開 平３−178152（ＪＰ，Ａ) 特開 平７−22474（ＪＰ，Ａ) 特開 平７−312405（ＪＰ，Ａ) 特許3007833（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12,23/28,21/60
Claims (11)
- 【請求項１】 電極パッドを有する半導体チップと、 該半導体チップを封止する樹脂パッケージと、 該樹脂パッケージ底面に設けられ、該底面から突出する
樹脂突起と、 該樹脂突起上に設けられた金属膜と、 該樹脂パッケージ底面の該樹脂突起と該チップとの間の
領域に形成され、該金属膜と接続された導電部と、 一端が該電極パッドとボンディングされ、他端が該導電
部とボンディングされたボンディングワイヤとを有し、
前記チップと前記樹脂パッケージ底面との間に放熱部材
を設けたことを特徴とする半導体装置。 - 【請求項２】 電極パッドを有する半導体チップと、 該半導体チップを封止する樹脂パッケージと、 該樹脂パッケージ底面にパッケージと一体に設けられ、
該底面から突出する樹脂突起と、 該樹脂突起上に設けられた金属膜と、 一端が該電極パッドとボンディングされ、他端が該金属
膜とボンディングされたバンプとを有することを特徴と
する半導体装置。 - 【請求項３】 電極パッドを有する半導体チップと、 該半導体チップを封止する樹脂パッケージと、 該樹脂パッケージ底面に設けられ、該底面から突出する
樹脂突起と、 該樹脂突起上に設けられた金属膜と、 該樹脂パッケージ底面の該樹脂突起と該チップとの間の
領域に形成され、該金属膜と接続され導電部と、 一端が該電極パッドとボンディングされ、他端が該導電
部とボンディングされたバンプとを有することを特徴と
する半導体装置。 - 【請求項４】 前記導電部に凹部が形成され、前記バン
プが該凹部に嵌合するようにボンディングされているこ
とを特徴とする請求項３記載の半導体装置。 - 【請求項５】 前記樹脂突起を除く前記樹脂パッケージ
底面に絶縁膜を形成することを特徴とする請求項１，
３，または４記載の半導体装置。 - 【請求項６】 電極パッドを有する半導体チップと、 該半導体チップを封止する樹脂パッケージと、 該樹脂パッケージ底面に設けられ、該底面から突出する
樹脂突起と、 該樹脂突起上にのみ設けられた金属膜と、 一端が該電極パッドとボンディングされ、他端が該金属
膜にボンディングされたバンプとを有することを特徴と
する半導体装置。 - 【請求項７】 前記チップの非電極パッド形成面を前記
樹脂パッケージから露出させたことを特徴とする請求項
２乃至６のいずれかに記載の半導体装置。 - 【請求項８】 露出した前記チップの非電極パッド形成
面に放熱板を設けたことを特徴とする請求項７記載の半
導体装置。 - 【請求項９】 前記チップの電極パッド形成面上に設け
られ、前記樹脂パッケージ底面とほぼ同一平面となるよ
うに形成された絶縁部材を有することを特徴とする請求
項６記載の半導体装置。 - 【請求項１０】 電極パッドを有する半導体チップと、 該半導体チップを封止する樹脂パッケージと、 該樹脂パッケージ底面にパッケージと一体に設けられ、
該底面から突出する樹脂突起と、 該樹脂突起上に設けられた金属膜と、 該電極パッドまたは該金属膜に設けられたバンプと、 該電極パッドと該金属膜との間が異方導電樹脂により導
通がとられていることを特徴とする半導体装置。 - 【請求項１１】 請求項１乃至１０のいずれかに記載の
金属膜を銀（Ａｇ）またはパラジウム（Ｐｄ）の一層に
て形成する、もしくはＡｇまたはＰｄの２層にて形成す
る、もしくは第１層を最外層とした場合に、第１層−第
２層−第３層を Ａｕ−ニッケル（Ｎｉ）−Ａｕ，Ｐｄ−Ｎｉ−Ｐｄ，Ａ
ｕ−Ｐｄ−Ａｕ， 半田−Ｎｉ−Ａｕ，半田−Ｎｉ−Ｐｄの３層にて形成す
る、もしくは第１層−第２層−第３層−第４層を 半田−Ｎｉ−Ｐｄ−Ａｕ，Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ， Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ，Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ 半田−Ｎｉ−Ａｕ−Ｐｄの４層にて形成する、もしくは
第１層−第２層−第３層−第４層−第５層を Ａｕ−Ｐｄ−Ｎｉ−Ｐｄ−Ａｕ，半田−Ｎｉ−Ａｕ−Ｐ
ｄ−Ａｕ Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ，Ａｕ−Ｐｄ−Ｎｉ−Ａ
ｕ−Ｐｄ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄの５層にて形成する、も
しくは第１層−第２層−第３層−第４層−第５層−第６
層を Ａｕ−Ｐｄ−Ｎｉ−Ａｕ−Ｐｄ−Ａｕ Ｐｄ−Ｎｉ−Ｃｕ−Ｎｉ−Ｐｄ−Ａｕの６層にて形成す
ることを特徴とする半導体装置。
Priority Applications (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26760796A JP3189703B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体装置及びその製造方法 |
| US08/744,048 US6072239A (en) | 1995-11-08 | 1996-11-06 | Device having resin package with projections |
| EP20020016357 EP1291911A1 (en) | 1995-11-08 | 1996-11-07 | Method having resin package and method of producing the same |
| TW085113625A TW348306B (en) | 1995-11-08 | 1996-11-07 | Device having resin package and method of producing the same |
| KR1019960052529A KR100212403B1 (ko) | 1995-11-08 | 1996-11-07 | 수지패키지를 갖는 장치 및 그 제조방법 |
| EP20020016355 EP1261026A1 (en) | 1995-11-08 | 1996-11-07 | Device having resin package and method of producing the same |
| EP19960308093 EP0773584B1 (en) | 1995-11-08 | 1996-11-07 | Device having resin package and method of producing the same |
| EP20020016356 EP1284502A1 (en) | 1995-11-08 | 1996-11-07 | Device having resin package and method of producing the same |
| EP20020016354 EP1284501A1 (en) | 1995-11-08 | 1996-11-07 | Device having resin package and method of producing the same |
| CNB2004100476353A CN1307698C (zh) | 1995-11-08 | 1996-11-08 | 具有树脂封壳的元件及其制作方法 |
| CNB96114520XA CN1215537C (zh) | 1995-11-08 | 1996-11-08 | 具有树脂封壳的元件 |
| US09/192,201 US6376921B1 (en) | 1995-11-08 | 1998-11-16 | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US09/192,445 US6159770A (en) | 1995-11-08 | 1998-11-16 | Method and apparatus for fabricating semiconductor device |
| US09/200,846 US6329711B1 (en) | 1995-11-08 | 1998-11-30 | Semiconductor device and mounting structure |
| US09/442,038 US6856017B2 (en) | 1995-11-08 | 1999-11-17 | Device having resin package and method of producing the same |
| US09/809,105 US6573121B2 (en) | 1995-11-08 | 2001-03-16 | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US10/856,777 US7144754B2 (en) | 1995-11-08 | 2004-06-01 | Device having resin package and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26760796A JP3189703B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116935A JPH10116935A (ja) | 1998-05-06 |
| JP3189703B2 true JP3189703B2 (ja) | 2001-07-16 |
Family
ID=17447078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26760796A Expired - Lifetime JP3189703B2 (ja) | 1995-11-08 | 1996-10-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189703B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130014254A (ko) * | 2011-07-29 | 2013-02-07 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 구비한 조명 시스템 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| JP3455685B2 (ja) | 1998-11-05 | 2003-10-14 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2000195984A (ja) | 1998-12-24 | 2000-07-14 | Shinko Electric Ind Co Ltd | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 |
| JP2001156212A (ja) | 1999-09-16 | 2001-06-08 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP3560869B2 (ja) * | 1999-09-24 | 2004-09-02 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4395986B2 (ja) * | 2000-04-24 | 2010-01-13 | 住友金属鉱山株式会社 | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
| KR100405948B1 (ko) * | 2001-03-16 | 2003-11-14 | 황길남 | 반도체 칩 패키지 및 그의 제조방법 |
| KR100747995B1 (ko) * | 2001-03-26 | 2007-08-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| JP2003303919A (ja) | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2006303028A (ja) * | 2005-04-18 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP4508064B2 (ja) * | 2005-09-30 | 2010-07-21 | 住友金属鉱山株式会社 | 半導体装置用配線基板の製造方法 |
| JP4627480B2 (ja) * | 2005-10-25 | 2011-02-09 | アオイ電子株式会社 | 半導体装置 |
| JP2007129068A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置とその製造方法、及びその製造に用いる基板 |
| JP2008047836A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
| JP5098452B2 (ja) * | 2007-06-11 | 2012-12-12 | 住友金属鉱山株式会社 | 半導体装置の製造方法 |
| JP2009076666A (ja) * | 2007-09-20 | 2009-04-09 | Rohm Co Ltd | 半導体装置の製造方法 |
| US20110235304A1 (en) * | 2010-03-23 | 2011-09-29 | Alcatel-Lucent Canada, Inc. | Ic package stiffener with beam |
| JP5218606B2 (ja) * | 2011-06-13 | 2013-06-26 | 大日本印刷株式会社 | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
| JP5609911B2 (ja) * | 2012-04-06 | 2014-10-22 | 大日本印刷株式会社 | 樹脂封止型半導体装置および半導体装置用回路部材 |
| JP5565819B2 (ja) * | 2012-09-04 | 2014-08-06 | Ｓｈマテリアル株式会社 | 半導体装置用基板及び半導体装置 |
| JP2015090350A (ja) * | 2013-11-07 | 2015-05-11 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサ装置、磁気センサの製造方法 |
| JP2014053638A (ja) * | 2013-11-15 | 2014-03-20 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2014140080A (ja) * | 2014-05-07 | 2014-07-31 | Rohm Co Ltd | 高効率モジュール |
| JP6606333B2 (ja) * | 2015-02-18 | 2019-11-13 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6418398B2 (ja) * | 2015-09-01 | 2018-11-07 | 大口マテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
| JP6676854B2 (ja) * | 2016-04-07 | 2020-04-08 | 大口マテリアル株式会社 | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 |
| JP2016165005A (ja) * | 2016-04-19 | 2016-09-08 | 大日本印刷株式会社 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP7247698B2 (ja) * | 2019-03-26 | 2023-03-29 | Tdk株式会社 | センサーモジュールの製造方法 |
| JP2021013043A (ja) * | 2020-11-04 | 2021-02-04 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPS62230027A (ja) * | 1986-03-31 | 1987-10-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6455291A (en) * | 1987-08-26 | 1989-03-02 | Matsushita Electric Ind Co Ltd | Integrated circuit device |
| JPH03178152A (ja) * | 1989-12-06 | 1991-08-02 | Sony Chem Corp | モールドｉｃおよびその製造方法 |
| KR0152901B1 (ko) * | 1993-06-23 | 1998-10-01 | 문정환 | 플라스틱 반도체 패키지 및 그 제조방법 |
| JP3243116B2 (ja) * | 1994-05-17 | 2002-01-07 | 株式会社日立製作所 | 半導体装置 |
| JP3007833B2 (ja) * | 1995-12-12 | 2000-02-07 | 富士通株式会社 | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 |
-
1996
- 1996-10-08 JP JP26760796A patent/JP3189703B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130014254A (ko) * | 2011-07-29 | 2013-02-07 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 구비한 조명 시스템 |
| US9882104B2 (en) | 2011-07-29 | 2018-01-30 | Lg Innotek Co., Ltd | Light emitting device package having LED disposed in lead frame cavities |
| KR101871501B1 (ko) * | 2011-07-29 | 2018-06-27 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 구비한 조명 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116935A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| US7993967B2 (en) | Semiconductor package fabrication method | |
| US7589404B2 (en) | Semiconductor device | |
| JP3007833B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH02285646A (ja) | 半導体装置 | |
| TWI301652B (en) | Semiconductor device and its manufacturing method | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JPH1197573A (ja) | 半導体パッケージ | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2005286057A (ja) | 回路装置およびその製造方法 | |
| JP3759572B2 (ja) | 半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH11251505A (ja) | 半導体装置及びその製造方法 | |
| JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP4190659B2 (ja) | 配線基板とその製造方法 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010417 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |