JP3417292B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3417292B2 JP3417292B2 JP9563998A JP9563998A JP3417292B2 JP 3417292 B2 JP3417292 B2 JP 3417292B2 JP 9563998 A JP9563998 A JP 9563998A JP 9563998 A JP9563998 A JP 9563998A JP 3417292 B2 JP3417292 B2 JP 3417292B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- semiconductor device
- thermoplastic resin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体の集積回路
部を保護し、かつ外部装置と半導体素子の電気的な接続
を確保し、さらにもっとも高密度な実装を可能とした半
導体装置およびその製造方法に関するものである。ま
た、本発明の半導体装置により、情報通信機器、事務用
電子機器等の小型化を容易にするものである。 【０００２】 【従来の技術】近年、半導体装置は電子機器の小型化、
高機能化に伴い、小型化、高密度化、高速化を要求され
るようになり、それにともなって例えばＣ４（Ｃｏｎｔ
ｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎ
ｅｃｔｉｏｎ）あるいはＳＢＢ（Ｓｔｕｄ Ｂｕｍｐ
Ｂｏｎｄｉｎｇ）といったいわゆるフリップチップボン
ディングを用いた実装技術が開発されている。また半導
体パッケージにおいては半導体素子の大きさに限りなく
近いＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と
いった小型の半導体パッケージ製品が開発されている。 【０００３】以下、従来のＳＢＢと称される実装技術を
用いた半導体装置およびその製造方法について、図面を
参照しながら説明する。 【０００４】図６は、従来のＳＢＢ工法を用いた半導体
装置を示す断面図である。図６において、１は半導体素
子、２は半導体素子電極、３はバンプ、４は導電性接着
剤、５は回路基板、６は回路基板ランド、７は封止樹脂
である。 【０００５】図６に示すように、従来の半導体装置は、
半導体素子１上の半導体素子電極２上にバンプ３が形成
され、そのバンプ３が導電性接着剤４を介して回路基板
５の回路基板ランド６（電極）に接続されているもので
あり、半導体素子１と回路基板５との間隔は封止樹脂７
が充填封止されている構造である。 【０００６】次に従来の半導体装置の製造方法について
同様に図６の断面図を参照しながら説明する。 【０００７】まず半導体素子１上の半導体素子電極２上
にＳＢＢ工法として、ボールボンディング法を用いてバ
ンプ３を形成する。次に導電性接着剤４を形成したバン
プ３の先端部に転写法により形成する。次に位置合わせ
を行い、バンプ３と回路基板５上の回路基板ランド６上
に搭載する。導電性接着剤４の熱硬化後、半導体素子１
と回路基板５との間隙に封止樹脂７を注入して充填し、
熱硬化させる。封止樹脂７の作用は半導体素子１の保護
および半導体素子１と回路基板５との熱線膨張係数の不
一致によるバンプ３、導電性接着剤４にかかる熱ストレ
スの緩和である。以上のような工法により従来の半導体
装置が製造されるものである。 【０００８】 【発明が解決しようとする課題】しかしながら前記従来
の方法では、半導体素子と回路基板との間隙が狭く、封
止樹脂の注入が非常に困難であり、また個々の半導体素
子を個別に封止するため、生産性が悪いという課題を有
していた。さらに樹脂封止後、半導体素子の故障、不良
が発見された場合、封止樹脂と回路基板との密着が強固
なため故障、不良のあった半導体素子を回路基板から取
り外すのは困難であり、仮に取り外せた場合であっても
回路基板を損傷させてしまうため、その回路基板への半
導体素子の再搭載は不可能であり、生産性、生産コスト
性上の課題があった。 【０００９】本発明は前記従来の課題を解決するもの
で、半導体装置の生産性に着目し、またリペアを可能と
して、封止樹脂を設けず半導体素子上に熱可塑性樹脂層
を設けることで半導体素子と回路基板との熱線膨張係数
の不一致による熱ストレスを緩和できる半導体装置およ
びその製造方法を提供することを目的とする。 【００１０】 【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体装置は、リードフレームの支持部に
搭載された半導体素子と、前記半導体素子とインナーリ
ード部とを電気的に接続した接続手段と、前記インナー
リード部の底面側を露出させて前記半導体素子の外囲を
封止した封止樹脂とよりなる半導体装置であって、前記
封止樹脂より露出した前記インナーリード部面はアウタ
ーリード部を構成し、前記アウターリード部とアウター
リード部との間には熱可塑性樹脂が形成されている半導
体装置である。 【００１１】 【００１２】 【００１３】 【００１４】 【００１５】 【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。 【００１６】図１は本発明の第１の実施形態における半
導体装置を示す断面図である。図１に示すように本実施
形態の半導体装置は、半導体素子８上の半導体素子電極
９上に金属層１０が設けられ、その金属層１０上に突起
電極としてバンプ１１が形成されているものである。そ
して半導体素子８の半導体素子電極９領域以外の領域に
は熱可塑性樹脂層１２が形成されているものである。 【００１７】本実施形態において、半導体素子電極９上
に設けた金属層１０としては、Ｔｉ（チタン）を密着金
属、Ｃｕ（銅）を拡散防止金属として用いた２層構造を
有した金属層を用いている。なお、金属材料としてはＴ
ｉ（チタン）、Ｃｒ（クロム）、ＴｉＷ（チタン・タン
グステン）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ａｕ
（金）、Ｐｄ（パラジウム）などを用いても構わない
し、それぞれの金属の組み合わせでも構わない。また、
バンプ１１としては、Ｓｎ（スズ）、Ｐｂ（鉛）、Ｓｎ
（スズ）、Ａｇ（銀）、Ｃｕ（銅）とＰｂ（鉛）の合
金、Ａｕ（金）などである。 【００１８】以上のように構成された本実施形態の半導
体装置について、以下その製造方法を図２を参照しなが
ら説明する。 【００１９】まず図２（ａ）には、個々の半導体素子が
形成された半導体ウェハ１３を示しており、半導体素子
電極９が形成されている。 【００２０】次に図２（ｂ）に示すように、真空蒸着
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体ウェハ１３上に形成された半導体素子
の半導体素子電極９上全面に金属層１０を形成する。こ
こで金属層１０の一例としては、Ｔｉ（チタン）とＣｕ
（銅）の組み合わせによる金属層を用いる。また金属材
料としてはＴｉ（チタン）、Ｃｒ（クロム）、ＴｉＷ
（チタン・タングステン）、Ｃｕ（銅）、Ｎｉ（ニッケ
ル）、Ａｕ（金）、Ｐｄ（パラジウム）などの金属を用
いても構わないし、それぞれの金属の組み合わせでも構
わない。次に感光性レジストを塗布し、乾燥、露光、現
像することにより、半導体素子電極９に相当する位置を
露出させる。 【００２１】次に例えば、電解めっきを用いてバンプ金
属層、例えばＳｎ（スズ）とＰｂ（鉛）を形成する。バ
ンプ金属層を形成後、レジストを溶融除去する。そして
バンプ金属層を溶解せず、金属層１０の材料を選択的に
溶かすことのできるエッチング剤に浸し、バンプ金属層
以外の金属層を溶解除去し、フラックスを塗布後、溶融
することにより、図２（ｃ）に示すように、バンプ１１
を形成する。 【００２２】また半導体素子電極９上にバンプ金属層を
形成するのではなく、あらかじめ金属層を写真法を用い
て所望のパターンを形成し、半導体素子電極９以外の位
置の半導体素子上に半導体素子電極９と電気的に接続す
るランドを形成する。次にめっきレジストを塗布し、写
真技術を用いてランド部のみを露出させ、電解めっきを
用いてバンプ金属層を形成してもよい。バンプ金属層を
形成した面にフラックスを塗布し、バンプ金属層を溶融
することでバンプ１１を形成する。なお、バンプ１１を
形成する方法としては、上記した方法に限定するもので
はなく、ワイヤーボンダーを用いたボールボンディング
法を用いてスタッドバンプを生成してもよく、この場
合、バンプの材質はＡｕ（金）、Ｃｕ（銅）、Ｓｎ（ス
ズ）といった金属である。 【００２３】次にバンプ１１を形成した半導体ウェハ１
３のバンプ１１を形成した面側に柔軟性シート（図示せ
ず）を覆い、金型内に保持する。熱可塑性樹脂を射出成
形技術により半導体ウェハ１３と柔軟性シートとの間隙
に封入する。封入後、金型内から半導体ウェハ１３を取
り出し、柔軟性シートを剥離することにより、図２
（ｄ）に示すように、熱可塑性樹脂１２を半導体ウェハ
１３のバンプ１１以外の領域に形成することができる。
熱可塑性樹脂封入の間、バンプ１１の先端部分は柔軟性
シートに金型締め付け圧力により埋設しているためシー
ト剥離後、バンプ１１の先端部は熱可塑性樹脂１２の上
面よりも突出している。また熱可塑性樹脂１２の形成方
法としてはポッティング法を用いても構わない。また熱
可塑性樹脂による樹脂シートを半導体ウェハ１３のバン
プ１１側から熱圧着しても構わない。この場合、熱圧着
後、バンプ１１の表面の樹脂を取り除くために機械的研
磨、あるいはサンドブラストなどを用いる必要がある。
なお、柔軟性シートとしては、耐熱性、特に樹脂封止時
の熱に耐える材質よりなるものであり、絶縁性、剥離性
を有しているものであればよいが、加熱により溶融、軟
化して、半導体素子の表面に接着するようなものでなけ
ればよい。また熱可塑性樹脂の厚みとしては、バンプ１
１の高さ以内の厚みであり、半導体装置を基板実装した
際のリフローによって、熱可塑性樹脂が溶融し、実装基
板と半導体装置とを強固に接続できる程度の量を保持し
た厚みであればよい。 【００２４】次に図２（ｅ）に示すように、半導体ウェ
ハ１３の個々の半導体素子の分割として、半導体ウェハ
１３に形成されたスクライブラインに沿ってダイシング
ソーにより半導体素子を個々に分割し、半導体素子８上
の半導体素子電極９上に金属層１０が設けられ、その金
属層１０上にバンプ１１が形成され半導体素子電極９領
域以外の領域には熱可塑性樹脂層１２が形成された半導
体装置を形成する。 【００２５】次に本実施形態の半導体装置を基板実装す
る実装方法について説明する。半導体装置を実装基板と
して回路基板に実装する方法としては、熱可塑性樹脂面
を基板に対向させ、半導体装置のバンプと回路基板の電
極とを位置合わせして、回路基板に搭載後、リフロー
（加熱）することで、半導体装置に設けたバンプ１１が
溶融して回路基板に設けた電極と接続させる。さらに、
半導体装置に設けた熱可塑性樹脂が溶融、硬化し、半導
体装置と回路基板とを接続させる。このように本実施形
態の半導体装置を基板実装した場合、半導体装置と回路
基板とを電気的に接続するとともに、熱可塑性樹脂の接
続により回路基板と半導体装置との接続をより強固とす
ることができる。 【００２６】本実施形態では、熱可塑性樹脂を用いてい
るので、回路基板に半導体素子を接合した後、加熱処理
するだけで半導体素子と回路基板との間隔を封止するこ
とができ、また複数の半導体素子に対して同時に加熱す
ることにより、生産性を向上させて樹脂封止することが
できる。もちろん必要に応じては個々の半導体素子ごと
に個別に熱処理することによっても樹脂封止することが
できる。特に目的に応じて熱可塑性樹脂の種類を半導体
素子の品種ごとに変えるような場合は、品種ごとに対応
して半導体素子を加熱処理して樹脂封止できるので、将
来的な多品種生産に対しては非常に効果が大きい。ま
た、熱可塑性樹脂を用いているので、半導体素子に欠
陥、不良が発見された場合には、加熱処理することで、
回路基板を破壊したり、基板に損傷を与えることなく、
回路基板から半導体素子を容易に取り外すことができる
ため、生産性、生産コスト的にも有利である。 【００２７】次に本発明の第２の実施形態について図面
を参照しながら説明する。図３は本実施形態における半
導体装置を示す断面図である。 【００２８】図３に示すように本実施形態の半導体装置
は、半導体素子１４上の半導体素子電極１５上に金属層
１６が設けられ、そして半導体素子１４の半導体素子電
極１５領域以外の領域には熱可塑性樹脂層１７が形成さ
れているものである。 【００２９】以上のように構成された本実施形態の半導
体装置について以下、その製造方法を説明する。 【００３０】前記した第１の実施形態と同様に、半導体
ウェハ上に真空蒸着法、スパッタリング法、ＣＶＤ法あ
るいは無電解めっき法により半導体素子電極側全面に金
属層を形成する。ここでの一例としてはＴｉとＣｕの組
み合わせを用いる。金属材料としてはＴｉ、Ｃｒ、Ｔｉ
Ｗ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄなどを用いても構わない
し、それぞれの金属の組み合わせでも構わない。次にエ
ッチングレジストを塗布し、乾燥、露光、現像すること
により、半導体素子電極に相当する位置のレジストを残
す。次にエッチング剤により電極部以外の金属層を溶解
除去する。次にエッチングレジストを形成した側に柔軟
性シートを覆い、金型内に保持し、熱可塑性樹脂を射出
成形技術により半導体ウェハと柔軟性シートの間隙に封
入する。封入後、金型内から半導体ウェハを取り出し、
柔軟性シートを剥離する。また熱可塑性樹脂の形成方法
としてポッティング法を用いても構わない。次にエッチ
ングレジストを溶融除去し、金属層を露出させる。次に
半導体ウェハのスクライブラインに沿って、半導体素子
を個々に分割することにより、図３に示した半導体装置
を形成するものである。 【００３１】次に本発明を別のタイプの半導体装置に適
用した例について図面を参照しながら説明する。 【００３２】図４に示した半導体装置は、前記した実施
形態における熱可塑性樹脂の作用効果をＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体パッケージに適用
したものであり、基板１８に対して熱可塑性樹脂１９を
設け、基板電極２０上にははんだボール２１を設けたも
のである。そして基板１８の上面には半導体素子２２を
搭載し、基板配線（図示せず）と半導体素子２２とを金
属細線２３により接続し、基板１８の上面であって半導
体素子２２の外囲を封止樹脂２４で封止した構造であ
る。 【００３３】なお、熱可塑性樹脂の供給については、第
１の実施形態と同様に金型に設置して熱可塑性樹脂層を
形成してもいいし、ポッティング法を用いてもよい。 【００３４】熱可塑性樹脂１９を基板１８のはんだボー
ル２１を設けた側に設けることにより、ボード実装時に
熱可塑性樹脂１９の溶融により、実装強度が向上すると
ともに、熱可塑性樹脂１９の介在により、ボードとＢＧ
Ａ型半導体パッケージの基板１８との熱線膨張係数の不
一致による熱ストレスを緩和することができる。 【００３５】次に図５には、ＳＯＮ（Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄＰａｃｋａｇｅ）や
ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）といった片面樹脂封止型の半導体パッ
ケージに適用した例を示す。 【００３６】図５に示した半導体装置は、前記した実施
形態における熱可塑性樹脂の作用効果をＱＦＮ型半導体
パッケージに適用したものであり、リードフレームの支
持部（図示せず）上に半導体素子２５が搭載され、リー
ドフレームのインナーリード部２６と半導体素子２５の
半導体素子電極とは金属細線２７で接続され、インナー
リード部２６の底面側を露出させるように半導体素子２
５の外囲を封止樹脂２８で封止した構造である。封止樹
脂２８より露出したインナーリード部２６の底面および
側面領域はアウターリード部２９を構成している。ここ
でＱＦＮ型半導体パッケージの底面のアウターリード部
２９間には熱可塑性樹脂３０が形成されているものであ
る。熱可塑性樹脂３０の供給については、同様に金型に
設置して熱可塑性樹脂層を形成してもいいし、封止樹脂
に凹部を形成した後にポッティング法により熱可塑性樹
脂を形成してもよい。 【００３７】熱可塑性樹脂３０を半導体パッケージの露
出しているアウターリード部間に設けることにより、半
導体パッケージの実装時に熱可塑性樹脂３０の溶融によ
り、実装強度を向上させることができ、また半導体パッ
ケージの熱ストレスを緩和することができる。 【００３８】以上のように本発明における半導体素子へ
の熱可塑性樹脂の適用により、半導体装置の生産性向
上、半導体パッケージ実装上、多大な効果が期待できる
ものである。 【００３９】なお、熱可塑性樹脂としては絶縁性を有す
るものがよく、成形性に優れたものがよい。 【００４０】 【発明の効果】以上説明したように、本発明では熱可塑
性樹脂を用いているので、回路基板に半導体素子を接合
した後、加熱処理するだけで半導体素子と回路基板との
間隔を封止することができ、また複数の半導体素子に対
して同時に加熱することにより、生産性を向上させて樹
脂封止することができる。特に目的に応じて熱可塑性樹
脂の種類を半導体素子の品種ごとに変えるような場合
は、品種ごとに対応して半導体素子を加熱処理して樹脂
封止できるので、将来的な多品種生産に対しては非常に
効果が大きい。また、熱可塑性樹脂を用いているので、
半導体素子に欠陥、不良が発見された場合には、加熱処
理することで、回路基板を破壊したり、基板に損傷を与
えることなく、回路基板から半導体素子を容易に取り外
すことができるため、生産性、生産コスト的にも有利で
ある。 【００４１】さらに、本発明は熱可塑性樹脂を半導体装
置、回路基板、半導体パッケージの実装面側に設けるこ
とにより、基板実装時にリフローすることで基板との電
気的接続を行うとともにリフロー温度で熱可塑性樹脂が
溶融し、硬化するため基板と半導体装置の接続とをより
強固とすることができ、また熱可塑性樹脂の介在によ
り、基板、半導体素子の熱ストレスを緩和し、接続部、
例えばバンプにかかる熱応力を緩和でき、信頼性を向上
させることができる。
部を保護し、かつ外部装置と半導体素子の電気的な接続
を確保し、さらにもっとも高密度な実装を可能とした半
導体装置およびその製造方法に関するものである。ま
た、本発明の半導体装置により、情報通信機器、事務用
電子機器等の小型化を容易にするものである。 【０００２】 【従来の技術】近年、半導体装置は電子機器の小型化、
高機能化に伴い、小型化、高密度化、高速化を要求され
るようになり、それにともなって例えばＣ４（Ｃｏｎｔ
ｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎ
ｅｃｔｉｏｎ）あるいはＳＢＢ（Ｓｔｕｄ Ｂｕｍｐ
Ｂｏｎｄｉｎｇ）といったいわゆるフリップチップボン
ディングを用いた実装技術が開発されている。また半導
体パッケージにおいては半導体素子の大きさに限りなく
近いＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と
いった小型の半導体パッケージ製品が開発されている。 【０００３】以下、従来のＳＢＢと称される実装技術を
用いた半導体装置およびその製造方法について、図面を
参照しながら説明する。 【０００４】図６は、従来のＳＢＢ工法を用いた半導体
装置を示す断面図である。図６において、１は半導体素
子、２は半導体素子電極、３はバンプ、４は導電性接着
剤、５は回路基板、６は回路基板ランド、７は封止樹脂
である。 【０００５】図６に示すように、従来の半導体装置は、
半導体素子１上の半導体素子電極２上にバンプ３が形成
され、そのバンプ３が導電性接着剤４を介して回路基板
５の回路基板ランド６（電極）に接続されているもので
あり、半導体素子１と回路基板５との間隔は封止樹脂７
が充填封止されている構造である。 【０００６】次に従来の半導体装置の製造方法について
同様に図６の断面図を参照しながら説明する。 【０００７】まず半導体素子１上の半導体素子電極２上
にＳＢＢ工法として、ボールボンディング法を用いてバ
ンプ３を形成する。次に導電性接着剤４を形成したバン
プ３の先端部に転写法により形成する。次に位置合わせ
を行い、バンプ３と回路基板５上の回路基板ランド６上
に搭載する。導電性接着剤４の熱硬化後、半導体素子１
と回路基板５との間隙に封止樹脂７を注入して充填し、
熱硬化させる。封止樹脂７の作用は半導体素子１の保護
および半導体素子１と回路基板５との熱線膨張係数の不
一致によるバンプ３、導電性接着剤４にかかる熱ストレ
スの緩和である。以上のような工法により従来の半導体
装置が製造されるものである。 【０００８】 【発明が解決しようとする課題】しかしながら前記従来
の方法では、半導体素子と回路基板との間隙が狭く、封
止樹脂の注入が非常に困難であり、また個々の半導体素
子を個別に封止するため、生産性が悪いという課題を有
していた。さらに樹脂封止後、半導体素子の故障、不良
が発見された場合、封止樹脂と回路基板との密着が強固
なため故障、不良のあった半導体素子を回路基板から取
り外すのは困難であり、仮に取り外せた場合であっても
回路基板を損傷させてしまうため、その回路基板への半
導体素子の再搭載は不可能であり、生産性、生産コスト
性上の課題があった。 【０００９】本発明は前記従来の課題を解決するもの
で、半導体装置の生産性に着目し、またリペアを可能と
して、封止樹脂を設けず半導体素子上に熱可塑性樹脂層
を設けることで半導体素子と回路基板との熱線膨張係数
の不一致による熱ストレスを緩和できる半導体装置およ
びその製造方法を提供することを目的とする。 【００１０】 【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体装置は、リードフレームの支持部に
搭載された半導体素子と、前記半導体素子とインナーリ
ード部とを電気的に接続した接続手段と、前記インナー
リード部の底面側を露出させて前記半導体素子の外囲を
封止した封止樹脂とよりなる半導体装置であって、前記
封止樹脂より露出した前記インナーリード部面はアウタ
ーリード部を構成し、前記アウターリード部とアウター
リード部との間には熱可塑性樹脂が形成されている半導
体装置である。 【００１１】 【００１２】 【００１３】 【００１４】 【００１５】 【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。 【００１６】図１は本発明の第１の実施形態における半
導体装置を示す断面図である。図１に示すように本実施
形態の半導体装置は、半導体素子８上の半導体素子電極
９上に金属層１０が設けられ、その金属層１０上に突起
電極としてバンプ１１が形成されているものである。そ
して半導体素子８の半導体素子電極９領域以外の領域に
は熱可塑性樹脂層１２が形成されているものである。 【００１７】本実施形態において、半導体素子電極９上
に設けた金属層１０としては、Ｔｉ（チタン）を密着金
属、Ｃｕ（銅）を拡散防止金属として用いた２層構造を
有した金属層を用いている。なお、金属材料としてはＴ
ｉ（チタン）、Ｃｒ（クロム）、ＴｉＷ（チタン・タン
グステン）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ａｕ
（金）、Ｐｄ（パラジウム）などを用いても構わない
し、それぞれの金属の組み合わせでも構わない。また、
バンプ１１としては、Ｓｎ（スズ）、Ｐｂ（鉛）、Ｓｎ
（スズ）、Ａｇ（銀）、Ｃｕ（銅）とＰｂ（鉛）の合
金、Ａｕ（金）などである。 【００１８】以上のように構成された本実施形態の半導
体装置について、以下その製造方法を図２を参照しなが
ら説明する。 【００１９】まず図２（ａ）には、個々の半導体素子が
形成された半導体ウェハ１３を示しており、半導体素子
電極９が形成されている。 【００２０】次に図２（ｂ）に示すように、真空蒸着
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体ウェハ１３上に形成された半導体素子
の半導体素子電極９上全面に金属層１０を形成する。こ
こで金属層１０の一例としては、Ｔｉ（チタン）とＣｕ
（銅）の組み合わせによる金属層を用いる。また金属材
料としてはＴｉ（チタン）、Ｃｒ（クロム）、ＴｉＷ
（チタン・タングステン）、Ｃｕ（銅）、Ｎｉ（ニッケ
ル）、Ａｕ（金）、Ｐｄ（パラジウム）などの金属を用
いても構わないし、それぞれの金属の組み合わせでも構
わない。次に感光性レジストを塗布し、乾燥、露光、現
像することにより、半導体素子電極９に相当する位置を
露出させる。 【００２１】次に例えば、電解めっきを用いてバンプ金
属層、例えばＳｎ（スズ）とＰｂ（鉛）を形成する。バ
ンプ金属層を形成後、レジストを溶融除去する。そして
バンプ金属層を溶解せず、金属層１０の材料を選択的に
溶かすことのできるエッチング剤に浸し、バンプ金属層
以外の金属層を溶解除去し、フラックスを塗布後、溶融
することにより、図２（ｃ）に示すように、バンプ１１
を形成する。 【００２２】また半導体素子電極９上にバンプ金属層を
形成するのではなく、あらかじめ金属層を写真法を用い
て所望のパターンを形成し、半導体素子電極９以外の位
置の半導体素子上に半導体素子電極９と電気的に接続す
るランドを形成する。次にめっきレジストを塗布し、写
真技術を用いてランド部のみを露出させ、電解めっきを
用いてバンプ金属層を形成してもよい。バンプ金属層を
形成した面にフラックスを塗布し、バンプ金属層を溶融
することでバンプ１１を形成する。なお、バンプ１１を
形成する方法としては、上記した方法に限定するもので
はなく、ワイヤーボンダーを用いたボールボンディング
法を用いてスタッドバンプを生成してもよく、この場
合、バンプの材質はＡｕ（金）、Ｃｕ（銅）、Ｓｎ（ス
ズ）といった金属である。 【００２３】次にバンプ１１を形成した半導体ウェハ１
３のバンプ１１を形成した面側に柔軟性シート（図示せ
ず）を覆い、金型内に保持する。熱可塑性樹脂を射出成
形技術により半導体ウェハ１３と柔軟性シートとの間隙
に封入する。封入後、金型内から半導体ウェハ１３を取
り出し、柔軟性シートを剥離することにより、図２
（ｄ）に示すように、熱可塑性樹脂１２を半導体ウェハ
１３のバンプ１１以外の領域に形成することができる。
熱可塑性樹脂封入の間、バンプ１１の先端部分は柔軟性
シートに金型締め付け圧力により埋設しているためシー
ト剥離後、バンプ１１の先端部は熱可塑性樹脂１２の上
面よりも突出している。また熱可塑性樹脂１２の形成方
法としてはポッティング法を用いても構わない。また熱
可塑性樹脂による樹脂シートを半導体ウェハ１３のバン
プ１１側から熱圧着しても構わない。この場合、熱圧着
後、バンプ１１の表面の樹脂を取り除くために機械的研
磨、あるいはサンドブラストなどを用いる必要がある。
なお、柔軟性シートとしては、耐熱性、特に樹脂封止時
の熱に耐える材質よりなるものであり、絶縁性、剥離性
を有しているものであればよいが、加熱により溶融、軟
化して、半導体素子の表面に接着するようなものでなけ
ればよい。また熱可塑性樹脂の厚みとしては、バンプ１
１の高さ以内の厚みであり、半導体装置を基板実装した
際のリフローによって、熱可塑性樹脂が溶融し、実装基
板と半導体装置とを強固に接続できる程度の量を保持し
た厚みであればよい。 【００２４】次に図２（ｅ）に示すように、半導体ウェ
ハ１３の個々の半導体素子の分割として、半導体ウェハ
１３に形成されたスクライブラインに沿ってダイシング
ソーにより半導体素子を個々に分割し、半導体素子８上
の半導体素子電極９上に金属層１０が設けられ、その金
属層１０上にバンプ１１が形成され半導体素子電極９領
域以外の領域には熱可塑性樹脂層１２が形成された半導
体装置を形成する。 【００２５】次に本実施形態の半導体装置を基板実装す
る実装方法について説明する。半導体装置を実装基板と
して回路基板に実装する方法としては、熱可塑性樹脂面
を基板に対向させ、半導体装置のバンプと回路基板の電
極とを位置合わせして、回路基板に搭載後、リフロー
（加熱）することで、半導体装置に設けたバンプ１１が
溶融して回路基板に設けた電極と接続させる。さらに、
半導体装置に設けた熱可塑性樹脂が溶融、硬化し、半導
体装置と回路基板とを接続させる。このように本実施形
態の半導体装置を基板実装した場合、半導体装置と回路
基板とを電気的に接続するとともに、熱可塑性樹脂の接
続により回路基板と半導体装置との接続をより強固とす
ることができる。 【００２６】本実施形態では、熱可塑性樹脂を用いてい
るので、回路基板に半導体素子を接合した後、加熱処理
するだけで半導体素子と回路基板との間隔を封止するこ
とができ、また複数の半導体素子に対して同時に加熱す
ることにより、生産性を向上させて樹脂封止することが
できる。もちろん必要に応じては個々の半導体素子ごと
に個別に熱処理することによっても樹脂封止することが
できる。特に目的に応じて熱可塑性樹脂の種類を半導体
素子の品種ごとに変えるような場合は、品種ごとに対応
して半導体素子を加熱処理して樹脂封止できるので、将
来的な多品種生産に対しては非常に効果が大きい。ま
た、熱可塑性樹脂を用いているので、半導体素子に欠
陥、不良が発見された場合には、加熱処理することで、
回路基板を破壊したり、基板に損傷を与えることなく、
回路基板から半導体素子を容易に取り外すことができる
ため、生産性、生産コスト的にも有利である。 【００２７】次に本発明の第２の実施形態について図面
を参照しながら説明する。図３は本実施形態における半
導体装置を示す断面図である。 【００２８】図３に示すように本実施形態の半導体装置
は、半導体素子１４上の半導体素子電極１５上に金属層
１６が設けられ、そして半導体素子１４の半導体素子電
極１５領域以外の領域には熱可塑性樹脂層１７が形成さ
れているものである。 【００２９】以上のように構成された本実施形態の半導
体装置について以下、その製造方法を説明する。 【００３０】前記した第１の実施形態と同様に、半導体
ウェハ上に真空蒸着法、スパッタリング法、ＣＶＤ法あ
るいは無電解めっき法により半導体素子電極側全面に金
属層を形成する。ここでの一例としてはＴｉとＣｕの組
み合わせを用いる。金属材料としてはＴｉ、Ｃｒ、Ｔｉ
Ｗ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄなどを用いても構わない
し、それぞれの金属の組み合わせでも構わない。次にエ
ッチングレジストを塗布し、乾燥、露光、現像すること
により、半導体素子電極に相当する位置のレジストを残
す。次にエッチング剤により電極部以外の金属層を溶解
除去する。次にエッチングレジストを形成した側に柔軟
性シートを覆い、金型内に保持し、熱可塑性樹脂を射出
成形技術により半導体ウェハと柔軟性シートの間隙に封
入する。封入後、金型内から半導体ウェハを取り出し、
柔軟性シートを剥離する。また熱可塑性樹脂の形成方法
としてポッティング法を用いても構わない。次にエッチ
ングレジストを溶融除去し、金属層を露出させる。次に
半導体ウェハのスクライブラインに沿って、半導体素子
を個々に分割することにより、図３に示した半導体装置
を形成するものである。 【００３１】次に本発明を別のタイプの半導体装置に適
用した例について図面を参照しながら説明する。 【００３２】図４に示した半導体装置は、前記した実施
形態における熱可塑性樹脂の作用効果をＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体パッケージに適用
したものであり、基板１８に対して熱可塑性樹脂１９を
設け、基板電極２０上にははんだボール２１を設けたも
のである。そして基板１８の上面には半導体素子２２を
搭載し、基板配線（図示せず）と半導体素子２２とを金
属細線２３により接続し、基板１８の上面であって半導
体素子２２の外囲を封止樹脂２４で封止した構造であ
る。 【００３３】なお、熱可塑性樹脂の供給については、第
１の実施形態と同様に金型に設置して熱可塑性樹脂層を
形成してもいいし、ポッティング法を用いてもよい。 【００３４】熱可塑性樹脂１９を基板１８のはんだボー
ル２１を設けた側に設けることにより、ボード実装時に
熱可塑性樹脂１９の溶融により、実装強度が向上すると
ともに、熱可塑性樹脂１９の介在により、ボードとＢＧ
Ａ型半導体パッケージの基板１８との熱線膨張係数の不
一致による熱ストレスを緩和することができる。 【００３５】次に図５には、ＳＯＮ（Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄＰａｃｋａｇｅ）や
ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）といった片面樹脂封止型の半導体パッ
ケージに適用した例を示す。 【００３６】図５に示した半導体装置は、前記した実施
形態における熱可塑性樹脂の作用効果をＱＦＮ型半導体
パッケージに適用したものであり、リードフレームの支
持部（図示せず）上に半導体素子２５が搭載され、リー
ドフレームのインナーリード部２６と半導体素子２５の
半導体素子電極とは金属細線２７で接続され、インナー
リード部２６の底面側を露出させるように半導体素子２
５の外囲を封止樹脂２８で封止した構造である。封止樹
脂２８より露出したインナーリード部２６の底面および
側面領域はアウターリード部２９を構成している。ここ
でＱＦＮ型半導体パッケージの底面のアウターリード部
２９間には熱可塑性樹脂３０が形成されているものであ
る。熱可塑性樹脂３０の供給については、同様に金型に
設置して熱可塑性樹脂層を形成してもいいし、封止樹脂
に凹部を形成した後にポッティング法により熱可塑性樹
脂を形成してもよい。 【００３７】熱可塑性樹脂３０を半導体パッケージの露
出しているアウターリード部間に設けることにより、半
導体パッケージの実装時に熱可塑性樹脂３０の溶融によ
り、実装強度を向上させることができ、また半導体パッ
ケージの熱ストレスを緩和することができる。 【００３８】以上のように本発明における半導体素子へ
の熱可塑性樹脂の適用により、半導体装置の生産性向
上、半導体パッケージ実装上、多大な効果が期待できる
ものである。 【００３９】なお、熱可塑性樹脂としては絶縁性を有す
るものがよく、成形性に優れたものがよい。 【００４０】 【発明の効果】以上説明したように、本発明では熱可塑
性樹脂を用いているので、回路基板に半導体素子を接合
した後、加熱処理するだけで半導体素子と回路基板との
間隔を封止することができ、また複数の半導体素子に対
して同時に加熱することにより、生産性を向上させて樹
脂封止することができる。特に目的に応じて熱可塑性樹
脂の種類を半導体素子の品種ごとに変えるような場合
は、品種ごとに対応して半導体素子を加熱処理して樹脂
封止できるので、将来的な多品種生産に対しては非常に
効果が大きい。また、熱可塑性樹脂を用いているので、
半導体素子に欠陥、不良が発見された場合には、加熱処
理することで、回路基板を破壊したり、基板に損傷を与
えることなく、回路基板から半導体素子を容易に取り外
すことができるため、生産性、生産コスト的にも有利で
ある。 【００４１】さらに、本発明は熱可塑性樹脂を半導体装
置、回路基板、半導体パッケージの実装面側に設けるこ
とにより、基板実装時にリフローすることで基板との電
気的接続を行うとともにリフロー温度で熱可塑性樹脂が
溶融し、硬化するため基板と半導体装置の接続とをより
強固とすることができ、また熱可塑性樹脂の介在によ
り、基板、半導体素子の熱ストレスを緩和し、接続部、
例えばバンプにかかる熱応力を緩和でき、信頼性を向上
させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体装置を示す
断面図 【図２】本発明の一実施形態における半導体装置の製造
方法を示す断面図 【図３】本発明の一実施形態における半導体装置を示す
断面図 【図４】本発明の一実施形態の半導体パッケージへの適
用を示す断面図 【図５】本発明の一実施形態の半導体パッケージへの適
用を示す断面図 【図６】従来の半導体装置を示す断面図 【符号の説明】 １ 半導体素子 ２ 半導体素子電極 ３ バンプ ４ 導電性接着剤 ５ 回路基板 ６ 回路基板ランド ７ 封止樹脂 ８ 半導体素子 ９ 半導体素子電極 １０ 金属層 １１ バンプ １２ 熱可塑性樹脂 １３ 半導体ウェハ １４ 半導体素子 １５ 半導体素子電極 １６ 金属層 １７ 熱可塑性樹脂 １８ 基板 １９ 熱可塑性樹脂 ２０ 基板電極 ２１ はんだボール ２２ 半導体素子 ２３ 金属細線 ２４ 封止樹脂 ２５ 半導体素子 ２６ インナーリード部 ２７ 金属細線 ２８ 封止樹脂 ２９ アウターリード部 ３０ 熱可塑性樹脂
断面図 【図２】本発明の一実施形態における半導体装置の製造
方法を示す断面図 【図３】本発明の一実施形態における半導体装置を示す
断面図 【図４】本発明の一実施形態の半導体パッケージへの適
用を示す断面図 【図５】本発明の一実施形態の半導体パッケージへの適
用を示す断面図 【図６】従来の半導体装置を示す断面図 【符号の説明】 １ 半導体素子 ２ 半導体素子電極 ３ バンプ ４ 導電性接着剤 ５ 回路基板 ６ 回路基板ランド ７ 封止樹脂 ８ 半導体素子 ９ 半導体素子電極 １０ 金属層 １１ バンプ １２ 熱可塑性樹脂 １３ 半導体ウェハ １４ 半導体素子 １５ 半導体素子電極 １６ 金属層 １７ 熱可塑性樹脂 １８ 基板 １９ 熱可塑性樹脂 ２０ 基板電極 ２１ はんだボール ２２ 半導体素子 ２３ 金属細線 ２４ 封止樹脂 ２５ 半導体素子 ２６ インナーリード部 ２７ 金属細線 ２８ 封止樹脂 ２９ アウターリード部 ３０ 熱可塑性樹脂
フロントページの続き
(72)発明者 中村 嘉文
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(72)発明者 隈川 隆博
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 昭64−54749（ＪＰ，Ａ)
特開 平11−274364（ＪＰ，Ａ)
特開 昭64−55291（ＪＰ，Ａ)
特開 平７−312405（ＪＰ，Ａ)
特開 平９−116045（ＪＰ，Ａ)
国際公開98／035382（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 21/56
H01L 21/60
H01L 23/28
H05K 1/18
H05K 3/34
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 リードフレームの支持部に搭載された半
導体素子と、前記半導体素子とインナーリード部とを電
気的に接続した接続手段と、前記インナーリード部の底
面側を露出させて前記半導体素子の外囲を封止した封止
樹脂とよりなる半導体装置であって、前記封止樹脂より
露出した前記インナーリード部面はアウターリード部を
構成し、前記アウターリード部とアウターリード部との
間には熱可塑性樹脂が形成されていることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9563998A JP3417292B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9563998A JP3417292B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297750A JPH11297750A (ja) | 1999-10-29 |
| JP3417292B2 true JP3417292B2 (ja) | 2003-06-16 |
Family
ID=14143088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9563998A Expired - Fee Related JP3417292B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3417292B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3597754B2 (ja) | 2000-04-24 | 2004-12-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP3717899B2 (ja) | 2002-04-01 | 2005-11-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2005064362A (ja) | 2003-08-19 | 2005-03-10 | Nec Electronics Corp | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
| JP2005101507A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法及び電気光学装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198738A (ja) * | 1985-02-28 | 1986-09-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6455291A (en) * | 1987-08-26 | 1989-03-02 | Matsushita Electric Ind Co Ltd | Integrated circuit device |
| JPS6454749A (en) * | 1987-08-26 | 1989-03-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JPH0793343B2 (ja) * | 1987-12-28 | 1995-10-09 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH05326617A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5543585A (en) * | 1994-02-02 | 1996-08-06 | International Business Machines Corporation | Direct chip attachment (DCA) with electrically conductive adhesives |
| JP3243116B2 (ja) * | 1994-05-17 | 2002-01-07 | 株式会社日立製作所 | 半導体装置 |
| JP3449796B2 (ja) * | 1994-08-18 | 2003-09-22 | ソニー株式会社 | 樹脂封止型半導体装置の製造方法 |
| JPH08236654A (ja) * | 1995-02-23 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップキャリアとその製造方法 |
| JPH09116045A (ja) * | 1995-10-13 | 1997-05-02 | Dainippon Printing Co Ltd | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 |
| JP3376203B2 (ja) * | 1996-02-28 | 2003-02-10 | 株式会社東芝 | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
| JP3137322B2 (ja) * | 1996-07-12 | 2001-02-19 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置 |
| KR100500919B1 (ko) * | 1997-02-10 | 2005-07-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 수지봉입형 반도체장치 및 그 제조방법 |
| JP3487411B2 (ja) * | 1997-10-13 | 2004-01-19 | 富士通株式会社 | 突起電極の形成方法 |
| JPH11274364A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-04-08 JP JP9563998A patent/JP3417292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297750A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6884652B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| JP3417292B2 (ja) | 半導体装置 | |
| US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JPH10135366A (ja) | Ｂｇａ半導体パッケージの外部端子の製造方法 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH11154717A (ja) | 半導体装置 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JP3271500B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090411 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120411 |
|
| LAPS | Cancellation because of no payment of annual fees |