JP2005101507A - 電子部品実装体の製造方法及び電気光学装置の製造方法 - Google Patents

電子部品実装体の製造方法及び電気光学装置の製造方法 Download PDF

Info

Publication number
JP2005101507A
JP2005101507A JP2004069557A JP2004069557A JP2005101507A JP 2005101507 A JP2005101507 A JP 2005101507A JP 2004069557 A JP2004069557 A JP 2004069557A JP 2004069557 A JP2004069557 A JP 2004069557A JP 2005101507 A JP2005101507 A JP 2005101507A
Authority
JP
Japan
Prior art keywords
electronic component
thermoplastic resin
resin layer
component mounting
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004069557A
Other languages
English (en)
Inventor
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004069557A priority Critical patent/JP2005101507A/ja
Priority to US10/916,621 priority patent/US20050070046A1/en
Priority to CNB2004100641026A priority patent/CN100374912C/zh
Priority to KR1020040065309A priority patent/KR100579540B1/ko
Publication of JP2005101507A publication Critical patent/JP2005101507A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 電子部品を基板上に実装してなる電子部品実装体を容易かつ低コストで高い電気的信頼性を持って効率的に製造することのできる方法を提供する。
【解決手段】 本発明の電子部品実装体の製造方法は、バンプ電極１１，１２を具備する複数の電子部品１０を一体の熱可塑性樹脂層１３に対してバンプ電極が熱可塑性樹脂層内に埋設されるように装着する部品装着工程と、熱可塑性樹脂層の電子部品とは反対側の表面に、バンプ電極に導電接続された導電体１５，１６を形成する導電体形成工程と、熱可塑性樹脂層を電子部品毎に分割することにより、電子部品が導電体を有する熱可塑性樹脂層に実装された電子部品実装体１０Ｐを形成する部品分割工程とを有することを特徴とする。
【選択図】 図１

Description

本発明は電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体及び電気光学装置に係り、特に、半導体ＩＣチップなどの電子部品に好適な製造技術及び部品構造に関する。
一般に、各種の電子機器においては、半導体ＩＣなどの電子部品が回路基板などに実装されて電子回路の一部を構成している。電子部品を回路基板などに実装する方法には様々なものがある。例えば、最も一般的なものとしては、電子部品のバンプ電極を回路基板上の導電パッドに接合した状態とし、この状態でアンダーフィル樹脂を電子部品と回路基板との間に充填して封止するといった実装方法が知られている。
また、液晶表示装置などにおいて多く用いられている実装方法として、電子部品を異方性導電膜（ＡＣＦ；Anisotropic Conductive Film）を介して実装する方法がある。この方法では、熱硬化性樹脂中に微細な導電性粒子を分散させてなるＡＣＦを介して、電子部品を加圧加熱ヘッドで加熱しながら回路基板や液晶パネルを構成するガラス基板上に押し付け加圧することによって、電子部品のバンプ電極と、基板上の端子とが導電性粒子を介して導電接続され、この状態で熱硬化性樹脂が硬化することによってその導電接続状態が保持される。
さらに、熱可塑性樹脂からなる基材の片面に導電パッドを形成してなる回路基板を用意し、この回路基板における導電パッドの形成面とは反対側の表面に、バンプ電極を備えたＩＣチップを加熱しながら押し付けることにより、バンプ電極が回路基板の熱可塑性樹脂内に挿入され、その先端が回路基板の内部から導電パッドに導電接続された状態で固定するといった、電子部品実装体を構成する方法が知られている（例えば、以下の特許文献１参照）。
特開２００３−１２４２５９号公報
たとえば、アンダーフィル樹脂を電子部品と回路基板との間に充填する方法では、アンダーフィル樹脂の注入に手間がかかる場合があった。
また、ＡＣＦを用いた実装方法では、端子間ピッチが小さくなると導電性粒子を小さくする必要があるのでＡＣＦが高価になることがあった。
さらに、特許文献１に記載された方法では、ＩＣチップのバンプ電極と回路基板の導電パッドとの位置合わせが難しくなる場合があった。
そこで、本発明は上記問題点を解決するものであり、電子部品を基板上に実装してなる電子部品実装体を容易かつ低コストで高い電気的信頼性を持って効率的に製造することのできる方法を提供することにある。
（１）本発明の電子部品実装体の製造方法は、バンプ電極を具備する複数の電子部品を、一体の熱可塑性樹脂層に対して前記バンプ電極が前記熱可塑性樹脂層内に埋設されるように装着する部品装着工程と、前記熱可塑性樹脂層の前記電子部品とは反対側の表面に、前記バンプ電極に導電接続される導電体を形成する導電体形成工程と、前記熱可塑性樹脂層を前記電子部品毎に分割することにより、前記バンプ電極に導電接続された前記電子部品が、前記導電体を有する前記熱可塑性樹脂層に実装された電子部品実装体を形成する部品分割工程と、を有することを特徴とする。この発明では、複数の電子部品を一体の熱可塑性樹脂層に装着することによって、導電体の形成を一括して行うことができるため、効率的に製造を行うことができ、製造コストを低減できる。なお、本発明における電子部品としては、半導体ＩＣチップ、積層セラミック電子部品（積層セラミックコンデンサなど）などが挙げられる。
（２）本発明において、前記部品装着工程では、前記電子部品若しくは前記熱可塑性樹脂層を加熱することが好ましい。電子部品若しくは熱可塑性樹脂層を加熱することによってバンプ電極に接した熱可塑性樹脂の少なくとも一部を軟化若しくは溶融させることができるため、バンプ電極を熱可塑性樹脂の内部に容易かつ確実に埋設することができる。
（３）本発明において、前記樹脂積層工程では、前記バンプ電極が前記熱可塑性樹脂層を貫通し、前記熱可塑性樹脂層における前記電子部品とは反対側の表面に露出するように構成することが好ましい。これによれば、部品装着工程においてバンプ電極が熱可塑性樹脂層の表面に露出しているため、導電体形成工程における導電体のアライメント作業が容易になるとともに、導電体を容易かつ確実にバンプ電極と導電接続させることができる。
（４）本発明において、前記部品装着工程では、前記バンプ電極が前記熱可塑性樹脂層内から前記熱可塑性樹脂層の反対側に予め配置された導体層と導電接触するように構成し、前記導電体形成工程では、前記導体層をパターニングして前記導電体を形成することが好ましい。これによれば、部品装着工程においては熱可塑性樹脂層の表面上に全面的に、或いはバンプ電極よりもある程度大きな範囲に導体層を形成しておくことで、バンプ電極を導体層に確実に導電接触させることができるとともに、導体層形成工程では、導体層をパターニングして所望の形状或いはパターンで導電体を形成することができるため、熱可塑性樹脂層の表面に予めパターニング済みの導電体を形成しておく場合に較べると、部品装着工程におけるアライメントを不要にすることができる。
（５）本発明において、前記部品装着工程の前に、前記熱可塑性樹脂層に貫通孔を形成する樹脂穿孔工程と、前記貫通孔内に導電材料を配置する導電材料配置工程とを有し、前記部品装着工程では、前記バンプ電極を前記貫通孔に挿入して前記導電材料に導電接続させることが好ましい。これによれば、樹脂穿孔工程により熱可塑性樹脂層に貫通孔を設けるとともにその内部に導電材料を配置することによって、バンプ電極の突出高さよりも熱可塑性樹脂層が厚い場合でも導電材料を介してバンプ電極と導電体とを確実に導電接続させることができるため、電子部品実装体の構造上の自由度を高めることができるとともに電気的信頼性を高めることができる。特に、熱可塑性樹脂層の反対側に導体層を配置し、この状態で導体層に導電接続するように上記の導電材料を貫通孔の内部に配置し、電子部品を装着した後に、導体層をパターニングして上記導電体を形成することが望ましい。
（６）本発明において、前記部品装着工程では、前記熱可塑性樹脂層を型成形により前記電子部品に対して一体に成形することが好ましい。型成形によって熱可塑性樹脂層を形成することにより、熱可塑性樹脂層の形状を高精度に規定することができる。例えば、バンプ電極が熱可塑性樹脂層の電子部品とは反対側の表面に確実に露出するように構成することができる。この場合、例えば、型の内部に電子部品を配置するインサート成形法によって容易に熱可塑性樹脂層を成形できる。型成形としては、射出成形法、ブロー成形法などを用いることができる。
（７）本発明において、前記部品装着工程では、前記複数の電子部品を支持体に保持することによって一体化した状態で前記型成形を行うことが好ましい。これによれば、支持体により複数の電子部品が一体化されることにより取り扱いが容易になるとともに、電子部品に対して熱可塑性樹脂層を高精度に成形することが可能になる。
（８）本発明において、前記支持体は前記バンプ電極に導電接続された導電体であり、前記導電体形成工程では、前記支持体をパターニングすることにより前記導電体を形成することが好ましい。これによれば、支持体を除去する必要がなくなるとともに、支持体をそのままパターニングするだけで導電体を形成することができるので、工程数を減らすことができ、製造コストを削減できる。
（９）本発明において、前記導電体形成工程では、前記熱可塑性樹脂層における前記電子部品とは反対側の表面上に流動性材料を選択的に塗布し、前記流動性材料を硬化させることによって前記導電体を形成することが好ましい。導電体形成工程は、熱可塑性樹脂層上に導体層を成膜し、この導体層をフォトリソグラフィ法などによってパターニングする方法で形成することもできる。しかし、この方法では、導体層が熱可塑性樹脂層の表面を覆ってしまうため、導電体のパターニング時のアライメントがやや困難になる。これに対して、熱可塑性樹脂層の表面上に流動性材料を選択的に塗布して硬化させることによって導体層を形成する方法では、熱可塑性樹脂層の表面が覆われないので、アライメントが容易になり、正確な位置に導電体を形成できる。ここで、流動性材料の硬化としては、流動性材料の特性に応じて、加熱、光照射、放置（静置）などによる乾燥、焼成、化学反応などによる硬化作用を用いることができる。
（１０）この場合に、前記導電体形成工程では、液状の前記流動性材料を液滴として選択的に吐出することが望ましい。これによって、流動性材料の塗布位置及び塗布量の精度を高めることができる。液滴の吐出は、例えば、圧電体方式或いは熱気泡方式などのインクジェットヘッドを用いて行うことができる。
（１１）また、前記導電体形成工程では、ペースト状の前記流動性材料を選択的に印刷することが望ましい。これによって、低コストで効率的に導電体を形成することができる。印刷方法としてはスクリーン印刷が挙げられる。
（１２）本発明において、前記導体形成工程は、前記熱可塑性樹脂層の前記電子部品とは反対側の表面上にパターニングされた開口を有するレジスト層を形成する工程を含み、
前記導電体を、前記熱可塑性樹脂層における前記開口からの露出部に形成してもよい。これによれば、設計通りに導電体を形成することができる。
（１３）この場合に、前記導電体形成工程は、導電性微粒子を含有する溶剤を選択的に吐出する工程を含み、
前記レジスト層を、上端面が、前記熱可塑性樹脂層の前記電子部品とは反対側の表面よりも前記溶剤との親和性が悪くなるように形成してもよい。これによれば、効率よく導電体を形成することができる。
（１４）この場合に、前記導電体を形成した後に、前記レジスト層を除去する工程をさらに含んでいてもよい。これによれば、信頼性の高い電子部品実装体を製造することができる。
（１５）次に、本発明の電気光学装置の製造方法は、上記のいずれかに記載の製造方法により製造された電子部品実装体を熱圧着により回路基板上に実装する工程と、前記回路基板を電気光学パネルに実装する工程とを有することを特徴とする。本発明に係る電子部品実装体は、バンプ電極に導電接続された導電体が熱可塑性樹脂層の表面上に形成されているため、加熱することによって熱可塑性樹脂が軟化若しくは溶融することから、容易に回路基板上に実装することができる。特に、回路基板の表面に露出した樹脂基材が熱可塑性樹脂であれば、回路基板の樹脂基材と電子部品実装体の熱可塑性樹脂層とが容易に溶着することから、きわめて容易に実装することができる。ここで、電子部品としては、電気光学装置を駆動するための駆動信号を生成する回路を内包するものであることが望ましい。また、本発明の別の電気光学装置の製造方法は、上記のいずれかに記載の製造方法により製造された電子部品実装体を電気光学パネルを構成する基板上に熱圧着により実装することを特徴とする。本発明に係る電子部品実装体は、バンプ電極に導電接続された導電体が熱可塑性樹脂層の表面上に形成されているため、加熱することによって熱可塑性樹脂が軟化若しくは溶融することから、容易に電気光学パネルの基板上に実装することができる。電気光学パネルを構成する基板の材料としては、ガラス、石英、プラスチック、セラミックなどが挙げられるが、いずれの材料であっても容易に実装することが可能である。ここで、電子部品としては、電気光学装置を駆動するための駆動信号を生成する回路を内包するものであることが望ましい。
（１６）次に、本発明の電子部品実装体は、バンプ電極を備えた電子部品と、該電子部品の前記バンプ電極の形成面上に積層された熱可塑性樹脂層と、該熱可塑性樹脂層上に形成され、前記バンプ電極に導電接続された導電体とを有する。そして、この電子部品実装体を電気光学装置に用いることが好ましい。より具体的には、本発明の電気光学装置は、電気光学パネルと、該電気光学パネルに実装された回路基板とを有し、上記本発明に係る電子部品実装体が前記回路基板上に実装されている場合がある。また、電気光学パネルと、該電気光学パネルを構成する基板上に実装された上記本発明に係る電子部品実装体とを有する場合もある。後者の場合には、電子部品実装体に導電接続された回路基板をさらに有することが好ましい。ここで、電子部品としては、電気光学装置を駆動するための駆動信号を生成する回路を内包するものであることが望ましい。
次に、添付図面を参照して本発明に係る実施形態について説明する。なお、以下の説明において参照する各図面は本発明の各実施形態の構造を模式的に示すものであり、その形状や寸法比は実際の形状や寸法比をそのまま表したものではない。
［第１実施形態］
最初に、図１を参照して、本発明に係る第１実施形態について説明する。この実施形態では、図１（ａ）に示すように、半導体構造や導体パターンなどで構成された電子構造領域１０Ａを備えた複数の電子部品１０が用意される。この電子部品１０は、シリコン単結晶や化合物半導体単結晶などで構成され、上記電子構造領域１０Ａとして所定の電子回路構造を有する半導体チップであってもよく、或いは、多数のセラミック層とその間に配置された導体層とを有し、上記電子構造領域１０Ａとして上記導体層を所定の導体パターンに構成してなるセラミック積層体（セラミック基板）であってもよい。電子部品１０は例えば半導体チップであれば１００〜８００μｍ程度の厚さ、セラミック積層体であれば１〜５ｍｍ程度の厚さに形成される。
電子部品１０の実装面１０Ｘには、電子構造領域１０Ａ毎にバンプ電極（突起電極）１１，１２が突出形成されている。ここで、バンプ電極１１，１２の数は任意であり、１つでも、３以上でもよいが、図示例では電子構造領域１０Ａ毎に２つのバンプ電極が設けられている。バンプ電極１１，１２は導電体で構成されていればよいが、例えば、Ｃｕ，Ｎｉ，Ａｕ，Ａｇ，Ａｌなどの金属で構成される。特に、バンプ電極の構造としては、Ｃｕ，Ｎｉ，Ａｌなどの金属層の凸部の表面がＡｕ，Ａｇ，Ｓｎなどの薄膜で被覆されていることが好ましい。バンプ電極１１，１２の直径は例えば１０〜３０μｍ程度に構成され、形成ピッチは３０〜５０μｍ程度である。突出高さは１０〜５０μｍ程度であるが、後述する熱可塑性樹脂層の厚さとほぼ同じ高さに設定される。
上記のように構成された電子部品１０は、一体の熱可塑性樹脂層１３に装着される。この熱可塑性樹脂層１３としては、ポリエステル樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、芳香族ポリアミド樹脂、テトラフルオロエチレン、ポリイミド樹脂などの熱可塑性樹脂で構成されている。本実施形態の場合には、熱可塑性樹脂層１３の厚さは、２０〜５０μｍ、典型的には３０μｍ程度に形成されている。また、熱可塑性樹脂層１３は、上記バンプ電極１１，１２の突出高さと同じか、或いは、上記突出高さよりも１〜１０μｍ程度厚い厚さを有することが好ましい。この熱可塑性樹脂層１３の一方の表面上には、Ｃｕ，Ａｌ，Ａｕなどの金属その他の導電体で構成された導体層１４が形成されている。この導体層１４は熱可塑性樹脂層１３の表面上に載置されているだけでもよいが、熱可塑性樹脂層１３の表面上に固着（密着）されていることが好ましい。導体層１４は例えば１〜２０μｍ、典型的には１０μｍ程度の厚さに形成される。
電子部品１０は、熱可塑性樹脂層１３にその実装面１０Ｘを向けた姿勢で装着される（部品装着工程）。例えば、熱可塑性樹脂層１３及び導体層１４を電子部品１０の実装面１０Ｘ上に押し付けながら積層していく。このとき、電子部品１０又は熱可塑性樹脂層１３を加熱しながら積層することが好ましい。例えば、電子部品１０の実装面１０Ｘの反対側の表面に加熱ヘッド又は加熱ステージを接触させて電子部品１０を加熱したり、導体層１４に加熱ヘッド又は加熱ステージを接触させて熱可塑性樹脂層１３を加熱したりする。また、熱可塑性樹脂層１３及び導体層１４をローラなどによって電子部品１０に押し付けてもよい。この場合には、ローラにより熱可塑性樹脂層１３を加熱してもよい。このときの加熱温度は、熱可塑性樹脂層１３の軟化温度以上で、バンプ電極１１，１２の溶融温度や電子部品１０の耐熱温度未満である。通常は、１２０℃〜３５０℃の範囲内であることが望ましい。なお、図１（ｂ）では、過熱加圧ヘッド２によって電子部品１０を１つ１つ熱可塑性樹脂層１３に装着していく状態を示してある。
上記のようにして電子部品１０が熱可塑性樹脂層１３に装着される際には、バンプ電極１１，１２は熱可塑性樹脂層１３の内部に挿入され、最終的に電子部品１０の実装面１０Ｘが熱可塑性樹脂層１３と密着したときに、バンプ電極１１，１２が熱可塑性樹脂層１３の内部に埋設された状態となる。そして、この部品装着工程が完了したときには、図１（ｂ）に示すように、バンプ電極１１，１２が導体層１４と導電接触した状態とされる。この導電接触状態は、加熱されて軟化若しくは溶融された熱可塑性樹脂層１３をバンプ電極１１，１２が押し分けるのに必要な応力以上の応力を電子部品１０と導体層１４との間に加えることによって実現される。なお、このときに、加熱によりバンプ電極１１，１２と導体層１４とを合金化してもよい。この場合の加熱温度は両者の材質にもよるが、２００〜４００℃程度とすることが好ましい。
次に、上記導体層１４に対してパターニング処理を施すことにより、図１（ｃ）に示すように、バンプ電極１１，１２に導電接続された導電体１５，１６を形成する（導電体形成工程）。このパターニング処理としては、通常のフォトリソグラフィ法などを用いてレジストなどでマスタを形成し、このマスタを用いて導体層１４にエッチングを施す方法が挙げられる。導電体１５，１６は、単なる導電パッドなどの端子であってもよく、また、所定のパターンに形成されてなる配線パターンであってもよい。
最後に、熱可塑性樹脂層１３を図１（ｃ）の一点鎖線で示すように電子部品１０毎に分割し、複数の電子部品実装体１０Ｐを形成する（部品分割工程）。この工程の分割法としては、ダイシング法やレーザ切断法などを用いることができる。
この電子部品実装体１０Ｐは、電子構造領域１０Ａを含む電子部品１０と、熱可塑性樹脂分割層１３Ｂと、バンプ電極１１，１２に導電接続された導電体１５，１６とを有する。電子部品実装体１０Ｐは、図示しない加圧加熱ヘッドを用いて電子部品１０を加熱しながら熱可塑性樹脂分割層１３Ｂ側を回路基板などの実装対象に押し付けることによって、熱可塑性樹脂分割層１３Ｂを軟化若しくは溶融させて上記実装対象に固着させる方法で、簡単に実装することができる。
本実施形態では、複数の電子部品１０が装着された一体の熱可塑性樹脂層１３に対して導電体１５，１６の形成を一括して行うことができるため、効率的に製造を行うことができ、製造コストを低減できる。また、熱可塑性樹脂層１３の分割処理は容易に行うことができるため、導電体１５，１６の形成後において熱可塑性樹脂層１３によって一体化された複数の電子部品実装体１０Ｐを一体のまま取り扱うことにより、電子部品実装体１０Ｐの輸送、保管、供給などの取り扱いや管理が容易になる。例えば、電子部品実装体１０Ｐを組み込む製造ラインに対して熱可塑性樹脂層１３によって一体化された実装体をそのまま供給し、組み込み位置において熱可塑性樹脂層１３を分割しながら電子部品実装体１０Ｐの組み込みを行うといったことができる。
また、本実施形態では、熱可塑性樹脂層１３の片面に導体層１４を予め形成しておき、電子部品１０を熱可塑性樹脂層１３に装着する際に、バンプ電極１１，１２が上記導体層１４に熱可塑性樹脂層１３の内部から導電接触するようにしていることにより、アライメントなどを施さなくてもバンプ電極１１，１２を確実に導体層１４に導電接触させることができる。この場合、導体層１４は熱可塑性樹脂層１３の片面に全面的に形成しておくことが好ましいが、必ずしも全面的に形成しておく必要はなく、例えば、バンプ電極１１，１２の形成領域の近傍にある程度の範囲に広がるように島状に構成したり、或いは、電子構造領域１０Ａに対応させて島状に形成したりしても構わない。いずれの場合でも、バンプ電極１１，１２と平面的に重なる領域を含み、当該領域の周囲の広い範囲をカバーするように導体層１４を形成しておくことによって、バンプ電極１１，１２と導体層１４との導電接触を確実に生じさせることができる。
［第２実施形態］
次に、図２を参照して本発明に係る第２実施形態について説明する。この実施形態において、第１実施形態と同じ構成要素については同一符号を付し、それらの説明は省略する。本実施形態では、図２（ａ）に示すように、複数の電子部品１０を熱可塑性樹脂層１３に対して第１実施形態と同様の方法で装着する。ただし、本実施形態では、熱可塑性樹脂層１３の表面には導体層が形成されていない。この部品装着工程では、図２（ｂ）に示すように、バンプ電極１１，１２の先端が熱可塑性樹脂層１３の電子部品１０とは反対側の表面に露出するように構成される。
その後、図２（ｃ）に示すように、熱可塑性樹脂層１３の表面上に、露出したバンプ電極１１，１２に導電接続するように導電体２５，２６を形成する。この導電体２５，２６は、上記第１実施形態と同様の方法で形成されたものであってもよいが、本実施形態では、熱可塑性樹脂層１３の表面上に流動性材料を塗布して硬化させることにより導電体２５，２６を形成している。本実施形態の導電体形成工程において用いられる導電体２５，２６の形成方法は、図６に示す吐出ヘッド２０から液滴Ｓを吐出し、熱可塑性樹脂層１３の表面に着弾させることによって液状材料を塗布する。
吐出ヘッド２０は、インクジェットプリンタに用いるものと基本的に同様の構造を有するものである。より具体的には、吐出ヘッド２０の内部には、液状材料を収容する収容室２１と、この収容室２１に連通した吐出室２２とが設けられている。収容室２１には液状材料の供給ラインが接続される。吐出室２２には、動作可能に構成された圧電体で構成された圧電内壁部２２ｂが臨むように設けられ、また、外部に通ずる吐出口２２ａが形成されている。圧電内壁部２２ｂは駆動電圧に応じて変形するように構成され、圧電内壁部２２ｂが外側に撓んで吐出室２２の容積が増大すると、収容室２１から液状材料が吐出室２２内に流入し、圧電内壁部２２ｂが内側に撓んで吐出室２２の容積が減少すると、吐出口２２ａから液状材料の液滴Ｓが吐出されるように構成されている。
液状材料は、例えば、導電性粒子を溶媒中に分散させたものであり、液滴Ｓの吐出数によって塗布量を正確に設定することができる。また、熱可塑性樹脂層１３と吐出ヘッド２０とは相対的に移動可能に構成されており、これによって吐出ヘッド２０から吐出される液滴Ｓの着弾位置を制御することができるように構成されている。したがって、液滴Ｓの吐出数や着弾位置を調整することで、熱可塑性樹脂層１３の表面上の任意の位置に任意の形状で液状材料Ｍを塗布することができる。液状材料Ｍは、乾燥や焼成によって硬化し、図２（ｃ）に示す導電体２５，２６となる。
上記の導電体形成方法では、パターニング処理を行わずに導電体２５，２６を正確に形成することができる。また、この方法には、露出したバンプ電極１１，１２を目標にして導電体２５，２６を形成することができるためアライメント作業が容易になるという利点がある。
上記の導電体形成工程では、流動性材料として導電性ペーストを用い、この導電性ペーストを印刷法（例えば、スクリーン印刷法）によって熱可塑性樹脂層１３の表面上に印刷し、その後、加熱や静置などによって硬化させるようにしてもよい。この方法では、印刷法によって安価かつ効率的に導電体２５，２６を形成することができる。
本実施形態により形成される電子部品実装体１０Ｐ'は基本的に第１実施形態の電子部品実装体１０Ｐと同じ構造を有し、同様の効果を奏する。
なお、この導電体形成工程では、流動性材料を熱可塑性樹脂層１３の表面上に選択的に塗布するものであるが、流動性材料としては、上記の液体やペースト材だけでなく、粉体なども用いることができる。また、流動性材料の硬化方法としては、材料特性に応じて、溶媒を揮発させるなどの乾燥処理、加熱して溶着作用若しくは焼結作用を生じさせる焼成処理、化学反応による硬化を生じさせる処理などの種々の方法を適用できる。
（変形例）
以下、第２の実施形態の変形例について図面を参照して説明する。本変形例では、導電体２５，２６を形成する工程は、図３（ａ）に示すように、熱可塑性樹脂層１３の電子部品１０とは反対側の表面に、パターニングされた開口４０２を有するレジスト層４００を形成する工程を含む。レジスト層４００を形成する工程は特に限定されるものではなく、既に公知となっているいずれかの方法で形成してもよい。例えば、熱硬化性樹脂層１３の表面に全面にレジスト層を形成した後に、その一部を除去することによって開口４０２を有するレジスト層４００を形成してもよい。このとき、例えば露光工程及び現像工程によって、レジスト層の一部を除去してもよい。開口４０２は、溝状に形成してもよい。そして、本変形例では、導電体２５，２６を、熱硬化性樹脂層１３における開口４０２からの露出部４１３に形成する（図３（ｃ）参照）。言い換えると、導電体２５，２６を、開口４０２内に形成してもよい。これによると、導電体２５，２６を、開口４０２の幅と同じ幅になるように形成することができる。すなわち、開口４０２によって、導電体２５，２６の幅を制限することができる。そのため、導電体２５，２６を設計通りに形成することが可能となる。
本変形例では、図３（ｂ）に示すように、導電体２５，２６を、導電性微粒子を含有する溶剤４０５を利用して形成してもよい。詳しくは、導電性微粒子を含有する溶剤４０５を選択的に吐出して、導電体２５，２６を形成してもよい。これにより、効率よく導電体２５，２６を形成することができる。このとき、図３（ｂ）に示すように、溶剤４０５を、開口４０２上から吐出してもよい。言い換えると、溶剤４０５を、露出部４１３上に吐出してもよい。これにより、導電体２５，２６を、露出部４１３上に形成することができる。ここで、導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む溶剤として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶剤として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。また、導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。溶剤４０５は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、溶剤４０５中に均一に分散していてもよい。導電体２５，２６を形成する工程は、溶剤４０５を吐出することを含んでもよい。導電性微粒子を含有する溶剤４０５の吐出は、インクジェット法やバブルジェット（登録商標）法等によって行ってもよい。あるいは、マスク印刷やスクリーン印刷あるいはディスペンサによって、溶剤４０５を吐出してもよい。そして、分散媒を揮発させる工程や、導電性微粒子を保護しているコート材を分解する工程等を経て、導電部材を形成してもよい。そして、これらの工程によって、あるいはこれらの工程を繰り返すことによって、図３（ｃ）に示すように、導電体２５，２６を形成してもよい。
なお、本変形例では、レジスト層４００を、上端面４０４が、熱可塑性樹脂層１３の電子部品１０とは反対側の表面よりも、溶剤４０５との親和性が悪くなるように形成してもよい。言い換えると、レジスト層４００を、上端面４０４が、露出部４１３よりも、溶剤４０５との親和性が悪くなるように形成してもよい。これによれば、溶剤４０５がレジスト層４００の開口４０２内に入り込みやすくなるため、開口４０２の幅が溶剤４０５の液滴の直径よりも小さい場合でも、導電体２５，２６を効率よく製造することができる。すなわち、溶剤４０５の液滴の直径よりも幅の狭い導電体を、効率よく製造することができる。例えば、熱可塑性樹脂層１３を構成する樹脂よりも、溶剤４０５との親和性の悪い材料を利用してレジスト層４００を形成してもよい。
本変形例では、図３（ｄ）に示すように、導電体２５，２６を形成した後に、レジスト層４００を除去する工程を含んでいてもよい。レジスト層４００を除去することで、レジスト層４００上の導電性微粒子を除去することができるため、導電体２５，２６同士の電気的なショートが発生しにくい、信頼性の高い電子部品実装体を形成することができる。
［第３実施形態］
次に、図４を参照して、本発明に係る第３実施形態について説明する。この実施形態でも、第１実施形態又は第２実施形態と同一の構成要素には同一符号を付し、それらの説明は省略する。
本実施形態では、図４（ａ）に示すように、複数の電子部品１０のバンプ電極１１，１２を金属箔などで構成される導体層２４上に圧着する。ここで、電子部品１０又は導体層２４を加熱することによってバンプ電極１１，１２と導体層２４とを合金化させることが好ましい。この工程により、複数の電子部品１０が導体層２４によって一体化される。
次に、上記のようにして一体化された複数の電子部品１０に対して型成形によって熱可塑性樹脂層が一体となるように成形する。より具体的には、図４（ｂ）に一点鎖線で示すように、電子部品１０と導体層２４との間にキャビティＣが構成される態様で、金型内に複数の電子部品１０及び導体層２４をセットし、図示しない射出成形機などを用いることによって、矢印で示すように溶融樹脂をキャビティＣ内に注入する。その後、金型内部の温度が低下することによって注入された樹脂が硬化し、図４（ｃ）に示す熱可塑性樹脂層２３が形成される。
本実施形態では、型成形により熱可塑性樹脂層２３を形成するため、型形状によって熱可塑性樹脂層２３を自由な形状に成形できる。図示例では、電子部品１０を全て包み込む態様で熱可塑性樹脂層２３が形成されている。ただし、本発明においては、熱可塑性樹脂層２３は、バンプ電極１１，１２が完全に包み込まれるように電子部品１０の実装面１０Ｘと、導体層２４におけるバンプ電極１１，１２が導電接触している面との間に熱可塑性樹脂が充填されるように構成されればよい。
その後、第１実施形態と同じ方法で、図４（ｃ）に示すように、導体層２４をパターニングすることにより、バンプ電極１１，１２に導電接続された導電体１５，１６を形成する。その後、第１実施形態と同様に熱可塑性樹脂層２３を分割することにより、電子部品１０、熱可塑性分割層２３Ｂ及び導電体１５，１６を備えた電子部品実装体２０Ｐを分割形成する。
この実施形態において、上述のように導体層２４によって複数の電子部品１０が一体化され、この状態で型成形により熱可塑性樹脂層２３が成形されるため、取り扱いが容易で、生産性を向上させることが可能になる。
［第４実施形態］
次に、図５を参照して本発明に係る第４実施形態について説明する。この実施形態では、図５（ａ）に示すように、電子部品１０のバンプ電極１１，１２を支持体１７に圧着することにより、複数の電子部品１０を支持体を介して一体化する。ここで、支持体１７は、第３実施形態の導体層２４と同様に金属などの導体で構成されていてもよく、また、導体以外の任意の材料で構成されていてもよい。ただし、バンプ電極１１，１２に対する良好な固着性を有し、後述するように後の工程において除去するためには、支持体１７は金属（金属板など）で構成されていることが好ましい。
次に、図５（ｂ）に示すように、第３実施形態と同様の方法で熱硬化性樹脂層２３を形成する。その後、図５（ｃ）に示すように、支持体１７をエッチングなどによって除去する。しかる後に、第２実施形態と同様の方法により、図５（ｄ）に示すように、熱可塑性樹脂層２３の表面にバンプ電極１１，１２に導電接続された導電体２５，２６を形成する。
最後に、熱可塑性樹脂層２３を図５（ｄ）の一点鎖線に沿って分割することにより、電子部品１０、熱可塑性樹脂分割層２３Ｂ及び導電体，２５，２６を備えた電子部品実装体２０Ｐ’を形成する。
この実施形態では、複数の電子部品１０を一体化するための支持体１７を、後に形成する導電体２５，２６とは別に設けることにより、支持体１７の材質や形状の制約が少なくなり、自由に選定できるという利点がある。
［第５実施形態］
次に、図８を参照して本発明に係る第５実施形態について説明する。この実施形態では、図８（ａ）に示す熱可塑性樹脂層３３に、図８（ｂ）に示すように貫通孔３３ａ，３３ｂを形成することに特徴がある。また、図８（ａ）に示すように、電子部品３０のバンプ電極３１，３２の突出高さは、熱可塑性樹脂層３３の厚さよりも小さく設定されている。
熱可塑性樹脂層３３の片面には導体層３４が配置されている。この導体層３４は熱可塑性樹脂層３３の片面上に固着されていることが好ましい。
上記の貫通孔３３ａ，３３ｂは、図７に示すようにレーザ発振器３５で生成されるレーザ光３５Ｒによって形成される。この穿孔方法では、レーザ発振器３５で発生したレーザ光３５Ｒを熱可塑性樹脂層３３に照射することによって熱可塑性樹脂が溶融して焼失する。図示例では、レーザ発振器３５から光ファイバ３６及び光学系３７を介してレーザ光３５Ｒが熱可塑性樹脂層３３に照射される。貫通孔３３ａ，３３ｂは、バンプ電極３１，３２の形成間隔に合わせて形成される。貫通孔３３ａ，３３ｂの直径は、例えば１０〜５０μｍ程度であり、バンプ電極３１，３２とほぼ同じ径であることが好ましいが、バンプ電極よりも小径或いは大径であってもよい。このように形成された貫通孔３３ａ，３３ｂには導体層３４が臨んでいる。
その後、貫通孔３３ａ，３３ｂの内部に導電材料Ｎを配置する（図８（Ｃ）参照）。この導電材料Ｎとしては、例えば、Ｓｎ，ＩＮ，Ｚｎなどといった低融点金属の粉体を加熱溶融させたもの、同金属の柱状体、或いは、金属ペーストなどといった導電性粒子を分散させた導電性の流動材料を硬化させたものなどを用いることができる。この導電材料Ｎは、導体層３４に導電接続された状態となっている。導体層３４と導電材料Ｎとは、加熱処理などによって相互に合金接合していることが好ましい。導電材料Ｎは貫通孔３３ａ，３３ｂの全体に充填される必要はなく、導体層３４に導電接続されていれば、図示のように、導体層３４とは反対側の熱可塑性樹脂層３３の表面よりも低い位置までにとどまっていてもよい。
その後、図８（ｃ）に示すように、電子部品３０を熱可塑性樹脂層３３に装着する。このとき、バンプ電極３１，３２が上記貫通孔３３ａ，３３ｂに合致するように電子部品３０を熱可塑性樹脂層３３に押し付ける。特に、加熱加圧ヘッド２を用いて電子部品３０を加熱しながらバンプ電極３１，３２が貫通孔３３ａ，３３ｂの内部に挿入され、導電材料Ｎに導電接続されるようにする。特に、加熱により、バンプ電極３１，３２と導電材料Ｎとを合金化させることが好ましい。
その後は、第１実施形態と同様に導体層３４をパターニングして導電体を形成し、さらに、熱可塑性樹脂層３３を電子部品３０毎に分割し、電子部品実装体を形成する。
本実施形態では、熱可塑性樹脂層３３に設けた貫通孔３３ａ，３３ｂの中に導電材料Ｎを配置することによって、この導電材料Ｎを介してバンプ電極３１，３２と導電体とが導電接続されるように構成しているので、バンプ電極３１，３２の突出高さと、熱可塑性樹脂層３３の厚さとの間に高い自由度を確保することができる。
なお、熱可塑性樹脂層３３に貫通孔３３ａ，３３ｂを形成し、この貫通孔３３ａ，３３ｂにバンプ電極３１，３２を挿入するようにして電子部品３０を熱可塑性樹脂層３３に装着してから、貫通孔３３ａ，３３ｂの反対側からバンプ電極３１，３２に導電接続するように導電材料Ｎを充填し、その後、この導電材料Ｎと導電接続するように導電体を形成してもよい。
［第６実施形態］
次に、図９を参照して、本発明に係る電気光学装置を示す第６実施形態について説明する。この実施形態では、上記各実施形態にて製造した電子部品実装体１０Ｐを備えた電気光学装置１００を構成してある。以下においては電子部品実装体１０Ｐを用いる場合を例にとり説明するが、電子部品実装体１０Ｐ’，２０Ｐ，２０Ｐ’、或いは、第５実施形態により形成された電子部品実装体についても同様に用いることができる。ここで、電子部品実装体１０Ｐは、その電子構造領域に電気光学装置を駆動するための駆動信号を生成する回路を内包するもの（すなわち、液晶駆動用ＩＣチップの実装体）であることが望ましい。
本実施形態の電気光学装置１００は、液晶表示装置であり、電気光学パネル（液晶パネル）１１０と、これに実装された回路基板（フレキシブル配線基板）１２０とを備えている。電気光学パネル１１０は、ガラスやプラスチックなどで構成される一対の基板１１１と１１２をシール材１１３によって貼り合わせてなり、両基板１１１と１１２の間には液晶などの電気光学物質１１４が封入されている。基板１１１の内面上には、ＩＴＯなどの透明導電体で構成された透明電極１１１ａが形成され、その上を配向膜１１１ｂが覆っている。また、基板１１２の内面上には上記と同様の材料で構成された透明電極１１２ａが形成され、その上を配向膜１１２ｂが被覆している。また、基板１１１及び１１２の外面上には偏光板１１５，１１６が配置されている。
一方、回路基板１２０は、絶縁基材１２１の表面（図示下面）上にＣｕなどで構成される配線パターン１２１ａが形成されてなる。絶縁基材１２１はエポキシやポリイミドなどの熱硬化性樹脂、又はポリエステル、ポリアミド、芳香族ポリエステル、芳香族ポリアミド、テトラフルオロエチレン、ポリイミドなどの熱可塑性樹脂で構成される。配線パターン１２１ａは、電気光学パネル１１０に対する接続端子部１２１ｂなどの端子部分を除いて保護膜１２２により被覆されている。接続端子部１２１ｂは異方性導電膜１１７を介して基板１１１の表面上の配線１１１ｃに導電接続されている。なお、この配線１１１ｃは、上記透明電極１１１ａ，１１２ａに導電接続され、それぞれ基板１１１の基板張出部（基板１１２の外形よりも周囲に張り出した部分）に引き出されたものである。
絶縁基材１２１の配線パターン１２１ａが形成されている表面とは反対側の表面（図示上面）には、上記配線パターン１２１ａに導電接続された接続パッド１２３，１２４，１２５，１２６が露出している。そして、これらの接続パッドに各種の電子部品１２７，１２８が実装されている。接続パッド１２３，１２４には、上述の電子部品実装体１０Ｐが実装されている。この電子部品実装体１０Ｐは、加圧加熱ヘッドなどにより加熱された状態で回路基板１２０に対して押し付けられ、加圧される。これによって熱可塑性樹脂分割層１３Ｂの一部が軟化若しくは溶解して、導電体３５，３６と接続パッド１２３，１２４との導電接続部分の周囲を熱可塑性樹脂分割層１３Ｂが覆い、電子部品実装体１０Ｐと絶縁基材１２１との間の隙間が完全に密閉される。このようにすると、アンダーフィル樹脂の注入作業が不要であるために実装作業が容易になり、また、ボイドの発生を抑制することができることから実装構造の電気的信頼性を高めることができる。
特に、本実施形態の回路基板の絶縁基材１２１は熱可塑性樹脂で構成されているため、電子部品実装体１０Ｐの熱可塑性樹脂分割層１３Ｂとの溶着性が良好であることから、十分な保持力及び封止性能を備えた実装構造を得ることができる。
［第７実施形態］
次に、図１０を参照して本発明に係る電気光学装置を示す第７実施形態について説明する。この実施形態の電気光学装置２００は、上記第６実施形態の電気光学パネル１１０と同じ電気光学パネル２１０と、第６実施形態の回路基板１２０とほぼ同様の回路基板２２０とを備えている。したがって、それぞれ対応する構成要素である基板２１１，２１２、透明電極２１１ａ，２１２ａ、配線２１１ｃ、配向膜２１１ｂ，２１２ｂ、シール材２１３、電気光学物質２１４、偏光板２１５，２１６、絶縁基材２２１、配線パターン２２１ａ、保護膜２２２、接続パッド部２２３，２２５，２２６、電子部品２２７，２２８は第６実施形態と同様であるので、説明を省略する。
本実施形態では、電気光学パネル３１０の配線２１１ｃと、回路基板２２０の接続パッド部２２３とに電子部品実装体１０Ｐが実装され、その結果、回路基板２２０が電子部品実装体１０Ｐを介して電気光学パネル２１０に接続された態様となっている。図示例では、電子部品実装体１０Ｐは、第６実施形態と同様に直接回路基板２２０上に実装されている。一方、電子部品実装体１０Ｐは異方性導電膜２１７を介して配線２１１ｃに導電接続されている。ただし、電子部品実装体１０Ｐの導電体１５を直接配線２１１ｃに導電接続するように構成してもよい。
［第８実施形態］
最後に、図１１を参照して本発明に係る別の電気光学装置を示す第８実施形態について説明する。この実施形態の電気光学装置（液晶表示装置）３００は、電気光学パネル３１０と、これに実装された回路基板３２０とを有する。電気光学パネル３１０は、第６実施形態の電気光学パネル１１０とほぼ同様の構造を有し、基板３１１，３１２、透明電極３１１ａ，３１２ａ、配向膜３１１ｂ，３１２ｂ、配線３１１ｃ、シール材３１３、液晶などの電気光学物質３１４、偏光板３１５，３１６は第６実施形態で説明したものと同じであるため、説明を省略する。
また、回路基板３２０においても、絶縁基材３２１、配線パターン３２１ａ、接続端子部３２１ｂ、保護膜３２２、接続パッド部３２３，３２４，３２５，３２６、電子部品３２７，３２８，３２９は第６実施形態で説明したものと同じであるので、説明を省略する。
この実施形態では、電気光学パネル３１０を構成する一方の基板３１１の表面上に上記の電子部品実装体１０Ｐ”が直接実装されている点で、第６実施形態とは異なる。また、電子部品実装体１０Ｐ”が基板３１１にのみ実装されている点で第７実施形態とも異なる。電子部品実装体１０Ｐ”は、上記と同様に基板３１１の基板張出部上に引き出されてなる配線３１１ｃに対して導電体１５，１６'を導電接続させた状態で基板３１１に直接実装されている。基板３１１はガラスやプラスチックなどで構成されるが、本実施形態では、電子部品実装体１０Ｐ”を基板３１１上に配置し、加圧加熱状態とすることによって、熱可塑性樹脂分割層１３Ｂ”が軟化若しくは溶解することにより基板３１１に対して密着固定される。
また、この実施形態では、回路基板３２０が電子部品実装体１０Ｐ”に対して実装されている点でも上記各実施形態とは異なる。さらに、電子部品実装体１０Ｐ”では、熱可塑性樹脂分割層１３Ｂ”の表面上に露出した、導電体１６’に導電接続された接続パッド部１６Ｅが設けられている。この接続パッド部１６Ｅには回路基板３２０の接続端子部３２１ｂが導電接続している。電子部品実装体１０Ｐ”は、上記のように熱可塑性樹脂層１３を分割することにより形成されるため、導体パターンなどを自由に設定することができ、導電体１６’や接続パッド部１６Ｅなども設けることができる。
本実施形態では、電気光学パネル３１０の基板３１１上に電子部品実装体１０Ｐ”を直接実装し、この電子部品実装体１０Ｐ”に回路基板３２０を実装しているため、電気光学パネル３１０に対する実装が１回で済むといった利点がある。
尚、本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記電気光学装置の実施形態では、パッシブマトリクス型の液晶表示装置を例示したが、本発明は図示例のようなパッシブマトリクス型の液晶表示装置だけではなく、アクティブマトリクス型の液晶表示装置（例えばＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示装置）にも同様に適用することが可能である。また、液晶表示装置だけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
第１実施形態の製造方法を模式的に示す概略工程断面図（ａ）−（ｃ）。 第２実施形態の製造方法を模式的に示す概略工程断面図（ａ）−（ｃ）。 第２実施形態の製造方法の変形例を模式的に示す概略工程断面図（ａ）−（ｄ）。 第３実施形態の製造方法を模式的に示す概略工程断面図（ａ）−（ｃ）。 第４実施形態の製造方法を模式的に示す概略工程断面図（ａ）−（ｄ）。 第２実施形態の導電体の製造工程を模式的に示す概略工程説明図。 第５実施形態の樹脂穿孔工程を模式的に示す概略工程説明図。 第５実施形態の製造方法を模式的に示す概略工程断面図（ａ）−（ｃ）。 第６実施形態の電気光学装置の実装構造を模式的に示す概略断面図。 第７実施形態の電気光学装置の実装構造を模式的に示す概略断面図。 第８実施形態の電気光学装置の実装構造を模式的に示す概略断面図。
符号の説明
１０ 電子部品、１０Ａ 電子構造領域、１１，１２ バンプ電極、１３ 熱可塑性樹脂層、１４ 導体層、１５，１６ 導電体、１０Ｐ 電子部品実装体、１３Ｂ 熱可塑性樹脂分割層、１００ 電気光学装置、１１０ 電気光学パネル、１２０ 回路基板

Claims (16)

  1. バンプ電極を具備する複数の電子部品を、一体の熱可塑性樹脂層に対して前記バンプ電極が前記熱可塑性樹脂層内に埋設されるように装着する部品装着工程と、
    前記熱可塑性樹脂層の前記電子部品とは反対側の表面に、前記バンプ電極に導電接続される導電体を形成する導電体形成工程と、
    前記熱可塑性樹脂層を前記電子部品毎に分割することにより、前記バンプ電極に導電接続された前記電子部品が、前記導電体を有する前記熱可塑性樹脂層に実装されてなる電子部品実装体を形成する部品分割工程と、
    を有することを特徴とする電子部品実装体の製造方法。
  2. 前記部品装着工程では、前記電子部品若しくは前記熱可塑性樹脂層を加熱することを特徴とする請求項１に記載の電子部品実装体の製造方法。
  3. 前記部品装着工程では、前記バンプ電極が前記熱可塑性樹脂層を貫通し、前記熱可塑性樹脂層における反対側の表面に露出するように構成することを特徴とする請求項１又は２に記載の電子部品実装体の製造方法。
  4. 前記部品装着工程では、前記バンプ電極が前記熱可塑性樹脂層内から前記熱可塑性樹脂層の反対側に予め配置された導体層と導電接触するように構成し、
    前記導電体形成工程では、前記導体層をパターニングして前記導電体を形成することを特徴とする請求項１乃至３のいずれか一項に記載の電子部品実装体の製造方法。
  5. 前記部品装着工程の前に、前記熱可塑性樹脂層に貫通孔を形成する樹脂穿孔工程と、前記貫通孔内に導電材料を配置する導電材料配置工程とを有し、前記部品装着工程では、前記バンプ電極を前記貫通孔に挿入して前記導電材料に導電接続させることを特徴とする請求項１又は２に記載の電子部品実装体の製造方法。
  6. 前記部品装着工程では、型成形により前記複数の電子部品と一体に熱可塑性樹脂層を成形することを特徴とする請求項１に記載の電子部品実装体の製造方法。
  7. 前記部品装着工程では、前記複数の電子部品を支持体に保持することによって一体化した状態で前記型成形を行うことを特徴とする請求項６に記載の電子部品実装体の製造方法。
  8. 前記支持体は前記バンプ電極に導電接続された導電体であり、前記導電体形成工程では、前記支持体をパターニングすることにより前記導電体を形成することを特徴とする請求項７に記載の電子部品実装体の製造方法。
  9. 前記導電体形成工程では、前記熱可塑性樹脂層における前記電子部品とは反対側の表面上に流動性材料を選択的に塗布し、前記流動性材料を硬化させることによって前記導電体を形成することを特徴とする請求項１乃至３、５乃至７のいずれか一項に記載の電子部品実装体の製造方法。
  10. 前記導電体形成工程では、液状の前記流動性材料を液滴として選択的に吐出することを特徴とする請求項９に記載の電子部品実装体の製造方法。
  11. 前記導電体形成工程では、ペースト状の前記流動性材料を選択的に印刷することを特徴とする請求項９に記載の電子部品実装体の製造方法。
  12. 前記導体形成工程は、前記熱可塑性樹脂層の前記電子部品とは反対側の表面上にパターニングされた開口を有するレジスト層を形成する工程を含み、
    前記導電体を、前記熱可塑性樹脂層における前記開口からの露出部に形成することを特徴とする請求項１乃至３、５乃至７、９乃至１１のいずれか一項に記載の電子部品実装体の製造方法。
  13. 前記導電体形成工程は、導電性微粒子を含有する溶剤を選択的に吐出する工程を含み、
    前記レジスト層を、上端面が、前記熱可塑性樹脂層の前記電子部品とは反対側の表面よりも前記溶剤との親和性が悪くなるように形成することを特徴とする請求項１２記載の電子部品実装体の製造方法。
  14. 前記導電体を形成した後に、前記レジスト層を除去する工程をさらに含むことを特徴とする請求項１２又は請求項１３に記載の電子部品実装体の製造方法。
  15. 請求項１乃至１４のいずれか一項に記載の製造方法により製造された電子部品実装体を熱圧着により回路基板上に実装する工程と、前記回路基板を電気光学パネルに実装する工程とを有することを特徴とする電気光学装置の製造方法。
  16. 請求項１乃至１４のいずれか一項に記載の製造方法により製造された電子部品実装体を電気光学パネルを構成する基板上に熱圧着により実装することを特徴とする電気光学装置の製造方法。
JP2004069557A 2003-08-21 2004-03-11 電子部品実装体の製造方法及び電気光学装置の製造方法 Withdrawn JP2005101507A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004069557A JP2005101507A (ja) 2003-08-21 2004-03-11 電子部品実装体の製造方法及び電気光学装置の製造方法
US10/916,621 US20050070046A1 (en) 2003-08-21 2004-08-12 Method of manufacturing electronic device and method of manufacturing electro-optical device
CNB2004100641026A CN100374912C (zh) 2003-08-21 2004-08-19 电子部件安装体的制造方法
KR1020040065309A KR100579540B1 (ko) 2003-08-21 2004-08-19 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003297652 2003-08-21
JP2004069557A JP2005101507A (ja) 2003-08-21 2004-03-11 電子部品実装体の製造方法及び電気光学装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005101507A true JP2005101507A (ja) 2005-04-14

Family

ID=34380281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004069557A Withdrawn JP2005101507A (ja) 2003-08-21 2004-03-11 電子部品実装体の製造方法及び電気光学装置の製造方法

Country Status (4)

Country Link
US (1) US20050070046A1 (ja)
JP (1) JP2005101507A (ja)
KR (1) KR100579540B1 (ja)
CN (1) CN100374912C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059851A (ja) * 2005-08-26 2007-03-08 Toyota Industries Corp 半導体装置の製造方法
JP2018503984A (ja) * 2015-05-27 2018-02-08 深▲セン▼市華星光電技術有限公司 発光素子組立構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0705287D0 (en) * 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
JP5255577B2 (ja) * 2010-01-13 2013-08-07 古河電気工業株式会社 基板および基板の製造方法
KR102031731B1 (ko) * 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP2017050360A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 導体接続構造及び実装基板
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237806A (ja) * 1996-02-28 1997-09-09 Toshiba Corp 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH10335528A (ja) * 1997-06-02 1998-12-18 Yamaichi Electron Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001156088A (ja) * 1999-11-26 2001-06-08 Fujikura Ltd 半導体装置およびその製造方法
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004087895A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法
JP2004087894A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237806A (ja) * 1996-02-28 1997-09-09 Toshiba Corp 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH10335528A (ja) * 1997-06-02 1998-12-18 Yamaichi Electron Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001156088A (ja) * 1999-11-26 2001-06-08 Fujikura Ltd 半導体装置およびその製造方法
JP2001250887A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004087895A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法
JP2004087894A (ja) * 2002-08-28 2004-03-18 Ibiden Co Ltd パッケージ部品およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059851A (ja) * 2005-08-26 2007-03-08 Toyota Industries Corp 半導体装置の製造方法
JP2018503984A (ja) * 2015-05-27 2018-02-08 深▲セン▼市華星光電技術有限公司 発光素子組立構造
GB2569468A (en) * 2015-05-27 2019-06-19 Shenzhen China Star Optoelect Light emitting element assembling structure
GB2569468B (en) * 2015-05-27 2020-01-22 Shenzhen China Star Optoelect Light emitting element assembling structure

Also Published As

Publication number Publication date
US20050070046A1 (en) 2005-03-31
CN100374912C (zh) 2008-03-12
CN1584673A (zh) 2005-02-23
KR100579540B1 (ko) 2006-05-15
KR20050020675A (ko) 2005-03-04

Similar Documents

Publication Publication Date Title
US8647560B2 (en) Method for forming pattern and a wired board
US5936847A (en) Low profile electronic circuit modules
EP1416779B1 (en) Multi-layer circuit board and method of manufacturing the same
JPH0738502B2 (ja) 回路基板の接続方法
KR20150106875A (ko) 베어 칩 다이 본딩 방법
US7993984B2 (en) Electronic device and manufacturing method
US7297876B2 (en) Circuit board and method of manufacturing the same
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JP2005101507A (ja) 電子部品実装体の製造方法及び電気光学装置の製造方法
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
KR100651002B1 (ko) 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치
JP2009182202A (ja) 半導体装置の製造方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2748713B2 (ja) 接続部材
JP2005302835A (ja) 半導体装置及びその製造方法
JP6812951B2 (ja) 電子装置およびその製造方法
JP2012084795A (ja) 実装部品仮固定用接着剤の供給方法、半導体装置の製造方法、部品実装用基板および半導体装置
KR101055527B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
CN110024493B (zh) 电子装置及其制造方法
JP2011009408A (ja) 電子部品モジュール及び製造方法
JP2006140525A (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JPH11214444A (ja) 半導体装置及び回路基板
JPH05226409A (ja) 電子部品及び電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050811

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060405

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060602