JP2009182202A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009182202A
JP2009182202A JP2008020693A JP2008020693A JP2009182202A JP 2009182202 A JP2009182202 A JP 2009182202A JP 2008020693 A JP2008020693 A JP 2008020693A JP 2008020693 A JP2008020693 A JP 2008020693A JP 2009182202 A JP2009182202 A JP 2009182202A
Authority
JP
Japan
Prior art keywords
insulating film
layer
wiring
semiconductor device
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008020693A
Other languages
English (en)
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008020693A priority Critical patent/JP2009182202A/ja
Priority to KR1020090004926A priority patent/KR20090084683A/ko
Priority to TW098102365A priority patent/TW200941665A/zh
Priority to CN2009100033729A priority patent/CN101499448B/zh
Priority to US12/358,572 priority patent/US7843071B2/en
Publication of JP2009182202A publication Critical patent/JP2009182202A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 ＣＳＰと呼ばれる半導体構成体を備えた半導体装置において、歩留を向上することができるようにする。
【解決手段】 完成された半導体装置を複数個形成することが可能なサイズのベース板５２上に形成された下層絶縁膜１の上面側に第１の下層配線２が埋め込まれたものを準備する。次に、第１の下層配線２の外観検査または導通検査を行なう。そして、この検査により、第１の下層配線２が所期の通り形成されていると判定された半導体装置形成領域のみに半導体構成体６を搭載する。これにより、歩留を向上することができる。
【選択図】 図７

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりも平面サイズの大きいベース板上に設けたものがある（例えば、特許文献１参照）。この場合、半導体構成体の周囲におけるベース板上には絶縁層が設けられている。半導体構成体および絶縁層上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が半導体構成体の外部接続用電極（柱状電極）に接続されて設けられている。
特開２００４−７１９９８号公報
ところで、上記従来の半導体装置の製造方法では、完成された半導体装置を複数個形成することが可能なサイズのベース板上に複数の半導体構成体を配置し、絶縁層および上層絶縁膜を形成し、上層絶縁膜上に上層配線を形成している。したがって、上層絶縁膜上に上層配線を形成するとき、上層絶縁膜下には半導体構成体が既に埋め込まれている。
このため、上層配線を形成した後に、上層配線の検査を行なった結果、不良と判定された場合には、この不良と判定された上層配線下の上層絶縁膜下に既に埋め込まれている良品の比較的高価な半導体構成体を廃棄せざるを得ない。この結果、上記構成の半導体装置の歩留を考慮すると、上層配線形成の歩留要求は極めて厳しくならざるを得ない。
例えば、５０〜７５μｍルールでの配線形成の歩留は現状では８０〜８５％であり、上記構成の半導体装置のコスト面からの歩留は９９．５％以上であると言われており、この要求を満足することはできない。特に、配線の微細化の進行に伴い、３０〜５０μｍルール、１５〜２５μｍルールに適用可能な方法が求められている。
そこで、この発明は、全体としての歩留を向上することができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置の製造方法は、ベース板上に下層絶縁膜およびそれぞれ接続パッド部を有する複数の第１の下層配線を形成する工程と、前記下層絶縁膜上に、半導体基板および該半導体基板下において前記複数の第１の下層配線の各接続パッド部に対応する部分に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成する工程と、前記ベース板を除去する工程と、前記下層絶縁膜下に第２の下層配線を前記第１の下層配線に接続させて形成する工程と、前記半導体構成体間における前記下層絶縁膜、前記絶縁層および前記上層絶縁膜を切断して半導体装置を複数個得る工程と、を有し、前記下層絶縁膜上に前記複数の半導体構成体を固着する工程は、前記ベース板上に前記複数の第１の下層配線を形成する工程後に行うことを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１の下層配線を形成する工程後に、前記第１の下層配線の検査を行ない、この検査により良と判定された前記第１の下層配線を含む半導体装置形成領域のみに前記半導体構成体を固着することを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１の下層配線は前記下層絶縁膜の上面側に埋め込まれることを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項３に記載の発明において、前記第１の下層配線を前記下層絶縁膜の上面側に埋め込む工程は、別のベース板下に前記第１の下層配線を形成し、前記第１の下層配線の下面および前記別のベース板の下面と前記ベース板の上面との間に前記下層絶縁膜を形成し、前記別のベース板を除去する工程を含むことを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１の下層配線は、前記ベース板上に形成された前記下層絶縁膜上に形成することを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記第１の下層配線は前記ベース板上に形成し、前記第１の下層配線上および前記ベース板上に前記下層絶縁膜を形成することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層配線は、前記前記半導体構成体の外部接続用電極に対応する部分に開口部を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記ベース板を除去する工程後に、開口部を有する前記下層配線をマスクとしてレーザビームを照射することにより、前記前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜に開口部を形成する工程を有することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記第２の下層配線を形成する工程は、前記下層配線の開口部および前記下層絶縁膜の開口部を介して、前記第１の下層配線と前記半導体構成体の外部接続用電極とを接続するための接続パッド部を形成する工程を含むことを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項１０に記載の発明において、前記レーザビームの照射により前記下層絶縁膜に開口部を形成する工程は、前記接着材からなる接着層に開口部を形成する工程を含むことを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記レーザビームの照射により前記下層絶縁膜に開口部を形成する工程は、前記接着シートからなる接着層に開口部を形成する工程を含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記第２の下層配線を形成する工程の前に、前記下層絶縁膜下に、前記第１の下層配線の接続パッド部に対応する部分に開口部を有するレーザマスク層を形成する工程を有し、前記レーザビームの照射により前記下層絶縁膜に開口部を形成する工程は、開口部を有する前記レーザマスク層をマスクとして、前記第１の下層配線の接続パッド部に対応する部分における前記下層絶縁膜に開口部を形成する工程を含み、前記第２の下層配線を前記レーザマスク層の開口部および前記下層絶縁膜の開口部を介して前記第１の下層配線の接続パッド部に接続させることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁層を形成する工程は、前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程を含むことを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１５に記載の発明において、前記上層絶縁膜は形成された状態ではサブベース板下に形成され、前記ベース板を除去する工程は前記サブベース板を除去する工程を含むことを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１５に記載の発明において、前記上層絶縁膜上に上層配線を形成する工程を有することを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１７に記載の発明において、前記上層絶縁膜下に別の上層配線が予め形成され、前記上層絶縁膜上に前記上層配線を前記別の上層配線に接続させて形成することを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１７または１８に記載の発明において、前記ベース板を除去した後に、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に貫通孔を形成し、前記第２の下層配線および前記上層配線を形成する工程は、前記貫通孔内に上下導通部を前記第２の下層配線および前記上層配線に接続させて形成する工程を含むことを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の製造方法は、請求項１７に記載の発明において、前記絶縁層を形成する工程は、前記半導体構成体の周囲において前記絶縁層中に、別の下層配線、別の上層配線およびそれらを接続する上下導通部を有する方形枠状の回路基板を埋め込む工程を含み、前記下層配線を前記別の下層配線に接続させ、且つ、前記上層配線を前記別の上層配線に接続させることを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記絶縁層を形成する工程は、前記半導体構成体を含む前記下層絶縁膜上に封止膜を形成する工程であることを特徴とするものである。
この発明によれば、下層絶縁膜上に複数の半導体構成体を固着する工程を、ベース板上に複数の第１の下層配線を形成する工程後に行なっているので、半導体構成体を搭載する前に、第１の下層配線の検査を行なうことが可能となり、これにより全体としての歩留を向上することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面側には第１の下層配線２がその上面が下層絶縁膜１の上面と面一となるように埋め込まれている。第１の下層配線２は、ニッケルからなる下地金属層３と、下地金属層３の下面に設けられた銅からなる上部金属層４との２層構造となっている。第１の下層配線２の一方の接続パッド部２ａは、平面形状が円形の開口部５を有するリング状となっており（図３（Ｂ）参照）、下層絶縁膜１の上面中央部に配置されている。
第１の下層配線２を含む下層絶縁膜１の上面中央部には半導体構成体６がエポキシ系樹脂等からなる接着層７を介して搭載されている。半導体構成体６は平面方形状のシリコン基板（半導体基板）８を備えている。シリコン基板８の下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部には集積回路に接続された、アルミニウム系金属等からなる複数の接続パッド９が、各辺に沿って配列されて設けられている。接続パッド９の中央部を除くシリコン基板８の下面には酸化シリコン等からなる絶縁膜１０が設けられ、接続パッド９の中央部は絶縁膜１０に設けられた開口部１１を介して露出されている。
絶縁膜１０の下面にはポリイミド系樹脂等からなる保護膜１２が設けられている。絶縁膜１０の開口部１１に対応する部分における保護膜１２には開口部１３が設けられている。保護膜１２の下面には配線１４が設けられている。配線１４は、保護膜１２の下面に設けられたニッケルからなる下地金属層１５と、下地金属層１５の下面に設けられた銅からなる上部金属層１６との２層構造となっている。配線１４の一端部は、絶縁膜１０および保護膜１２の開口部１１、１３を介して接続パッド９に接続されている。配線１４は、図面では２本のみが図示されているが、実際には、平面方形状のシリコン基板８の各辺に沿って配列された接続パッド９に対応する本数を備え、この後説明する接続パッド部１４ａとされた各他端部は、保護膜１２上において、マトリクス状に配列されている。
そして、半導体構成体６は、その配線１４を含む保護膜１２の下面がエポキシ系樹脂等からなる接着層７を介して第１の下層配線２を含む下層絶縁膜１の上面中央部に接着されていることにより、第１の下層配線２を含む下層絶縁膜１の上面中央部に搭載されている。半導体構成体６の配線１４の接続パッド部（外部接続用電極）１４ａの下面中央部に対応する部分における接着層７には円形状の開口部１７が設けられている。接着層７の開口部１７は第１の下層配線２の一方の接続パッド部２ａの開口部５に連通されている。
下層絶縁膜１の下面には第２の下層配線２１および接続パッド部２２が設けられている。第２の下層配線２１および接続パッド部２２は、下層絶縁膜１の下面に設けられたニッケルからなる下地金属層２３、２４と、下地金属層２３、２４の下面に設けられた銅からなる上部金属層２５、２６との２層構造となっている。第２の下層配線２１の一端部は、下層絶縁膜１に設けられた円形状の開口部２７を介して第１の下層配線２の他方の接続パッド部に接続されている。
接続パッド部２２は、下層絶縁膜１に設けられた円形状の開口部２８を介して第１の下層配線２の一方の接続パッド部２ａに接続され、且つ、第１の下層配線２の一方の接続パッド部２ａの開口部５および接着層７の開口部１７を介して半導体構成体６の配線１４の接続パッド部１４ａに接続されている。換言すれば、接続パッド部２２は、第１の下層配線２の一方の接続パッド部２ａと半導体構成体６の配線１４の接続パッド部１４ａとを接続するためのものである。
第２の下層配線２１、接続パッド部２２および下層絶縁膜１の下面にはソルダーレジスト等からなる下層オーバーコート膜３１が設けられている。第２の下層配線２１の接続パッド部に対応する部分における下層オーバーコート膜３１には開口部３２が設けられている。下層オーバーコート膜３１の開口部３２内およびその下方には半田ボール３３が第２の下層配線２１の接続パッド部に接続されて設けられている。
半導体構成体６および接着層７の周囲において、第１の下層配線２の上面および下層絶縁膜１の上面には絶縁層３４が設けられている。絶縁層３４は、エポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。半導体構成体６および絶縁層３４の上面には、下層絶縁膜１と同一の材料からなる上層絶縁膜３５が設けられている。
上層絶縁膜３５の上面には上層配線３６が設けられている。上層配線３６は、上層絶縁膜３５の上面に設けられたニッケルからなる下地金属層３７と、下地金属層３７の上面に設けられた銅からなる上部金属層３８との２層構造となっている。上層配線３６を含む上層絶縁膜３５の上面にはソルダーレジスト等からなる上層オーバーコート膜３９が設けられている。上層配線３６の接続パッド部に対応する部分における上層オーバーコート膜３９には開口部４０が設けられている。
第２の下層配線２１と上層配線３６とは、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の所定の箇所に設けられた貫通孔４１の内壁面に設けられた上下導通部４２を介して接続されている。上下導通部４２は、貫通孔４１の内壁面に設けられたニッケルからなる下地金属層４３と、下地金属層４３の内面に設けられた銅からなる上部金属層４４との２層構造となっている。上下導通部４２内にはソルダーレジスト等からなる充填材４５が充填されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔からなるベース板５１の下面に無電解ニッケルメッキからなる第１の下層配線用下地金属層形成用層３ａおよび電解銅メッキからなる第１の下層配線用上部金属層形成用層４ａが形成されたものを準備する。この場合、この準備したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。
次に、第１の下層配線用上部金属層形成用層４ａおよび第１の下層配線用下地金属層形成用層３ａをフォトリソグラフィ法によりパターニングすると、図３（Ａ）および図３（Ａ）の底面図である図３（Ｂ）に示すように、ベース板５１の下面に、下地金属層３および上部金属層４からなる２層構造の第１の下層配線２が形成される。この状態では、第１の下層配線２の一方の接続パッド部２ａの中央部には開口部５が形成されている。
なお、第１の下層配線２の形成方法は次の通りであってもよい。すなわち、まず、図２におけるベース板５１の下面に第１の下層配線用下地金属層形成用層３ａのみを有し、第１の下層配線用上部金属層形成用層４ａを有していないものを準備する。そして、第１の下層配線用下地金属層形成用層３ａの下面にメッキレジスト膜を設け、接続パッド部２ａを含む第１の下層配線２に対応する領域が除去されたメッキレジスト膜をパターン形成する。
次に、第１の下層配線用下地金属層形成用層３ａをメッキ電流路とした銅の電解メッキにより、第１の下層配線用下地金属層形成用層３ａの下面に開口部５を有する上部金属層４を形成する。次に、メッキレジスト膜を剥離し、次いで、上部金属層４をマスクとして第１の下層配線用下地金属層形成用層３ａの不要な部分をエッチングして除去し、上部金属層４の上面に開口部５を有する下地金属層３を形成する。かくして、第１の下層配線２が形成される。なお、このような形成方法を、以下、パターンメッキ法という。
次に、第１の下層配線２の外観検査または導通検査を行なう。この検査により、ベース板５１下の複数の半導体装置形成領域において、第１の下層配線２が所期の通り形成されている場合には、良と判定し、第１の下層配線２が所期の通り形成されていない場合には、不良と判定する。そして、良と判定された半導体装置形成領域は良半導体装置形成領域とし、不良と判定された半導体装置形成領域は不良半導体装置形成領域とし、識別する。
次に、図４に示すように、銅箔からなる別のベース板５２の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜形成用シート１ａを配置する。この場合、下層絶縁膜形成用シート１ａ中のエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態となっている。次に、下層絶縁膜形成用シート１ａの上面に、図３（Ａ）、（Ｂ）に示すもの、すなわち、ベース板５１の下面に第１の下層配線２が形成されたものを配置する。
次に、図５に示すように、一対の加熱加圧板５３、５４を用いて上下から下層絶縁膜形成用シート１ａを加熱加圧する。この加熱加圧により、下層絶縁膜形成用シート１ａ中の熱硬化性樹脂が流動し、その後の冷却により固化して、両ベース板５１、５２間に下層絶縁膜１が形成され、且つ、下層絶縁膜１の上面側に第１の下層配線２が埋め込まれる。このように、本実施形態では、下層絶縁膜１の上面側に第１の下層配線２を埋め込むので、完成する半導体装置の厚さを薄くすることができるという効果を有する。
次に、上側のベース板５１をエッチングにより除去すると、図６に示すように、第１の下層配線２を含む下層絶縁膜１の上面が露出される。この状態では、第１の下層配線２の上面は下層絶縁膜１の上面と面一となっている。また、第１の下層配線２の一方の接続パッド部２ａの開口部５内には下層絶縁膜１が充填されている。なお、この時点で第１の下層配線２の外観検査または導通検査を行なうようにしてもよい。
次に、図７に示すように、半導体構成体６を準備する。この半導体構成体６は、ウエハ状態のシリコン基板８下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド９、酸化シリコン等からなる絶縁膜１０、ポリイミド系樹脂等からなる保護膜１２および配線１４（ニッケルからなる下地金属層１５および銅からなる上部金属層１６）を形成した後、ダイシングにより個片化することにより得られる。
次に、第１の下層配線２を含む下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体６の配線１４を含む保護膜１２の下面をエポキシ系樹脂等からなる接着層７を介して接着することにより、半導体構成体６を搭載する。この場合、第１の下層配線２および下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)と言われる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)と言われる接着シートを予め供給しておき、加熱圧着により半導体構成体６を第１の下層配線２を含む下層絶縁膜１の上面に固着する。
ここで、上述の如く、第１の下層配線２の外観検査または導通検査を行ない、第１の下層配線２を含む下層絶縁膜１の上面の複数の半導体装置形成領域を良半導体装置形成領域と不良半導体装置形成領域とに識別しているので、良半導体装置形成領域のみに半導体構成体６を搭載し、不良半導体装置形成領域には半導体構成体６は搭載しない。
次に、図８に示すように、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。絶縁層形成用シート３４ａは、例えば、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５５を形成したものである。絶縁層形成用シート３４ａの開口部５５のサイズは半導体構成体６のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３４ａと半導体構成体６との間には隙間５６が形成されている。
次に、絶縁層形成用シート３４ａの上面に、銅箔からなるサブベース板５７の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。上層絶縁膜形成用層３５ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
次に、図９に示すように、一対の加熱加圧板５３、５４を用いて上下から絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が流動して図８に示す隙間５６に充填され、その後の冷却により固化して、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に絶縁層３４が形成され、且つ、半導体構成体６および絶縁層３４の上面に上層絶縁膜３５が形成される。
ここで、図８に示すように、絶縁層形成用シート３４ａの下面には下層絶縁膜１およびベース板５２が配置され、絶縁層形成用シート３４ａの上面には下層絶縁膜１と同一の材料からなる上層絶縁膜形成用層３５ａおよびベース板５２と同一の材料からなるサブベース板５７が配置されているので、絶縁層形成用シート３４ａの部分における厚さ方向の材料構成が対称となる。この結果、加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａが厚さ方向に対称的に硬化収縮し、ひいては全体として反りが発生しにくく、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
この場合、下層絶縁膜１は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。また、サブベース板５７により、上側の加熱加圧板５３の下面に上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が不要に付着するのを防止することができる。この結果、上側の加熱加圧板５３をそのまま再使用することができる。
次に、ベース板５２およびサブベース板５７をエッチングにより除去すると、図１０に示すように、下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。この状態では、ベース板５２およびサブベース板５７を除去しても、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の存在により、強度を十分に確保することができる。このように、本実施形態では、製造工程中に必要とされるベース板５２およびサブベース板５７をエッチングにより除去するので、完成する半導体装置の厚さを薄くすることができるという効果を有する。
次に、図１１に示すように、レーザビームの照射によるレーザ加工により、第１の下層配線２の一方の接続パッド部２ａおよび他方の接続パッド部の各下面中央部に対応する部分における下層絶縁膜１に開口部２８、２７を形成し、且つ、第１の下層配線２の一方の接続パッド部２ａの開口部５内の下層絶縁膜１を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における接着層７に開口部１７を形成する。また、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の所定の箇所に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。
レーザビームを照射して開口部２７、２８および１７を形成する場合について説明する。レーザビームを下層絶縁膜１に照射すると、そのビーム径に応じた径の大きさの開口部２７、２８が形成される。ここで、半導体構成体６の配線１４の接続パッド部１４ａの直径は、第１の下層配線２の一方の接続パッド部２ａの外径よりも小さく、内径（開口部５の直径）よりも大きくなっている。このため、レーザビームのビーム径が半導体構成体６の配線１４の接続パッド部１４ａの直径以上で第１の下層配線２の一方の接続パッド部２ａの外径未満であると、接続パッド部２ａの開口部５の外部に照射されるレーザビームは接続パッド部２ａによって遮断されるため、接着層７に形成される開口部１７の直径は第１の下層配線２の一方の接続パッド部２ａの開口部５の直径に応じた大きさとなる。
すなわち、第１の下層配線２の一方の接続パッド部２ａは、その中央部に開口部５を有することにより、レーザビームの照射によるレーザ加工により接着層７に開口部１７を形成するときのマスクとして機能し、接着層７に接続パッド部２の開口部５にセルフアライメントされ、接続パッド部２の開口部５と同一の径の開口部１７が形成される。
この結果、接着層７に形成すべき開口部１７の直径を可及的に小さくすることが可能となり、且つ、第１の下層配線２の一方の接続パッド部２ａに対する半導体構成体６の配線１４の接続パッド部１４ａの位置合わせが比較的容易となり、ひいては半導体構成体６の配線１４の接続パッド部１４ａの直径を可及的に小さくすることが可能となり、半導体構成体６の微細化が可能となる。
例えば、現状では、レーザビームのビーム径が最小の５０μｍ程度であり、下層絶縁膜１に形成される開口部２７、２８の直径は７０μｍ程度となる。このため、照射されるレーザビームをすべて受光するには、半導体構成体６の配線１４の接続パッド部１４ａの直径は、レーザ加工精度を考慮すると、現状の方法では、１００〜１２０μｍとする必要がある。
これに対し、第１の下層配線２の接続パッド部２ａをレーザビームのマスクとする本実施形態の方法では、フォトリソグラフィ法により形成される第１の下層配線２の一方の接続パッド部２ａの開口部５の直径は２０〜５０μｍ、特に２０〜３０μｍとすることが可能であるので、半導体構成体６の配線１４の接続パッド部１４ａの直径は５０〜８０μｍ、特に５０〜６０μｍとすることが可能であり、半導体構成体６の微細化が可能となる。
次に、図１２に示すように、下層絶縁膜１の開口部２７、２８を介して露出された第１の下層配線２の両接続パッド部下面および第１の下層配線２の一方の接続パッド部２ａの開口部５および接着層７の開口部１７を介して露出された半導体構成体６の配線１４の接続パッド部１４ａ下面および下層絶縁膜１の下面全体、上層絶縁膜３５の上面全体および貫通孔４１の内壁面に、銅の無電解メッキにより、下地金属層５８、３７、４３を形成する。次に、下地金属層５８、３７、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層５８、３７、４３の表面に上部金属層５９、３８、４４を形成する。
次に、上部金属層５９、３８および下地金属層５８、３７をフォトリソグラフィ法によりパターニングすると、図１３に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３、２４および上部金属層２５、２６からなる２層構造の第２の下層配線２１および接続パッド部２２が形成される。また、上層絶縁膜３５の上面に、下地金属層３７および上部金属層３８からなる２層構造の上層配線３６が形成される。さらに、貫通孔４１の内壁面に、下地金属層４３および上部金属層４４からなる２層構造の上下導通部４２が形成される。なお、第２の下層配線２１、接続パッド部２２、上層配線３６および上下導通部４２は、下地金属層５８、３７上に上部金属層形成領域が除去されたメッキレジスト膜を形成した後、電解メッキより上部金属層５９、３８、４４を形成するパターンメッキ法により形成してもよい。
次に、図１４に示すように、第２の下層配線２１、接続パッド部２２および下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜３１を形成する。また、上層配線３６および上層絶縁膜３５の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜３９を形成する。この状態では、上下導通部４２内にソルダーレジスト等からなる充填材４５が充填されている。
次に、第２の下層配線２１の接続パッド部に対応する部分における下層オーバーコート膜３１に、レーザビームの照射によるレーザ加工により、開口部３２を形成する。また、上層配線３６の接続パッド部に対応する部分における上層オーバーコート膜３９に、レーザビームの照射によるレーザ加工により、開口部４０を形成する。
次に、下層オーバーコート膜３１の開口部３２内およびその下方に半田ボール３３を第２の下層配線２１の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体６間において、下層オーバーコート膜３１、下層絶縁膜１、絶縁層３４、上層絶縁膜３５および上層オーバーコート膜３９を切断すると、図１に示す半導体装置が複数個得られる。この場合、上述の如く、不良半導体装置形成領域には半導体構成体６を搭載していないので、図１に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られる。
以上のように、この半導体装置の製造方法では、半導体構成体６を搭載する前に、第１の下層配線２の外観検査または導通検査を行ない、良半導体装置形成領域と不良半導体装置形成領域とに識別し、良半導体装置形成領域のみに半導体構成体６を搭載しているので、図１に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られる。
この結果、第１の下層配線２の形成の歩留が低い場合であっても、半導体構成体６を備えた半導体装置の歩留を向上することが可能となり、高価な半導体構成体６を有効に使用することができる。また、第１の下層配線２について見ると、３０〜５０μｍルール、１５〜２５μｍルールとしても、歩留を向上することが可能となる。
ところで、図６を参照して説明すると、ベース板５２の上面に形成された下層絶縁膜１の上面に無電解ニッケルメッキからなる第１の下層配線用下地金属層形成用層および電解銅メッキからなる第１の下層配線用上部金属層形成用層を形成し、パターニングすることにより、下地金属層３と上部金属層４とからなる２層構造の第１の下層配線２を形成することが考えられる。この場合、第１の下層配線２と下層絶縁膜１との密着性を良くするには、下層絶縁膜１の上面を予め表面粗化処理を施すことにより粗化面（凸凹面）とする必要がある。しかしながら、下層絶縁膜１の上面が凸凹であると、この上に形成される第１の下層配線２の微細化に限界があり、４０μｍルール以下とすることは困難である。
これに対し、上記半導体装置の製造方法では、図２に示すように、ベース板５１の下面に無電解ニッケルメッキからなる第１の下層配線用下地金属層形成用層３ａおよび電解銅メッキからなる第１の下層配線用上部金属層形成用層４ａを形成し、パターニングすることにより、図２に示すように、下地金属層３と上部金属層４とからなる２層構造の第１の下層配線２を形成し、図４および図５に示す工程を経た後に、図６に示すように、別のベース板５２の上面に形成された下層絶縁膜２の上面側に第１の下層配線２を埋め込んでいる。
この場合、図２に示すように、銅箔からなるベース板５１の下面に無電解ニッケルメッキからなる第１の下層配線用下地金属層形成用層３ａを形成するため、ベース板５１の下面が平坦であっても、第１の下層配線用下地金属層形成用層３ａとベース板５１との密着性を良好とすることができる。この結果、ベース板５１の平坦な下面に形成される第１の下層配線２の微細化を促進することができ、４０μｍルール以下とすることも可能である。
（第２実施形態）
図１５はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、第１の下層配線２を銅層のみからなる１層構造とし、且つ、この第１の下層配線２を下層絶縁膜１の上面に設けた点である。
次に、この半導体装置の製造方法の一例について説明する。まず、図１６に示すように、銅箔からなるベース板５２の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１および銅箔からなる第１の下層配線形成用層２ｂが形成されたものを準備する。この場合も、この準備したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、第１の下層配線成用層２ｂをフォトリソグラフィ法によりパターニングすると、図１７に示すように、下層絶縁膜１の上面に銅層のみからなる第１の下層配線２が形成される。この状態では、第１の下層配線２の一方の接続パッド部２ａの中央部には円孔５が形成されている。
次に、第１の下層配線２の外観検査または導通検査を行なう。この検査により、ベース板５２上の複数の半導体装置形成領域において、第１の下層配線２が所期の通り形成されている場合には、良と判定し、第１の下層配線２が所期の通り形成されていない場合には、不良と判定する。そして、良と判定された半導体装置形成領域は良半導体装置形成領域とし、不良と判定された半導体装置形成領域は不良半導体装置形成領域とし、識別する。
次に、図１８に示すように、第１の下層配線２を含む下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体６の配線１４を含む保護膜１２の下面をエポキシ系樹脂等からなる接着層７を介して接着することにより、半導体構成体６を搭載する。この場合も、ＮＣＰと言われる接着材またはＮＣＦと言われる接着シートを、第１の下層配線２を含む下層絶縁膜１の上面の半導体構成体搭載領域に予め供給しておき、加熱圧着により半導体構成体６を第１の下層配線２を含む下層絶縁膜１の上面に固着する。この状態では、第１の下層配線２の一方の接続パッド部２ａの円孔５内には接着層７が充填されている。
この場合も、上述の如く、第１の下層配線２の外観検査または導通検査を行ない、第１の下層配線２を含む下層絶縁膜１の上面の複数の半導体装置形成領域を良半導体装置形成領域と不良半導体装置形成領域とに識別しているので、良半導体装置形成領域のみに半導体構成体６を搭載し、不良半導体装置形成領域には半導体構成体６は搭載しない。
次に、図１９に示すように、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。この場合も、絶縁層形成用シート３４ａは、例えば、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５５を形成したものである。絶縁層形成用シート３４ａの開口部５５のサイズは半導体構成体６のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３４ａと半導体構成体６との間には隙間５６が形成されている。
次に、絶縁層形成用シート３４ａの上面に、銅箔からなるサブベース板５７の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。この場合も、上層絶縁膜形成用層３５ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
次に、図２０に示すように、一対の加熱加圧板５３、５４を用いて上下から絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が流動して図１９に示す隙間５６に充填され、その後の冷却により固化して、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に絶縁層３４が形成され、且つ、半導体構成体６および絶縁層３４の上面に上層絶縁膜３５が形成される。
次に、ベース板５２およびサブベース板５７をエッチングにより除去すると、図２１に示すように、下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。この状態では、ベース板５２およびサブベース板５７を除去しても、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の存在により、強度を十分に確保することができる。
次に、図２２に示すように、レーザビームの照射によるレーザ加工により、第１の下層配線２の一方の接続パッド部２ａおよび他方の接続パッド部の各下面中央部に対応する部分における下層絶縁膜１に開口部２８、２７を形成し、且つ、第１の下層配線２の一方の接続パッド部２ａの円孔５内の接着層７を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における接着層７に開口部１７を形成する。また、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の所定の箇所に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。
この場合も、半導体構成体６の配線１４の接続パッド部１４ａの直径は、第１の下層配線２の一方の接続パッド部２ａの外径よりも小さく、内径（円孔５の直径）よりも大きくなっているので、上記第１実施形態の場合と同様に、半導体構成体６の配線１４の接続パッド部１４ａの直径を可及的に小さくすることが可能となり、半導体構成体６の微細化が可能となる。
以下、上記第１実施形態の場合と同様の工程を経ると、図１５に示す半導体装置が複数個得られる。この場合も、上述の如く、不良半導体装置形成領域には半導体構成体６を搭載していないので、図１５に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られるので、上記第１実施形態の場合と同様に、歩留を向上することが可能となる。
（第３実施形態）
図２３はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、第１の下層配線２を下層絶縁膜１の下面側に埋め込み、且つ、第１の下層配線２を上下導通部４２に接続させた点である。この場合、第１の下層配線２の一方の接続パッド部２ａを含む両端部は下地金属層３の上面に上部金属層４が設けられた２層構造となっており、その間は上部金属層４のみからなっている。
第１の下層配線２の一方の接続パッド部２ａの下面に設けられた接続パッド部２２は、第１の下層配線２の一方の接続パッド部２ａの円孔５と下層絶縁膜１および接着層７に設けられた開口部１７とを介して半導体構成体６の配線１４の接続パッド部１４ａに接続されている。第２の下層配線２１は上下導通部４２の下部に形成された部分のみからなっている。下層オーバーコート膜３１の開口部３２内およびその下方には半田ボール３３が第１の下層配線２の途中に設けられた接続パッド部に接続されて設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２４に示すように、銅箔からなるベース板５２の上面に無電解ニッケルメッキからなる第１の下層配線用下地金属層形成用層３ａおよび電解銅メッキからなる第１の下層配線用上部金属層形成用層４ａが形成されたものを準備する。この場合も、この準備したもののサイズは、図２３に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。
次に、第１の下層配線用上部金属層形成用層４ａおよび第１の下層配線用下地金属層形成用層３ａをフォトリソグラフィ法によりパターニングすると、図２５に示すように、ベース板５１の上面に、下地金属層３および上部金属層４からなる２層構造の第１の下層配線２が形成される。この状態では、第１の下層配線２の一方の接続パッド部２ａの中央部には円孔５が形成されている。
次に、第１の下層配線２の外観検査または導通検査を行なう。この検査により、ベース板５２上の複数の半導体装置形成領域において、第１の下層配線２が所期の通り形成されている場合には、良と判定し、第１の下層配線２が所期の通り形成されていない場合には、不良と判定する。そして、良と判定された半導体装置形成領域は良半導体装置形成領域とし、不良と判定された半導体装置形成領域は不良半導体装置形成領域とし、識別する。
次に、図２６に示すように、第１の下層配線２を含むベース板５２の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１を形成する。この状態では、第１の下層配線２の一方の接続パッド部２ａの円孔５内には下層絶縁膜１が充填されている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、図２７に示すように、下層絶縁膜１の上面の半導体装置形成領域に、半導体構成体６の配線１４を含む保護膜１２の下面をエポキシ系樹脂等からなる接着層７を介して接着することにより、半導体構成体６を搭載する。この場合も、ＮＣＰと言われる接着材またはＮＣＦと言われる接着シートを、下層絶縁膜１の上面の半導体装置形成領域に予め供給しておき、加熱圧着により半導体構成体６を下層絶縁膜１の上面に固着する。
この場合も、上述の如く、第１の下層配線２の外観検査または導通検査を行ない、第１の下層配線２を含む下層絶縁膜１の上面の複数の半導体装置形成領域を良半導体装置形成領域と不良半導体装置形成領域とに識別しているので、良半導体装置形成領域のみに半導体構成体６を搭載し、不良半導体装置形成領域には半導体構成体６は搭載しない。
次に、図２８に示すように、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。この場合も、絶縁層形成用シート３４ａは、例えば、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５５を形成したものである。絶縁層形成用シート３４ａの開口部５５のサイズは半導体構成体６のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３４ａと半導体構成体６との間には隙間５６が形成されている。
次に、絶縁層形成用シート３４ａの上面に、銅箔からなるサブベース板５７の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。この場合も、上層絶縁膜形成用層３５ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
次に、図２９に示すように、一対の加熱加圧板５３、５４を用いて上下から絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が流動して図２８に示す隙間５６に充填され、その後の冷却により固化して、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面に絶縁層３４が形成され、且つ、半導体構成体６および絶縁層３４の上面に上層絶縁膜３５が形成される。
次に、ベース板５２およびサブベース板５７をエッチングにより除去すると、図３０に示すように、第１の下層配線２を含む下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。この状態では、ベース板５２およびサブベース板５７を除去しても、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の存在により、強度を十分に確保することができる。また、第１の下層配線２の下地金属層３の下面は下層絶縁膜１の下面と面一となっている。
次に、図３１に示すように、レーザビームの照射によるレーザ加工により、第１の下層配線２の一方の接続パッド部２ａの円孔５内の下層絶縁膜１を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における下層絶縁膜１および接着層７に開口部１７を形成する。また、第１の下層配線２を含む下層絶縁膜１、絶縁層３４および上層絶縁膜３５の所定の箇所に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。
この場合も、半導体構成体６の配線１４の接続パッド部１４ａの直径は、第１の下層配線２の一方の接続パッド部２ａの外径よりも小さく、内径（円孔５の直径）よりも大きくなっているので、上記第１実施形態の場合と同様に、半導体構成体６の配線１４の接続パッド部１４ａの直径を可及的に小さくすることが可能となり、半導体構成体６の微細化が可能となる。
次に、図３２に示すように、第１の下層配線２の一方の接続パッド部２ａの円孔５と下層絶縁膜１および接着層７の開口部１７とを介して露出された半導体構成体６の配線１４の接続パッド部１４ａ下面および第１の下層配線２を含む下層絶縁膜１の下面全体、上層絶縁膜３５の上面全体および貫通孔４１の内壁面に、ニッケルの無電解メッキにより、下地金属層５８、３７、４３を形成する。次に、下地金属層５８、３７、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層５８、３７、４３の表面に上部金属層５９、３８、４４を形成する。
次に、上部金属層５９、３８、下地金属層５８、３７および第１の下層配線２の下地金属層３をフォトリソグラフィ法によりパターニングすると、図３３に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３、２４および上部金属層２５、２６からなる２層構造の第２の下層配線２１および接続パッド部２２が形成される。また、上層絶縁膜３５の上面に、下地金属層３７および上部金属層３８からなる２層構造の上層配線３６が形成される。また、貫通孔４１の内壁面に、下地金属層４３および上部金属層４４からなる２層構造の上下導通部４２が形成される。
さらに、第１の下層配線２の一方の接続パッド部２ａを含む両端部以外の領域における下地金属層３が除去され、当該領域における上部金属層４の下面が露出される。なお、第２の下層配線２１、接続パッド部２２、上層配線３６および上下導通部４２はパターンメッキ法により形成してもよい。この場合も、第１の下層配線２の一方の接続パッド部２ａを含む両端部以外の領域における下地金属層３が除去され、当該領域における上部金属層４の下面が露出される。
以下、上記第１実施形態の場合と同様の工程を経ると、図２３に示す半導体装置が複数個得られる。この場合も、上述の如く、不良半導体装置形成領域には半導体構成体６を搭載していないので、図２３に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られるので、上記第１実施形態の場合と同様に、歩留を向上することが可能となる。
（第４実施形態）
図３４はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図２３に示す半導体装置と異なる点は、第１の下層配線２の上部金属層４のみからなる部分の途中に設けられた接続パッド部下面にニッケル層、ニッケル層および銅層からなる３層構造の接続パッド部６０を島状に設け、そのうちの銅層表面下に半田ボール３３を設けた点である。この場合、下層オーバーコート膜３１の開口部２２の大きさは半田ボール３３の大きさよりも大きくなっている。
この半導体装置の製造方法では、図３３に示す工程において、第１の下層配線２の上部金属層４のみからなる部分の途中に設けられた接続パッド部下面にニッケル層、ニッケル層および銅層からなる３層構造の接続パッド部６０を島状に形成すればよい。このようにした場合には、３層構造の接続パッド部６０のうちの最下層の銅層表面下に半田ボール３３が形成されるため、その接合強度を高めることができる。
（第５実施形態）
図３５はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１５に示す半導体装置と大きく異なる点は、第２の下層配線２１上における下層絶縁膜１の下面側にレーザマスク層７１を埋め込んで設けた点である。この場合、レーザマスク層７１は、下地金属層７２とその上に設けられた上部金属層７３との２層構造となっている。
レーザマスク層７１の一端部には円孔７４を有するリング部７１ａが設けられている。レーザマスク層７１の他端部は上下導通部４２に接続されている。レーザマスク層７１のリング部７１ａの円孔７４に対応する部分における下層絶縁膜３１には開口部２７が設けられている。第２の下層配線２１の一端部は、レーザマスク層７１のリング部７１ａの円孔７４および下層絶縁膜３１の開口部２７を介して第１の下層配線２の他方の接続パッド部に接続されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図３６に示すように、銅箔からなるベース板５２の上面に、無電解ニッケルメッキからなる下地金属層７２および電解銅メッキからなる上部金属層７３からなる２層構造のレーザマスク層７１をパターン形成する。この状態では、レーザマスク層７１の一端部には円孔７４を有するリング部７１ａが形成されている。
次に、レーザマスク層７１を含むベース板５２の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１を形成する。この場合、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。次に、下層絶縁膜１の上面に銅箔からなる第１の下層配線２をパターン形成する。この状態では、第１の下層配線２の一方の接続パッド部２ａの中央部には円孔５が形成されている。
次に、第１の下層配線２の外観検査または導通検査を行なう。この検査により、ベース板５２上の複数の半導体装置形成領域において、第１の下層配線２が所期の通り形成されている場合には、良と判定し、第１の下層配線２が所期の通り形成されていない場合には、不良と判定する。そして、良と判定された半導体装置形成領域は良半導体装置形成領域とし、不良と判定された半導体装置形成領域は不良半導体装置形成領域とし、識別する。
次に、図３７に示すように、第１の下層配線２を含む下層絶縁膜１の上面の半導体装置形成領域に、半導体構成体６の配線１４を含む保護膜１２の下面をエポキシ系樹脂等からなる接着層７を介して接着することにより、半導体構成体６を搭載する。この場合も、ＮＣＰと言われる接着材またはＮＣＦと言われる接着シートを、第１の下層配線２を含む下層絶縁膜１の上面の半導体装置形成領域に予め供給しておき、加熱圧着により半導体構成体６を第１の下層配線２を含む下層絶縁膜１の上面に固着する。この状態では、第１の下層配線２の一方の接続パッド部２ａの円孔５内には接着層７が充填されている。
この場合も、上述の如く、第１の下層配線２の外観検査または導通検査を行ない、第１の下層配線２を含む下層絶縁膜１の上面の複数の半導体装置形成領域を良半導体装置形成領域と不良半導体装置形成領域とに識別しているので、良半導体装置形成領域のみに半導体構成体６を搭載し、不良半導体装置形成領域には半導体構成体６は搭載しない。
次に、図３８に示すように、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。この場合も、絶縁層形成用シート３４ａは、例えば、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５５を形成したものである。絶縁層形成用シート３４ａの開口部５５のサイズは半導体構成体６のサイズよりもやや大きくなっている。このため、絶縁層形成用シート３４ａと半導体構成体６との間には隙間５６が形成されている。
次に、絶縁層形成用シート３４ａの上面に、銅箔からなるサブベース板５７の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。この場合も、上層絶縁膜形成用層３５ａは下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は半硬化状態とされている。
次に、図３９に示すように、一対の加熱加圧板５３、５４を用いて上下から絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３４ａおよび上層絶縁膜形成用層３５ａ中の熱硬化性樹脂が流動して図１９に示す隙間５６に充填され、その後の冷却により固化して、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に絶縁層３４が形成され、且つ、半導体構成体６および絶縁層３４の上面に上層絶縁膜３５が形成される。
次に、ベース板５２およびサブベース板５７をエッチングにより除去すると、図４０に示すように、レーザマスク層７１を含む下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。この状態では、ベース板５２およびサブベース板５７を除去しても、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の存在により、強度を十分に確保することができる。
次に、図４１に示すように、レーザビームの照射によるレーザ加工により、第１の下層配線２の一方の接続パッド部２ａの下面中央部に対応する部分における下層絶縁膜１に開口部２８を形成し、且つ、第１の下層配線２の一方の接続パッド部２ａの円孔５内の接着層７を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における接着層７に開口部１７を形成する。また、レーザマスク層７１のリング部７１ａの円孔７４内の下層絶縁膜１を除去するとともに、第１の下層配線２の他方の接続パッド部の下面中央部に対応する部分における下層絶縁膜１に開口部２７を形成する。さらに、レーザマスク層７１を含む下層絶縁膜１、絶縁層３４および上層絶縁膜３５の所定の箇所に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。
この場合も、半導体構成体６の配線１４の接続パッド部１４ａの直径は、第１の下層配線２の一方の接続パッド部２ａの外径よりも小さく、内径（円孔５の直径）よりも大きくなっているので、上記第１実施形態の場合と同様に、半導体構成体６の配線１４の接続パッド部１４ａの直径を可及的に小さくすることが可能となり、半導体構成体６の微細化が可能となる。また、第１の下層配線２の他方の接続パッド部の直径は、レーザマスク層７１のリング部７１ａの外径よりも小さく、内径（円孔７４の直径）よりも大きくなっているので、上記と同様に、第１の下層配線２の他方の接続パッド部の直径を可及的に小さくすることが可能となり、第１の下層配線２の微細化が可能となる。
以下、上記第１実施形態の場合と同様の工程を経ると、図３５に示す半導体装置が複数個得られる。この場合も、上述の如く、不良半導体装置形成領域には半導体構成体６を搭載していないので、図３５に示す、半導体構成体６を備えた半導体装置のほかに、半導体構成体６を備えていない半導体装置も得られるので、上記第１実施形態の場合と同様に、歩留を向上することが可能となる。なお、レーザマスク層７１は、円孔７４を有するリング部７１ａのみとしてもよい。
（第６実施形態）
図４２はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、ビルドアップ工法により、下層配線を２層配線構造とし、上層配線を３層配線構造とした点である。すなわち、第２の下層配線２１Ａを含む第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。
第２の下層絶縁膜１Ｂの下面に設けられた第３の下層配線２１Ｂの一端部は、第２の下層絶縁膜１Ｂに設けられた開口部７５を介して第２の下層配線２１Ａの接続パッド部に接続されている。第３の下層配線２１Ｂを含む第２の下層絶縁膜１Ｂの下面には下層オーバーコート膜３１が設けられている。下層オーバーコート膜３１の開口部３２内およびその下方には半田ボール３３が第３の下層配線２１Ｂの接続パッド部に接続されて設けられている。
第１の上層配線３６Ａを含む第１の上層絶縁膜３５Ａの上面には、第１の上層絶縁膜３５Ａと同一の材料からなる第２の上層絶縁膜３５Ｂが設けられている。第２の上層絶縁膜３５Ｂの上面に設けられた第２の上層配線３６Ｂの一端部は、第２の上層絶縁膜３５Ｂに設けられた開口部７６を介して第１の上層配線３６Ａの接続パッド部に接続されている。第２の上層配線３６Ｂを含む第２の上層絶縁膜３５Ｂの上面には上層オーバーコート膜３９が設けられている。第２の上層配線３６Ｂの接続パッド部に対応する部分における上層オーバーコート膜３９には開口部４０が設けられている。なお、下層配線は４層以上の配線構造としてもよく、また上層配線は３層以上の配線構造としてもよい。
（第７実施形態）
図４３はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、上層絶縁膜３５の下面に別の上層配線７７を設けた点である。この場合、半導体構成体６のシリコン基板８の上面は、第２の上層配線７７を含む上層絶縁膜３５の下面に接着層７８を介して接続されている。上層配線３６の一端部は、上層絶縁膜３５に設けられた開口部７９を介して別の上層配線７７の接続パッド部に接続されている。
次に、この半導体装置の製造方法の一例について説明する。この場合、図８に示すような工程において、図４４に示すように、半導体構成体６のシリコン基板８の上面に、ディスペンサー等を用いて、シリコンカップリング剤を含むエポキシ系樹脂等からなる液状の接着材７８ａを塗布する。次に、絶縁層形成用シート３４ａの上面に、サブベース板５７の下面に形成された上層絶縁膜３５の下面に銅箔からなる別の上層配線７７が形成されたものをピン等で位置決めしながら配置する。この場合、上層絶縁膜３５中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、図４５に示すように、一対の加熱加圧板５３、５４を用いて上下から加熱加圧すると、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に絶縁層３４が形成され、別の上層配線７７を含む上層絶縁膜３５の下面に半導体構成体８のシリコン基板６の上面が接着層７８を介して接着され、絶縁層３４の上面に別の上層配線７７を含む上層絶縁膜３５の下面が固着される。次に、ベース板５２およびサブベース板５７をエッチングにより除去すると、図４６に示すように、下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。
次に、図４７に示すように、レーザビームの照射によるレーザ加工により、第１の下層配線２の一方の接続パッド部２ａおよび他方の接続パッド部の各下面中央部に対応する部分における下層絶縁膜１に開口部２８、２７を形成し、且つ、第１の下層配線２の一方の接続パッド部２ａの円孔５内の接着層７を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における接着層７に開口部１７を形成する。
また、レーザビームの照射によるレーザ加工により、別の上層配線７７の接続パッド部に対応する部分における上層絶縁膜３５に開口部７９を形成する。さらに、下層絶縁膜１、絶縁層３４および上層絶縁膜３５の所定の箇所に、メカニカルドリルを用いてあるいはレーザビームの照射によるレーザ加工により、貫通孔４１を形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図４３に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、図４２に示す半導体装置と比較して、上層配線を２層配線構造としても、上層絶縁膜が１層であるので、その分、薄型化することができる。なお、一対の加熱加圧板を用いた加熱加圧工程において、絶縁層形成用シート３４ａ中の流動化した熱硬化性樹脂が半導体構成体６のシリコン基板８の上面に十分に回り込むことができれば、接着層７８を省略してもよい。
（第８実施形態）
図４８はこの発明の第８実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、上下導通部４２を備えておらず、その代わりに、半導体構成体６の周囲における絶縁層３４中に方形枠状で両面配線構造の回路基板８１を埋め込んで配置した点である。
この場合、回路基板８１は、ガラス布基材エポキシ樹脂等からなる方形枠状の基板８２を備えている。基板８２の下面には銅箔からなる第３の下層配線２１Ｂが設けられ、上面には銅箔からなる第２の上層配線３６Ｂが設けられている。第３の下層配線２１Ｂと第２の上層配線３６Ｂとは、基板８２の内部に設けられた導電性ペースト等からなる上下導通部８３を介して接続されている。
下層絶縁膜１の下面に設けられた第２の下層配線２１Ａは、下層絶縁膜１および絶縁層３４に設けられた開口部８４を介して第３の下層配線２１Ｂの接続パッド部に接続されている。上層絶縁膜３５の上面に設けられた第１の上層配線３６Ａは、上層絶縁膜３５および絶縁層３４に設けられた開口部８５を介して第２の上層配線３６Ｂの接続パッド部に接続されている。
次に、この半導体装置の製造方法の一例について説明する。この場合、図８に示すような工程において、図４９に示すように、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に格子状の絶縁層形成用シート３４ａ、格子状の回路基板８１および格子状の絶縁層形成用シート３４ａをピン等で位置決めしながら配置する。次に、上側の絶縁層形成用シート３４ａの上面に、サブベース板５７の下面に上層絶縁膜形成用層３５ａが形成されたものを配置する。
次に、図５０に示すように、一対の加熱加圧板５３、５４を用いて上下から加熱加圧すると、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面に絶縁層３４が形成され、且つ、絶縁層３４中に回路基板８１が埋め込まれ、半導体構成体８および絶縁層３４の上面に上層絶縁膜３５が形成される。次に、ベース板５２およびサブベース板５７をエッチングにより除去すると、図５１に示すように、下層絶縁膜１の下面が露出され、且つ、上層絶縁膜３５の上面が露出される。
次に、図５２に示すように、レーザビームの照射によるレーザ加工により、第１の下層配線２の一方の接続パッド部２ａおよび他方の接続パッド部の各下面中央部に対応する部分における下層絶縁膜１に開口部２８、２７を形成し、且つ、第１の下層配線２の一方の接続パッド部２ａの円孔５内の接着層７を除去するとともに、半導体構成体６の配線１４の接続パッド部１４ａの下面中央部に対応する部分における接着層７に開口部１７を形成する。
また、レーザビームの照射によるレーザ加工により、回路基板８１の第３の下層配線２１Ｂおよび第２の上層配線３６Ｂの各接続パッド部に対応する部分における下層絶縁膜１および上層絶縁膜３５に開口部８４、８５を形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図４８に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、図４２に示す半導体装置と比較して、下層配線を３層構造とし、上層配線を２層配線構造としても、下層絶縁膜および上層絶縁膜が１層であるので、その分、薄型化することができる。また、上下導通部４２を備えていないので、メカニカルドリルによる貫通孔４１の形成を行なう必要はない。
（第９実施形態）
図５３はこの発明の第９実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体６の配線１４を含む保護膜１２の下面にポリイミド系樹脂、エポキシ系樹脂等の絶縁材からなる静電気防止用の保護膜８６を設けた点である。
したがって、この場合、半導体構成体６の静電気防止用保護膜８６の下面は接着層７を介して第１の下層配線２を含む下層絶縁膜１の上面中央部に接着されている。接続パッド部２２は、下層絶縁膜１の開口部２８、第１の下層配線２の一方の接続パッド部２ａの円孔５、接着層７および保護膜８６の開口部１７を介して半導体構成体６の配線１４の接続パッド部１４ａに接続されている。
ところで、半導体構成体６を下層絶縁膜１上に搭載する前においては、保護膜８６には開口部１７は形成されていない。そして、開口部１７を有しない保護膜８６は、それ自体がウエハ状態のシリコン基板８下に形成された時点から半導体構成体６が下層絶縁膜１上に搭載される時点までにおいて、シリコン基板８下に形成された集積回路を静電気から保護するものである。
（第１０実施形態）
図５４はこの発明の第１０実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体６の配線１４の接続パッド部１４ａ下面に電解銅メッキからなる保護層８７を設けた点である。この場合、保護層８７は、レーザビームが照射されるときに、配線１４の接続パッド部１４ａを保護するためのものである。すなわち、配線１４を５〜１０μｍの厚さに形成し、レーザビームによりエッチングされる量を見込んで、この配線１４の接続パッド部１４ａ上にのみ、保護層８７を数μｍの厚さに形成しておくと半導体構成体６の薄型化を図ることができる。
（第１１実施形態）
図５５はこの発明の第１１実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体６の配線１４の接続パッド部１４ａ下面中央部に電解銅メッキからなる柱状電極（外部接続用電極）８８を設け、配線１４を含む保護膜１２の下面にエポキシ系樹脂等からなる封止膜８９をその下面が柱状電極８８の下面と面一となるように設けた点である。
したがって、この場合、柱状電極８８を含む封止膜８９の下面は接着層７を介して下層絶縁膜１の上面中央部に接着されている。接続パッド部２２は、下層絶縁膜１の開口部２８、第１の下層配線２の一方の接続パッド部２ａの円孔５および接着層７の開口部１７を介して半導体構成体６の柱状電極８８に接続されている。
（第１２実施形態）
図５６はこの発明の第１２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体６および第１の下層配線２を含む下層絶縁膜１の上面にエポキシ系樹脂等からなる封止膜（絶縁層）９１のみを設けた点である。この場合、封止膜９１はトランスファモールド法等のモールド法により形成される。
（第１３実施形態）
図５７はこの発明の第１３実施形態としての半導体装置の断面図を示す。この半導体装置において、図５６に示す半導体装置と異なる点は、接着層７を含む半導体構成体６の周囲における下層絶縁膜１の上面側に埋め込まれた第１の下層配線２の上面に抵抗やコンデンサ等からなるチップ部品９２を搭載した点である。この場合、チップ部品９２の両電極９３は第１の下層配線２に半田９４を介して接続されている。半田９４を含むチップ部品９２は封止膜９１によって覆われている。
（第１４実施形態）
図５８はこの発明の第１４実施形態としての半導体装置の断面図を示す。この半導体装置において、図５７に示す半導体装置と大きく異なる点は、接着層７を含む半導体構成体６の周囲における第１の下層配線２を含む下層絶縁膜１の上面にチップ部品９２を、接着層７と同一の材料からなる接着層７ａを介して接着した点である。
この場合、チップ部品９２の両電極９３は銅によって形成されている。そして、下層絶縁膜１の下面に設けられた接続パッド部２２ａは、下層絶縁膜１の開口部２８ａを介して第１の下層配線２の他方の接続パッド部２ｃに接続され、且つ、第１の下層配線２の他方の接続パッド部２ｃの円孔５ｃおよび接着層７ａの開口部１７ａを介してチップ部品９２の電極９３に接続されている。
なお、上記各実施形態においては、第１の下層配線２の接続パッド部２ａの開口部５、接着層７に形成する開口部１７等の平面形状を円形としたが、本発明はこれに限定されるものではなく、平面形状が、例えば、多角形状のものとか、任意の形状とすることができるものである。その他、本発明の趣旨に沿って、種々、変形して適用することが可能である。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 （Ａ）は図２に続く工程の断面図、（Ｂ）はその底面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１５に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 図２１に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 図２３に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図２４に続く工程の断面図。 図２５に続く工程の断面図。 図２６に続く工程の断面図。 図２７に続く工程の断面図。 図２８に続く工程の断面図。 図２９に続く工程の断面図。 図３０に続く工程の断面図。 図３１に続く工程の断面図。 図３２に続く工程の断面図。 この発明の第４実施形態としての半導体装置の断面図。 この発明の第５実施形態としての半導体装置の断面図。 図３５に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図３６に続く工程の断面図。 図３７に続く工程の断面図。 図３８に続く工程の断面図。 図３９に続く工程の断面図。 図４０に続く工程の断面図。 この発明の第６実施形態としての半導体装置の断面図。 この発明の第７実施形態としての半導体装置の断面図。 図４３に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図４４に続く工程の断面図。 図４５に続く工程の断面図。 図４６に続く工程の断面図。 この発明の第８実施形態としての半導体装置の断面図。 図４８に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図４９に続く工程の断面図。 図５０に続く工程の断面図。 図５１に続く工程の断面図。 この発明の第９実施形態としての半導体装置の断面図。 この発明の第１０実施形態としての半導体装置の断面図。 この発明の第１１実施形態としての半導体装置の断面図。 この発明の第１２実施形態としての半導体装置の断面図。 この発明の第１３実施形態としての半導体装置の断面図。 この発明の第１４実施形態としての半導体装置の断面図。
符号の説明
１ 下層絶縁膜
２ 第１の下層配線
６ 半導体構成体
７ 接着層
８ シリコン基板
９ 接続パッド
１０ 絶縁膜
１２ 保護膜
１４ 配線
２１ 第２の下層配線
２２ 接続パッド部
３１ 下層オーバーコート膜
３３ 半田ボール
３４ 絶縁層
３５ 上層絶縁膜
３６ 上層配線
３９ 上層オーバーコート膜
４１ 貫通孔
４２ 上下導通部
５１、５２ ベース板
５７ サブベース板

Claims (21)

  1. ベース板上に下層絶縁膜およびそれぞれ接続パッド部を有する複数の第１の下層配線を形成する工程と、
    前記下層絶縁膜上に、半導体基板および該半導体基板下において前記複数の第１の下層配線の各接続パッド部に対応する部分に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、
    少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成する工程と、
    前記ベース板を除去する工程と、
    前記下層絶縁膜下に第２の下層配線を前記第１の下層配線に接続させて形成する工程と、
    前記半導体構成体間における前記下層絶縁膜、前記絶縁層および前記上層絶縁膜を切断して半導体装置を複数個得る工程と、
    を有し、前記下層絶縁膜上に前記複数の半導体構成体を固着する工程は、前記ベース板上に前記複数の第１の下層配線を形成する工程後に行うことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記第１の下層配線を形成する工程後に、前記第１の下層配線の検査を行ない、この検査により良と判定された前記第１の下層配線を含む半導体装置形成領域のみに前記半導体構成体を固着することを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の発明において、前記第１の下層配線は前記下層絶縁膜の上面側に埋め込まれることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の発明において、前記第１の下層配線を前記下層絶縁膜の上面側に埋め込む工程は、別のベース板下に前記第１の下層配線を形成し、前記第１の下層配線の下面および前記別のベース板の下面と前記ベース板の上面との間に前記下層絶縁膜を形成し、前記別のベース板を除去する工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の発明において、前記第１の下層配線は、前記ベース板上に形成された前記下層絶縁膜上に形成することを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の発明において、前記第１の下層配線は前記ベース板上に形成し、前記第１の下層配線上および前記ベース板上に前記下層絶縁膜を形成することを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の発明において、前記下層配線は、前記半導体構成体の外部接続用電極に対応する部分に開口部を有することを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の発明において、前記ベース板を除去する工程後に、開口部を有する前記下層配線をマスクとしてレーザビームを照射することにより、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜に開口部を形成する工程を有することを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の発明において、前記第２の下層配線を形成する工程は、前記下層配線の開口部および前記下層絶縁膜の開口部を介して、前記第１の下層配線と前記半導体構成体の外部接続用電極とを接続するための接続パッド部を形成する工程を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の発明において、前記レーザビームの照射により前記下層絶縁膜に開口部を形成する工程は、前記接着材からなる接着層に開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
  12. 請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記レーザビームの照射により前記下層絶縁膜に開口部を形成する工程は、前記接着シートからなる接着層に開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
  14. 請求項９に記載の発明において、前記第２の下層配線を形成する工程の前に、前記下層絶縁膜下に、前記第１の下層配線の接続パッド部に対応する部分に開口部を有するレーザマスク層を形成する工程を有し、前記レーザビームの照射により前記下層絶縁膜に開口部を形成する工程は、開口部を有する前記レーザマスク層をマスクとして、前記第１の下層配線の接続パッド部に対応する部分における前記下層絶縁膜に開口部を形成する工程を含み、前記第２の下層配線を前記レーザマスク層の開口部および前記下層絶縁膜の開口部を介して前記第１の下層配線の接続パッド部に接続させることを特徴とする半導体装置の製造方法。
  15. 請求項１に記載の発明において、前記絶縁層を形成する工程は、前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記上層絶縁膜は形成された状態ではサブベース板下に形成され、前記ベース板を除去する工程は前記サブベース板を除去する工程を含むことを特徴とする半導体装置の製造方法。
  17. 請求項１５に記載の発明において、前記上層絶縁膜上に上層配線を形成する工程を有することを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の発明において、前記上層絶縁膜下に別の上層配線が予め形成され、前記上層絶縁膜上に前記上層配線を前記別の上層配線に接続させて形成することを特徴とする半導体装置の製造方法。
  19. 請求項１７または１８に記載の発明において、前記ベース板を除去した後に、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に貫通孔を形成し、前記第２の下層配線および前記上層配線を形成する工程は、前記貫通孔内に上下導通部を前記第２の下層配線および前記上層配線に接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。
  20. 請求項１７に記載の発明において、前記絶縁層を形成する工程は、前記半導体構成体の周囲において前記絶縁層中に、別の下層配線、別の上層配線およびそれらを接続する上下導通部を有する方形枠状の回路基板を埋め込む工程を含み、前記下層配線を前記別の下層配線に接続させ、且つ、前記上層配線を前記別の上層配線に接続させることを特徴とする半導体装置の製造方法。
  21. 請求項１に記載の発明において、前記絶縁層を形成する工程は、前記半導体構成体を含む前記下層絶縁膜上に封止膜を形成する工程であることを特徴とする半導体装置の製造方法。
JP2008020693A 2008-01-31 2008-01-31 半導体装置の製造方法 Pending JP2009182202A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008020693A JP2009182202A (ja) 2008-01-31 2008-01-31 半導体装置の製造方法
KR1020090004926A KR20090084683A (ko) 2008-01-31 2009-01-21 반도체장치 및 그 제조방법
TW098102365A TW200941665A (en) 2008-01-31 2009-01-22 Semiconductor device and manufacturing method thereof
CN2009100033729A CN101499448B (zh) 2008-01-31 2009-01-22 半导体装置及其制造方法
US12/358,572 US7843071B2 (en) 2008-01-31 2009-01-23 Semiconductor device including wiring and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008020693A JP2009182202A (ja) 2008-01-31 2008-01-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009182202A true JP2009182202A (ja) 2009-08-13

Family

ID=40930858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008020693A Pending JP2009182202A (ja) 2008-01-31 2008-01-31 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7843071B2 (ja)
JP (1) JP2009182202A (ja)
KR (1) KR20090084683A (ja)
CN (1) CN101499448B (ja)
TW (1) TW200941665A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029602A (ja) * 2009-07-01 2011-02-10 Casio Computer Co Ltd 半導体装置及びその製造方法
KR20160076992A (ko) * 2014-12-23 2016-07-01 제네럴 일렉트릭 컴퍼니 미리 정해진 비아 패턴을 갖는 전자 패키지와 그 제조 및 사용 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986048B2 (en) 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
US8216918B2 (en) * 2010-07-23 2012-07-10 Freescale Semiconductor, Inc. Method of forming a packaged semiconductor device
US8572840B2 (en) * 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071998A (ja) * 2002-08-09 2004-03-04 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004087661A (ja) * 2002-08-26 2004-03-18 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005142248A (ja) * 2003-11-05 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005159199A (ja) * 2003-11-28 2005-06-16 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2464078C (en) 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP5259053B2 (ja) * 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071998A (ja) * 2002-08-09 2004-03-04 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004087661A (ja) * 2002-08-26 2004-03-18 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005142248A (ja) * 2003-11-05 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005159199A (ja) * 2003-11-28 2005-06-16 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029602A (ja) * 2009-07-01 2011-02-10 Casio Computer Co Ltd 半導体装置及びその製造方法
KR20160076992A (ko) * 2014-12-23 2016-07-01 제네럴 일렉트릭 컴퍼니 미리 정해진 비아 패턴을 갖는 전자 패키지와 그 제조 및 사용 방법
KR102437890B1 (ko) * 2014-12-23 2022-08-29 제네럴 일렉트릭 컴퍼니 미리 정해진 비아 패턴을 갖는 전자 패키지와 그 제조 및 사용 방법

Also Published As

Publication number Publication date
US7843071B2 (en) 2010-11-30
TW200941665A (en) 2009-10-01
US20090194888A1 (en) 2009-08-06
KR20090084683A (ko) 2009-08-05
CN101499448B (zh) 2011-05-11
CN101499448A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4752825B2 (ja) 半導体装置の製造方法
JP3945483B2 (ja) 半導体装置の製造方法
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
JP4636090B2 (ja) 半導体装置およびその製造方法
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TWI384595B (zh) 半導體裝置及其製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP2009260165A (ja) 半導体装置
JP2011155313A (ja) 半導体装置
JP5042762B2 (ja) 半導体装置
JP2008288481A (ja) 半導体装置およびその製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP5393649B2 (ja) 半導体装置の製造方法
JP5053003B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115