JP2011155313A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011155313A
JP2011155313A JP2011110928A JP2011110928A JP2011155313A JP 2011155313 A JP2011155313 A JP 2011155313A JP 2011110928 A JP2011110928 A JP 2011110928A JP 2011110928 A JP2011110928 A JP 2011110928A JP 2011155313 A JP2011155313 A JP 2011155313A
Authority
JP
Japan
Prior art keywords
layer
insulating film
semiconductor device
insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011110928A
Other languages
English (en)
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2011110928A priority Critical patent/JP2011155313A/ja
Publication of JP2011155313A publication Critical patent/JP2011155313A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 ＣＳＰと呼ばれる半導体構成体を備えた半導体装置において、ファンアウト端子構造とし、且つ、薄型化する。
【解決手段】 銅箔からなるベース板４１の上面にエポキシ系樹脂等からなる下層絶縁膜１を形成する。次に、下層絶縁膜１の上面に半導体構成体２を接着層３を介して搭載する。次に、半導体構成体２の周囲における下層絶縁膜１の上面にエポキシ系樹脂等からなる絶縁層３１を形成し、且つ、絶縁層３１の上面側にガラス布基材エポキシ樹脂等からなる絶縁基板３２を埋め込む。次に、ベース板４１を除去する。したがって、完成した半導体装置はベース板４１を備えておらず、外部接続用電極の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）ものにおいて、薄型化することができる。
【選択図】 図４

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、シリコン基板下に複数の外部接続用の柱状電極が設けられたものがある（例えば、特許文献１参照）。しかしながら、従来のこのような半導体装置は、半導体構成体の平面の面積領域内に外部接続用電極を設ける（Ｆａｎ−ｉｎ）構成であるため、外部接続用電極の配置数が多くなり配置ピッチが所定の寸法、例えば、０．５μｍ程度より小さくなる場合には適用ができないものであった。
そこで、従来の他の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりも平面サイズの大きいベース板上に設け、このベース板のほぼ全領域を半導体構成体の外部接続用電極の配置領域とする（Ｆａｎ−ｏｕｔ）ことにより、外部接続用電極の配置数が多い場合にも、小型の半導体装置としたものがある（例えば、特許文献２参照）。
特開２０００−２２３５１８号公報 特開２００５−２１６９３５号公報
しかしながら、上記従来の半導体装置では、ベース板を用いているため、装置全体が厚くなってしまうという問題があった。
そこで、この発明は、外部接続用電極の配置領域が半導体構成体の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）ものにおいて、薄型化を図ることができる半導体装置の製造方法を提供することを目的とする。
この発明に係る半導体装置の製造方法は、ベース板及び該ベース板上に形成された下層絶縁膜を準備する下層絶縁膜準備工程と、
前記下層絶縁膜上に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を、前記複数の外部接続用電極が前記下層絶縁膜によって覆われるように配置して、固着する半導体構成体固着工程と、
前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記絶縁層の上面側に枠状の絶縁基板を埋め込む絶縁基板埋込工程と、
前記ベース板を除去するベース板除去工程と、
該ベース板除去工程の後に、前記下層絶縁膜下に下層配線を該下層絶縁膜に形成された開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する下層配線形成工程と、
前記半導体構成体間における前記下層絶縁膜、前記絶縁層および前記絶縁基板を切断して半導体装置を複数個得る半導体装置個片化工程とを備えることを特徴とする。
好ましくは、前記下層絶縁膜準備工程は、前記ベース板上に形成された既硬化の前記下層絶縁膜を準備することを含み、
前記絶縁基板埋込工程は、前記半導体構成体の周囲における前記下層絶縁膜上に半硬化の前記絶縁層を形成し、且つ、前記絶縁層を加熱加圧することによって該絶縁層が前記絶縁基板と前記半導体構成体との間の隙間に充填されて、該絶縁層の上面側に枠状の前記絶縁基板を埋め込むことを含む。
好ましくは、前記絶縁基板上には上層配線が形成されている。
好ましくは、前記絶縁基板埋込工程は、一方の面に別の下層配線、他方の面に前記上層配線、および、該別の下層配線と該上層配線とを接続する導通部が予め形成されている前記絶縁基板を準備する絶縁基板準備工程を含み、
該一方の面を前記絶縁層に向けるようにして該絶縁層の上面側に前記絶縁基板を埋め込むことを含む。
好ましくは、前記下層配線形成工程は、前記下層配線の形成と同時に、前記下層絶縁膜下に前記下層配線を該下層絶縁膜に形成された別の開口部を介して前記別の下層配線に接続させて形成する。
好ましくは、前記下層配線形成工程は、前記下層絶縁膜にレーザビームの照射により前記開口部を形成する開口部形成工程を含む。
好ましくは、前記下層配線形成工程は、前記下層絶縁膜にレーザビームの照射により前記開口部及び前記別の開口部を同時に形成することを含む。
好ましくは、前記ベース板除去工程の前に、前記上層配線上及び前記絶縁基板上に保護フィルムを貼り付ける保護フィルム貼付工程を含み、
前記下層配線形成工程の後に、前記保護フィルムを剥離する保護フィルム剥離工程を含む。
好ましくは、前記絶縁基板準備工程は、前記上層配線上及び前記絶縁基板上に、前記上層配線の接続パッド部に対応する部分に開口部を有する上層オーバーコート膜が予め形成されている前記絶縁基板を準備することを含み、
前記ベース板除去工程の前に、前記上層オーバーコート膜上に保護フィルムを貼り付ける保護フィルム貼付工程を含み、
前記下層配線形成工程の後に、前記保護フィルムを剥離する保護フィルム剥離工程を含む。
好ましくは、前記下層絶縁膜準備工程は、金属からなる前記ベース板、該ベース板上に形成された保護金属層、該保護金属層上に形成された下地金属層および該下地金属層上に形成された前記下層絶縁膜を準備することを含む。
好ましくは、前記ベース板を除去する工程は、前記保護金属層を除去することを含む。
好ましくは、前記ベース板、前記下地金属層は銅からなり、前記保護金属層はニッケルからなる。
好ましくは、前記下層絶縁膜準備工程は、前記下地金属層のうちの前記下層絶縁膜に接触する面に予め表面粗化処理を施す表面粗化処理工程を含み、樹脂を含む材料によって前記下層絶縁膜を形成することを含む。
好ましくは、前記下層配線形成工程は、前記下地金属層下に別の下地金属層を形成し、前記別の下地金属層下に電解メッキにより上部金属層を形成する金属層形成工程を含む。
好ましくは、前記ベース板、前記下地金属層、前記別の下地金属層および前記上部金属層は銅からなり、前記保護金属層はニッケルからなる。
好ましくは、前記ベース板除去工程の後に、前記下層絶縁膜、前記絶縁層および前記絶縁基板に貫通孔を形成する貫通孔形成工程を含み、
前記下層配線形成工程は、前記下層配線の形成と同時に、前記絶縁基板上に前記上層配線を形成し、且つ、前記貫通孔内に前記下層配線および前記上層配線に接続するように導通部を形成することを含む。
好ましくは、前記貫通孔形成工程は、前記絶縁層および前記絶縁基板に機械的に前記貫通孔を形成することを含む。
好ましくは、前記ベース板を除去する工程は、エッチングによる方法である。
好ましくは、前記ベース板は金属箔からなり、前記ベース板を除去する工程は、エッチング液を用いたウエットエッチングによる方法である。
好ましくは、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含む。
好ましくは、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含む。
この発明によれば、半導体構成体下およびその周囲に設けられた下層絶縁膜下に下層配線を半導体構成体の外部接続用電極に接続させて設けているので、ファンアウト端子構造とすることができ、しかもベース板を備えていないので、薄型化することができる。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１に示す半導体装置の製造方法の他の例において、所定の工程を説明するために示す断面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。 図１３に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 この発明の第４実施形態としての半導体装置の断面図。 図２２に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図２３に続く工程の断面図。 図２４に続く工程の断面図。 図２５に続く工程の断面図。 図２６に続く工程の断面図。 図２７に続く工程の断面図。 図２８に続く工程の断面図。 この発明の第５実施形態としての半導体装置の断面図。 この発明の第６実施形態としての半導体装置の断面図。 この発明の第７実施形態としての半導体装置の断面図。 この発明の第８実施形態としての半導体装置の要部の断面図。 この発明の第９実施形態としての半導体装置の要部の断面図。 この発明の第１０実施形態としての半導体装置の断面図。 この発明の第１１実施形態としての半導体装置の断面図。 この発明の第１２実施形態としての半導体装置の断面図。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面中央部には半導体構成体２がエポキシ系樹脂等からなる接着層３を介して搭載されている。この場合、下層絶縁膜１の平面サイズは半導体構成体２の平面サイズよりも大きくなっている。
半導体構成体２は平面方形状のシリコン基板（半導体基板）４を備えている。シリコン基板４の下面４ａには所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の下面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の下面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の下面には配線１０が設けられている。配線１０は、保護膜８の下面に設けられた銅からなる下地金属層１１と、下地金属層１１の下面に設けられた銅からなる上部金属層１２との２層構造となっている。配線１０の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。
配線１０の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１０を含む保護膜８の下面にはエポキシ系樹脂等からなる封止膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。そして、半導体構成体２は、その柱状電極１３および封止膜１４の下面がエポキシ系樹脂等からなる接着層３を介して下層絶縁膜１の上面中央部に接着されていることにより、下層絶縁膜１の上面中央部に搭載されている。
半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３には開口部２１が設けられている。下層絶縁膜１の下面には下層配線２２が設けられている。下層配線２２は、下層絶縁膜１の下面に設けられた銅からなる下地金属層２３と、下地金属層２３の下面に設けられた銅からなる下部金属層２４との２層構造となっている。下層配線２２の一端部は、下層絶縁膜１および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
下層配線２２を含む下層絶縁膜１の下面にはソルダーレジスト等からなる下層オーバーコート膜２５が設けられている。下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５には開口部２６が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が下層配線２２の接続パッド部に接続されて設けられている。
接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面には絶縁層３１が設けられている。絶縁層３１は、エポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。絶縁層３１の上面側にはガラス布基材エポキシ樹脂等からなる方形枠状の絶縁基板３２が埋め込まれている。換言すれば、半導体構成体２の周囲には方形枠状の絶縁基板３２が間隔をおいて配置され、接着層３を含む半導体構成体２と絶縁基板３２との間および絶縁基板３２と下層絶縁膜１との間には絶縁層３１が設けられている。
絶縁基板３２の下面には銅箔からなる中間下層配線３３が設けられ、上面には銅箔からなる上層配線３４が設けられている。中間下層配線３３と上層配線３４とは、絶縁基板３２に設けられた貫通孔３５内に充填された導電性ペースト等からなる上下導通部３６を介して接続されている。下層配線２２の所定の箇所は、下層絶縁膜１および絶縁層３１に設けられた開口部３７を介して中間下層配線３３の接続パッド部に接続されている。
上層配線３３を含む絶縁基板３２の上面にはソルダーレジスト等からなる上層オーバーコート膜３８が設けられている。上層配線３３の接続パッド部に対応する部分における上層オーバーコート膜３８には開口部３９が設けられている。この場合、半導体構成体２のシリコン基板４の上面および半導体構成体２と絶縁基板３２との間に設けられた絶縁層３１の上面には上層オーバーコート膜３８は設けられていない。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔（金属箔）からなるベース板４１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。この場合、この用意したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
また、半導体構成体２を用意する。この半導体構成体２は、ウエハ状態のシリコン基板４下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６、ポリイミド系樹脂等からなる保護膜８、配線１０（銅からなる下地金属層１１および銅からなる上部金属層１２）、銅からなる柱状電極１３およびエポキシ系樹脂等からなる封止膜１４を形成した後、ダイシングにより個片化することにより得られる。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合、下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)といわれる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。
次に、図３に示すように、銅箔からなる中間下層配線３３、銅箔からなる上層配線３４、導電性ペースト等からなる上下導通部３６およびソルダーレジスト等からなる上層オーバーコート膜３８を備えたガラス布基材エポキシ樹脂等からなる格子状の絶縁基板３２を用意する。この場合、格子状の絶縁基板３２には複数の方形状の開口部４２が形成されている。絶縁基板３２中のエポキシ樹脂等からなる熱硬化性樹脂は既に硬化されている。上層配線３４の接続パッド部に対応する部分における上層オーバーコート膜３８には開口部３９が形成されている。
そして、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３１ａおよび格子状の絶縁基板３２をピン等で位置決めしながら配置する。絶縁層形成用シート３１ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部４３を形成したものである。絶縁基板３２および絶縁層形成用シート３１ａの開口部４２、４３のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁基板３２および絶縁層形成用シート３１ａと半導体構成体２との間には隙間４４が形成されている。
次に、図４に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用シート３１ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３１ａ中の熱硬化性樹脂が流動して隙間４４に充填され、その後の冷却により固化して、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に絶縁層３１が形成され、且つ、絶縁層３１の上面側に格子状の絶縁基板３２が埋め込まれる。
この場合、下層絶縁膜１および絶縁基板３２は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。ソルダーレジスト等からなる上層オーバーコート膜３８もほとんど変形しない。ここで、半導体構成体２と絶縁基板３２との間に形成された絶縁層３１の上面は、半導体構成体２のシリコン基板４の上面と同じかそれよりもやや下側に位置するようにすることが望ましい。すなわち、半導体構成体２のシリコン基板４の上面に絶縁層３１が形成されないようにすることが望ましい。また、絶縁基板３２は、必ずしもその上面が半導体構成体２のシリコン基板４の上面と面一となるように埋め込む必要はない。
次に、図５に示すように、上層オーバーコート膜３８の開口部３９を介して露出された上層配線３４の接続パッド部を保護するため、上層オーバーコート膜３８の上面に保護フィルム４７をその下面に設けられた粘着層４８を介して貼り付ける。次に、ベース板４１をエッチング液を用いたウエットエッチングにより除去すると、図６に示すように、下層絶縁膜１の下面が露出される。この場合、上層オーバーコート膜３８の開口部３９を介して露出された上層配線３４の接続パッド部は、保護フィルム４７によって覆われているので、エッチングされない。そして、この状態では、ベース板４１を除去しても、下層絶縁膜１、絶縁層３１および絶縁基板３２の存在により、強度を十分に確保することができる。
次に、図７に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、中間下層配線３３の接続パッド部に対応する部分における下層絶縁膜１および絶縁層３１に、レーザビームの照射によるレーザ加工により、開口部３７を形成する。
次に、図８に示すように、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面と下層絶縁膜１および絶縁層３１の開口部３７を介して露出された中間下層配線３３の接続パッド部下面とを含む下層絶縁膜１の下面全体に、銅の無電解メッキにより、下地金属層２３を形成する。次に、下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層２３の下面に下部金属層２４を形成する。
次に、フォトリソグラフィ法により、下部金属層２４および下地金属層２３をパターニングすると、図９に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３および下部金属層２４からなる２層構造の下層配線２２が形成される。この場合、上層オーバーコート膜３８の開口部３９を介して露出された上層配線３４の接続パッド部は、保護フィルム４７によって覆われているので、エッチングされない。次に、粘着層４８を含む保護フィルム４７を剥離する。
次に、図１０に示すように、下層配線２２を含む下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５を形成する。次に、下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５に、レーザビームの照射によるレーザ加工により、開口部２６を形成する。
次に、下層オーバーコート膜２５の開口部２６内およびその下方に半田ボール２７を下層配線２２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、下層オーバーコート膜２５、下層絶縁膜１、絶縁層３１、絶縁基板３２および上層オーバーコート膜３８を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体２下およびその周囲に設けられた下層絶縁膜１下に下層配線２２を半導体構成体２の柱状電極１３に接続させて設けているので、半田ボール（外部接続用電極）２７の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）とすることができ、しかもベース板４１を備えていないので、薄型化することができる。なお、ベース板４１はアルミニウム等の他の金属によって形成してもよい。
また、この半導体装置では、半導体構成体２の周囲に配置された方形枠状の絶縁基板３２の上面に上層配線３４を設けているので、半導体構成体２の上面側に上層絶縁膜を設け、この上層絶縁膜の上面に上層配線を設ける場合と比較して、上層絶縁膜を備えていない分だけ、より一層薄型化することができる。
ところで、図８に示す工程において、下地金属層２３を形成した後に、図１１に示すようにしてもよい。すなわち、下地金属層２３の下面にメッキレジスト膜４９をパターン形成する。この場合、下部金属層２４形成領域に対応する部分におけるメッキレジスト膜４９には開口部５０が形成されている。
次に、下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜４９の開口部５０内の下地金属層２３の下面に下部金属層２４を形成する。次に、メッキレジスト膜４９を剥離し、次いで、下部金属層２４をマスクとして下地金属層２３の不要な部分をエッチングして除去すると、図９に示すように、下部金属層２４上にのみ下地金属層２３が残存される。
（第２実施形態）
図１２はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２のシリコン基板４の上面、上層配線３４を含む絶縁基板３２の上面およびその間に設けられた絶縁層３１の上面にソルダーレジスト等からなる上層オーバーコート膜３８を設けた点である。この場合も、上層配線３４の接続パッド部に対応する部分における上層オーバーコート膜３８には開口部３９が設けられている。
次に、この半導体装置の製造方法の一例について簡単に説明する。まず、図４に示すような工程において、絶縁基板３２の上面に上層オーバーコート膜３８は形成されていない。そして、図５に示すような工程において、上層配線３４を含む絶縁基板３２の上面に保護フィルム４７をその下面に設けられた粘着層４８を介して貼り付ける。次に、図９に示すような工程において、配線２２を形成した後に、粘着層４８を含む保護フィルム４７を剥離する。次に、図１０に示すような工程において、下層オーバーコート膜２５を形成し、且つ、図１２に示す上層オーバーコート膜３８を形成する。
このように、この半導体装置の製造方法では、上層オーバーコート膜３８は、半田ボール２７を形成する直前において、下層オーバーコート膜２５の形成とほぼ同時に形成される。したがって、上層オーバーコート膜３８は、図１２に示すように形成することも、図１に示すように形成することもできる。上層オーバーコート膜３８を図１２に示すように形成した場合には、半導体構成体２のシリコン基板４の上面を外部雰囲気からの破損や汚染等から保護することができる。
（第３実施形態）
図１３はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、下層配線２２を、銅からなる第１の下地金属層２３ａ、銅からなる第２の下地金属層２３ｂおよび銅からなる下部金属層２４の３層構造とした点である。この場合、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および接着層３には開口部２１が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図１４に示すように、銅箔からなるベース板４１の上面に無電解ニッケルメッキからなる保護金属層５１、無電解銅メッキからなる第１の下地金属層２３ａおよびエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。この場合も、この用意したもののサイズは、図１３に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
ここで、第１の下地金属層２３ａの上面は、該上面に形成される樹脂を含む材料からなる下層絶縁膜１との密着性を良くするため、予め表面粗化処理を施すことにより粗化面となっている。この点が上記第１実施形態の場合と大きく異なる点である。ここで、表面疎化処理の一例として、第１の下地金属層２３ａの上面を、適宜なエッチング液に浸漬する方法が挙げられるが、この方法に限定されるものではない。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合も、ＮＣＰといわれる接着材、またはＮＣＦといわれる接着シートを、下層絶縁膜１の上面の半導体構成体搭載領域に予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。
次に、図１５に示すように、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３１ａおよび格子状の絶縁基板３２をピン等で位置決めしながら配置する。この場合も、絶縁層形成用シート３１ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部４３を形成したものである。
絶縁基板３２には、中間下層配線３３、上層配線３４、上下導通部３６および上層オーバーコート膜３８が形成されている。絶縁基板３２および絶縁層形成用シート３１ａの開口部４２、４３のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁基板３２および絶縁層形成用シート３１ａと半導体構成体２との間には隙間４４が形成されている。
次に、図１６に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用シート３１ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３１ａ中の熱硬化性樹脂が流動して隙間４４に充填され、その後の冷却により固化して、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に絶縁層３１が形成され、且つ、絶縁層３１の上面側に絶縁基板３２が埋め込まれる。
次に、図１７に示すように、上層オーバーコート膜３８の上面に保護フィルム４７をその下面に設けられた粘着層４８を介して貼り付ける。次に、ベース板４１および保護金属層５１をエッチングにより連続して除去すると、図１８に示すように、第１の下地金属層２３ａの下面が露出される。この場合、上層オーバーコート膜３８の開口部３９を介して露出された上層配線３４の接続パッド部は、保護フィルム４７によって覆われているので、エッチングされない。また、ニッケルからなる保護金属層５１は、銅からなるベース板４１をエッチングにより除去するとき、同じく銅からなる第１の下地金属層２３ａがエッチングされないように保護するためのものである。そして、この状態では、ベース板４１および保護金属層５１を除去しても、下層絶縁膜１、絶縁層３１および絶縁基板３２の存在により、強度を十分に確保することができる。
次に、図１９に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、中間下層配線３３の接続パッド部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および絶縁層３１に、レーザビームの照射によるレーザ加工により、開口部３７を形成する。
次に、図２０に示すように、第１の下地金属層２３ａ、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面と第１の下地金属層２３ａ、下層絶縁膜１および絶縁層３１の開口部３７を介して露出された中間下層配線３３の接続パッド部下面とを含む第１の下地金属層２３ａの下面全体に、銅の無電解メッキにより、第２の下地金属層２３ｂを形成する。次に、第１、第２の下地金属層２３ａ、２３ｂをメッキ電流路とした銅の電解メッキを行なうことにより、第２の下地金属層２３ｂの下面に下部金属層２４を形成する。
次に、フォトリソグラフィ法により、下部金属層２４および第１、第２の下地金属層２３ａ、２３ｂをパターニングすると、図２１に示すようになる。すなわち、下層絶縁膜１の下面に、第１、第２の下地金属層２３ａ、２３ｂおよび下部金属層２４からなる３層構造の下層配線２２が形成される。この場合、上層オーバーコート膜３８の開口部３９を介して露出された上層配線３４の接続パッド部は、保護フィルム４７によって覆われているので、エッチングされない。次に、粘着層４８を含む保護フィルム４７を剥離する。以下、上記第１実施形態の場合と同様の工程を経ると、図１３に示す半導体装置が複数個得られる。
（第４実施形態）
図２２はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、絶縁基板３２の部分をいわゆる両面配線構造とせずに、下層絶縁膜１の下面に設けられた下層配線２２と絶縁基板３２の上面に設けられた上層配線６１とを、下層絶縁膜１、絶縁層３１および絶縁基板３２に設けられた貫通孔６４の内壁面に設けられた上下導通部６５を介して接続した点である。
次に、この半導体装置の製造方法の一例について説明する。まず、図２３に示すように、銅箔からなるベース板５１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。この場合も、この用意したもののサイズは、図２２に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合も、下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰといわれる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦといわれる接着シートを予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。
次に、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に格子状の絶縁層形成用シート３１ａおよび格子状の絶縁基板３２をピン等で位置決めしながら配置する。この場合も、絶縁層形成用シート３１ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部４３を形成したものである。
絶縁基板３２および絶縁層形成用シート３１ａの開口部４２、４３のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁基板３２および絶縁層形成用シート３１ａと半導体構成体２との間には隙間４４が形成されている。ここで、絶縁基板３２の上面全体には銅箔からなるサブベース板７１が設けられている。
次に、図２４に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用シート３１ａを加熱加圧する。この加熱加圧により、絶縁層形成用シート３１ａ中の熱硬化性樹脂が流動して隙間４４に充填され、その後の冷却により固化して、接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に絶縁層３１が形成され、且つ、絶縁層３１の上面側に絶縁基板３２が埋め込まれる。
ここで、絶縁層形成用シート３１ａの上下に既硬化の熱硬化性樹脂を含む絶縁基板３２および下層絶縁膜１を配置し、その上下に銅箔からなるサブベース板７１およびベース板４１を配置しているので、その厚さ方向の材料構成が対称的となり、絶縁層形成用シート３１ａ中の熱硬化性樹脂の熱収縮に起因して発生する反りが低減される。この結果、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
次に、ベース板５１およびサブベース板５４をエッチングにより除去すると、図２５に示すように、下層絶縁膜１の下面が露出され、また絶縁基板３２の上面が露出される。この状態では、ベース板５１およびサブベース板５４を除去しても、下層絶縁膜１、絶縁層３１および絶縁基板３２の存在により、強度を十分に確保することができる。
次に、図２６に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、下層絶縁膜１、絶縁層３１および絶縁基板３２の所定の箇所に、メカニカルドリルを用いて、貫通孔６４を形成する。
次に、図２７に示すように、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面を含む下層絶縁膜１の下面全体、絶縁基板３２の上面全体、半導体構成体２のシリコン基板４の上面、その間の絶縁層３１の上面および貫通孔６４の内壁面に、銅の無電解メッキにより、下地金属層２３、６２、６６を形成する。次に、下地金属層２３、６２、６６をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層２３、６２、６６の表面に下部金属層２４、６３、６７を形成する。
次に、フォトリソグラフィ法により、下部金属層２４、６３および下地金属層２３、６２をパターニングすると、図２８に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３および下部金属層２４からなる２層構造の下層配線２２が形成される。また、絶縁基板３２の上面に、下地金属層６２および上部金属層６３からなる２層構造の上層配線６１が形成される。さらに、貫通孔６４の内壁面に、下地金属層６６および上部金属層６７からなる２層構造の上下導通部６５が形成される。
次に、図２９に示すように、下層配線２２を含む下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５を形成する。また、上層配線６１を含む絶縁基板３２の上面、半導体構成体２のシリコン基板４の上面およびその間の絶縁層３１の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜３８を形成する。この状態では、上下導通部６５内にソルダーレジスト等からなる充填材６８が充填されている。
次に、下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５に、レーザビームの照射によるレーザ加工により、開口部２６を形成する。また、上層配線６１の接続パッド部に対応する部分における上層オーバーコート膜３８に、レーザビームの照射によるレーザ加工により、開口部３７を形成する。
次に、下層オーバーコート膜２５の開口部２６内およびその下方に半田ボール２７を下層配線２２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、下層オーバーコート膜２５、下層絶縁膜１、絶縁層３１、絶縁基板３２および上層オーバーコート膜３８を切断すると、図２２に示す半導体装置が複数個得られる。
このようにして得られた半導体装置でも、半導体構成体２下およびその周囲に設けられた下層絶縁膜１下に下層配線２２を半導体構成体２の柱状電極１３に接続させて設けているので、半田ボール（外部接続用電極）２７の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）とすることができ、しかもベース板５１を備えていないので、薄型化することができる。
（第５実施形態）
図３０はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、絶縁基板３２の上面に内周部に上層配線３４の一部からなるグランド端子３４ａを露出させて設け、半導体構成体２のシリコン基板４の上面、その周囲における絶縁層３１の上面および露出されたグランド端子３４ａの上面に導電性ペースト等からなる導電層７２を設けた点である。このようにした場合には、半導体構成体２のシリコン基板４の上面をグランド電位とすることができ、且つ、半導体構成体２のシリコン基板４の上面側をシールド構造とすることができる。
（第６実施形態）
図３１はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２のシリコン基板４の上面、その周囲における絶縁層３１の上面およびその周囲における上層オーバーコート膜３８の上面に導電性ペースト等からなる熱伝導層７３を設け、熱伝導層７３の上面に多数のフィン７４ａを有する放熱部材７４を設けた点である。このようにした場合には、半導体構成体２のシリコン基板４の下面に設けられた集積回路で発生する熱を熱伝導層７３および放熱部材７４を介して速やかに放熱することができる。この場合、上層配線３４の接続パッドに対応する部分における上層オーバーコート膜３８には開口部３９は設けられていない。
（第７実施形態）
図３２はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、下層配線および上層配線を２層配線構造とした点である。すなわち、第１の下層絶縁膜１Ａの下面に設けられた第１の下層配線２２Ａの一端部は、第１の下層絶縁膜１Ａおよび接着層３に設けられた開口部２１Ａを介して半導体構成体２の柱状電極１３に接続されている。また、第１の下層配線２２Ａは、第１の下層絶縁膜１Ａおよび絶縁層３１に設けられた開口部３７を介して中間下層配線３３の接続パッド部に接続されている。
半導体構成体２の第１の下層配線２２Ａを含む第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。第２の下層絶縁膜１Ｂの下面に設けられた中間下層配線３３の一端部は、第２の下層絶縁膜１Ｂに設けられた開口部２１Ｂを介して第１の下層配線２２Ａの接続パッド部に接続されている。中間下層配線３３を含む第２の下層絶縁膜１Ｂの下面には下層オーバーコート膜２５が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が中間下層配線３３の接続パッド部に接続されて設けられている。
半導体構成体２のシリコン基板４の上面、その周囲における絶縁層３１の上面および第１の上層配線３４Ａを含む絶縁基板３２の上面には、第１の下層絶縁膜１Ａと同一の材料からなる上層絶縁膜７５が設けられている。上層絶縁膜７５の上面には２層構造の第２の上層配線３４Ｂが設けられている。第２の上層配線３４Ｂの一端部は、上層絶縁膜７５に設けられた開口部７６を介して第１の上層配線３４Ａの接続パッド部に接続されている。第２の上層配線３４Ｂを含む上層絶縁膜７５の上面には上層オーバーコート膜３８が設けられている。第２の上層配線３４Ｂの接続パッド部に対応する部分における上層オーバーコート膜３８には開口部３９が設けられている。なお、下層配線および上層配線は３層以上の配線構造としてもよい。
（第８実施形態）
図３３はこの発明の第８実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に抵抗やコンデンサ等からなるチップ部品８１を接着層８２を介して接着した点である。チップ部品８１は、絶縁基板３２に設けられた開口部３２ａ内に挿通され、下層絶縁膜１上に配置される。この場合、２本の下層配線２２の各一端部は、下層絶縁膜１および接着層８２に形成された開口部８３を介してチップ部品５１の両電極８４に接続されている。
（第９実施形態）
図３４はこの発明の第９実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図３３に示す半導体装置と異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に予め形成された２層構造の２つの接続パッド８５上にチップ部品８１を搭載した点である。この場合、チップ部品８１の両電極８４は２つの接続パッド８５に半田８６を介して接続されている。また、下層配線２２は、下層絶縁膜１に形成された開口部８７を介して接続パッド８５に接続されている。
（第１０実施形態）
図３５はこの発明の第１０実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２が非接着材料からなる封止膜１４を備えていない点である。すなわち、半導体構成体２の配線１０および柱状電極１３を含む保護膜８の下面は、直接、接着層３により覆われ、該接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
（第１１実施形態）
図３６はこの発明の第１１実施形態としての半導体装置の断面図を示す。この半導体装置において、図３５に示す半導体装置と異なる点は、半導体構成体２がさらに柱状電極１３を備えていない点である。したがって、この場合、半導体構成体２の配線１０を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の配線１０の接続パッド部（外部接続用電極）に接続されている。
（第１２実施形態）
図３７はこの発明の第１２実施形態としての半導体装置の断面図を示す。この半導体装置において、図３６に示す半導体装置と異なる点は、半導体構成体２の配線１０を含む保護膜８の下面にポリイミド系樹脂、エポキシ系樹脂等の絶縁材からなる静電気防止用の保護膜９１を設けた点である。したがって、この場合、半導体構成体２の静電気用保護膜９１の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２、接着層３および保護膜９１の開口部２１を介して半導体構成体２の配線１０の接続パッド部に接続されている。
ところで、半導体構成体２を下層絶縁膜１上に搭載する前においては、保護膜９１には開口部２１は形成されていない。そして、開口部２１を有しない保護膜９１は、それ自体がウエハ状態のシリコン基板４下に形成された時点から半導体構成体２が下層絶縁膜１上に搭載される時点までにおいて、シリコン基板４下に形成された集積回路を静電気から保護するものである。
１ 下層絶縁膜
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１０ 配線
１３ 柱状電極
１４ 封止膜
２２ 下層配線
２５ 下層オーバーコート膜
２７ 半田ボール
３１ 絶縁層
３２ 絶縁基板
３３ 中間下層配線
３４ 上層配線
３６ 上下導通部
３８ 上層オーバーコート膜
４１ ベース板

Claims (21)

  1. ベース板及び該ベース板上に形成された下層絶縁膜を準備する下層絶縁膜準備工程と、
    前記下層絶縁膜上に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を、前記複数の外部接続用電極が前記下層絶縁膜によって覆われるように配置して、固着する半導体構成体固着工程と、
    前記半導体構成体の周囲における前記下層絶縁膜上に絶縁層を形成し、且つ、前記絶縁層の上面側に枠状の絶縁基板を埋め込む絶縁基板埋込工程と、
    前記ベース板を除去するベース板除去工程と、
    該ベース板除去工程の後に、前記下層絶縁膜下に下層配線を該下層絶縁膜に形成された開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する下層配線形成工程と、
    前記半導体構成体間における前記下層絶縁膜、前記絶縁層および前記絶縁基板を切断して半導体装置を複数個得る半導体装置個片化工程とを備えることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、
    前記下層絶縁膜準備工程は、前記ベース板上に形成された既硬化の前記下層絶縁膜を準備することを含み、
    前記絶縁基板埋込工程は、前記半導体構成体の周囲における前記下層絶縁膜上に半硬化の前記絶縁層を形成し、且つ、前記絶縁層を加熱加圧することによって該絶縁層が前記絶縁基板と前記半導体構成体との間の隙間に充填されて、該絶縁層の上面側に枠状の前記絶縁基板を埋め込むことを含むことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の発明において、前記絶縁基板上には上層配線が形成されていることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の発明において、前記絶縁基板埋込工程は、一方の面に別の下層配線、他方の面に前記上層配線、および、該別の下層配線と該上層配線とを接続する導通部が予め形成されている前記絶縁基板を準備する絶縁基板準備工程を含み、
    該一方の面を前記絶縁層に向けるようにして該絶縁層の上面側に前記絶縁基板を埋め込むことを含むことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の発明において、前記下層配線形成工程は、前記下層配線の形成と同時に、前記下層絶縁膜下に前記下層配線を該下層絶縁膜に形成された別の開口部を介して前記別の下層配線に接続させて形成することを特徴とする半導体装置の製造方法。
  6. 請求項３乃至５の何れか一項に記載の発明において、前記下層配線形成工程は、前記下層絶縁膜にレーザビームの照射により前記開口部を形成する開口部形成工程を含むことを特徴とする半導体装置の製造方法。
  7. 請求項５に記載の発明において、前記下層配線形成工程は、前記下層絶縁膜にレーザビームの照射により前記開口部及び前記別の開口部を同時に形成することを含むことを特徴とする半導体装置の製造方法。
  8. 請求項３乃至７の何れか一項に記載の発明において、
    前記ベース板除去工程の前に、前記上層配線上及び前記絶縁基板上に保護フィルムを貼り付ける保護フィルム貼付工程を含み、
    前記下層配線形成工程の後に、前記保護フィルムを剥離する保護フィルム剥離工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項３乃至７の何れか一項に記載の発明において、
    前記絶縁基板準備工程は、前記上層配線上及び前記絶縁基板上に、前記上層配線の接続パッド部に対応する部分に開口部を有する上層オーバーコート膜が予め形成されている前記絶縁基板を準備することを含み、
    前記ベース板除去工程の前に、前記上層オーバーコート膜上に保護フィルムを貼り付ける保護フィルム貼付工程を含み、
    前記下層配線形成工程の後に、前記保護フィルムを剥離する保護フィルム剥離工程を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、
    前記下層絶縁膜準備工程は、金属からなる前記ベース板、該ベース板上に形成された保護金属層、該保護金属層上に形成された下地金属層および該下地金属層上に形成された前記下層絶縁膜を準備することを含むことを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の発明において、前記ベース板を除去する工程は、前記保護金属層を除去することを含むことを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の発明において、前記ベース板、前記下地金属層は銅からなり、前記保護金属層はニッケルからなることを特徴とする半導体装置の製造方法。
  13. 請求項１０乃至１２の何れか一項に記載の発明において、前記下層絶縁膜準備工程は、前記下地金属層のうちの前記下層絶縁膜に接触する面に予め表面粗化処理を施す表面粗化処理工程を含み、樹脂を含む材料によって前記下層絶縁膜を形成することを含むことを特徴とする半導体装置の製造方法。
  14. 請求項１０乃至１３の何れか一項に記載の発明において、前記下層配線形成工程は、前記下地金属層下に別の下地金属層を形成し、前記別の下地金属層下に電解メッキにより上部金属層を形成する金属層形成工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記ベース板、前記下地金属層、前記別の下地金属層および前記上部金属層は銅からなり、前記保護金属層はニッケルからなることを特徴とする半導体装置の製造方法。
  16. 請求項４に記載の発明において、前記ベース板除去工程の後に、前記下層絶縁膜、前記絶縁層および前記絶縁基板に貫通孔を形成する貫通孔形成工程を含み、
    前記下層配線形成工程は、前記下層配線の形成と同時に、前記絶縁基板上に前記上層配線を形成し、且つ、前記貫通孔内に前記下層配線および前記上層配線に接続するように導通部を形成することを含むことを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の発明において、前記貫通孔形成工程は、前記絶縁層および前記絶縁基板に機械的に前記貫通孔を形成することを含むことを特徴とする半導体装置の製造方法。
  18. 請求項１乃至１７の何れか一項に記載の発明において、前記ベース板を除去する工程は、エッチングによる方法であることを特徴とする半導体装置の製造方法。
  19. 請求項１乃至１８の何れか一項に記載の発明において、前記ベース板は金属箔からなり、前記ベース板を除去する工程は、エッチング液を用いたウエットエッチングによる方法であることを特徴とする半導体装置の製造方法。
  20. 請求項１乃至１９の何れか一項に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
  21. 請求項１乃至２０の何れか一項に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
JP2011110928A 2011-05-18 2011-05-18 半導体装置 Pending JP2011155313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011110928A JP2011155313A (ja) 2011-05-18 2011-05-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110928A JP2011155313A (ja) 2011-05-18 2011-05-18 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007217876A Division JP4752825B2 (ja) 2007-08-24 2007-08-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011155313A true JP2011155313A (ja) 2011-08-11

Family

ID=44541004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011110928A Pending JP2011155313A (ja) 2011-05-18 2011-05-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2011155313A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108099A (ja) * 2015-12-08 2017-06-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びこれを含む電子機器
JP2017130649A (ja) * 2016-01-22 2017-07-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びその製造方法
JP2017228755A (ja) * 2016-06-20 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
JP2019145824A (ja) * 2016-06-21 2019-08-29 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108099A (ja) * 2015-12-08 2017-06-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びこれを含む電子機器
KR20170067393A (ko) * 2015-12-08 2017-06-16 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10032697B2 (en) 2015-12-08 2018-07-24 Samsung Electro-Mechanics Co., Ltd. Electronic component package and electronic device including the same
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP2017130649A (ja) * 2016-01-22 2017-07-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びその製造方法
JP2017228755A (ja) * 2016-06-20 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
JP2019145824A (ja) * 2016-06-21 2019-08-29 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ

Similar Documents

Publication Publication Date Title
JP4752825B2 (ja) 半導体装置の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP2009043857A (ja) 半導体装置およびその製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP4636090B2 (ja) 半導体装置およびその製造方法
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TWI384595B (zh) 半導體裝置及其製造方法
JP2011155313A (ja) 半導体装置
JP2013165087A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP2009260165A (ja) 半導体装置
JP5042762B2 (ja) 半導体装置
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP5393649B2 (ja) 半導体装置の製造方法
JP5053003B2 (ja) 半導体装置およびその製造方法
JP2014229855A (ja) 電子部品装置及びその製造方法
JP2009010320A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318