JP2006140525A - 半導体装置の実装体、半導体装置実装体の製造方法 - Google Patents
半導体装置の実装体、半導体装置実装体の製造方法 Download PDFInfo
- Publication number
- JP2006140525A JP2006140525A JP2006002691A JP2006002691A JP2006140525A JP 2006140525 A JP2006140525 A JP 2006140525A JP 2006002691 A JP2006002691 A JP 2006002691A JP 2006002691 A JP2006002691 A JP 2006002691A JP 2006140525 A JP2006140525 A JP 2006140525A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- chip
- semiconductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】外部接続のためのパッドを有する半導体チップと、この半導体チップのパッドを有する面に形成された絶縁層と、この絶縁層上に形成され、パッドの面積より大きな面積を有しかつ絶縁層を貫通する導電体によりパッドと電気的に接続されている導電体層とを備えた半導体装置と、この半導体装置が実装された配線板とを具備し、半導体装置の導電体層と配線板の配線パターンとの電気的接続が、導電性粒子と樹脂とを含む導電性組成物を介してなされている。
【選択図】図3
Description
Claims (7)
- 外部接続のためのパッドを有する半導体チップと、前記半導体チップの前記パッドを有する面に形成された絶縁層と、前記絶縁層上に形成され、前記パッドの面積より大きな面積を有しかつ前記絶縁層を貫通する導電体により前記パッドと電気的に接続されている導電体層とを備えた半導体装置と、
前記半導体装置が実装された配線板とを具備し、
前記半導体装置の前記導電体層と前記配線板の配線パターンとの電気的接続が、導電性粒子と樹脂とを含む導電性組成物を介してなされていること
を特徴とする半導体装置の実装体。 - 外部接続のためのパッドを有する半導体チップと、前記半導体チップの前記パッドを有する面に形成された絶縁層と、前記絶縁層上に形成され、前記パッドの面積より大きな面積を有しかつ前記絶縁層を貫通する導電体により前記パッドと電気的に接続されている導電体層とを備えた半導体装置と、
前記半導体装置が実装された配線板とを具備し、
前記半導体装置の前記導電体層と前記配線板の配線パターンとの電気的接続が、異方性導電フィルムと、導電性粒子と樹脂とを含む導電性組成物とを介してなされていること
を特徴とする半導体装置の実装体。 - 前記導電性組成物が、銀粒を分散させた樹脂であることを特徴とする請求項1または2記載の半導体装置の実装体。
- 前記導電性組成物が、ほぼ円錐の形状を有することを特徴とする請求項2記載の半導体装置の実装体。
- 前記半導体装置の前記導電体層が、Al(アルミニウム)またはAu(金)を有することを特徴とする請求項1または2記載の半導体装置の実装体。
- 外部接続のためのパッドを有する半導体チップと、前記半導体チップの前記パッドを有する面に形成された絶縁層と、前記絶縁層上に形成され、前記パッドの面積より大きな面積を有しかつ前記絶縁層を貫通する導電体により前記パッドと電気的に接続されている導電体層とを備えた半導体装置を、前記導電体層が配された面とは反対側の面から保持する工程と、
前記保持された半導体装置を、導電性粒子と樹脂とを含む導電性組成物を介して配線板にフリップチップ実装する工程と
を具備することを特徴とする半導体装置実装体の製造方法。 - 外部接続のためのパッドを有する半導体チップと、前記半導体チップの前記パッドを有する面に形成された絶縁層と、前記絶縁層上に形成され、前記パッドの面積より大きな面積を有しかつ前記絶縁層を貫通する導電体により前記パッドと電気的に接続されている導電体層とを備えた半導体装置を、複数一度に、前記導電体層が配された面とは反対側の面から保持する工程と、
前記保持された複数の半導体装置を、導電性粒子と樹脂とを含む導電性組成物を介して配線板にフリップチップ実装する工程と
を具備することを特徴とする半導体装置実装体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002691A JP4566915B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置の実装体、半導体装置実装体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002691A JP4566915B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置の実装体、半導体装置実装体の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001356263A Division JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140525A true JP2006140525A (ja) | 2006-06-01 |
JP4566915B2 JP4566915B2 (ja) | 2010-10-20 |
Family
ID=36621053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006002691A Expired - Fee Related JP4566915B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置の実装体、半導体装置実装体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4566915B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111307A (ja) * | 2007-11-01 | 2009-05-21 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218042A (ja) * | 1992-02-05 | 1993-08-27 | Toshiba Corp | 半導体装置 |
JPH06342794A (ja) * | 1993-06-01 | 1994-12-13 | Mitsubishi Electric Corp | 樹脂封止型半導体パッケージおよびその製造方法 |
JPH09330998A (ja) * | 1996-06-12 | 1997-12-22 | Nippon Motorola Ltd | 集積回路装置及びそのパッケージング方法 |
JPH10112475A (ja) * | 1996-10-08 | 1998-04-28 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
JP2000150557A (ja) * | 1998-11-13 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001257237A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置、その製造方法、実装装置及び実装方法並びにそれに用いられるフリップチップ実装用基板 |
-
2006
- 2006-01-10 JP JP2006002691A patent/JP4566915B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218042A (ja) * | 1992-02-05 | 1993-08-27 | Toshiba Corp | 半導体装置 |
JPH06342794A (ja) * | 1993-06-01 | 1994-12-13 | Mitsubishi Electric Corp | 樹脂封止型半導体パッケージおよびその製造方法 |
JPH09330998A (ja) * | 1996-06-12 | 1997-12-22 | Nippon Motorola Ltd | 集積回路装置及びそのパッケージング方法 |
JPH10112475A (ja) * | 1996-10-08 | 1998-04-28 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
JP2000150557A (ja) * | 1998-11-13 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001257237A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置、その製造方法、実装装置及び実装方法並びにそれに用いられるフリップチップ実装用基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111307A (ja) * | 2007-11-01 | 2009-05-21 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP4566915B2 (ja) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20090051029A1 (en) | Flip-chip type semiconductor device | |
JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004538619A (ja) | バンプのない積層配線構造を有する超小型電子パッケージ | |
KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
KR101009110B1 (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
JP2002076055A (ja) | 半導体装置の実装方法および実装構造 | |
JPH1032224A (ja) | 半導体装置及びその製造方法 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
JP2003007917A (ja) | 回路装置の製造方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP2008288490A (ja) | チップ内蔵基板の製造方法 | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
JP3785442B2 (ja) | 半導体装置の製造方法 | |
JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
JP2007220740A (ja) | 半導体装置及びその製造方法 | |
JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
JP2012124333A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5238593B2 (ja) | 半導体パッケージの製造方法 | |
JP4619104B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |