JPH06342794A - 樹脂封止型半導体パッケージおよびその製造方法 - Google Patents

樹脂封止型半導体パッケージおよびその製造方法

Info

Publication number
JPH06342794A
JPH06342794A JP5130802A JP13080293A JPH06342794A JP H06342794 A JPH06342794 A JP H06342794A JP 5130802 A JP5130802 A JP 5130802A JP 13080293 A JP13080293 A JP 13080293A JP H06342794 A JPH06342794 A JP H06342794A
Authority
JP
Japan
Prior art keywords
resin
connection conductor
conductor portion
semiconductor package
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5130802A
Other languages
English (en)
Other versions
JP3258764B2 (ja
Inventor
Akiyoshi Sawai
章能 澤井
Haruo Shimamoto
晴夫 島本
Toru Tachikawa
透 立川
Jun Shibata
潤 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13080293A priority Critical patent/JP3258764B2/ja
Priority to US08/234,808 priority patent/US5554887A/en
Publication of JPH06342794A publication Critical patent/JPH06342794A/ja
Priority to US08/456,335 priority patent/US5710062A/en
Priority to US08/977,666 priority patent/US5834340A/en
Priority to US08/976,603 priority patent/US6046071A/en
Application granted granted Critical
Publication of JP3258764B2 publication Critical patent/JP3258764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Abstract

(57)【要約】 【目的】 プリント基板への搭載が容易となり、かつプ
リント基板への実装後の信頼性を向上させることが可能
となる樹脂封止型半導体パッケージおよびその製造方法
を提供する。 【構成】 半導体チップ１の主表面にはパッド電極２が
形成されている。このパッド電極２の一部表面を覆うよ
うに半導体チップ１の主表面にはパッシベーション膜３
が形成されている。パッド電極２の一部表面上には内部
接続導体部４が形成されている。この内部接続導体部４
の上面のみを露出させるように半導体チップ１を覆う封
止樹脂６が形成されている。内部接続導体部４の上面上
には、外部接続導体部５が形成されている。この外部接
続導体部５は略平坦な上面を有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、樹脂封止型半導体パ
ッケージおよびその製造方法に関し、特に、ＣＳＰ（Ｃ
ｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の構造およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置においては、パッケー
ジの高密度実装の要求が増大してきている。それに伴
い、パッケージサイズも小さいものが要求されてきてい
る。そこで、パッケージの小型化を実現すべく種々の技
術開発がなされてきている。このようなパッケージサイ
ズを小型化する技術の一例が、特開平２−４９４６０号
公報に開示されている。以下、この特開平２−４９４６
０号公報に開示された樹脂封止型半導体パッケージにつ
いて説明する。
【０００３】図４４は、上記の特開平２−４９４６０号
公報に開示された樹脂封止型半導体パッケージを示す断
面図である。図４４を参照して、半導体チップ１０１の
主表面上には、パッド電極１０２が形成されている。こ
のパッド電極１０２は、外部引出し用の電極（外部接続
用電極）の一部として機能する。パッド電極１０２の一
部表面を露出させるように、半導体チップ１０１の主表
面上にパッシベーション膜１０３が形成されている。な
お、本明細書において、外部引出し用の電極（外部接続
用電極）とは、半導体チップ１０１内の素子と外部機器
の電極との電気的な接続を行なう電極をいうものと定義
する。
【０００４】パッド電極１０２の一部表面上には、突起
電極１０４が形成されている。この突起電極１０４の一
部表面を露出させるように、半導体チップ１０１を封止
樹脂１０５によって封止する。
【０００５】上記のような構造を有することによって、
樹脂封止型半導体パッケージ１００を、半導体チップ１
０１のサイズとほぼ同等のサイズにすることが可能とな
る。すなわち、樹脂封止型半導体パッケージ１００の小
型化が可能となる。その結果、高密度実装に有利な樹脂
封止型半導体パッケージが得られる。
【０００６】上記の構造を有する樹脂封止型半導体パッ
ケージ１００の製造方法としては、次の内容が開示され
ている。まず、突起電極１０４の形成方法としては、周
知の厚膜印刷法によって形成される。また、封止樹脂１
０５による封止方法は、ポッティング法あるいはトラン
スファモールド法などである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
構造を有する樹脂封止型半導体パッケージ１００には、
次に説明するような問題点があった。その問題点につい
て、図４５〜図５０を用いて説明する。
【０００８】まず、図４５を用いて、従来の樹脂封止型
半導体パッケージ１００における第１の問題点について
説明する。図４５は、従来の樹脂封止型半導体パッケー
ジ１００における第１の問題点を示す部分拡大断面図で
ある。
【０００９】突起電極１０４と封止樹脂１０５とは、そ
の材質の違いから、熱膨張率も異なる。また、図４５を
参照して、突起電極１０４と封止樹脂１０５との接触長
さＬが比較的小さいため、突起電極１０４と封止樹脂１
０５との接触面積も比較的小さい。そのため、樹脂封止
型半導体パッケージ１００をプリント基板に実装する際
など突起電極１０４に熱が加えられたときに、突起電極
１０４が膨張して封止樹脂１０５と突起電極１０４との
界面に剥離が生じ易くなる。
【００１０】その結果、図４５に示されるように、突起
電極１０４と封止樹脂１０５との界面に、間隙１０６が
形成される可能性が高くなる。それにより、樹脂封止型
半導体パッケージ１００の耐湿性を劣化させるといった
問題点が生じる。
【００１１】次に、図４６を用いて、従来の樹脂封止型
半導体パッケージ１００の第２の問題点について説明す
る。図４６は、従来の樹脂封止型半導体パッケージ１０
０をプリント基板１０７に実装している様子を示す断面
図である。
【００１２】図４６を参照して、プリント基板１０７表
面には、突起電極１０４と電気的に接続される電極１０
８が形成されている。この電極１０８表面には、電極１
０８と突起電極１０４とを接合するための接合部材（ハ
ンダペーストなど）１０９が形成されている。
【００１３】従来の樹脂封止型半導体パッケージ１００
においては、封止樹脂１０５内部に位置する突起電極１
０４の径と、封止樹脂１０５の外部に突出している突起
電極１０４の径とがほぼ同じである。すなわち、突起電
極１０４における封止樹脂１０５からの露出部分の表面
積が比較的小さくなる。
【００１４】そのため、プリント基板１０７への実装時
に、プリント基板１０７と樹脂封止型半導体パッケージ
１００との位置合わせの際のマージンが少なくなるとい
った問題が生じる。また、突起電極１０４の封止樹脂１
０５からの露出部分の表面積が比較的小さいため、プリ
ント基板１０７への実装の際に、プリント基板１０７上
の電極１０８表面から突起電極１０４が落ちて接合不良
を引起こす可能性も高くなる。
【００１５】次に、図４７および図４８を用いて、従来
の樹脂封止型半導体パッケージ１００の第３の問題点に
ついて説明する。図４７は、第３の問題点を含む樹脂封
止型半導体パッケージ１００を示す断面図である。図４
８は、図４７に示される樹脂封止型半導体パッケージを
プリント基板１０７に実装している様子を示す平面図で
ある。
【００１６】まず図４７を参照して、従来の樹脂封止型
半導体パッケージ１００の製造方法によれば、封止樹脂
１０５による封止時に、半導体チップ１０１の位置を所
定位置に保持することは困難である。また、半導体チッ
プ１０１の位置を所定位置に保持する手法も先行例には
開示されていない。したがって、図４７に示されるよう
に、封止樹脂１０５内で半導体チップ１０１の位置がず
れてしまう場合が生じる。
【００１７】そのため、封止樹脂１０５表面に突出する
突起電極１０４の位置もずれてしまう。より具体的に
は、図４７に示されるように、一方の突起電極１０４は
封止樹脂１０５の側面からＬ２の位置に形成されるが、
他方の突起電極１０４は封止樹脂１０５の側面からＬ２
より大きいＬ１の位置に形成される場合が生じる。
【００１８】それにより、樹脂封止型半導体パッケージ
１００における電極位置が定まらず、実装時のアライメ
ントが困難であるといった問題点が生じる。また、樹脂
封止型半導体パッケージ１００をプリント基板上に実装
できたとしても、次のような問題点が生じることとな
る。
【００１９】図４８を参照して、プリント基板１０７表
面には、４つの樹脂封止型半導体パッケージ１００ａ，
１００ｂ，１００ｃ，１００ｄが搭載されている。この
４つの樹脂封止型半導体パッケージ１００ａ，１００
ｂ，１００ｃ，１００ｄは、突起電極１０４の位置が一
定でないため、プリント基板１０７上において、各々が
ずれた位置に配置されている。そのため、プリント基板
１０７への樹脂封止型半導体パッケージ１００の高密度
実装に対して不利となるといった問題点も生じる。
【００２０】次に、図４９を用いて、従来の樹脂封止型
半導体パッケージ１００の第４の問題点について説明す
る。図４９（ａ）は、第４の問題点を含む従来の樹脂封
止型半導体パッケージ１００を示す断面図である。図４
９（ｂ）は、図４９（ａ）におけるＡ領域を拡大した部
分断面図である。
【００２１】図４９（ａ）および（ｂ）を参照して、従
来の樹脂封止型半導体パッケージ１００の封止樹脂１０
５の形成方法によれば、突起電極１０４の封止樹脂１０
５からの露出部表面に樹脂からなるバリ１０５ａが残る
可能性が高くなる。これは、封止樹脂１０５形成の際
に、突起電極１０４の先端部近傍に、樹脂が流れ込まな
いように突起電極１０４あるいは半導体チップ１０１を
保持することが困難だからである。
【００２２】上記のように突起電極１０４の側面にバリ
１０５ａが形成された樹脂封止型半導体パッケージ１０
０をプリント基板上に実装した場合には、次のような問
題点が生じる。突起電極１０４とプリント基板上に形成
された電極との電気的な接続不良が発生する。
【００２３】また、電気的な接続が取れたとしても、突
起電極１０４の側面にはバリ１０５ａが形成されている
ため、突起電極１０４の側面に、この突起電極１０４と
プリント基板上の電極とを接合するための接合部材１０
９からなるフィレットが形成されない。それにより、突
起電極１０４とプリント基板上の電極との機械的な接続
強度が著しく劣化するといった問題点も生じる。
【００２４】そこで、上記のバリ１０５ａを何らかの方
法で除去することも考えられる。しかし、バリ１０５ａ
を除去することによって、突起電極１０４あるいはその
周辺部にダメージが加わり、信頼性が損なわれる危険性
が高くなるといった問題点が生じる。
【００２５】次に、従来の樹脂封止型半導体パッケージ
１００における第５の問題点について説明する。図５０
（ａ）は、第５の問題点を含む従来の樹脂封止型半導体
パッケージ１００を示す断面図である。図５０（ｂ）
は、高さの異なる突起電極１０４ａ，１０４ｂが形成さ
れた半導体チップ１０１を封止樹脂１０５により封止し
た場合の一例を示す断面図である。
【００２６】図５０（ａ）を参照して、従来では突起電
極１０４の形成を厚膜印刷によって行なっていた。その
ため、突起電極１０４の形成材料の供給量のばらつきが
生じ得る。従来のように比較的高い高さを有する突起電
極１０４を形成しようとした場合には、突起電極形成材
料の供給量のばらつきが突起電極１０４の高さの違いと
なって反映される。突起電極１０４の高さがばらついて
しまう。そして極端な場合には、図５０（ａ）に示され
るように、一方の突起電極１０４ａの封止樹脂１０５か
らの露出高さがＬ３であるのに対し、他方の突起電極１
０４ｂにおける封止樹脂１０５の表面からの突出高さは
Ｌ３より大きいＬ４となってしまう。そのため、プリン
ト基板への実装が困難となるといった問題点が生じる。
【００２７】また、高さの異なる突起電極１０４ａ，１
０４ｂを有する半導体チップ１０１を封止樹脂１０５に
より封止することによって次のような問題点も考えられ
る。封止樹脂１０５の形成方法の一例としては、たとえ
ば図５０（ｂ）に示されるように、突起電極１０４ａ，
１０４ｂを受入れる凹部１１０ａ，１１０ｂを有する金
型１１０を用意し、このような金型１１０を用いて突起
電極１０４ａ，１０４ｂを支えた状態で樹脂封止する方
法が考えられる。
【００２８】しかし、突起電極１０４ａ，１０４ｂのパ
ッド電極１０２からの高さが異なるため、形成された封
止樹脂１０５内で半導体チップ１０１が傾いてしまう。
そのため、封止樹脂１０５表面において、突起電極１０
４ａ，１０４ｂの電極間のピッチが変化してしまう。よ
り具体的には、突起電極１０４ａ，１０４ｂ間の所望の
ピッチが図５０（ａ）に示されるようにＬ５であるのに
対して、突起電極１０４ａ，１０４ｂ間のピッチがこの
Ｌ５よりも小さいＬ６となってしまう。それにより、樹
脂封止型半導体パッケージ１００のプリント基板への実
装が困難となるといった問題点も考えられる。
【００２９】さらに、突起電極１０４の封止樹脂１０５
からの露出高さがばらつくことに起因して、突起電極１
０４とプリント基板上の電極との接合不良が発生する可
能性が高くなるといった問題も生じる。
【００３０】上記の各問題点の他にも次のような問題点
も考えられる。図４４を参照して、このような構造を有
する樹脂封止型半導体パッケージ１００においては、比
較的高い高さを有する突起電極１０４が要求される。し
かし、この突起電極１０４の形成方法は、厚膜印刷など
の手法がとられるため、生産性などを考慮すると高い突
起電極１０４を形成するのは困難であるといえる。
【００３１】そのため、突起電極１０４の高さはあまり
高くできない。それにより、樹脂封止型半導体パッケー
ジ１００をプリント基板上に実装した後に行なわれる洗
浄工程において、洗浄液の通りが悪くなるといった問題
点も生じ得る。
【００３２】また、従来の樹脂封止型半導体パッケージ
１００には、放熱手段が設けられていない。そのため、
パッケージ内部に半導体チップ１０１で発生した熱がこ
もりやすくなるといった課題もあった。
【００３３】この発明は、上記のような課題を解決する
ためになされたものである。この発明の１つの目的は、
外部接続用電極と封止樹脂との界面の剥離を阻止するこ
とによって、信頼性の高い樹脂封止型半導体パッケージ
およびその製造方法を提供することにある。
【００３４】この発明の他の目的は、外部接続用電極の
封止樹脂からの突出部の表面積を大きくすることによっ
て、プリント基板への実装が容易となりかつ実装後の信
頼性を向上させることが可能となる樹脂封止型半導体パ
ッケージおよびその製造方法を提供することにある。
【００３５】この発明のさらに他の目的は、各樹脂封止
型半導体パッケージにおける外部接続用電極の位置を標
準化することによって、プリント基板への実装が容易と
なる樹脂封止型半導体パッケージおよびその製造方法を
提供することにある。
【００３６】この発明のさらに他の目的は、外部接続用
電極の側面への樹脂からなるバリの形成を効果的に回避
することによって、プリント基板への実装後の信頼性を
向上させることが可能となる樹脂封止型半導体パッケー
ジおよびその製造方法を提供することにある。
【００３７】この発明のさらに他の目的は、外部接続用
電極の封止樹脂表面からの突出高さをほぼ一定に保つこ
とによって、プリント基板への搭載後の高信頼性を確保
することが可能となる樹脂封止型半導体パッケージおよ
びその製造方法を提供することにある。
【００３８】この発明のさらに他の目的は、外部接続用
電極の封止樹脂表面からの突出高さを高くすることによ
って、プリント基板への実装後の洗浄工程が容易となる
樹脂封止型半導体パッケージおよびその製造方法を提供
することにある。
【００３９】この発明のさらに他の目的は、放熱性に優
れた樹脂封止型半導体パッケージおよびその製造方法を
提供することにある。
【００４０】
【課題を解決するための手段】この発明に基づく樹脂封
止型半導体パッケージは、１つの局面では、主表面を有
する半導体チップと、この半導体チップの主表面に形成
され外部引出し用電極の一部として機能するパッド電極
と、パッド電極上に形成され略平坦な上面を有し、外部
引出し用電極の一部として機能する内部接続導体部と、
この内部接続導体部の上面のみを露出させるように半導
体チップを封止する封止樹脂と、内部接続導体部上面上
に形成され略平坦な上面を有し、外部引出し用電極の一
部として機能する外部接続導体部とを備えている。
【００４１】この発明に基づく樹脂封止型半導体パッケ
ージは、他の局面では、主表面を有する半導体チップ
と、半導体チップの主表面に形成され、外部引出し用電
極の一部として機能するパッド電極と、このパッド電極
の一部表面を露出させるように半導体チップの主表面上
に形成された絶縁性保護膜と、パッド電極の一部表面上
に形成され、外部引出し用電極の一部として機能する導
体部と、底面が絶縁性保護膜表面に接触するように形成
され、半導体チップに発生する熱を放散させるための放
熱用金属柱と、導体部の一部表面および放熱用金属柱の
一部表面を主表面に露出させるように半導体チップを封
止する封止樹脂とを備えている。
【００４２】この発明に基づく樹脂封止型半導体パッケ
ージの製造方法では、まず、金属箔上の所定位置に内部
接続導体部材料を形成する。そして、主表面にパッド電
極が形成された半導体チップの主表面を金属箔に重ねる
ことによって、内部接続導体部材料上にパッド電極を配
置する。内部接続導体部材料とパッド電極とを接合する
ことによって内部接続導体部を形成する。そして、金属
箔を保持した状態で半導体チップを樹脂封止する。そし
て、金属箔を選択的にエッチングすることによって、内
部接続導体部上に外部接続導体部を形成する。
【００４３】この発明に基づく樹脂封止型半導体パッケ
ージの製造方法では、他の局面では、少なくとも一方の
端部が表面から突出した貫通バンプを有する絶縁性シー
トを準備する。そして、貫通バンプの一方の端部と半導
体チップの主表面に形成されたパッド電極とを接合す
る。そして、絶縁性シートを保持した状態で半導体チッ
プを樹脂封止する。絶縁性シートを所定部分で切断する
ことによって、絶縁性シートの端面と封止樹脂表面とを
ほぼ面一にする。
【００４４】
【作用】この発明に基づく樹脂封止型半導体パッケージ
によれば、１つの局面では、外部接続導体部は略平坦な
上面を有している。それにより、樹脂封止型半導体パッ
ケージをプリント基板に搭載する際に、プリント基板上
に設けられた電極の上面との接触面積を従来より広く確
保することが可能となる。それにより、従来よりセルフ
アライメントによる実装が容易となる。
【００４５】また、外部接続導体部の上面の平坦面の面
積を大きくした場合には、プリント基板上の電極との接
合の機械的強度を向上させることも可能となる。さら
に、内部接続導体部の上面の面積より外部接続導体部の
上面の面積を大きくした場合には、外部接続導体部とプ
リント基板上の電極との位置合わせを従来より容易にす
ることが可能となる。
【００４６】また、内部接続導体部と外部接続導体部と
は別々の層によって構成されている。それにより、外部
接続導体部の底面の面積を内部接続導体部の上面の面積
よりも大きくすることが可能となる。それにより、外部
接続導体部の底面の一部を封止樹脂の表面と接触させる
ことが可能となる。その結果、外部接続用電極と封止樹
脂との接触面積を実質的に拡大することが可能となる。
それにより、外部接続用電極と封止樹脂との界面が剥離
することを効果的に阻止することが可能となる。
【００４７】この発明に基づく樹脂封止型半導体パッケ
ージによれば、他の局面では、半導体チップに発生する
熱を放散させるための放熱用金属柱が設けられている。
この放熱用金属柱の底面は、半導体チップの主表面に形
成された絶縁性保護膜表面に接触するように配置され、
封止樹脂内部から封止樹脂外部へ突出するように設けら
れている。それにより、半導体チップに発生する熱を効
果的に樹脂封止型半導体パッケージの外部へ放散させる
ことが可能となる。
【００４８】この発明に基づく樹脂封止型半導体パッケ
ージの製造方法によれば、１つの局面では、金属箔を保
持した状態で樹脂封止している。この金属箔には半導体
チップが予め接合されている。そのため、金属箔を保持
することによって半導体チップを固定することが可能と
なる。それにより、より確実に精度よく樹脂封止するこ
とが可能となる。また、封止樹脂内での半導体チップの
位置のずれを小さく抑えることが可能となる。その結
果、封止樹脂内部における内部接続導体部の位置のばら
つきを小さく抑えることが可能となる。それにより、パ
ッケージとしての外部接続導体部の形成位置をほぼ設計
値どおりにすることが容易となる。また、外部接続導体
部の形成位置を容易に標準化できる。
【００４９】また、外部接続導体部は、金属箔を選択的
にエッチングすることによって形成される。それによ
り、外部接続導体部の大きさおよび形状を種々のものと
することが可能となる。そしてたとえばこの外部接続導
体部の底面積を内部接続導体部の上面の面積よりも大き
くすることによって、内部接続導体部の位置が少々ずれ
たとしても各外部接続導体部の封止樹脂表面における位
置をほぼ設計値どおりにすることが可能となる。その結
果、プリント基板への実装が容易な樹脂封止型半導体パ
ッケージを得ることができる。
【００５０】さらに、外部接続導体部はエッチングによ
って形成されるため、従来のように、その側面に樹脂な
どからなるバリが残ることはない。それにより、外部接
続導体部の側面には接合部材からなる良好なフィレット
が形成される。それにより、実装後の信頼性を向上させ
ることが可能となる。
【００５１】また、外部接続導体部は、金属箔をエッチ
ングすることによって形成されるため、各外部接続導体
部の封止樹脂からの突出高さはほぼ一定となる。それに
より、樹脂封止型半導体パッケージをプリント基板へ搭
載する際に、外部接続導体部とプリント基板上の電極と
の接合不良を効果的に阻止することが可能となる。
【００５２】この発明に基づく樹脂封止型半導体パッケ
ージの製造方法によれば、さらに他の局面では、貫通バ
ンプを有する絶縁性シートを使用している。この貫通バ
ンプは樹脂封止型半導体パッケージの外部接続用電極と
して機能する。この貫通バンプを樹脂封止型半導体パッ
ケージの製造工程とは別の工程で形成することが可能と
なる。それにより、樹脂封止型半導体パッケージ自体の
生産性は向上させることが可能となる。
【００５３】また、絶縁性シートを保持した状態で樹脂
封止している。それにより、上記の金属箔を保持した状
態で封止樹脂を形成した場合と同様に、より確実に精度
よく樹脂封止することが可能となる。
【００５４】
【実施例】以下、図１〜図４３を用いて、この発明に基
づく実施例について説明する。
【００５５】（第１実施例）以下、図１〜図６を用い
て、この発明に基づく第１の実施例における樹脂封止型
半導体パッケージの構造および特徴的な作用効果につい
て説明する。まず、図１〜図３を用いて、この発明に基
づく第１の実施例における樹脂封止型半導体パッケージ
の構造について説明する。図１は、この発明に基づく第
１の実施例における樹脂封止型半導体パッケージを示す
斜視図である。図２は、図１におけるＩＩ−ＩＩ線に沿
って見た断面を示す図である。図３は、図２における外
部接続用電極部分を拡大した断面図である。
【００５６】図１を参照して、この発明に基づく第１の
実施例における樹脂封止型半導体パッケージ１３は、封
止樹脂６の主表面に、複数個の外部接続導体部５を有し
ている。プリント基板などにこの樹脂封止型半導体パッ
ケージ１３を搭載する際には、この外部接続導体部５と
プリント基板上に形成された電極とが電気的に接続され
ることになる。
【００５７】この外部接続導体部５の形状は、図１に示
される態様においては、角錐台形状である。しかし、外
部接続導体部５の形状は、円錐台形状のものであっても
よい。外部接続導体部５の形状は、その上面に平坦面が
形成されるものであればよい。
【００５８】次に、図２を参照して、図１に示される樹
脂封止型半導体パッケージ１３の内部構造について説明
する。図２を参照して、半導体チップ１の主表面には、
外部接続用電極の一部として機能するパッド電極２が形
成されている。このパッド電極２の一部表面上に開口部
を有するように、半導体チップ１の主表面上にパッシベ
ーション膜３が形成されている。
【００５９】パッド電極２の一部表面上には、このパッ
ド電極２と電気的に接続される内部接続導体部４が形成
されている。この内部接続導体部４は、略平坦な上面を
有している。そして、この内部接続導体部４の略平坦な
上面のみを露出させるように、半導体チップ１を封止す
る封止樹脂６が形成されている。
【００６０】内部接続導体部４の上面上には、この内部
接続導体部４と電気的に接続される外部接続導体部５が
形成されている。この外部接続導体部５は、この場合で
あれば、略台形形状の断面構造を有している。そして、
この外部接続導体部５は、略平坦な上面および略平坦な
底面を有している。この外部接続導体部５の略平坦な底
面の一部は、内部接続導体部４の上面と接合される。そ
して、この外部接続導体部５の底面の残りの部分は、封
止樹脂６の表面と接触している。
【００６１】次に、図３を用いて、図２に示される樹脂
封止型半導体パッケージ１３の外部接続用電極部分の構
造についてより詳しく説明する。図３を参照して、封止
樹脂６の主表面には、第１の外部接続導体部５ａおよび
第２の外部接続導体部５ｂが形成されている。第１の外
部接続導体部５ａは略平坦な上面５ｃを有している。第
２の外部接続導体部５ｂは、略平坦な上面５ｄを有して
いる。
【００６２】上記の第１および第２の外部接続導体部５
ａ，５ｂの上面５ｃ，５ｄの平面幅Ｗ１は、内部接続導
体部４の上面の平面幅Ｗよりも大きいことが好ましい。
それにより、第１および第２の外部接続導体部５ａ，５
ｂの上面５ｃ，５ｄの面積を比較的広く確保することが
可能となる。それにより、次のような作用効果を奏す
る。
【００６３】その作用効果について、図４および図５を
用いて説明する。図４および図５は、この発明に基づく
第１の実施例における樹脂封止型半導体パッケージをプ
リント基板７に搭載している様子を段階的に示す断面図
である。なお、図４および図５に示される樹脂封止型半
導体パッケージの断面は、図１におけるＩＶ−ＩＶ線に
沿う断面に相当するものである。
【００６４】まず図４を参照して、プリント基板７上に
は、所定位置に電極８が形成されている。この電極８表
面上には、ハンダペーストなどからなる接合部材９が形
成されている。この接合部材９によって、外部接続導体
部５とプリント基板７上の電極８とが接合される。
【００６５】このとき、外部接続導体部５は比較的広い
面積を有する平坦な上面５ｃ，５ｄを有しているため、
従来例に比べてプリント基板７上の電極８との位置合わ
せは容易となる。図４を参照して、樹脂封止型半導体パ
ッケージの位置が、電極８に対して多少ずれたとして
も、外部接続導体部５の上面５ｃ，５ｄは、接合部材９
上に配置される。そして、加熱処理が施されることによ
って、図５に示されるように、自己整合的に外部接続導
体部５と電極８とを接合することが可能となる。
【００６６】なお、図３に示される態様においては、第
１および第２の外部接続導体部５ａ，５ｂの上面５ｃ，
５ｄの平面幅Ｗ１は、内部接続導体部の上面の平面幅Ｗ
よりも大きいものが好ましいとしたが、上記の外部接続
導体部５の上面幅Ｗ１は内部接続導体部の上面幅Ｗと等
しいかあるいはそれ以下のものであってもよい。
【００６７】また、第１および第２の外部接続導体部５
ａ，５ｂの側面５ｅ，５ｆには、従来例のように、樹脂
などからなるバリが形成される可能性はないといえる。
これは、第１および第２の外部接続導体部５ａ，５ｂの
形成方法に起因するものであるため、後に詳しく説明す
る。
【００６８】しかし、このように外部接続導体部５ａ，
５ｂの側面５ｅ，５ｆに樹脂などからなるバリが形成さ
れる可能性がほとんどないため、樹脂封止型半導体パッ
ケージをプリント基板７に搭載した際に、プリント基板
７上の電極８と外部接続導体部５とを接合するための接
合部材からなるフィレットが、確実にこの第１および第
２の外部接続導体部５ａ，５ｂの側面５ｅ，５ｆに形成
される。それにより、従来例に比べて、より確実に第１
および第２の外部接続導体部５ａ，５ｂと、プリント基
板７上に形成された電極８とを接合することが可能とな
る。
【００６９】上記の第１の外部接続導体部５ａの上面５
ｃと封止樹脂６の主表面との間の距離はＨ１である。ま
た、第２の外部接続導体部５ｂの上面５ｄと封止樹脂６
の主表面との距離はＨ２である。この距離Ｈ２とＨ１と
は、ほぼ等しくなるように形成される。この距離（高
さ）Ｈ１，Ｈ２は、好ましくは、１８μｍ〜２００μｍ
程度である。
【００７０】このように、第１および第２の外部接続導
体部５ａ，５ｂの封止樹脂６表面からの高さＨ１，Ｈ２
をほぼ等しくすることによって、プリント基板７へ搭載
する際に、プリント基板７上に形成された各電極８と第
１および第２の外部接続導体部５ａ，５ｂとの接合をよ
り確実にとることが可能となる。それにより、プリント
基板への搭載後の高信頼性を確保することが可能とな
る。
【００７１】また、第１および第２の外部接続導体部５
ａ，５ｂの封止樹脂６表面からの高さＨ１，Ｈ２は、比
較的高くすることが可能となる。これは、第１および第
２の外部接続導体部５ａ，５ｂの製造方法に起因するも
のである。すなわち、第１および第２の外部接続導体部
５ａ，５ｂは、金属箔をエッチングすることによって形
成される。そのため、金属箔の厚みを予め厚くすること
によって、容易に第１および第２の外部接続導体部５
ａ，５ｂの高さＨ１，Ｈ２を高くすることが可能とな
る。それにより、次のような作用効果を奏する。
【００７２】すなわち、樹脂封止型半導体パッケージ１
３をプリント基板７へ搭載した際に、第１および第２の
外部接続導体部５ａ，５ｂの封止樹脂６表面からの高さ
Ｈ１，Ｈ２を高くすることによって、プリント基板７表
面と封止樹脂６表面との間の間隔を比較的広くとること
が可能となる。
【００７３】第１および第２の外部接続導体部５ａ，５
ｂとプリント基板７上に形成された電極８とは、一般
に、ハンダペーストなどの結合部材９によって接合され
る。そのため、接合した後に洗浄工程が必要となる。こ
の洗浄工程の際に、上記のように第１および第２の外部
接続導体部５ａ，５ｂの高さＨ１，Ｈ２を高くすること
によって、その洗浄液の流れを良くすることが可能とな
る。それにより、洗浄工程が容易となる。
【００７４】また、第１および第２の外部接続導体部５
ａ，５ｂの底面の平面幅Ｗ２は、内部接続導体部４の上
面の平面幅Ｗよりも大きいことが好ましい。それによ
り、第１および第２の外部接続導体部５ａ，５ｂの底面
と、封止樹脂６の表面との接触部分を得ることが可能と
なる。
【００７５】図３においては、第１および第２の外部接
続導体部５ａ，５ｂの底面と封止樹脂６の表面との接触
する距離はＬ７となっている。このように、第１および
第２の外部接続導体部５ａ，５ｂと封止樹脂６の表面と
が接触することによって、水分などが半導体チップ１の
表面にまで到達する距離を、従来より長くとることが可
能となる。それにより、従来よりも耐湿性を向上させる
ことが可能となる。
【００７６】また、第１および第２の外部接続導体部５
ａ，５ｂの底面と封止樹脂６の表面とが接触しているた
め、その分だけ従来よりも外部接続用電極と封止樹脂６
との接触面積を増大させることが可能となる。それによ
り、外部接続用電極と封止樹脂６との界面の剥離を効果
的に阻止することが可能となる。その結果、樹脂封止型
半導体パッケージの信頼性を向上させることが可能とな
る。
【００７７】さらに、第１および第２の外部接続導体部
５ａ，５ｂの底面積を内部接続導体部４の上面の面積よ
りも大きくすることによって、次のような作用効果をも
奏する。その作用効果を図６を用いて説明する。図６
は、封止樹脂６内で半導体チップ１の位置がずれた場合
の樹脂封止型半導体パッケージを示す断面図である。
【００７８】これは、後に詳しく説明する製法から生じ
うる問題であるが、半導体チップ１が所望の位置からず
れた位置にある場合に考えられる問題である。すなわ
ち、ずれた位置にある半導体チップ１を樹脂封止した場
合には、図６に示されるように、封止樹脂６の表面に露
出する内部接続導体部４の上面の位置も所望の位置から
ずれてしまうことになる。しかし、外部接続導体部５の
底面積を内部接続導体部４の上面の面積よりも大きくす
ることによって、パッケージとしての外部接続導体部５
の位置を所望の位置に保つことが可能となる。
【００７９】より具体的には、図６に示されるように、
封止樹脂６内で半導体チップ１の位置がずれることによ
って内部接続導体部４の位置がずれた場合であっても、
封止樹脂６表面における外部接続導体部５の位置を、た
とえば封止樹脂６の側面から距離Ｌ８の所定の位置に形
成することが可能となる。すなわち、パッケージとして
の外部接続導体部５の位置を標準化することが可能とな
る。それにより、プリント基板７への実装が容易となる
とともに、プリント基板７への高集積化も可能となる。
【００８０】次に、図７〜図１０を用いて、外部接続用
電極部分の詳細な構造について説明する。図７〜図１０
は、この発明に基づく第１の実施例における樹脂封止型
半導体パッケージの外部接続用電極の構造の第１〜第４
の変形例を示す部分拡大断面図である。
【００８１】〈１〉 第１の変形例 まず、図７を用いて、第１の変形例における外部接続用
電極構造について説明する。図７を参照して、本変形例
においては、外部接続導体部５の底面と内部接続導体部
４の上面との間に、導電層１０が形成されている。この
導電層１０の材質としては、金（Ａｕ），クロム（Ｃ
ｒ），チタン（Ｔｉ），タングステン（Ｗ）などを挙げ
ることができる。
【００８２】この導電層１０は、外部接続導体部５の形
成のためのエッチングの際のエッチングストッパとして
機能するものである。この導電層１０を有することによ
って、外部接続導体部５形成の際に封止樹脂６の表面が
保護される。それ以外の構造に関しては、図２に示され
る外部接続用電極の構造と同様である。
【００８３】なお、パッド電極２の材質としては、アル
ミニウム（Ａｌ）などを挙げることができる。また、内
部接続導体部４の材質としては、銅（Ｃｕ），金（Ａ
ｕ），ハンダ（Ｐｂ／Ｓｎ）などを挙げることができ
る。また、第２導体部５の材質としては、銅（Ｃｕ）な
どを挙げることができる。
【００８４】次に、図７に示される構造において、パッ
ド電極２と内部接続導体部４との接合方法について説明
する。内部接続導体部４の材質として銅（Ｃｕ）あるい
は金（Ａｕ）を選択した場合には、次のような接合方法
が考えられる。それは、超音波を併用した熱圧着法、還
元雰囲気における熱圧着法などである。また、内部接続
導体部４の材質としてハンダ（Ｐｂ／Ｓｎ）を選択した
場合には、熱圧着法などを挙げることができる。
【００８５】〈２〉 第２の変形例 次に、図８を用いて、外部接続用電極の第２の変形例に
ついて説明する。図８を参照して、本変形例において
は、内部接続導体部４の底面とパッド電極２の上面との
間に、接続層１１が形成されている。この接続層１１の
材質としては、インジウム（Ｉｎ），金（Ａｕ），ハン
ダ（Ｐｂ／Ｓｎ）などを挙げることができる。またこの
とき内部接続導体部４の材質としては、ハンダ（Ｐｂ／
Ｓｎ），銅（Ｃｕ），金（Ａｕ）などを挙げることがで
きる。なお、外部接続導体部５あるいは導電層１０の材
質としては、上記の第１の変形例と同様のものを挙げる
ことができる。
【００８６】次に、図８におけるパッド電極２と接続層
１１との接合方法および接続層１１と内部接続導体部４
との接合方法について説明する。パッド電極２上に接続
層１１を形成する方法としては、メッキ法あるいはボー
ルボンディング法などを挙げることができる。また、接
続層１１と内部接続導体部４とを接合する手法として
は、熱圧着法などを挙げることができる。
【００８７】〈３〉 第３の変形例 次に、図９を用いて、外部接続用電極の第３の変形例に
ついて説明する。図９を参照して、本変形例において
は、導電層１０ａが、内部接続導体部４と接続層１１と
の界面から外部接続導体部５の底面にわたって形成され
ている。それ以外の構造に関しては、図８に示される第
２の変形例とほぼ同様である。この導電層１０ａの材質
としては、金（Ａｕ）などを挙げることができる。
【００８８】次に、本変形例におけるパッド電極２と接
続層１１との接合方法および導電層１０ａと接続層１１
との接合方法について説明する。パッド電極２上の接続
層１１は、上記の第２の変形例と同様に、メッキ法ある
いはボールボンディング法などを用いて形成される。接
続層１１と導電層１０ａとは、熱圧着法などを用いて接
合される。
【００８９】〈４〉 第４の変形例 次に、図１０を用いて、外部接続用電極の第４の変形例
について説明する。図１０を参照して、本変形例におい
ては、外部接続導体部５の表面に被覆層５ｇが形成され
ている。それ以外の構造に関しては図７に示される第１
の変形例とほぼ同様である。この被覆層５ｇの材質とし
ては、錫（Ｓｎ），ハンダ（Ｐｂ／Ｓｎ）などを挙げる
ことができる。また、この被覆層５ｇは、無電解メッキ
法などを用いて形成される。この被覆層５ｇを有するこ
とによって、次のような作用効果を奏する。
【００９０】樹脂封止型半導体パッケージをプリント基
板上に搭載する際に、外部接続電極と、プリント基板上
に形成された電極あるいは接合部材とのぬれ性を向上さ
せることが可能となる。また、バーンインなどの信頼性
試験を行なう際に、外部接続導体部５の表面に酸化膜が
形成されにくくなる。それにより、試験用のソケットと
の電気的な接触をとりやすくなる。その結果、信頼性試
験をより確実に行なうことが可能となる。
【００９１】なお、上記の被覆層５ｇは、図８および図
９に示される第２および第３の変形例における外部接続
導体部５表面に形成してもよい。
【００９２】次に、上記の第１の実施例における樹脂封
止型半導体パッケージの製造方法について図１１〜図２
０を用いて説明する。なお、以下の説明においては、上
記の第１の変形例における外部接続用電極を有する樹脂
封止型半導体パッケージの製造方法について説明するこ
ととする。
【００９３】図１１〜図１７は、この発明に基づく第１
の実施例における樹脂封止型半導体パッケージの製造工
程の第１工程〜第７工程を示す斜視図あるいは断面図で
ある。図１８は、上記の第１の実施例における樹脂封止
型半導体パッケージの製造工程の変形例を示す断面図で
ある。図１９および図２０は、内部接続導体部４とパッ
ド電極２との接合方法の変形例を示す断面図である。ま
ず図１１を参照して、所定の膜厚を有する金属箔１２を
準備する。この金属箔１２の材質としては、銅（Ｃｕ）
などを挙げることができる。しかし、他の材質の金属箔
を用いてもよい。この金属箔１２の膜厚は、好ましく
は、１８μｍ〜２００μｍ程度である。この金属箔１２
の膜厚によって、後の工程で形成される外部接続導体部
５の封止樹脂６表面からの高さが決定される。
【００９４】次に、上記の金属箔１２表面上に、蒸着法
などを用いて、導電層１０を形成する。この導電層１０
の材質としては、クロム（Ｃｒ），金（Ａｕ），チタン
（Ｔａ），タングステン（Ｗ）などを挙げることができ
る。また、この導電層１０の膜厚は、約５００Å〜約１
０００Å程度であることが好ましい。この導電層１０
は、金属箔１２をエッチングすることによって外部接続
導体部５を形成する際のエッチングストッパとして機能
する。
【００９５】次に、導電層１０の表面上の所定位置に、
内部接続導体部４を形成する。この内部接続導体部４の
材質としては、銅（Ｃｕ），金（Ａｕ），ハンダ（Ｐｂ
／Ｓｎ）などを挙げることができる。内部接続導体部４
は、電解メッキ法，ボールボンディング法などを用いて
形成される。
【００９６】内部接続導体部４の高さは、好ましくは、
２５μｍ〜１５０μｍ程度である。内部接続導体部４の
高さを比較的高く設定することによって、後の樹脂封止
工程で封止樹脂６が内部接続導体部４間に注入されやす
くなる。
【００９７】次に、図１２を参照して、パッド電極２ま
でを形成した半導体チップ１３を内部接続導体部４上に
配置する。この場合であれば、金属箔１２上には２つの
半導体チップ１３が配置されている。しかし、たとえば
長尺状の金属箔１２を使用し、内部接続導体部４を多数
その上に形成した場合には、多数の半導体チップ１３を
並列して金属箔１２上に配置することが可能となる。そ
れにより、生産性を向上させることも可能となる。
【００９８】図１３は、図１２におけるＸＩＩＩ−ＸＩ
ＩＩ線に沿って見た断面を示している。なお以降の図１
４〜図２０も同様の断面を示している。図１３を参照し
て、内部接続導体部４上にパッド電極２を配置した後
に、内部接続導体部４とパッド電極２とを接合する。こ
の接合方法については、外部接続用電極構造の第１の変
形例のところで説明した方法と同様であるため説明は省
略する。
【００９９】次に、図１４を参照して、互いに組合わさ
れる第１および第２の金型１４ａ，１４ｂを準備する。
そして、この第１および第２の金型１４ａ，１４ｂによ
って、金属箔１２を挟込む。このとき、半導体チップ１
は、第１および第２の金型１４ａ，１４ｂによって形成
されるキャビティ１６内に配置される。また、この第１
および第２の金型１４ａ，１４ｂは、封止樹脂６を形成
するための樹脂が注入される樹脂入口１５を有してい
る。
【０１００】この樹脂入口１５を通して樹脂がキャビテ
ィ１６内に導入される。このとき、金属箔１２は第１お
よび第２の金型１４ａ，１４ｂによって保持され、半導
体チップ１は、金属箔１２に固定されている。それによ
り、キャビティ１６内で半導体チップ１の位置は固定さ
れる。その結果、安定して樹脂封止することが可能とな
る。
【０１０１】次に、図１５を参照して、上記のキャビテ
ィ１６内に樹脂を注入した後、第１および第２の金型１
４ａ，１４ｂを取り外す。それにより、図１５に示され
るように、半導体チップ１が樹脂封止される。
【０１０２】次に、図１６を参照して、金属箔１２を所
定形状にエッチングすることによって、外部接続導体部
５を形成する。このとき、導電層１０がエッチングスト
ッパとしての役割を果たす。それにより、封止樹脂６の
主表面はあまり浸食されなくなる。
【０１０３】このようにして金属箔をエッチングするこ
とによって外部接続導体部５は形成されるため、封止樹
脂６表面から突出する外部接続導体部５の高さはほぼ一
定とすることが可能となる。また、外部接続導体部５の
形状に関しても、エッチング条件あるいはエッチングの
際に用いるマスクの形状を適切に調整することによって
種々のものが得られる。
【０１０４】次に図１７を参照して、ドライエッチング
法を用いて、導電層１０をパターニングする。それによ
り、外部接続導体部５底面下にのみ導電層１０を残余さ
せる。このとき、導電層１０の膜厚が５００Å〜１００
０Åと薄いため、封止樹脂６表面への悪影響はほとんど
ないといえる。以上のようにして、第１の実施例におけ
る樹脂封止型半導体パッケージが形成される。
【０１０５】次に、図１８を用いて、上記の第１の実施
例における樹脂封止型半導体パッケージの製造方法の変
形例について説明する。図１８を参照して、金属箔１２
をエッチングする際には、封止樹脂６を覆うように、後
に剥離することが可能なシリコン樹脂１７などを予め形
成してもよい。それにより、より確実に封止樹脂６の表
面を保護することが可能となる。
【０１０６】次に、図１９および図２０を用いて、内部
接続導体部４とパッド電極２との接合方法の変形例につ
いて説明する。まず図１９を参照して、半導体チップ１
と金属箔上に形成された導電層１０との間に、光や熱に
よって硬化する硬化性樹脂３８を配置する。次に図２０
を参照して、その硬化性樹脂３８に光あるいは熱を与え
ることによって収縮させる。それにより、内部接続導体
部４とパッド電極２とを接触させる。以上のような方法
を用いてパッド電極２と内部接続導体部４とを接続して
もよい。
【０１０７】（第２実施例）次に、図２１〜図３４を用
いて、この発明に基づく第２の実施例について説明す
る。図２１は、この発明に基づく第２の実施例における
樹脂封止型半導体パッケージを示す断面図である。図２
２〜図２５は図２１に示される樹脂封止型半導体パッケ
ージの製造工程の第１工程〜第４工程を示す断面図であ
る。
【０１０８】まず図２１を用いて、この発明に基づく第
２の実施例における樹脂封止型半導体パッケージの構造
について説明する。図２１を参照して、本実施例におい
ては、封止樹脂６の主表面上に、絶縁性基材１８が設け
られている。また、外部接続導体部５の形状は直方体形
状となっている。それ以外の構造に関しては、図１７に
示される第１の実施例における樹脂封止型半導体パッケ
ージとほぼ同様である。絶縁性基材１８としては、たと
えばポリイミドなどからなるテープを挙げることができ
る。この絶縁性基材１８を備えることによって、従来に
比べ、耐湿性を向上させることが可能となる。
【０１０９】次に、図２２〜図２５を用いて、この発明
に基づく第２の実施例における樹脂封止型半導体パッケ
ージの製造方法について説明する。
【０１１０】まず図２２を参照して、貫通バンプ４０を
有する絶縁性基材１８を準備する。この貫通バンプ４０
は、外部接続導体部５と、導電層１９と、内部接続導体
部４ａとで構成される。また、この外部接続導体部５お
よび内部接続導体部４ａの材質としては、銅（Ｃｕ），
金（Ａｕ），ハンダ（Ｐｂ／Ｓｎ）などを挙げることが
できる。導電層１９の材質としては、第１の実施例の導
電層１０の材質と同様の材質を挙げることができる。
【０１１１】また、図２２に示されるように、貫通バン
プ４０においては、好ましくは、外部接続導体部５の平
面幅Ｗ３は、内部接続導体部４ａの平面幅Ｗ４よりも大
きくなるように設定される。それにより、プリント基板
への実装が容易となるといった効果を奏する。
【０１１２】次に、図２３を参照して、図２２に示され
る貫通バンプ４０を有する絶縁性基材１８と、半導体チ
ップ１とを重ねる。それにより、内部接続導体部４ａ上
にパッド電極２を配置させる。そして、パッド電極２と
内部接続導体部４ａとを接合する。この接合方法に関し
ては、上記の第１の実施例の場合と同様の方法を用いる
ものとする。
【０１１３】なおこのとき、絶縁性基材１８を長尺状の
テープとし、この絶縁性基材１８に多数の貫通バンプ４
０を設けてもよい。それにより、絶縁性基材１８上に多
数の半導体チップ１を同時に配置することが可能とな
り、生産性を向上させることも可能となる。
【０１１４】次に、図２４を参照して、内部に半導体チ
ップ１を受入れる空間を有する第１および第２の金型２
０ａ，２０ｂを準備する。そして、この第１および第２
の金型２０ａ，２０ｂによって、絶縁性基材１８を挟み
込む。それにより、この第１および第２の金型２０ａ，
２０ｂによって形成されるキャビティ２１内に半導体チ
ップ１を配置する。
【０１１５】このとき、半導体チップ１は絶縁性基材１
８に固定され、この絶縁性基材１８は第１および第２の
金型２０ａ，２０ｂに固定保持されている。そのため、
キャビティ２１内で半導体チップ１は固定された状態と
なっている。したがって、封止樹脂６をキャビティ２１
内に注入したとしても、半導体チップ１の位置はほとん
どずれなくなる。それにより、より確実に安定して樹脂
封止することが可能となる。
【０１１６】上記の第１および第２の金型２０ａ，２０
ｂは、樹脂をキャビティ２１内に導入するための樹脂入
口２２が所定位置に設けられている。この樹脂入口２２
を通って樹脂がキャビティ２１内に送り込まれることに
なる。また、第１および第２の金型２０ａ，２０ｂに複
数個のキャビティ２１を設けることによって、同時に複
数個の半導体チップ１を樹脂によって封止することが可
能となる。それにより、生産性を向上させることが可能
となる。
【０１１７】次に、図２５を参照して、上記のキャビテ
ィ２１内に樹脂を注入した後、第１および第２の金型２
０ａ，２０ｂを取外す。それにより、半導体チップ１が
樹脂封止される。その後は、絶縁性基材１８を所定位置
で切断する。それにより、絶縁性基材１８の端面と封止
樹脂６の表面とをほぼ面一とする。
【０１１８】以上の工程を経て図２１に示される樹脂封
止型半導体パッケージが製造される。なお、上記の第２
の実施例の製造方法によれば、貫通バンプ４０を有する
絶縁性基材を予め別工程で形成しておくことが可能とな
る。それにより、樹脂封止型半導体パッケージ自体の製
造工程は、上記の第１の実施例よりも簡略化することが
可能となる。
【０１１９】ここで、図２６〜図３４を用いて、図２２
に示される貫通バンプ４０の形成方法について説明す
る。
【０１２０】図２６〜図３０は、図２２に示される貫通
バンプ４０の形成工程の第１工程〜第５工程を示す断面
図である。
【０１２１】図２６を参照して、絶縁性基材１８表面上
に、スパッタリング法，蒸着法などを用いて、導電層１
９ａを形成する。この導電層１９ａの膜厚は、好ましく
は、５００Å〜１０００Å程度である。
【０１２２】次に、図２７を参照して、導電層１９ａ上
にレジストを塗布し、このレジストに開口幅Ｗ３の開口
部２３ａを形成する。それにより、レジストパターン２
３が形成される。そして、電解メッキ法などを用いて、
開口部２３ａ内に外部接続導体部５を析出させる。
【０１２３】次に、図２８を参照して、絶縁性基材１８
において、導電層１９ａが形成されていない側の表面上
にレジストを塗布する。そして、このレジストにおける
所定位置に開口幅Ｗ４を有する開口部２４ａを形成す
る。それにより、レジストパターン２４が形成される。
そして、このレジストパターン２４をマスクとして用い
て絶縁性基材１８をエッチングすることによって、開口
部２４ａ底面に導電層１９ａを露出させる。
【０１２４】次に、図２９を参照して、電解メッキ法を
用いて、上記の開口部２４ａ内に内部接続導体部４ａを
析出させる。
【０１２５】次に、図３０を参照して、レジストパター
ン２３，２４はそれぞれ除去する。その後、ドライエッ
チング法などを用いて、導電層１９ａを選択的に除去す
る。それにより、図２２に示される貫通バンプ４０を有
する絶縁性基材１８が形成されることになる。
【０１２６】次に、図３１〜図３４を用いて、図２２に
示される貫通バンプ４０の他の形成方法について説明す
る。図３１を参照して、導電層１９ａ表面上に開口部２
３ａを有するレジストパターン２３を形成し、絶縁性基
材１８において導電層１９ａが形成されていない側の表
面上に、開口部２４ａを有するレジストパターン２４を
形成する。
【０１２７】次に、図３２を参照して、まず、電解メッ
キ法を用いて導電層１９ａ表面上に外部接続導体部５を
析出させる。その後、図３３を参照して、レジストパタ
ーン２４をマスクとして用いてエッチングすることによ
って、開口部２４ａ底面において導電層１９ａを露出さ
せる。
【０１２８】次に、電解メッキ法を用いて、開口部２４
ａ内に内部接続導体部４ａを析出させる。その後、レジ
ストパターン２３，２４および導電層１９ａを上記の場
合と同様の方法で選択的に除去することによって、図２
２に示される貫通バンプ４０が形成される。
【０１２９】（第３実施例）次に、図３５〜図４２を用
いて、この発明に基づく第３の実施例について説明す
る。図３５は、この発明に基づく第３の実施例における
樹脂封止型半導体パッケージを示す断面図である。図３
６〜図４０は、この発明に基づく第３の実施例における
樹脂封止型半導体パッケージの製造工程の第１工程〜第
５工程を示す断面図である。図４１および図４２は、こ
の発明に基づく第３の実施例における樹脂封止型半導体
パッケージの製造工程で用いられる貫通バンプを有する
絶縁性基材の形成工程の第１工程〜第２工程を示す断面
図である。
【０１３０】まず図３５を用いて、この発明に基づく第
３の実施例における樹脂封止型半導体パッケージの構造
について説明する。図３５を参照して、本実施例におい
ては、外部接続導体部３０の表面が曲面で構成されてい
る。これは、外部接続導体部３０の形成方法に起因する
ものである。
【０１３１】また、この外部接続導体部３０の材質とし
ては、ハンダ（Ｐｂ／Ｓｎ）などを挙げることができ
る。さらに、内部接続導体部２９と外部接続導体部３０
との間には上記の第２の実施例のように導電層が形成さ
れていない。それ以外の構造に関しては、上記の第２の
実施例における樹脂封止型半導体パッケージと同様であ
る。
【０１３２】次に、図３６〜図４０を用いて、本実施例
における樹脂封止型半導体パッケージの製造方法につい
て説明する。まず図３６を参照して、貫通バンプ（内部
接続導体部）２９を有する絶縁性基材２７を準備する。
本実施例においては、この貫通バンプ２９は、絶縁性基
材２７の一方面にのみ突出するように形成されている。
【０１３３】次に、図３７を参照して、絶縁性基材２７
上に半導体チップ１を重ねることによって、貫通バンプ
２９上にパッド電極２を配置する。そして、このパッド
電極２と貫通バンプ２９とを接合する。なお、この貫通
バンプ２９の材質としては、上記の第２の実施例と同様
に、銅（Ｃｕ），金（Ａｕ），ハンダ（Ｐｂ／Ｓｎ）な
どを挙げることができる。また、パッド電極２と貫通バ
ンプ（内部接続導体部）２９との接合方法に関しては、
上記の第１の実施例における場合と同様のものを用い
る。
【０１３４】次に、図３８を参照して、内部に半導体チ
ップ１を受入れるキャビティ３３が形成される第１およ
び第２の金型３１ａ，３１ｂを準備する。そして、この
第１および第２の金型３１ａ，３１ｂによって、絶縁性
基材２７を挟み込む。それにより、図３８に示されるよ
うに、キャビティ３３内に半導体チップ１が配置され
る。
【０１３５】第１および第２の金型３１ａ，３１ｂに
は、樹脂が導入される樹脂入口３２が設けられており、
この樹脂入口３２を通ってキャビティ３３内に樹脂が導
入される。一方、半導体チップ１は絶縁性基材２７に固
定されており、絶縁性基材２７は第１および第２の金型
３１ａ，３１ｂによって固定保持されている。そのた
め、半導体チップ１を安定して確実に樹脂封止すること
が可能となる。
【０１３６】次に、図３９を参照して、上記のキャビテ
ィ３３内に樹脂を注入した後に、第１および第２の金型
３１ａ，３１ｂを取外す。それにより、図３９に示され
るように、半導体チップ１が封止樹脂６によって封止さ
れる。
【０１３７】次に図４０を参照して、絶縁性基材２７表
面において、内部接続導体部２９の一部表面が露出した
部分の上に、スクリーン印刷などの手法を用いて、外部
接続導体部材料３０ａを形成する。そしてこの外部接続
導体部材料３０ａに加熱処理を施す。それにより、外部
接続導体部材料３０ａは溶融する。
【０１３８】その結果、図３５に示される形状の外部接
続導体部３０が形成される。その後、絶縁性基材２７を
所定位置で切断する。それにより、絶縁性基材２７の端
面と封止樹脂６の表面とをほぼ面一にする。以上の工程
を経て図３５に示される樹脂封止型半導体パッケージが
形成される。
【０１３９】次に、図４１〜図４２を用いて、図３６に
示される貫通バンプ（内部接続導体部）２９を有する絶
縁性基材２７の形成方法について説明する。まず図４１
を参照して、蒸着法などを用いて、導電層２６を形成し
た基材２５を準備する。この導電層２６の材質として
は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）など
を挙げることができる。
【０１４０】そして、この導電層２６上に絶縁性基材２
７を配置する。この絶縁性基材２７上にレジストを塗布
し、そのレジストに開口部２８ａを形成する。それよ
り、レジストパターン２８が形成される。そして、この
レジストパターン２８をマスクとして用いて絶縁性基材
２７をエッチングする。それにより、導電層２６の一部
表面を露出させる。
【０１４１】次に、図４２を参照して、電解メッキ法を
用いて、開口部２８ａ内に貫通バンプ（内部接続導体
部）２９を形成する。次に、基材２５を取外した後、レ
ジスト２８を除去する。それにより、図３６に示される
貫通バンプ２９を有する絶縁性基材２７が形成される。
なお、導電層２６を形成した基材２５は、半永久的に使
用可能である。
【０１４２】なお、上記の第２および第３の実施例にお
いては、絶縁性基材１８，２７を使用した。しかし、絶
縁性基材１８，２７の代わりに多層基板を使用してもよ
い。この多層基板の材質としては、ガラスエポキシや銅
ポリイミドなどを挙げることができる。多層基板を用い
た場合には、中間層でその引回し配線ができるため、内
部接続導体部と外部接続導体部とが平面的にみて同じ位
置である必要はない。そのため、チップのレイアウトの
制約を受けないピン配置が可能となる。
【０１４３】（第４実施例）次に、図４３を用いて、こ
の発明に基づく第４の実施例について説明する。図４３
は、この発明に基づく第４の実施例における樹脂封止型
半導体パッケージを示す断面図である。
【０１４４】図４３を参照して、本実施例においては、
電気信号の授受に関与する外部接続用バンプ（外部接続
用電極）４２と、電気信号の授受に関与しない放熱用バ
ンプ４１とが設けられている。それ以外の構造に関して
は、図２１に示される第２の実施例における樹脂封止型
半導体パッケージと同様である。この放熱用バンプ４１
を設けることによって、放熱性に優れた樹脂封止型半導
体パッケージを形成することが可能となる。
【０１４５】次に、外部接続用バンプ４２と放熱用バン
プ４１の構造についてより詳しく説明する。外部接続用
バンプ４２は、パッド電極２と電気的に接続される内部
接続導体部３７と、導電層３６と、外部接続導体部３５
とを有している。放熱用バンプ４１は、半導体チップ１
の主表面に形成されたパッシベーション膜３と接触する
ように設けられる第１導体部３７ａと、導電層３６ａ
と、第２導体部３５ａとを有している。
【０１４６】内部接続導体部３７と第１導体部３７ａと
は同じ材質であることが好ましい。また、導電層３６と
導電層３６ａも同じ材質であることが好ましい。さら
に、外部接続導体部３５と第２導体部３５ａとも同じ材
質であることが好ましい。このようにすることによっ
て、放熱用バンプ４１と外部接続用バンプ４２と同一工
程で形成することが可能となる。それにより、生産性を
低下させることなく放熱性に優れた樹脂封止型半導体パ
ッケージを得ることができる。
【０１４７】また、図４３に示される態様においては、
放熱用バンプ４１の第２導体部３５ａの平面幅Ｗ６が、
外部接続用バンプ４２の外部接続導体部３５の平面幅Ｗ
５より大きくなるように設定されている。外部接続導体
部３５の平面幅Ｗ５は、好ましくは、０．１ｍｍ〜０．
５ｍｍ程度である。第２導体部３５ａの平面幅Ｗ６は、
好ましくは２ｍｍ程度以上である。このようにすること
によって、放熱用バンプ４１の優れた放熱性を確保する
ことが可能となる。しかし、放熱用バンプ４１のサイズ
と外部接続用バンプ４２のサイズとは同一のものであっ
てもよい。
【０１４８】また、放熱用バンプ４１を構成する材質
と、外部接続用バンプ４２を構成する材質とは異なるも
のであってもよい。それにより、放熱用バンプ４１と外
部接続用バンプ４２との双方の優れた特性を引出しうる
材質を選択できる。その結果、高性能の樹脂封止型半導
体パッケージが得られる。
【０１４９】また、第１導体部３７ａの底面は、パッシ
ベーション膜３と必ずしも接触する必要はなく、パッシ
ベーション膜３の近傍にその第１導体部３７ａの底面が
配置されるものであってもよい。
【０１５０】
【発明の効果】以上説明したように、この発明に基づく
樹脂封止型半導体パッケージによれば、１つの局面で
は、外部接続導体部が略平坦な上面を有している。それ
により、樹脂封止型半導体パッケージをプリント基板に
搭載する際に、従来よりも、位置合わせのマージンを大
きくとることが可能となる。その結果、プリント基板へ
の搭載が容易となる。
【０１５１】また、外部接続導体部と内部接続導体部と
は別々の層によって構成されている。それにより、外部
接続導体部の底面の面積を内部接続導体部の上面の面積
よりも大きく形成することが可能となる。その結果、外
部接続導体部底面において、封止樹脂表面と接触する部
分が存在することとなる。それにより、従来よりも実質
的に封止樹脂と外部接続用電極との接触面積を増大させ
ることが可能となる。その結果、外部接続用電極と封止
樹脂との界面に起こり得る剥離を効果的に阻止すること
が可能となる。すなわち、樹脂封止型半導体パッケージ
の信頼性を向上させることが可能となる。
【０１５２】また、外部接続導体部の底面積を内部接続
導体部の上面の面積よりも大きくすることによって、封
止樹脂内で半導体チップの位置が少々ずれた場合にも、
パッケージとしての外部接続導体部の位置をほぼ一定に
保つことが可能となる。それにより、プリント基板への
実装が容易となる。
【０１５３】この発明に基づく樹脂封止型半導体パッケ
ージによれば、他の局面では、放熱用金属柱が設けられ
ている。それにより、放熱性に優れた樹脂封止型半導体
パッケージを得ることができる。また、この放熱用金属
柱と、電気信号の授受に関与する外部接続用電極との材
質を同一のものとした場合には、放熱用金属柱と外部接
続用電極との形成を同一の工程で形成することが可能と
なる。それにより、生産性を低下させることなく放熱性
に優れた樹脂封止型半導体パッケージが得られる。
【０１５４】この発明に基づく樹脂封止型半導体パッケ
ージの製造方法によれば、１つの局面では、金属箔を保
持した状態で樹脂封止している。金属箔と半導体チップ
とは固定されているので、封止工程において、半導体チ
ップの位置は固定される。それにより、安定して確実に
樹脂封止することが可能となる。また、樹脂封止後に、
封止樹脂内での半導体チップの位置のばらつきを小さく
抑えることが可能となる。それにより、外部接続導体部
を所定の位置（設計どおりの位置）に形成することが容
易となり、プリント基板への実装が容易な樹脂封止型半
導体パッケージが得られる。
【０１５５】また、金属箔をエッチングすることによっ
て外部接続導体部を形成している。それにより、金属箔
の厚みを厚くするだけで外部接続導体部の高さを高くす
ることが可能となる。その結果、樹脂封止型半導体パッ
ケージをプリント基板に実装した際に、プリント基板表
面と封止樹脂表面との間隔を大きくとることが可能とな
る。それにより、樹脂封止型半導体パッケージをプリン
ト基板に実装した後の洗浄工程が容易となる。
【０１５６】また、外部接続導体部は、金属箔をエッチ
ングすることによって形成されるため、その側面には従
来のように封止樹脂のバリが残らない。それにより、樹
脂封止型半導体パッケージをプリント基板へ実装した際
に、外部接続導体部の側面に接合部材からなる良好なフ
ィレットが形成される。それにより、従来に比べ、プリ
ント基板への実装後の信頼性を向上させることは可能と
なる。
【０１５７】さらに、金属箔をエッチングすることによ
って外部接続導体部を形成するので、封止樹脂表面から
の外部接続導体部の突出高さはほぼ一定となる。それに
より、樹脂封止型半導体パッケージをプリント基板に搭
載した際に、外部接続導体部とプリント基板上の電極と
の接合不良を小さく抑えることが可能となる。
【０１５８】この発明に基づく樹脂封止型半導体パッケ
ージの製造方法によれば、他の局面では、絶縁性シート
を保持した状態で樹脂封止している。絶縁性シートには
貫通バンプが形成されており、この貫通バンプと半導体
チップとは接合されている。そのため、封止工程におい
て、半導体チップを固定することが可能となる。その結
果、上記の場合と同様に、安定して確実に樹脂封止する
ことが可能となる。
【０１５９】また、樹脂封止型半導体パッケージ自体の
製造工程とは別工程で予め絶縁性シートに貫通バンプを
形成することが可能となる。それにより、生産性を向上
させることが可能となる。
【図面の簡単な説明】
【図１】この発明に基づく第１の実施例における樹脂封
止型半導体パッケージを示す斜視図である。
【図２】図１におけるＩＩ−ＩＩ線に沿って見た断面図
である。
【図３】図２における電極部分を拡大した断面図であ
る。
【図４】この発明に基づく第１の実施例における樹脂封
止型半導体パッケージをプリント基板に搭載している様
子を示す断面図である。
【図５】この発明に基づく第１の実施例における樹脂封
止型半導体パッケージをプリント基板上に搭載した状態
を示す断面図である。
【図６】封止樹脂内で半導体チップの位置がずれた場合
の第１の実施例における樹脂封止型半導体パッケージを
示す断面図である。
【図７】外部接続用電極の第１の変形例を示す断面図で
ある。
【図８】外部接続用電極の第２の変形例を示す断面図で
ある。
【図９】外部接続用電極の第３の変形例を示す断面図で
ある。
【図１０】外部接続用電極の第４の変形例を示す断面図
である。
【図１１】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第１工程を示す斜
視図である。
【図１２】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第２工程を示す斜
視図である。
【図１３】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第３工程を示す断
面図である。
【図１４】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第４工程を示す断
面図である。
【図１５】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第５工程を示す断
面図である。
【図１６】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第６工程を示す断
面図である。
【図１７】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の第７工程を示す断
面図である。
【図１８】この発明に基づく第１の実施例における樹脂
封止型半導体パッケージの製造工程の変形例を示す断面
図である。
【図１９】パッド電極と内部接続導体部との接合方法の
一例における第１工程を示す断面図である。
【図２０】パッド電極と内部接続導体部との接合方法の
一例における第２工程を示す断面図である。
【図２１】この発明に基づく第２の実施例における樹脂
封止型半導体パッケージを示す断面図である。
【図２２】この発明に基づく第２の実施例における樹脂
封止型半導体パッケージの製造工程の第１工程を示す断
面図である。
【図２３】この発明に基づく第２の実施例における樹脂
封止型半導体パッケージの製造工程の第２工程を示す断
面図である。
【図２４】この発明に基づく第２の実施例における樹脂
封止型半導体パッケージの製造工程の第３工程を示す断
面図である。
【図２５】この発明に基づく第２の実施例における樹脂
封止型半導体パッケージの製造工程の第４工程を示す断
面図である。
【図２６】この発明に基づく第２の実施例における貫通
バンプの形成方法の第１工程を示す断面図である。
【図２７】この発明に基づく第２の実施例における貫通
バンプの形成方法の第２工程を示す断面図である。
【図２８】この発明に基づく第２の実施例における貫通
バンプの形成方法の第３工程を示す断面図である。
【図２９】この発明に基づく第２の実施例における貫通
バンプの形成方法の第４工程を示す断面図である。
【図３０】この発明に基づく第２の実施例における貫通
バンプの形成方法の第５工程を示す断面図である。
【図３１】この発明に基づく第２の実施例における貫通
バンプの他の形成方法の第１工程を示す断面図である。
【図３２】この発明に基づく第２の実施例における貫通
バンプの他の形成方法の第２工程を示す断面図である。
【図３３】この発明に基づく第２の実施例における貫通
バンプの他の形成方法の第３工程を示す断面図である。
【図３４】この発明に基づく第２の実施例における貫通
バンプの他の形成方法の第４工程を示す断面図である。
【図３５】この発明に基づく第３の実施例における樹脂
封止型半導体パッケージを示す断面図である。
【図３６】この発明に基づく第３の実施例における樹脂
封止型半導体パッケージの製造工程の第１工程を示す断
面図である。
【図３７】この発明に基づく第３の実施例における樹脂
封止型半導体パッケージの製造工程の第２工程を示す断
面図である。
【図３８】この発明に基づく第３の実施例における樹脂
封止型半導体パッケージの製造工程の第３工程を示す断
面図である。
【図３９】この発明に基づく第３の実施例における樹脂
封止型半導体パッケージの製造工程の第４工程を示す断
面図である。
【図４０】この発明に基づく第３の実施例における樹脂
封止型半導体パッケージの製造工程の第５工程を示す断
面図である。
【図４１】この発明に基づく第３の実施例における貫通
バンプの形成方法の第１工程を示す断面図である。
【図４２】この発明に基づく第３の実施例における貫通
バンプの形成方法の第２工程を示す断面図である。
【図４３】この発明に基づく第４の実施例における樹脂
封止型半導体パッケージを示す断面図である。
【図４４】従来の樹脂封止型半導体パッケージの一例を
示す断面図である。
【図４５】従来の樹脂封止型半導体パッケージの第１の
問題点を示す部分拡大断面図である。
【図４６】従来の樹脂封止型半導体パッケージの第２の
問題点を示す断面図である。
【図４７】従来の樹脂封止型半導体パッケージの第３の
問題点を示す断面図である。
【図４８】従来の樹脂封止型半導体パッケージの第３の
問題点に起因する他の問題点を示す平面図である。
【図４９】（ａ）は従来の樹脂封止型半導体パッケージ
の第４の問題点を示す断面図である。（ｂ）は（ａ）に
おけるＡ領域を拡大した断面図である。
【図５０】（ａ）は従来の樹脂封止型半導体パッケージ
の第５の問題点を示す断面図である。（ｂ）は従来の樹
脂封止型半導体パッケージの第５の問題点を示す断面図
である。
【符号の説明】
１，１０１ 半導体チップ ２，１０２ パッド電極 ３，１０３ パッシベーション膜 ４，４ａ，２９，３７ 内部接続導体部 ５，３０，３５ 外部接続導体部 ６，１０５ 封止樹脂 １２ 金属箔 １４ａ，２０ａ 第１の金型 １４ｂ，２０ｂ 第２の金型 １７ シリコン樹脂 １８，２７ 絶縁性基材 ３８ 硬化性樹脂 ４１ 放熱用バンプ ４２ 外部接続用バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/30 8509−4Ｅ (72)発明者 柴田 潤 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 主表面を有する半導体チップと、 前記半導体チップの主表面に形成され、外部引出し用電
    極の一部として機能するパッド電極と、 前記パッド電極上に形成され略平坦な上面を有し、前記
    外部引出し用電極の一部として機能する内部接続導体部
    と、 前記内部接続導体部の上面のみを露出させるように前記
    半導体チップを封止する封止樹脂と、 前記内部接続導体部上面上に形成され略平坦な上面を有
    し、前記外部引出し用電極の一部として機能する外部接
    続導体部と、を備えた樹脂封止型半導体パッケージ。
  2. 【請求項２】 主表面を有する半導体チップと、 前記半導体チップの主表面に形成され、外部引出し用電
    極の一部として機能するパッド電極と、 前記パッド電極の一部表面を露出させるように前記半導
    体チップの主表面上に形成された絶縁性保護膜と、 前記パッド電極の一部表面上に形成され、前記外部引出
    し用電極の一部として機能する導体部と、 底面が前記絶縁性保護膜表面に接触するように形成さ
    れ、前記半導体チップに発生する熱を放散させるための
    放熱用金属柱と、 前記導体部の一部表面および前記放熱用金属柱の一部表
    面をその主表面に露出させるように前記半導体チップを
    封止する封止樹脂と、を備えた樹脂封止型半導体パッケ
    ージ。
  3. 【請求項３】 金属箔上の所定位置に内部接続導体部材
    料を形成する工程と、 主表面にパッド電極が形成された半導体チップの前記主
    表面を前記金属箔に重ねることによって、前記内部接続
    導体部材料上に前記パッド電極を配置する工程と、 前記内部接続導体部材料と前記パッド電極とを接合する
    ことによって内部接続導体部を形成する工程と、 前記金属箔を保持した状態で前記半導体チップを樹脂封
    止する工程と、 前記金属箔を選択的にエッチングすることによって、前
    記内部接続導体部上に外部接続導体部を形成する工程
    と、を備えた樹脂封止型半導体パッケージの製造方法。
  4. 【請求項４】 少なくとも一方の端部が表面から突出し
    た貫通バンプを有する絶縁性シートを準備する工程と、 前記貫通バンプの一方の端部と半導体チップの主表面に
    形成されたパッド電極とを接合する工程と、 前記絶縁性シートを保持した状態で前記半導体チップを
    樹脂封止する工程と、 前記絶縁性シートを所定部分で切断することによって、
    前記絶縁性シートの端面と前記封止樹脂表面とをほぼ面
    一にする工程と、を備えた樹脂封止型半導体パッケージ
    の製造方法。
JP13080293A 1993-06-01 1993-06-01 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 Expired - Fee Related JP3258764B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13080293A JP3258764B2 (ja) 1993-06-01 1993-06-01 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US08/234,808 US5554887A (en) 1993-06-01 1994-04-28 Plastic molded semiconductor package
US08/456,335 US5710062A (en) 1993-06-01 1995-06-01 Plastic molded semiconductor package and method of manufacturing the same
US08/977,666 US5834340A (en) 1993-06-01 1997-11-24 Plastic molded semiconductor package and method of manufacturing the same
US08/976,603 US6046071A (en) 1993-06-01 1997-11-24 Plastic molded semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13080293A JP3258764B2 (ja) 1993-06-01 1993-06-01 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06342794A true JPH06342794A (ja) 1994-12-13
JP3258764B2 JP3258764B2 (ja) 2002-02-18

Family

ID=15043056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13080293A Expired - Fee Related JP3258764B2 (ja) 1993-06-01 1993-06-01 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法

Country Status (2)

Country Link
US (4) US5554887A (ja)
JP (1) JP3258764B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853337A4 (en) * 1996-07-12 2000-02-16 Fujitsu Ltd METHOD AND FORM FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT, SEMICONDUCTOR ARRANGEMENT AND METHOD FOR MOUNTING THE ARRANGEMENT
US6486006B2 (en) 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JP2003110061A (ja) * 2001-09-28 2003-04-11 K-Tech Devices Corp フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
US6627988B2 (en) 2000-04-06 2003-09-30 Oki Electric Industry Co, Ltd. Semiconductor device and method for manufacturing the same
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP2006140525A (ja) * 2006-01-10 2006-06-01 Dainippon Printing Co Ltd 半導体装置の実装体、半導体装置実装体の製造方法
JP2007242866A (ja) * 2006-03-08 2007-09-20 Yamaha Corp 半導体装置及びその製造方法
JP2007251197A (ja) * 2007-05-15 2007-09-27 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2008147560A (ja) * 2006-12-13 2008-06-26 Yamaha Corp 半導体装置及びその製造方法
CN100452376C (zh) * 1996-07-12 2009-01-14 富士通株式会社 半导体装置
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
CN107309571A (zh) * 2017-08-08 2017-11-03 深圳市亿铖达工业有限公司 一种预成型焊片
KR20220122112A (ko) * 2021-02-26 2022-09-02 주식회사 네패스 반도체 패키지

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5731629A (en) * 1995-03-10 1998-03-24 Data-Disk Technology, Inc. Personal memory devices carried by an individual which can be read and written to
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
KR100327442B1 (ko) * 1995-07-14 2002-06-29 구본준, 론 위라하디락사 반도체소자의범프구조및형성방법
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
JP3064998B2 (ja) * 1997-10-28 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
EP1005082A4 (en) * 1998-03-27 2001-08-16 Seiko Epson Corp SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS
US6326239B1 (en) * 1998-04-07 2001-12-04 Denso Corporation Mounting structure of electronic parts and mounting method of electronic parts
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
DE19841996B4 (de) * 1998-09-04 2004-02-12 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
FR2787241B1 (fr) * 1998-12-14 2003-01-31 Ela Medical Sa Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6271599B1 (en) * 1999-08-03 2001-08-07 International Business Machines Corporation Wire interconnect structure for electrically and mechanically connecting an integrated circuit chip to a substrate
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
JP3759572B2 (ja) * 2000-03-28 2006-03-29 三洋電機株式会社 半導体装置
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
SE517086C2 (sv) * 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
JP3650008B2 (ja) * 2000-09-04 2005-05-18 三洋電機株式会社 Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
TW469609B (en) * 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
JP2002222899A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
JP2002353251A (ja) * 2001-05-22 2002-12-06 Rohm Co Ltd 半導体素子の実装構造
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US6479402B1 (en) 2001-12-03 2002-11-12 Taiwan Semiconductor Manufacturing Company Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
DE10161101A1 (de) * 2001-12-12 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
DE10239866B3 (de) * 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
WO2004056162A1 (ja) * 2002-12-18 2004-07-01 K-Tech Devices Corp. フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
DE10333841B4 (de) 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
TWM249763U (en) * 2003-12-18 2004-11-11 Pumtec Entpr Co Ltd Dual purpose transmission shaft for manual/pneumatic ratchet wrench
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
WO2006035321A2 (en) * 2004-05-06 2006-04-06 United Test And Assembly Center, Ltd. Structurally-enhanced integrated circuit package and method of manufacture
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7010084B1 (en) * 2004-08-18 2006-03-07 Ge Medical Systems Global Technology Company, Llc Light detector, radiation detector and radiation tomography apparatus
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
TWI365516B (en) 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
TWI284949B (en) * 2005-09-09 2007-08-01 Chipmos Technologies Inc Bumped structure and its forming method
US20080088016A1 (en) * 2006-02-14 2008-04-17 Ming-Ling Ho Chip with bump structure
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US7772033B2 (en) 2007-09-28 2010-08-10 Qimonda Ag Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8524577B2 (en) * 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8513098B2 (en) 2011-10-06 2013-08-20 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3625837A (en) * 1969-09-18 1971-12-07 Singer Co Electroplating solder-bump connectors on microcircuits
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
JPS53141576A (en) * 1977-05-16 1978-12-09 Matsushita Electric Ind Co Ltd Fixing device of semiconductor
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS58110004A (ja) * 1981-12-24 1983-06-30 松下電器産業株式会社 ガラス封入タイプサ−ミスタの製造方法
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPS62230027A (ja) * 1986-03-31 1987-10-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
JPH01161724A (ja) * 1987-12-18 1989-06-26 Citizen Watch Co Ltd 表面実装用半導体装置の製造方法
US5179039A (en) * 1988-02-05 1993-01-12 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink
JPH01283948A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 樹脂封止型半導体装置
JP2756791B2 (ja) * 1988-08-11 1998-05-25 株式会社日立製作所 樹脂封止型半導体装置
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JPH02131348A (ja) * 1988-11-08 1990-05-21 Fujitsu Ltd 光ディスク装置用ボイスコイルモータ
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2738568B2 (ja) * 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
JPH03104141A (ja) * 1989-09-18 1991-05-01 Seiko Epson Corp 半導体装置
JP2892055B2 (ja) * 1989-11-13 1999-05-17 株式会社東芝 樹脂封止型半導体素子
JP2830351B2 (ja) * 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5061657A (en) * 1990-07-18 1991-10-29 The United States Of America As Represented By The Secretary Of The Navy Method of making integrated circuit to package electrical connections after encapsulation with an organic polymer
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
JPH04207046A (ja) * 1990-11-30 1992-07-29 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
JP2701589B2 (ja) * 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
US5302553A (en) * 1991-10-04 1994-04-12 Texas Instruments Incorporated Method of forming a coated plastic package
JP3258740B2 (ja) * 1993-01-29 2002-02-18 三菱電機株式会社 突起電極を有する半導体装置の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452376C (zh) * 1996-07-12 2009-01-14 富士通株式会社 半导体装置
EP1189270A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Semiconductor device
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
EP0853337A4 (en) * 1996-07-12 2000-02-16 Fujitsu Ltd METHOD AND FORM FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT, SEMICONDUCTOR ARRANGEMENT AND METHOD FOR MOUNTING THE ARRANGEMENT
US6486006B2 (en) 1997-10-02 2002-11-26 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6627988B2 (en) 2000-04-06 2003-09-30 Oki Electric Industry Co, Ltd. Semiconductor device and method for manufacturing the same
US6929979B2 (en) 2000-04-06 2005-08-16 Oki Electric Industry Co., Ltd. Method for packaging semiconductor device
JP2003110061A (ja) * 2001-09-28 2003-04-11 K-Tech Devices Corp フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP4566915B2 (ja) * 2006-01-10 2010-10-20 大日本印刷株式会社 半導体装置の実装体、半導体装置実装体の製造方法
JP2006140525A (ja) * 2006-01-10 2006-06-01 Dainippon Printing Co Ltd 半導体装置の実装体、半導体装置実装体の製造方法
JP2007242866A (ja) * 2006-03-08 2007-09-20 Yamaha Corp 半導体装置及びその製造方法
JP2008147560A (ja) * 2006-12-13 2008-06-26 Yamaha Corp 半導体装置及びその製造方法
JP2007251197A (ja) * 2007-05-15 2007-09-27 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
CN107309571A (zh) * 2017-08-08 2017-11-03 深圳市亿铖达工业有限公司 一种预成型焊片
KR20220122112A (ko) * 2021-02-26 2022-09-02 주식회사 네패스 반도체 패키지

Also Published As

Publication number Publication date
US6046071A (en) 2000-04-04
US5710062A (en) 1998-01-20
US5834340A (en) 1998-11-10
JP3258764B2 (ja) 2002-02-18
US5554887A (en) 1996-09-10

Similar Documents

Publication Publication Date Title
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5783870A (en) Method for connecting packages of a stacked ball grid array structure
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6271056B1 (en) Stacked semiconductor package and method of fabrication
KR100290193B1 (ko) 반도체장치및그제조방법
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
KR100241573B1 (ko) 반도체 웨이퍼
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP4379102B2 (ja) 半導体装置の製造方法
US8153516B2 (en) Method of ball grid array package construction with raised solder ball pads
US20030122253A1 (en) Wafer levelpackaging and chip structure
TWI353046B (en) Land grid array semiconductor device packages, ass
US20040075177A1 (en) Wiring board, method of manufacturing the same, semiconductor device, circuit board, and electronic equipment
JPH06224257A (ja) 相互接続キャパシタとその製造方法
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
JP2003258009A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6818542B2 (en) Tape circuit board and semiconductor chip package including the same
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
EP0475223B1 (en) Method of fabricating integrated circuit chip package
JP2000216179A (ja) 半導体集積回路装置およびその製造方法ならびに該製造方法に用いる金型

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011127

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees